JP4842622B2 - 遊技機 - Google Patents

Description

本発明は、開始操作手段からの開始操作信号に起因して乱数の値を取得し、判定を行う制御装置を備えた遊技機に関するものである。

従来、パチンコ機やスロットマシンなどの遊技機は、その機内に不正基板（ぶら下げ基板とも言われる。）が取り付けられて、不正行為が行われる場合があった。具体的には、遊技機に設けられた大当り抽選用乱数を更新する手段と同等の働きをする手段を不正基板内に設け、その手段の更新値を遊技機の電源投入に合わせてリセット（０クリア）することにより、大当りの発生タイミングを把握する。そして、大当り発生タイミングに合わせて、不正基板にて大当り抽選用乱数の取得を指示する入賞信号（開始操作信号）を作成し、該入賞信号を主制御基板のメインＣＰＵに出力し、不正に大当りを発生させていた。その結果、遊技店では、不正行為を行った遊技者に大当りを付与することになり、不利益を得る虞があった。

そこで、このような不正行為の対策として、主制御基板に入力される入賞信号をランダムに遅延させる遊技機が提案された（例えば、特許文献１参照）。特許文献１に記載された遊技機は、入賞信号を入力した際に遅延用乱数を取得し、当該遅延用乱数の値に応じて遅延時間を設定し、当該遅延時間経過後に入賞信号を主制御基板に出力する遅延回路を備えた。この遅延回路を備えたことにより、不正基板が入賞信号を出力するタイミングと大当り抽選用乱数を取得するタイミングをずらし、大当りの発生タイミングに大当り抽選用乱数を取得することを困難にして、不正行為を防止していた。
特開２００５−４９９号公報（段落番号［００３０］〜［００３８］、［００４９］〜［００５１］、図２〜図４、図８）

しかし、特許文献１に記載の遊技機の遅延回路では、遅延用乱数を所定のタイミングで更新している。このため、遅延用乱数の更新タイミングを把握してしまえば、遅延時間を予測することができる。従って、不正基板が遅延時間を考慮した上で入賞信号を出力した場合、不正に大当りが発生してしまうという虞があった。

この発明は、このような従来技術に存在する問題点に着目してなされたものであり、その目的は、開始操作信号を遅延させる遅延時間の把握を困難にして、不正な当選役の発生を困難にする遊技機を提供することにある。

上記目的を達成するために、請求項１に記載の発明は、遊技者による操作を契機に開始操作信号の信号レベルを第１状態から第２状態に遷移させる開始操作手段と、単位遊技毎の内部抽選役を決定する内部抽選役決定用乱数の値を所定の周期毎に更新する乱数更新手段と、起動を指示する起動指示信号の入力を契機に起動し、起動してから遊技媒体が機内部に投入された後、前記開始操作信号の信号レベルが第１状態から第２状態に遷移したときに前記乱数更新手段から前記内部抽選役決定用乱数を取得して、内部抽選役に当選したか否かを判定する当り判定を行う制御装置とを備え、前記当り判定の判定結果に基づいて、複数種類の図柄を可変表示装置で変動させ、前記複数種類の図柄を当該可変表示装置で停止表示させる変動ゲームを実行し、当該停止表示された図柄が賞を付与する図柄組み合わせである場合には払出手段により遊技媒体が払い出される遊技機において、前記制御装置は、不正防止回路を介して前記開始操作信号を入力するようになっており、前記不正防止回路は、電源投入から前記制御装置に起動指示信号が入力されるまでの間に複数回出力することができる周期を有する内部クロック信号を生成して出力する第１信号生成手段と、前記第１信号生成手段により出力された内部クロック信号の周期毎にカウンタ値を予め定めた範囲内で更新する第１更新手段と、入力した前記開始操作信号の信号レベルが異なる状態に遷移した場合に前記カウンタ値を取得する取得手段と、内部抽選役決定用乱数の更新周期とは異なる所定の周期毎に更新用クロック信号を生成して出力する第２信号生成手段と、前記取得手段が前記カウンタ値を取得した後から前記第２信号生成手段により出力された更新用クロック信号の周期毎に判定値を更新する第２更新手段と、前記取得手段が取得したカウンタ値と前記第２更新手段が更新している判定値が一致したときに、前記制御装置に出力する前記開始操作信号の信号レベルを異なる状態に遷移させることを指示するタイミング指示手段と、前記タイミング指示手段の指示に従って、前記制御装置に出力する開始操作信号の信号レベルを異なる状態に遷移させる遷移手段と、を備えたことを要旨とする。

請求項２に記載の発明は、請求項１に記載の発明において、前記第１更新手段は、内部抽選役決定用乱数の更新周期とは異なる周期の内部クロック信号の周期毎に前記カウンタ値を更新することを要旨とする。

請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記不正防止回路は、信号保持回路を介して前記開始操作信号を入力するようになっており、前記信号保持回路は、前記不正防止回路から前記制御装置へ出力される前記開始操作信号を出力契機信号として入力するようになっており、前記不正防止回路に出力する前記開始操作信号の信号レベルが第１状態から第２状態に遷移した場合、前記出力契機信号の信号レベルが第１状態から第２状態に遷移するまで前記不正防止回路に出力する前記開始操作信号の信号レベルを第２状態に維持し続けることを要旨とする。

請求項４に記載の発明は、請求項１又は請求項２に記載の発明において、前記不正防止回路は、信号保持回路を介して前記開始操作信号を入力するようになっており、前記信号保持回路は、前記制御装置が前記不正防止回路から入力した前記開始操作信号の信号レベルが第１状態から第２状態に遷移した場合に出力する出力契機信号を入力するようになっており、前記不正防止回路に出力する前記開始操作信号の信号レベルが第１状態から第２状態に遷移した場合、前記出力契機信号の信号レベルが第１状態から第２状態に遷移するまで前記不正防止回路に出力する前記開始操作信号の信号レベルを第２状態に維持し続けることを要旨とする。

本発明によれば、開始操作信号を遅延させる遅延時間の把握を困難にして、不正な当選役の発生を困難にする。

以下、本発明をその一種であるパチンコ式スロットマシン（回胴式遊技機、以下、「パチスロ機」と示す）に具体化した一実施形態を図１〜図９に基づいて説明する。
図１には、パチスロ機１０の機表側が略示されており、パチスロ機１０は、前面を開口した直方体状の本体１１と、当該本体の左側縁側に対して回動開閉可能に軸支された前面扉１２とを備えている。本体１１の略中央部には３列のドラム１３〜１５よりなるドラムユニット（可変表示装置）Ｕが配設され、各ドラム１３〜１５には複数の図柄が予め定めた配列に従い描かれた図柄列１３ａ〜１５ａが当該ドラム１３〜１５の周方向に沿って表示されている。そして、このドラムユニットＵでは、各ドラム１３〜１５を回転させて図柄組み合わせゲーム（変動ゲーム）が行われ、各ドラム１３〜１５の図柄列１３ａ〜１５ａによって、図柄組み合わせが形成されるようになっている。これらの図柄組み合わせは、予め定めた複数の図柄有効ラインＬ１〜Ｌ５上に形成されるようになっている。また、各ドラム１３〜１５には、各ドラム１３〜１５の回転位置を検出するために、各ドラム１３〜１５に対応するようにリールセンサＳＥ２〜ＳＥ４（図３に示す）が配設されている。

また、ドラムユニットＵの前方位置となる前面扉１２には、各種装飾を施した透明パネル板１７が配設され、当該透明パネル板１７には、前記ドラムユニットＵを透視可能に保護するための図柄表示窓２０が形成されている。また、前記透明パネル板１７には、ゲーム（図柄組み合わせゲーム）に関わる情報を報知する表示部１９が構成されている。表示部１９には、ベット数を表示する賭率表示部２１、クレジット数を表示する貯留枚数表示部２２、付与される賞メダルの枚数を表示する賞枚数表示部２３、ゲームの進行に合わせて点灯／消灯をする電飾ランプ２４及び状態ランプ２５が形成されている。そして、表示部１９の下方位置には、ゲーム中（図柄組み合わせゲーム中）に表示演出を行う表示演出部２６が配設されている。

また、前面扉１２の前面において透明パネル板１７の下方位置には、メダル投入口２８が配設されている。メダル投入口２８の奥方には、メダルの通過を検知するメダルセンサＳＥ１（図３に示す）が配設されている。また、前記下方位置には、ＢＥＴボタン２９、ＭＡＸＢＥＴボタン３０、クレジットボタン３１、スタートレバー３２、ストップボタン３３〜３５が配設されている。さらに、前面扉１２の前面における下部中央部にはメダル排出口３６が形成されている。また、前面扉１２の前面における下部には、メダル排出口３６から排出されたメダルを受ける受皿３７とともに、音声演出を行うスピーカ２７が配設されている。

また、図１に破線で示すように、パチスロ機１０本体においてドラムユニットＵの下方となる位置には、パチスロ機１０内部において、投入されたメダルを貯留するためのホッパー３８が配置されている。このホッパー３８の下方側にはメダル排出口３６が位置し、図柄組み合わせが予め定める賞態様（役）になった場合には、ホッパー３８に貯留されたメダルがメダル排出口３６へと払い出されるようになっている。前面扉１２の裏面側においてメダル投入口２８の下方位置には、該メダル投入口２８とホッパー３８とを繋ぐようにメダルセレクター３９が配設されている。

また、本実施形態のパチスロ機１０には、クレジット機能が搭載されている。このクレジット機能は、パチスロ機１０内部でメダルを貯留データとして貯留記憶しておく機能である。貯留データ（クレジット）には、予め定めた上限数（本実施形態では５０枚）が定められており、この上限数の範囲内でメダルがクレジットとして記憶可能になっている。そして、クレジット機能を使用している場合、前記予め定める賞態様になってもクレジット数が上限数を超えるまではクレジットとして記憶される。前記上限数を超える場合、ホッパー３８からメダル排出口３６にメダルが排出（払い出し）される。なお、クレジットとしてクレジット数が増加する、及びメダル排出口３６からメダルを排出することを、遊技者にメダル（賞メダル）を付与するという。また、メダルをメダル排出口３６に排出するホッパー３８、及び払い出すメダルをクレジットとして記憶させるメインＣＰＵ４０ａが払出手段となる。

本実施形態のパチスロ機１０は、遊技媒体とするメダルを用いてドラムユニットＵによる図柄組み合わせゲームが行われる。すなわち、遊技者は、メダル投入口２８からメダルを投入するか、ＢＥＴボタン２９又はＭＡＸＢＥＴボタン３０を操作してベット数を設定した後、スタートレバー３２を操作してドラムユニットＵの各ドラム１３〜１５を回転させる。各ドラム１３〜１５の回転が開始してから一定時間が経過するか、又は遊技者がストップボタン３３〜３５を操作すると各ドラム１３〜１５が停止する。各ストップボタン３３〜３５は、各ドラム１３〜１５に対応しており、ストップボタン３３にはドラム１３、ストップボタン３４にはドラム１４、ストップボタン３５にはドラム１５が対応している。そして、前記ベット数によって有効とされる図柄有効ライン上に形成された図柄組み合わせに応じて、遊技者に賞メダルが付与されるようになっている。すなわち、予め定めた賞態様になった場合には、該賞態様に予め定められた枚数の賞メダルが遊技者に付与されるようになっている。

本実施形態のパチスロ機１０には、図１に示すように、図柄組み合わせが有効となる図柄有効ラインとして最大で図柄有効ラインＬ１〜Ｌ５の５本が形成されるようになっている。図柄有効ラインＬ１〜Ｌ５は、各ドラム１３〜１５の上段、中段及び下段に水平に一直線状に形成される図柄有効ラインＬ１〜Ｌ３と、ドラム１３の上段、ドラム１４の中段及びドラム１５の下段、又はドラム１３の下段、ドラム１４の中段及びドラム１５の上段に斜めに一直線状に形成される図柄有効ラインＬ４，Ｌ５となっている。そして、１回のゲームにおいて、選択されるベット数に応じて有効とされる図柄有効ラインが定められている。本実施形態では、ベット数が３段階（以下、１段階目をベット１、２段階目をベット２、３段階目をベット３と示す）選択可能であり、メダル投入口２８への１枚のメダル投入、ＢＥＴボタン２９又はＭＡＸＢＥＴボタン３０によって１段階ずつ最大で３段階までベット可能となっている。そして、ベット１では図柄有効ラインＬ１の１本が有効となり、ベット２では図柄有効ラインＬ１〜Ｌ３の３本が有効となる。また、ベット３では図柄有効ラインＬ１〜Ｌ５の全て（５本）が有効となるようになっている。

本実施形態のパチスロ機１０において、図柄有効ラインＬ１〜Ｌ５上に停止する図柄組み合わせについて図２に基づき説明する。図２には、ドラム１３を第１リール、ドラム１４を第２リール、ドラム１５を第３リールと示し、各図柄有効ライン上に停止（停止表示）される図柄組み合わせを示している。

本実施形態では、賞メダルの付与（払い出し）が行われる役として、「セブン役」、「バー役」、「ベル役」、「プラム役」、「チェリー役」が設けられている。そして、「セブン」を示す図柄が図柄有効ラインＬ１〜Ｌ５となる直線状に３つ停止した場合、セブン役に定める１５枚の賞メダルが付与される。また、「バー」を示す図柄が図柄有効ラインＬ１〜Ｌ５となる直線状に３つ停止した場合、バー役に定める１５枚の賞メダルが付与される。また、「ベル」を示す図柄が図柄有効ラインＬ１〜Ｌ５となる直線状に３つ停止した場合、ベル役に定める１５枚の賞メダルが付与される。また、「プラム」を示す図柄が図柄有効ラインＬ１〜Ｌ５となる直線状に３つ停止した場合、プラム役に定める８枚の賞メダルが付与される。また、「チェリー」を示す図柄がドラム１３の中段に１つ停止した場合、チェリー役に定める２枚の賞メダルが付与される。また、「チェリー」を示す図柄がドラム１３の上段又は下段に１つ停止した場合、図柄有効ラインＬ２及び図柄有効ラインＬ４、又は図柄有効ラインＬ３及び図柄有効ラインＬ５の２種類の図柄有効ライン上に停止したこととなり、チェリー役に定める賞メダルの２倍に相当する４枚の賞メダルが付与される。なお、チェリー役では、ドラム１４及びドラム１５に停止する図柄はどの図柄であっても良い。

また、次のゲームをメダルの投入なし（ベットしない）で行うことができる役として、「リプレイ（再遊技）」が設けられている。そして、「リプレイ」を示す図柄が図柄有効ラインＬ１〜Ｌ５となる直線状に３つ停止した場合、再遊技役が停止した図柄組み合わせゲームが行われたベット数と同じベット数で次のゲームを行うことができる。例えば、ベット１のゲームで再遊技役が停止した場合、ベット１でのゲームが保証される。また、ベット３のゲームで再遊技役が停止した場合、ベット３でのゲームが保証される。すなわち、再遊技役では、当該再遊技役が停止したゲームのベット数に相当する賞メダルが付与されることとなる。以下、ベル役、プラム役、チェリー役及び再遊技役を「小役」と示す。

また、セブン役が図柄有効ラインＬ１〜Ｌ５上に直線状に停止した場合、賞メダルの付与とともに、多数の賞メダルを獲得することができるチャンスとなる特定遊技状態として「ビッグボーナスゲーム」が付与される。また、バー役が図柄有効ラインＬ１〜Ｌ５上に直線状に停止した場合、賞メダルの付与とともに、遊技者が多数の賞メダルを獲得することができるチャンスとなる特定遊技状態として「レギュラーボーナスゲーム」が付与される。

ビッグボーナスゲームが開始されると、バー役（レギュラーボーナスゲーム）の当選確率が一般遊技に比べて上昇されるようになっている。一般遊技とはビッグボーナスゲーム及びレギュラーボーナスゲーム以外のゲームのことである。そして、ビッグボーナスゲームは、セブン役が停止することを開始契機とし、遊技者が消費（投入）したメダルの枚数に拘わらず予め定めた上限数（本実施形態では３６０枚）の賞メダルが遊技者に付与される（払い出される）ことを終了契機としている。また、レギュラーボーナスゲームが開始されると、小役に当選する確率（当選確率）が一般遊技に比べて上昇されるようになっている。レギュラーボーナスゲームは、バー役が成立することを開始契機とし、予め定めた回数（本実施形態では８回の小役に当選するまで又は１２回）のゲームを行うことを終了契機としている。そして、遊技者は、ビッグボーナスゲーム及びレギュラーボーナスゲームに当選することを目的にゲームを行っている。以下、セブン役、バー役を「特定遊技役」と示し、ビッグボーナスゲーム及びレギュラーボーナスゲームを総称して「ボーナスゲーム」と示す。また、小役及び特定遊技役（セブン役、バー役）を総称して当選役とする。

また、図２に示される賞態様（小役及び特定遊技役）を示す図柄組み合わせがいずれの図柄有効ラインＬ１〜Ｌ５に停止していない（賞態様以外の図柄組み合わせが図柄有効ラインＬ１〜Ｌ５に停止した）場合、賞メダルが付与されない（零枚の賞メダルが付与される）はずれ役（はずれ役に当選）とするようになっている。なお、賞メダルが付与されない場合とは、内部抽選ではずれ役に当選している場合、及び内部抽選で小役又は特定遊技役に当選しているが賞態様の図柄組み合わせが停止していない場合（取りこぼし）である。

そして、本実施形態のパチスロ機１０では、スタートレバー（開始操作手段）３２の操作を開始契機として１回のゲーム（図柄組み合わせゲーム）が開始し、ストップボタン３３〜３５の操作又は所定の時間の経過により図柄組み合わせが停止される。図柄組み合わせが停止されると、当該図柄組み合わせに応じて賞メダルが付与される（はずれ役の場合には零枚付与される）ことを終了契機として、１回のゲームが終了する。本実施形態では、ビッグボーナスゲーム中及びレギュラーボーナスゲーム中も、前記開始契機としてゲームを開始し、前記終了契機としてゲームを終了させる１回のゲームが行われる。

次に、パチスロ機１０の制御構成を図３及び図４に基づき説明する。
パチスロ機１０の機裏側には、遊技機全体を制御する主制御基板４０が装着されている。主制御基板４０は、遊技機全体を制御するための各種処理を実行し、該処理結果に応じて各種の制御信号（制御コマンド）を演算処理し、該制御信号（制御コマンド）を出力する。また、機裏側には、電飾ランプ２４、状態ランプ２５、表示演出部２６、スピーカ２７を制御する演出制御基板４１が装着されている。演出制御基板４１は、主制御基板４０が出力した各種の制御信号を入力し、該制御信号に基づき所定の制御を実行する。また、パチスロ機１０の機裏側には、遊技場の電源（例えば、ＡＣ２４Ｖ）を、パチスロ機１０を構成する各種構成部材に供給する電源基板１２１が装着されている。なお、主制御基板４０は、主制御基板４０に不正基板を装着できないようにするために、ケースカバーに収容されて機裏側に装着されている。

以下、電源基板１２１、主制御基板４０、演出制御基板４１の具体的な構成を説明する。
図４に示すように、電源基板１２１には、遊技場の電源をパチスロ機１０への供給電圧として電源電圧Ｖ１（例えば、ＤＣ３０Ｖ）に変換処理する電源回路１２４が設けられている。電源回路１２４には、主制御基板４０及び演出制御基板４１が接続されている。そして、電源回路１２４は、変換処理された後の電源電圧Ｖ１を主制御基板４０及び演出制御基板４１に対応する供給すべき所定の電源電圧Ｖ２，Ｖ３にさらに変換処理し、変換後の電源電圧Ｖ２，Ｖ３を主制御基板４０及び演出制御基板４１に供給するようになっている。

また、電源基板１２１には、電源断監視回路１２５が設けられており、電源断監視回路１２５が電源回路１２４に接続されている。電源断監視回路１２５は、電源回路１２４から供給される電源電圧Ｖ１の電圧値を監視するようになっている。すなわち、電源断監視回路１２５は、電源電圧Ｖ１が所定の電圧Ｖ（例えば、ＤＣ２０Ｖ）に降下したか否かを判定している。なお、この電圧Ｖは、遊技に支障をきたすことなくパチスロ機１０を動作させるために最低限必要な電圧とされる。ここで、電源電圧Ｖ１が電圧Ｖに降下するのは、例えば、電源断（電源ＯＦＦ）時や停電時の場合である。この場合、パチスロ機１０に電源が供給されなくなってしまうため、電源電圧Ｖ１から電圧Ｖに降下する。これとは逆に、電源投入（電源ＯＮ）時や復電（復旧電源）時の場合は、パチスロ機１０に電源が供給されるので、電圧が上昇して電源電圧Ｖ１となる。

また、電源基板１２１には、リセット信号回路１２６が設けられており、リセット信号回路１２６は電源断監視回路１２５に接続されている。電源断監視回路１２５は、その判定結果が肯定（即ち、電源電圧Ｖ１≦電圧Ｖ）である場合に、主制御基板４０及びリセット信号回路１２６に対して電源電圧Ｖ１が電圧Ｖに降下したことを示す電源断信号Ｓを出力するようになっている。また、リセット信号回路１２６は、電源供給の開始時（電源投入時或いは復電時）又は電源断信号Ｓの入力時に、主制御基板４０及び演出制御基板４１に対してリセット信号Ｒｅを出力し、主制御基板４０及び演出制御基板４１の動作を規制するようになっている。このリセット信号Ｒｅは、その信号レベルとしてハイレベル状態とローレベル状態を示す２値信号となっている。なお、本実施形態では、リセット信号Ｒｅを入力（出力）する場合には、リセット信号Ｒｅの信号レベルをハイレベル状態にし、リセット信号Ｒｅの入力（出力）を停止する場合には、リセット信号Ｒｅの信号レベルをローレベル状態にすることとしている。また、リセット信号回路１２６は、リセット信号Ｒｅのハイレベル状態を一定の時間Ａ１（例えば、４００ｍｓ〜１８００ｍｓ程度）の間継続した後、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。

また、電源基板１２１は、例えば、電気二重層コンデンサからなるバックアップ用電源（図示略）を備えている。そして、バックアップ用電源は、電源回路１２４に接続されており、該電源回路１２４から電源電圧が当該バックアップ用電源に供給されるようになっている。また、電源基板１２１は、主制御基板４０（ＲＡＭ４０ｃ）に記憶保持され、パチスロ機１０の動作中に適宜書き換えられる各種制御情報（記憶内容）を消去したい場合に操作されるＲＡＭクリアスイッチ１３６を備えている。そして、ＲＡＭクリアスイッチ１３６には、該ＲＡＭクリアスイッチ１３６の操作を受けて、記憶保持された記憶内容の消去（初期化処理）を指示する初期化指示信号を、主制御基板４０に出力するためのＲＡＭクリアスイッチ回路１３７が接続されている。本実施形態では、ＲＡＭクリアスイッチ１３６は、遊技店の店員のみの操作が許容されるように機裏側に設けられており、該ＲＡＭクリアスイッチ１３６を操作すると、ＲＡＭクリアスイッチ回路１３７から初期化指示信号が出力されるようになっている。そして、該ＲＡＭクリアスイッチ１３６を操作しながら（操作と同時に）電源を投入すると、ＲＡＭクリアスイッチ回路１３７から初期化指示信号が出力されて、初期化処理が実行されるようになっている。従って、本実施形態のＲＡＭクリアスイッチ１３６とＲＡＭクリアスイッチ回路１３７は、パチスロ機１０の電源投入時に初期化処理の実行を指示する初期化指示手段となる。

次に、主制御基板４０について説明する。主制御基板４０は、メインＣＰＵ４０ａを備えている。また、メインＣＰＵ４０ａには、ＲＯＭ４０ｂ、ＲＡＭ４０ｃ及び乱数発生器４０ｅが接続されている。メインＣＰＵ４０ａは、乱数発生器４０ｅが生成した当選役決定乱数（内部抽選役決定用乱数）を取得可能に構成されている。乱数発生器４０ｅは、当選役決定乱数の値を所定の周期毎に順次更新し、更新後の値を乱数発生器４０ｅが有する所定の記憶領域に設定して更新前の値を書き換えている。当選役決定乱数は、当選役決定テーブルに従い役（内部抽選役）を決定する際に使用する乱数である。従って、本実施形態の乱数発生器４０ｅは、当選役決定乱数の値を所定の周期毎に順次更新する乱数更新手段となる。

前記当選役決定乱数は、予め定められた数値範囲内（例えば、「０」〜「６５５３５」の全６５５３６通りの整数）の数値を取り得るように、乱数発生器４０ｅが所定の周期毎に数値を１加算して更新するようになっている。そして、乱数発生器４０ｅは、更新後の値を当選役決定乱数の値として所定の記憶領域に記憶し、既に記憶されている当選役決定乱数の値を書き換えることで当選役決定乱数の値を順次更新するようになっている。より詳しく言えば、乱数発生器４０ｅは、更新を開始する際の値（初期値）を最小値である「０」とし、該初期値から順に「０」→「１」→…→「６５５３４」→「６５５３５」というように数値を１加算して更新するようになっている。そして、乱数発生器４０ｅは、当選役決定乱数の値として更新された数値が最後に更新される数値（終期値）である「６５５３５（最大値）」に達すると、再び「０」〜「６５５３５」までの数値を１加算して更新するようになっている。即ち、本実施形態のパチスロ機１０では、当選役決定乱数の値を「０」〜「６５５３５」に更新するまでを当選役決定乱数の１周期として当選役決定乱数の値を順次更新し、この１周期の更新処理をパチスロ機１０の動作中、繰り返し実行するようになっている。なお、本実施形態の乱数発生器４０ｅは、図示しない外部発振回路から所定の周波数（本実施形態では、１０ＭＨｚ）のクロック信号を入力し、当該クロック信号の周期に基づき当選役決定乱数を更新している。すなわち、当選役決定乱数は、１０ＭＨｚの周期で、１加算されて更新されるようになっている。換言すれば、１秒で１０００００００回更新されるようになっている。

また、図３に示すように、主制御基板４０（メインＣＰＵ４０ａ）には、メダルセンサＳＥ１が接続されている。メインＣＰＵ４０ａには、メダルセンサＳＥ１でメダルを検知する毎に、メダルを検知したことを示すメダル検知信号が入力されるようになっている。

また、メインＣＰＵ４０ａには、リールセンサＳＥ２〜ＳＥ４が接続されている。メインＣＰＵ４０ａには、図柄表示窓２０で表示されている図柄（ドラム１３〜１５の回転位置）に応じてリールセンサＳＥ２〜ＳＥ４が出力する第１〜第３の位置信号が入力されるようになっている。メインＣＰＵ４０ａは、第１〜第３の位置信号によりドラム１３〜１５の回転位置及び停止位置を把握し、第１〜第３の位置信号に基づきドラム１３〜１５の回転及び停止制御を行う。

また、メインＣＰＵ４０ａには、ＢＥＴボタン２９、ＭＡＸＢＥＴボタン３０、クレジットボタン３１、スタートレバー３２及びストップボタン３３〜３５が接続されている。メインＣＰＵ４０ａには、各ボタン２９〜３５が操作されると、各ボタン２９〜３５が操作されたことを示す各種操作信号が入力されるようになっている。そして、メインＣＰＵ４０ａは、各種操作信号を入力すると、各種操作信号に定める所定の制御を行う。なお、本実施形態では、スタートレバー３２から入力される操作信号のことを開始操作信号と示す場合がある。

また、メインＣＰＵ４０ａには、賭率表示部２１、貯留枚数表示部２２、賞枚数表示部２３が接続されている。メインＣＰＵ４０ａは、遊技者のメダルの投入、ＢＥＴボタン２９又はＭＡＸＢＥＴボタン３０の操作に基づき、賭率表示部２１の表示制御を行う。また、メインＣＰＵ４０ａは、ＢＥＴボタン２９又はＭＡＸＢＥＴボタン３０の使用によるクレジット数の減少や、役（賞態様）に基づき賞メダルが払い出されることによるクレジット数の増加や、遊技者のメダルの投入によるクレジット数の増加をクレジットとして記憶し、その内容を貯留枚数表示部２２に表示させその都度表示制御を行う。また、メインＣＰＵ４０ａは、役に基づき賞メダルを払い出す場合、払い出す賞メダルの枚数を賞枚数表示部２３に表示させる表示制御を行う。

また、メインＣＰＵ４０ａには、ホッパー３８が接続されている。メインＣＰＵ４０ａは、各役（賞態様）に定められる賞枚数に基づき払い出す賞メダルの賞枚数を決定した場合、クレジット数を確認し当該クレジット数の上限数を超える場合、駆動信号をホッパー３８に出力して、駆動信号を１回出力する毎に賞メダルを１枚払い出させるように制御する。

また、ＲＯＭ４０ｂには、パチスロ機１０を制御するための主制御プログラムや、割込み処理プログラム、電源断処理プログラムなどが記憶されている。また、ＲＯＭ４０ｂには、複数の当選役決定テーブル（図５参照）が記憶されている。当選役決定テーブルには、当選役決定乱数の取り得る値（本実施形態では「０〜６５５３５（全６５５３６通りの整数）」）が各役に振り分けられており、当選役決定テーブルに振り分けられる乱数の個数に基づき、各役の当選確率が定められている。そして、メインＣＰＵ４０ａは、抽出する当選役決定乱数と、当選役決定テーブルを参照し、その参照結果に基づき役の種類を決定する役抽選を行う。

次に、本実施形態のパチスロ機１０の当選役決定テーブルについて、図５に基づき説明する。
図５には、各遊技状態（一般遊技、ビッグボーナスゲーム、レギュラーボーナスゲーム）の各役に振り分けられる乱数値（乱数の個数）及び各役の当選確率が定められた当選役決定テーブルＴ１〜Ｔ３が示されている。

図５（ａ）に示すように、当選役決定テーブルＴ１は、一般遊技で用いられるテーブルである。当選役決定テーブルＴ１では、ビッグボーナスゲームとなるセブン役に０〜２１０の乱数値（２１１個の乱数）が振り分けられ、その当選確率が２１１／６５５３６とされている。また、レギュラーボーナスゲームとなるバー役に２１１〜３８４の乱数値（１７４個の乱数）が振り分けられ、その当選確率が１７４／６５５３６とされている。また、ベル役に３８５〜６２９の乱数値（２４５個の乱数）が振り分けられ、その当選確率が２４５／６５５３６とされている。また、チェリー役に６３０〜８１２の乱数値（１８３個の乱数）が振り分けられ、その当選確率が１８３／６５５３６とされている。また、プラム役に８１３〜６２６２の乱数値（５４５０個の乱数）が振り分けられ、その当選確率が５４５０／６５５３６とされている。また、再遊技役に６２６３〜１３１１７の乱数値（６８５５個の乱数）が振り分けられ、その当選確率が６８５５／６５５３６とされている。また、はずれ役に１３１１８〜６５５３６の乱数値（５２４１８個の乱数）が振り分けられ、その当選確率が５２４１８／６５５３６とされている。当選役決定テーブルＴ１に基づき役抽選が行われる場合、遊技者は、セブン役、バー役を出現させる（セブン役、バー役に当選する）ことを第１の目的として遊技を行うことになる。

図５（ｂ）に示すように、当選役決定テーブルＴ２は、ビッグボーナスゲームで用いられるテーブルである。当選役決定テーブルＴ２では、バー役に０〜１２６７８の乱数値（１２６７９個の乱数）が振り分けられ、その当選確率が１２６７９／６５５３６とされている。また、ベル役に１２６７９〜１２９２３の乱数値（２４５個の乱数）が振り分けられ、その当選確率が２４５／６５５３６とされている。また、チェリー役に１２９２４〜１３１０６の乱数値（１８３個の乱数）が振り分けられ、その当選確率が１８３／６５５３６とされている。また、プラム役に１３１０７〜１８５５６の乱数値（５４５０個の乱数）が振り分けられ、その当選確率が５４５０／６５５３６とされている。また、再遊技役に１８５５７〜２５４１１の乱数値（６８５５個の乱数）が振り分けられ、その当選確率が６８５５／６５５３６とされている。また、はずれ役に２５４１２〜６５５３６の乱数値（４０１２４個の乱数）が振り分けられ、その当選確率が４０１２４／６５５３６とされている。当選役決定テーブルＴ２に基づき役抽選が行われる場合、遊技者は、バー役を出現させる（バー役に当選する）ことを第１の目的として遊技を行うことになる。

図５（ｃ）に示すように、当選役決定テーブルＴ３は、レギュラーボーナスゲームで用いられるテーブルである。当選役決定テーブルＴ３では、ベル役に０〜１２９２３の乱数値（１２９２４個の乱数）が振り分けられ、その当選確率が１２９２３／６５５３６とされている。また、チェリー役に１２９２４〜１３１０６の乱数値（１８３個の乱数）が振り分けられ、その当選確率が１８３／６５５３６とされている。また、プラム役に１３１０７〜１８５５６の乱数値（５４５０個の乱数）が振り分けられ、その当選確率が５４５０／６５５３６とされている。また、再遊技役に１８５５７〜２５４１１の乱数値（６８５５個の乱数）が振り分けられ、その当選確率が６８５５／６５５３６とされている。また、はずれ役に２５４１２〜６５５３６の乱数値（４０１２４個の乱数）が振り分けられ、その当選確率が４０１２４／６５５３６とされている。当選役決定テーブルＴ３に基づき役抽選が行われる場合、遊技者は、ベル役を出現させる（ベル役に当選する）ことを第１の目的として遊技を行うことになる。

また、ＲＯＭ４０ｂには、役毎に払い出す賞メダルの枚数を定めた払出テーブルが記憶されている。払出テーブルでは、セブン役に１５枚、バー役に１５枚、ベル役に１５枚、プラム役に８枚、チェリー役に２枚の賞メダルの払い出しが対応付けられている。本実施形態では、当選役決定テーブルＴ１〜Ｔ３を記憶するＲＯＭ４０ｂが記憶手段として機能する。

また、ＲＡＭ４０ｃには、パチスロ機１０の動作中に適宜書き換えられる各種情報が記憶（設定）されるようになっている。具体的には、ＲＡＭ４０ｃには、メインＣＰＵ４０ａによって当選役決定乱数に基づき、特定遊技役及び小役に当選した場合、その当選を示す情報（フラグなど）が役毎に設定されるようになっている。また、ＲＡＭ４０ｃには、カウント数Ｃが記憶（設定）される。カウント数Ｃは、ビッグボーナスゲームで遊技者が獲得した（遊技者に払い出された）賞メダルの枚数を示すものである。また、ＲＡＭ４０ｃには、レギュラーボーナスゲームの開始時点からのゲーム回数及び小役に当選した回数がメインＣＰＵ４０ａによってカウントされるようになっている。

また、ＲＡＭ４０ｃは、電源基板１２１のバックアップ用電源が接続されており、電源電圧Ｖ１（電源）の遮断時（電圧Ｖへの降下時）において、バックアップ用電源から供給された電源電圧ＶＢ（例えば、ＤＣ５Ｖ）に基づき各種制御情報を記憶保持可能に構成されている。これにより、電源遮断時における遊技状態（遊技内容）をバックアップすることが可能となる。

また、主制御基板４０には、図４に示すように、リセット入力回路（遅延手段）４０ｄが設けられている。リセット入力回路４０ｄは、電源基板１２１のリセット信号回路１２６に接続されており、該リセット信号回路１２６が出力したリセット信号Ｒｅを入力するようになっている。そして、リセット入力回路４０ｄは、入力したリセット信号ＲｅをメインＣＰＵ４０ａに出力するようになっている。このとき、リセット入力回路４０ｄは、リセット信号回路１２６からのリセット信号Ｒｅの入力状態がハイレベル状態を継続する時間Ａ１に、予め定めた遅延時間Ａ２（一定の時間）を加えた時間Ａ１＋Ａ２の間、メインＣＰＵ４０ａに対するリセット信号Ｒｅの出力状態をハイレベル状態とするようになっている。そして、リセット入力回路４０ｄは、時間Ａ１＋Ａ２の経過後、リセット信号Ｒｅの出力状態をハイレベル状態からローレベル状態に遷移させるようになっている。なお、このリセット信号Ｒｅがハイレベル状態からローレベル状態に遷移すると、メインＣＰＵ４０ａは、起動を開始するようになっている。即ち、メインＣＰＵ４０ａは、リセット信号の信号レベルがハイレベル状態となっている間、動作（制御処理）の実行が規制されるようになっている。従って、本実施形態では、リセット信号Ｒｅが起動指示信号となる。

次に、主制御基板４０のメインＣＰＵ４０ａが実行する各種処理について説明する。
まず、電源断処理プログラムに基づく処理について説明する。主制御基板４０（メインＣＰＵ４０ａ）は、電源断監視回路１２５から電源断信号Ｓを入力すると、電源断処理プログラムに基づき、バックアップ処理を実行する。即ち、メインＣＰＵ４０ａは、電源断信号Ｓの入力を契機に電源断処理プログラムを実行し、電源断信号Ｓを入力していない場合には電源断処理プログラムを実行しない（バックアップ処理を実行しない）。バックアップ処理にてメインＣＰＵ４０ａは、ＲＡＭ４０ｃに記憶保持されている当選役を示すフラグなど各種制御情報に加えて、新たにレジスタ及びスタックポインタなどの制御情報をＲＡＭ４０ｃに記憶保持させる。また、メインＣＰＵ４０ａは、ＲＡＭ４０ｃにバックアップフラグ（電源投入時にＲＡＭ４０ｃに記憶保持されている制御情報が正しいか否かを判定するためのフラグ）を設定する。その後、メインＣＰＵ４０ａは、ＲＡＭ４０ｃへのアクセスを禁止し、リセット入力回路４０ｄ（リセット信号回路１２６）から出力されたリセット信号Ｒｅが入力される（ハイレベル状態になる）まで待機する。そして、リセット信号Ｒｅを入力すると、メインＣＰＵ４０ａの動作は規制される。

次に、主制御プログラムに基づく処理について説明する。
主制御基板４０のリセット入力回路４０ｄは、電源供給の開始に伴いリセット信号回路１２６から出力されたリセット信号Ｒｅを入力すると、メインＣＰＵ４０ａに対して所定の規制時間の間、リセット信号Ｒｅを継続出力する（ハイレベル状態に維持する）。そして、リセット入力回路４０ｄからのリセット信号Ｒｅの出力が停止され（ローレベル状態に遷移され）、メインＣＰＵ４０ａへのリセット信号Ｒｅの入力が停止すると（ローレベル状態に遷移すると）、メインＣＰＵ４０ａは起動し、主制御プログラム（図６参照）を実行する。

メインＣＰＵ４０ａは、主制御プログラムに基づき、遊技中、所定周期毎に実行する割込み処理プログラムの割込みを禁止に設定し、該割込み処理プログラムの実行を待機状態とする（ステップＭ１）。そして、メインＣＰＵ４０ａは、レジスタ、ポートなどの各種デバイスの初期設定を行う（ステップＭ２）。続いて、メインＣＰＵ４０ａは、ＲＡＭ４０ｃに記憶保持された各種制御情報（当選役を示すフラグや、バックアップフラグなど）の消去を指示する初期化指示信号を入力したか否かを判定する（ステップＭ３）。そして、この判定結果が肯定の場合、即ち、初期化指示信号を入力していた場合、メインＣＰＵ４０ａは、ＲＡＭ４０ｃに記憶保持された各種制御情報を消去（クリア）する（ステップＭ４）。

次に、メインＣＰＵ４０ａは、ＲＡＭ４０ｃに対して遊技を開始させるための各種初期値を設定することにより、ＲＡＭ４０ｃを初期化する（ステップＭ５）。続いて、メインＣＰＵ４０ａは、スタックポインタを初期設定する（ステップＭ６）。従って、本実施形態のステップＭ４〜ステップＭ６の処理は初期化処理となる。そして、メインＣＰＵ４０ａは、ＲＡＭ４０ｃを初期化したことに基づく各種制御信号（初期化信号）を演出制御基板４１に対して出力する（ステップＭ７）。ステップＭ７の処理では、例えば、演出制御基板４１に対して電飾ランプを点灯させるための制御コマンド（制御信号）が出力される。

次に、メインＣＰＵ４０ａは、割込み処理プログラムの実行周期（本実施形態では、２ｍｓ）を設定する（ステップＭ８）。そして、メインＣＰＵ４０ａは、前記ステップＭ１で禁止した割込み処理プログラムの割込みを許可に設定する（ステップＭ９）。続いて、メインＣＰＵ４０ａは、内部抽選役に直接関与しない乱数（例えば、演出のパターンを選択する際に使用する演出用の乱数など）の更新処理を実行し（ステップＭ１０）、前記ステップＭ９に移行する。以降、メインＣＰＵ４０ａは、割込み処理プログラムの割込みが発生するまでステップＭ９とステップＭ１０の処理を繰り返し実行する。その後、割込み処理プログラムの割込みが発生すると、メインＣＰＵ４０ａは、主制御プログラムから割込み処理プログラムに移行し、該割込み処理プログラムに基づきパチスロ機１０の遊技を制御する。

一方、ステップＭ３の判定結果が否定、即ち、初期化指示信号を入力していない場合、メインＣＰＵ４０ａは、ＲＡＭ４０ｃに記憶保持された制御情報（記憶内容）があるか否か、また記憶保持された制御情報がある場合には記憶保持された制御情報に異常があるか否かを判定する（ステップＭ１１）。このとき、メインＣＰＵ４０ａは、電源断時に実行される電源断処理プログラムにおいてＲＡＭ４０ｃに設定されたバックアップフラグ（バックアップ実行情報）を確認することで、ＲＡＭ４０ｃに記憶保持された制御情報が正常な情報であるか否か判定する。そして、その判定結果が肯定、即ち、ＲＡＭ４０ｃに記憶保持された制御情報に異常がある場合、メインＣＰＵ４０ａはステップＭ４に移行してＲＡＭ４０ｃを初期化する。これ以降、メインＣＰＵ４０ａは、ステップＭ５〜ステップＭ１０の処理を実行する。従って、ＲＡＭ４０ｃに記憶保持された制御情報が異常である場合、ＲＡＭ４０ｃは初期値が設定されて、初期化されることとなる。

なお、ステップＭ１１の判定結果が肯定となる場合としては、電源断時に電源断処理プログラムを実行したものの、バックアップ処理が正常に行われなかった場合やバックアップ処理後にノイズ等によって、記憶内容に異常が発生した場合がある。なお、このような場合にはバックアップフラグが異常（異常値）を示すことになる。また、電源が遮断されていない時（電源断信号Ｓを入力せず）に、メインＣＰＵ４０ａがリセット信号Ｒｅを入力し、メイン制御プログラムを最初（ステップＭ１）から実行した場合（即ち、メインＣＰＵ４０ａが再起動した場合）がある。なお、この場合にはバックアップ処理を実行していないことから、バックアップフラグは設定されない。メインＣＰＵ４０ａが再起動する要因としては、電源基板１２１のリセット信号回路１２６の誤動作か、又はリセット信号Ｒｅと同様の機能（役割）を果たす類似の信号（以下、この信号を「不正リセット信号Ｒｅ１」と示す）が不正に取り付けられた不正基板から出力されたことが考えられる。従って、本実施形態では、不正リセット信号Ｒｅ１は、起動指示信号となる。

主制御プログラムの説明に戻り、ステップＭ１１の判定結果が否定、即ち、ＲＡＭ４０ｃに記憶保持された制御情報が正常である場合、メインＣＰＵ４０ａは制御情報として記憶保持されているスタックポインタを復帰設定する（ステップＭ１２）。また、メインＣＰＵ４０ａは、ＲＡＭ４０ｃに記憶保持されているバックアップフラグをクリアする（ステップＭ１３）。そして、メインＣＰＵ４０ａは、割込み処理プログラムの戻り番地としてＲＡＭ４０ｃに記憶保持されている制御情報に基づき電源断前の戻り番地を設定し、該戻り番地から割込み処理プログラムに基づきパチスロ機１０の遊技を制御する（ステップＭ１４）。

なお、乱数発生器４０ｅは、起動後（主制御基板４０への電源の供給後）初期値「０」から当選役決定乱数の更新を開始する。
次に割込み処理プログラムついて説明する。

メインＣＰＵ４０ａは、割込み処理プログラムに基づき、当選役決定乱数の取得や役抽選（当り判定）などの各種処理を実行するようになっている。例えば、メインＣＰＵ４０ａは、メダル投入口２８よりメダルが投入される、ＢＥＴボタン２９が操作される又はＭＡＸＢＥＴボタン３０が操作されると、賭率指定される賭率を設定する。そして、メインＣＰＵ４０ａは、スタートレバー３２が操作され、開始操作信号を入力すると、当該開始操作信号の入力を契機に役抽選を行う。なお、本実施形態では、開始操作信号Ｎを入力（出力）する場合には、開始操作信号Ｎの信号レベルをハイレベル状態にし、開始操作信号Ｎの入力（出力）を停止する場合には、開始操作信号Ｎの信号レベルをローレベル状態にすることとしている。

前記役抽選において、メインＣＰＵ４０ａは、開始操作信号Ｎの入力を契機に当選役決定乱数を乱数発生器４０ｅから取得し、当該乱数を参照するための当選役決定テーブルを決定する。具体的には、メインＣＰＵ４０ａは、遊技状態に応じて役抽選で参照する当選役決定テーブルを、複数の当選役決定テーブルＴ１〜Ｔ３の中から１つ選択する。

本実施形態において、メインＣＰＵ４０ａは、遊技状態が一般遊技である場合には、当選役決定テーブルＴ１を選択し、ビッグボーナスゲームの場合には、当選役決定テーブルＴ２を選択する。また、メインＣＰＵ４０ａは、レギュラーボーナスゲームの場合には、当選役決定テーブルＴ３を選択する。メインＣＰＵ４０ａは、ＲＡＭ４０ｃにフラグなどを設定することで遊技状態を把握している。また、セブン役及びバー役の特定遊技役が内部的に決定されているにも拘わらず、当該特定遊技役を示す図柄がゲームにて有効となっているいずれの図柄有効ラインにも表示されていない場合（所謂、役持ち越し状態時）には、メインＣＰＵ４０ａは、該特定遊技役の抽選が行われない図示しない当選役決定テーブルにより小役の役抽選を行う。

続いて、当選役決定テーブルを選択したメインＣＰＵ４０ａは、当選役を決定し、その決定した当選役の情報をＲＡＭ４０ｃに記憶（設定）する。従って、本実施形態では、メインＣＰＵ４０ａは、当選役に当選したか否かを判定する当り判定を行う制御装置となる。そして、メインＣＰＵ４０ａは、ドラム１３〜１５を制御し当該ドラム１３〜１５を回転動作させる。

続いて、メインＣＰＵ４０ａは、ストップボタン３３〜３５が操作された場合、ドラム１３〜１５（操作されたストップボタン３３〜３５に対応するドラム１３〜１５）を役抽選の抽選結果に基づき停止させる停止制御を行う。そして、メインＣＰＵ４０ａは、ドラム１３〜１５の全て（ドラムユニットＵ）が停止したことを契機に、入賞判定を行う。入賞判定において、メインＣＰＵ４０ａは、役抽選によって内部的に決定した当選役（内部抽選役）と、図柄表示窓２０に表示されている役を示す図柄組み合わせとが一致するか否かを判定する。すなわち、本実施形態では、役抽選で内部的に当選した役と、図柄表示窓２０に最終的に表示された図柄組み合わせが示す役とが一致する場合（入賞判定の判定結果が肯定の場合）、役の入賞が決定される。入賞とは、ゲームの結果、役による特典（賞メダル、再遊技、ビッグボーナスゲーム、レギュラーボーナスゲーム）が遊技者に付与されることである。例えば、役抽選でチェリー役に当選したにも拘わらず図柄表示窓２０にチェリー図柄が表示されなかった場合や、役抽選でセブン役に当選したにも拘わらず図柄表示窓２０にセブン役に対応する図柄組み合わせが表示されなかった場合である。すなわち、役抽選で内部的に当選した役と、図柄表示窓２０に最終的に表示された図柄組み合わせが示す役とが一致しなかった場合（入賞判定の判定結果が否定の場合）、役の入賞は決定されず役による特典が遊技者に付与されない。

また、本実施形態のパチスロ機１０では、各役に対する図柄組み合わせの停止テーブルが予め定められている。停止テーブルには、例えば、ベル役が役抽選で決定された場合、ドラム１３〜１５（図柄列１３ａ〜１５ａ）の停止位置（図柄組み合わせ）が定められている。そして、停止テーブルは、各役毎に用意されており、メインＣＰＵ４０ａは、停止指示（ストップボタン３３〜３５の操作及び所定時間の経過）を契機として、停止テーブルに従いドラム１３〜１５の停止制御を行う。また、メインＣＰＵ４０ａは、ドラム１３〜１５の停止制御を行う場合、ストップボタン３３〜３５の操作及び所定時間の経過後に所定の範囲内（最大で４つの図柄分）で強制的にドラム１３〜１５を制御し、任意の図柄組み合わせを図柄表示窓２０に表示させるようにしている。すなわち、メインＣＰＵ４０ａは、ドラム１３〜１５の停止指示を契機として、所定の範囲内でドラム１３〜１５の停止制御を行えるようになっている。以下の説明では、各ドラム１３〜１５（ドラムユニットＵ）の回転方向を基準として図柄列１３ａ〜１５ａの図柄の位置（前後）を説明する。

メインＣＰＵ４０ａは、回転中のドラム１３〜１５の停止指示がされる場合、リールセンサＳＥ２〜ＳＥ４により停止指示時に図柄表示窓２０に回転表示されている図柄を把握している。そして、その図柄が停止テーブルに定める図柄（位置）でない場合、メインＣＰＵ４０ａは、所定の範囲内で強制的に停止制御を行う。このため、ドラム１３〜１５は、遊技者がストップボタン３３〜３５を押したタイミングで停止するとは限らず、遊技者の操作とドラム１３〜１５の停止のタイミングは一致しない場合（所謂、「スベリ」）がある。

また、本実施形態では、図柄列１３ａ〜１５ａは、ベル役、プラム役、再遊技役に対応する停止テーブル（図柄組み合わせ）をドラム１３〜１５の停止指示がどのタイミングで行われた場合でも停止可能（図柄表示窓２０に最終的に表示可能）とする配列となっている。そして、メインＣＰＵ４０ａは、役抽選でベル役、プラム役、再遊技役を決定する場合、有効とされる図柄有効ラインＬ１〜Ｌ５のいずれかに各役（ベル役、プラム役、再遊技役）を停止させる。

また、図柄列１３ａ〜１５ａは、チェリー図柄を図柄列１３ａ上の離れた位置に２個配置し、チェリー役に対応する停止テーブル（図柄組み合わせ）をドラム１３の停止指示のタイミングによっては停止可能でない（所謂、「取りこぼし」）が発生する配列となっている。取りこぼしとは、役抽選に当選したものの入賞に至らなかったことを示している。そして、メインＣＰＵ４０ａは、役抽選でチェリー役を決定する場合、有効とされる図柄有効ラインＬ１〜Ｌ５のいずれかにチェリー役を停止させることができるようにする。具体的には、メインＣＰＵ４０ａが図柄表示窓２０の上段、中段及び下段のいずれかにチェリー図柄を停止させる場合、停止指示時の図柄の少なくとも４図柄前（メインＣＰＵ４０ａが停止制御を行える所定範囲内）にチェリー図柄があることが必要である。そして、メインＣＰＵ４０ａは、ドラム１３の図柄表示窓２０の上段、中段及び下段のいずれかにチェリー図柄を停止させる場合、停止指示時の図柄の少なくとも４図柄後（メインＣＰＵ４０ａが停止制御を行える所定範囲内）にチェリー図柄がないときには、チェリー役の取りこぼし目を停止させるようになっている。チェリー役の取りこぼし目に対応する停止テーブルとして、有効とされる図柄有効ラインＬ１〜Ｌ５上に「プラム・プラム・リプレイ」が停止するようになっている。すなわち、遊技者は、チェリー役を入賞させるには、図柄列１３ａのチェリー図柄から少なくとも４図柄前にある図柄を狙ってストップボタン３３の操作（所謂、「目押し」）をすることが必要であり、チェリー図柄を目押しすることで役を入賞させることができる。一方、図柄列１３ａのチェリー図柄の少なくとも４図柄前にある図柄を目押ししない場合には、取りこぼし目である「プラム・プラム・リプレイ」（チャンス目）が停止するようになっている。このため、チェリー役を取りこぼした場合、遊技者は、チェリー役に対応する賞メダル（２枚又は４枚）を獲得することができない。

また、メインＣＰＵ４０ａは、セブン役及びバー役の特定遊技役を決定している場合、有効とされる図柄有効ラインＬ１〜Ｌ５のいずれかに当選している特定遊技役を停止させることができるようにする。具体的には、メインＣＰＵ４０ａが有効とされる図柄有効ラインを形成する各ドラム１３〜１５の上段、中段又は下段に特定遊技役に対応する図柄を停止させる場合、停止指示時の少なくとも４図柄前に該図柄があることが必要である。そして、メインＣＰＵ４０ａは、有効とされる図柄有効ラインを形成する各ドラム１３〜１５の上段、中段又は下段に停止指示時の図柄の少なくとも４図柄後に特定遊技役に対応する図柄がないときには、特定遊技役の取りこぼし目（所謂、リーチ目など）を停止させるようになっている。すなわち、遊技者は、特定遊技役を入賞させるには、図柄列１３ａの特定遊技役に対応する図柄から少なくとも４図柄前にある図柄を狙ってストップボタン３３〜３５を操作することが必要であり、特定遊技役に対応する図柄を目押しすることで役を入賞させることができる。また、本実施形態では、一度、特定遊技役に当選すると、特定遊技役が入賞するまでの間、特定遊技役を入賞させることができる状態が継続されるようになっている。このため、特定遊技役に対応する図柄の目押しに失敗しても、次ゲーム以降、特定遊技役を入賞させることができる。

また、メインＣＰＵ４０ａは、はずれ役を決定する場合、有効とされる図柄有効ラインＬ１〜Ｌ５のいずれにも、小役及び特定遊技役を停止させないように各ドラム１３〜１５の停止制御を行う。例えば、メインＣＰＵ４０ａは、ドラム１３及びドラム１４が停止され、有効とされる図柄有効ライン上にベル図柄が２個停止すると、ドラム１５の該図柄有効ラインを形成する位置（上段、中段又は下段）にベル図柄が停止しないように制御する。

続いて、メインＣＰＵ４０ａは、前記入賞判定において、小役（ベル役、プラム役、チェリー役、再遊技役）の入賞を決定した場合、各小役に応じた枚数の賞メダル及び特典を遊技者に付与する。そして、メインＣＰＵ４０ａは、賞メダルを遊技者に付与する場合には、賞メダルを払い出す又はクレジット数を増加させることで１回のゲームを終了させる。また、メインＣＰＵ４０ａは、再遊技を遊技者に付与する場合には、自動的に再遊技に応じた賭率（今回のゲームと同等の賭率）を設定して１回のゲームを終了させる。ゲームの終了時、メインＣＰＵ４０ａは、当選役などを記憶した情報をクリアし、次の遊技の処理に移行する。

また、メインＣＰＵ４０ａは、前記入賞判定において、特定遊技役（セブン役、バー役）の入賞を決定した場合、各特定遊技役に応じた枚数（１５枚）の賞メダル及び特典を遊技者に付与する。そして、メインＣＰＵ４０ａは、賞メダルを払い出す又はクレジット数を増加させることで１回のゲームを終了させるとともに、ボーナスゲームを遊技者に付与する。そして、メインＣＰＵ４０ａは、ボーナスゲームを開始させることを示す情報をＲＡＭ４０ｃに設定して１回のゲームを終了させる。ゲームの終了時、メインＣＰＵ４０ａは、特定遊技役の当選などを記憶した情報をクリアし、次の遊技の処理に移行する。

また、メインＣＰＵ４０ａは、前記入賞判定において、はずれ役の入賞を決定した場合、１回の賞メダルの付与を行わず１回のゲームを終了させる。そして、ゲームの終了時、メインＣＰＵ４０ａは、当選役などを記憶した情報をクリアし、次の遊技の処理に移行する。

また、ゲームにおいて、メインＣＰＵ４０ａは、セブン役を入賞させ、ビッグボーナスゲームを開始させた場合、セブン役入賞の次ゲーム（ビッグボーナスゲーム開始後、１回目のゲーム）からカウント数Ｃのカウントを開始する。また、メインＣＰＵ４０ａは、図５（ｂ）の当選役決定テーブルにおいて、当選役を決定した場合、その１回のゲームの終了時に遊技者に払い出した賞メダルの枚数を加算していく。そして、メインＣＰＵ４０ａは、遊技者に払い出した賞メダルの枚数が３６０枚になるまで、カウントを継続し、遊技者に払い出した賞メダルの枚数が３６０枚となるゲームの終了を以ってビッグボーナスゲームを終了させる。また、メインＣＰＵ４０ａは、ビッグボーナスゲーム中にレギュラーボーナスゲームが決定され、当該レギュラーボーナスゲームを入賞させた場合には、図５（ｃ）に示す当選役決定テーブルにおいて、当選役を決定し、後述するレギュラーボーナスゲーム時に行う処理と同時にカウント数のカウントを行う。ビッグボーナスゲームの終了時、メインＣＰＵ４０ａは、ビッグボーナス開始時に設定した情報をクリアする。

また、ゲームにおいて、メインＣＰＵ４０ａは、バー役を入賞させ、レギュラーボーナスゲームを開始させた場合、バー役入賞の次ゲーム（レギュラーボーナスゲーム開始後、１回目のゲーム）からゲームの回数及び小役に当選した回数のカウントを開始する。また、メインＣＰＵ４０ａは、図５（ｃ）の当選役決定テーブルにおいて、当選役を決定した場合、その１回のゲームの終了時にゲームの回数及び小役に当選した回数を更新する。そして、メインＣＰＵ４０ａは、ゲームの回数が１２回又は小役の当選回数が８回になるまで、カウントを継続し、ゲームの回数が１２回又は小役の当選回数が８回となるゲームの終了を以ってレギュラーボーナスゲームを終了させる。レギュラーボーナスゲームの終了時、メインＣＰＵ４０ａは、レギュラーボーナス開始時に設定した情報をクリアする。

次に、演出制御基板４１の構成を説明する。
演出制御基板４１には、サブＣＰＵ４１ａと、ＲＯＭ４１ｂと、ＲＡＭ４１ｃとが設けられている。サブＣＰＵ４１ａには、ＲＯＭ４１ｂと、ＲＡＭ４１ｃとが接続されている。ＲＯＭ４１ｂには、遊技演出（表示演出、発光演出、音声演出）を制御するための遊技演出制御プログラムなどが記憶されている。また、ＲＡＭ４１ｃには、パチスロ機１０の動作中に適宜書き換えられる各種の情報（各種制御フラグ、各種タイマの値など）が記憶（設定）されるようになっている。

また、演出制御基板４１には、リセット入力回路４１ｄが設けられている。このリセット入力回路４１ｄは、電源基板１２１のリセット信号回路１２６に接続されており、該リセット信号回路１２６が出力したリセット信号Ｒｅを入力するようになっている。また、リセット入力回路４１ｄは、サブＣＰＵ４１ａに接続されており、リセット信号Ｒｅを入力すると、該リセット信号Ｒｅを予め定めた時間Ａ１の間、サブＣＰＵ４１ａに継続出力するようになっている。サブＣＰＵ４１ａは、リセット信号Ｒｅの信号レベルがハイレベル状態となっている間、動作（制御処理）の実行が規制され、信号レベルがローレベル状態になると、起動を開始する。本実施形態では、リセット入力回路４１ｄにおけるリセット信号Ｒｅの出力時間Ａ１が、主制御基板４０のリセット入力回路４０ｄにおけるリセット信号Ｒｅの出力時間（出力時間Ａ１＋遅延時間Ａ２）よりも短く設定されている。このため、サブＣＰＵ４１ａは、メインＣＰＵ４０ａよりも早く起動を開始することとなる。そして、演出制御基板４１のサブＣＰＵ４１ａは、起動を開始すると、初期設定を行う。この初期設定において、サブＣＰＵ４１ａは、ＲＡＭ４１ｃの記憶内容の初期化などの処理を行う。

そして、サブＣＰＵ４１ａは、初期設定終了後、通常処理に移行する。この通常処理において、サブＣＰＵ４１ａは、主制御基板４０（メインＣＰＵ４０ａ）から制御コマンドを入力すると、遊技演出制御プログラムに基づき、入力した制御コマンドに応じた制御を行う。なお、サブＣＰＵ４１ａは、メインＣＰＵ４０ａが起動するよりも早く起動して、通常処理に移行するため、メインＣＰＵ４０ａの起動直後に制御コマンドを入力しても、制御コマンドに応じた処理を確実に実行することができる。

そして、本実施形態のパチスロ機１０では、主制御基板４０のメインＣＰＵ４０ａとスタートレバー３２との間に、スタートレバー３２からメインＣＰＵ４０ａへ出力される開始操作信号Ｎをランダムに遅延させる不正防止回路Ｉが接続されている。以下、不正防止回路Ｉについて図７及び図８に基づき詳しく説明する。

不正防止回路Ｉは、主制御基板４０に設けられており、信号保持回路８０を介してスタートレバー３２に接続されている。不正防止回路Ｉは、信号保持回路８０を介してスタートレバー３２からの開始操作信号Ｎを入力するようになっている。そして、不正防止回路Ｉは、メインＣＰＵ４０ａと接続されており、開始操作信号Ｎを信号保持回路８０から入力すると、当該開始操作信号ＮをメインＣＰＵ４０ａに出力するようになっている。

前記信号保持回路８０は、不正防止回路Ｉと同一基板（主制御基板４０）上に設けられている（図４参照）。そして、図７に示すように、信号保持回路８０は、不正防止回路Ｉから出力される開始操作信号Ｎを出力契機信号として入力するようになっており、スタートレバー３２から開始操作信号Ｎを入力した場合、出力契機信号を入力するまで開始操作信号Ｎを不正防止回路Ｉに出力し続けるようになっている。本実施形態では、信号保持回路８０は、フリップフロップ（Ｄ−ＦＦ）にて構成されている。

前記不正防止回路Ｉは、当該信号保持回路８０から開始操作信号Ｎが入力されるようになっている。図８に示すように、不正防止回路Ｉには、タイミングジェネレータ５１（Timing Generator）と遅延回路５２が設けられており、当該タイミングジェネレータ５１及び遅延回路５２に信号保持回路８０からの開始操作信号Ｎが入力されるようになっている。

遅延回路５２は、タイミングジェネレータ５１と接続されている。そして、遅延回路５２は、信号保持回路８０から入力した開始操作信号Ｎの信号レベルが異なる状態に遷移した場合、タイミングジェネレータ５１からの指示（信号）を受けた後にメインＣＰＵ４０ａ側に出力する開始操作信号Ｎの信号レベルを異なる状態に遷移させる。すなわち、遅延回路５２は、入力した開始操作信号Ｎを遅延してメインＣＰＵ４０ａ側に出力するようになっている。なお、開始操作信号Ｎの信号レベルが異なる状態に遷移するとは、ハイレベル状態からローレベル状態へ遷移すること又はローレベル状態からハイレベル状態へ遷移することである。

そして、タイミングジェネレータ５１は、不正防止回路Ｉに設けられた発振回路５３（oscillator）に接続されている。発振回路５３は、内部クロック信号を生成し、当該内部クロック信号を所定の周期毎に出力している。タイミングジェネレータ５１は、この内部クロック信号を入力し、この内部クロック信号に基づき不正防止回路Ｉにおいて同期を取っている。また、発振回路５３は、不正防止回路Ｉに設けられた第１カウンタ５４（10bit binary counter１）に接続されており、第１カウンタ５４は、発振回路５３から内部クロック信号を入力する。そして、第１カウンタ５４は、当該内部クロック信号を入力する毎に（内部クロック信号の周期毎に）、予め定められた数値範囲内（例えば、「０」〜「１０２３」の全１０２４通りの整数）でカウンタ値を１加算して更新する。すなわち、第１カウンタ５４は、更新を開始する際の値（初期値）を最小値である「０」とし、該初期値から順に「０」→「１」→…→「１０２２」→「１０２３」というようにカウンタ値を１加算して更新する。そして、第１カウンタ５４は、カウンタ値が最後に更新される数値（終期値）である「１０２３（最大値）」に達すると、再び「０」〜「１０２３」までの数値を１加算して更新する。つまり、本実施形態では、「０」〜「１０２３」までを１周期としてカウンタ値を順次更新し、この１周期の更新処理をパチスロ機１０の動作中、繰り返し実行する。なお、カウンタ値の更新周期（すなわち、内部クロック信号の周期）は、当選役決定乱数の更新周期と異なるようになっている。

また、タイミングジェネレータ５１は、不正防止回路Ｉに設けられたレジスタ５５（10bit register）と接続されている。レジスタ５５は、カウンタ値を入力可能に第１カウンタ５４に接続されている。そして、タイミングジェネレータ５１は、不正防止回路Ｉに入力される開始操作信号Ｎの信号レベルが異なる状態に遷移すると、レジスタ５５に第１カウンタ５４のカウンタ値を記憶するように指示（信号）を送るようになっている。このレジスタ５５は、タイミングジェネレータ５１からの当該指示を受けると、第１カウンタ５４のカウンタ値を記憶するようになっている。すなわち、レジスタ５５は、不正防止回路Ｉに入力される開始操作信号Ｎの信号レベルが異なる状態に遷移したときにおける第１カウンタ５４のカウンタ値を記憶するようになっている。

また、タイミングジェネレータ５１は、不正防止回路Ｉに設けられた第２カウンタ５６（10bit binary counter２）と接続されている。第２カウンタ５６は、不正防止回路Ｉに設けられた分周回路６０から所定の周期を有する更新用クロック信号を入力するようになっている。そして、第２カウンタ５６は、当該更新用クロック信号を入力する毎に（更新用クロック信号の周期毎に）、予め定められた数値範囲内（例えば、「０」〜「１０２３」の全１０２４通りの整数）で判定値を１加算して更新するようになっている。すなわち、第２カウンタ５６は、更新を開始する際の値（初期値）を最小値である「０」とし、該初期値から順に「０」→「１」→…→「１０２２」→「１０２３」というように判定値を１加算して更新するようになっている。なお、本実施形態では、分周回路６０は、外部発振回路７０が出力した外部クロック信号の周波数を１６０００分の１にしたものを、更新用クロック信号として第２カウンタ５６に出力するようになっている。そして、外部クロック信号（更新用クロック信号）の周波数は、１６ＭＨｚであり、判定値の更新周期（更新用クロック信号の周期）は、当選役決定乱数の更新周期と異なるように設定されている。

そして、タイミングジェネレータ５１は、不正防止回路Ｉに入力される開始操作信号Ｎの信号レベルが異なる状態に遷移すると、第２カウンタ５６に対して、初期値「０」から判定値を更新するように指示（信号）を送るようになっている。すなわち、第２カウンタ５６は、レジスタ５５にカウンタ値が記憶された後から判定値の更新を開始するようになっている。そして、第２カウンタ５６は、判定値を更新する毎に、判定値がカウンタ値と一致するか否か判定し、判定値がカウンタ値と一致すると判定すると、タイミングジェネレータ５１にその旨の通知（信号）を送る。

そして、タイミングジェネレータ５１は、第２カウンタ５６から判定値とカウンタ値と一致したとの通知を受け取ると、遅延回路５２に対してメインＣＰＵ４０ａ側に出力する開始操作信号Ｎの信号レベルを異なる状態に遷移するように指示する。これにより、遅延回路５２は、メインＣＰＵ４０ａ側に出力する開始操作信号Ｎの信号レベルを異なる状態に遷移する。

以上のことから、第１カウンタ５４がカウンタ値を更新する更新手段となる。また、レジスタ５５がカウンタ値を取得する取得手段となる。また、第２カウンタ５６が判定値を更新する計測手段となる。また、遅延回路５２が、開始操作信号Ｎを出力する出力手段となる。また、発振回路５３が、第１カウンタ５４に内部クロック信号を出力する第１信号生成手段となり、外部発振回路７０が、第２カウンタ５６に外部クロック信号を出力する第２信号生成手段となる。また、発振回路５３が、第１カウンタ５４に内部クロック信号を出力する第１発振回路となり、外部発振回路７０が、第２カウンタ５６に外部クロック信号を出力する第２発振回路となる。また、タイミングジェネレータ５１が、遅延回路５２に対して開始操作信号Ｎの信号レベルを異なる状態に遷移させることを指示するタイミング指示回路となる。

このように、開始操作信号Ｎの信号レベルが異なる状態に遷移したとき、レジスタ５５に第１カウンタ５４のカウンタ値を記憶させると共に、第２カウンタ５６に判定値を更新させる。タイミングジェネレータ５１は、判定値とカウンタ値が一致したとき、遅延回路５２に開始操作信号Ｎの信号レベルを異なる状態に遷移させるように指示する。このため、開始操作信号Ｎの信号レベルが異なる状態に遷移したときにおけるカウンタ値及び判定値の更新周期によって開始操作信号Ｎの遅延時間が左右される。

そして、第１カウンタ５４は、不正防止回路Ｉ、すなわち、主制御基板４０に電源が供給されてから、カウンタ値を更新し続ける。このため、開始操作信号Ｎの信号レベルが異なる状態に遷移したときのカウンタ値は、開始操作信号Ｎの信号レベルが異なる状態に遷移するときが一定でないので、結果的に乱数となり、開始操作信号Ｎの遅延時間が一定でなくなる。すなわち、不正防止回路Ｉに入力された開始操作信号Ｎの信号レベルが異なる状態に遷移したときから、不正防止回路ＩがメインＣＰＵ４０ａ側に出力する開始操作信号Ｎの信号レベルを異なる状態に遷移させるタイミングまでの遅延時間は、一定でなくなる。

このため、開始操作信号Ｎを主制御基板４０に入力してからメインＣＰＵ４０ａが乱数発生器４０ｅから当選役決定乱数を取得するまでの時間が一定でなくなる。そして、不正機具などを用いて、当選役が決定される乱数値と一致する当選役決定乱数を取得するようなタイミングを把握し、当該タイミングを狙って開始操作信号Ｎ又は不正開始操作信号Ｎ１を入力しても、当選役が決定される乱数値と一致する当選役決定乱数を取得できなくなる。なお、不正開始操作信号Ｎ１は、開始操作信号Ｎと同様の機能（役割）を果たす類似の信号である。

また、カウンタ値の更新周期と、判定値の更新周期は異なっているため、遅延時間を予測するには、２つの異なる周期を考慮する必要がある。すなわち、カウント値の値を予測して判定値の更新周期で計測する必要がある。このため、遅延時間を予測して不正開始操作信号Ｎ１を出力することを困難にすることができ、不正を確実に防止できる。

また、本実施形態の発振回路５３は、コンデンサ、キャパシタ、抵抗などから構成されており、これらの性能には通常ばらつきがあり、また、電源が供給されていないときにおいてコンデンサの残留電荷などにも通常ばらつきがある。このため、電源投入直後において、発振回路５３が生成する内部クロック信号の周期は、一定でない場合が多い。また、電源投入からメインＣＰＵ４０ａにリセット信号Ｒｅが入力されるまでの間に、第１カウンタ５４のカウンタ値は、少なくとも複数回更新されるようになっている。すなわち、発振回路５３は、電源投入からメインＣＰＵ４０ａにリセット信号Ｒｅが入力されるまでの間に、複数回内部クロック信号を入力する程度の速さの周期を有する内部クロック信号を生成するようになっている。以上のことから、電源投入後からのカウンタ値を予測することは困難であるため、遅延時間を把握することができにくくなる。

また、本実施形態において、カウンタ値は不正防止回路Ｉ内部で更新されており、カウンタ値の更新周期は、環境変化やＩＣの個体差により変化することがあるため、カウンタ値を把握することは困難である。また、発振回路５３が出力する内部クロック信号の周期、すなわち、カウンタ値の更新周期と、当選役決定乱数の更新周期は同期していないため、当選役決定乱数を把握しつつ、カウンタ値を把握することは極めて困難となる。同様に、カウンタ値の更新周期と、判定値の更新周期も異なるため（非同期であるため）、判定値を把握しつつ、カウンタ値を把握することは極めて困難となる。従って、当選役が決定されるタイミングを狙いつつ、開始操作信号Ｎの遅延時間を把握することは極めて困難である。

また、不正防止回路Ｉは、開始操作信号Ｎの信号レベルが異なる状態に遷移するたびに、当該遷移するタイミングを遅延させる。このため、開始操作信号Ｎの入力時間が短すぎた場合、不正防止回路Ｉから開始操作信号Ｎが正常に出力されない場合がある。より詳しくは、不正防止回路Ｉに入力される開始操作信号Ｎがハイレベル状態に遷移したときからローレベル状態に遷移するまでの時間が、不正防止回路Ｉに入力される開始操作信号Ｎがハイレベル状態に遷移してから遅延回路５２が出力するリセット信号Ｒｅをハイレベル状態に遷移するまでの時間よりも短い場合、正常に出力されない場合がある。具体的には、分周回路６０が外部クロック信号の周波数（１６ＭＨｚ）を１６０００分の１にして更新用クロック信号の更新周期を１ＫＨｚとしたため、不正防止回路Ｉは、開始操作信号Ｎを最大１０２４ｍｓ遅延させる場合がある。そして、不正防止回路Ｉが、出力する開始操作信号Ｎを１０２４ｍｓ遅延させた場合、開始操作信号Ｎの入力時間が１０２４ｍｓより短い時間で終了すると、開始操作信号Ｎが正常に出力されなくなる虞がある。

その一方で、最大遅延時間を短くした場合、当選役決定乱数があまりずれなくなる可能性が高くなり、不正な当選役が発生しやすくなるといった問題がある。つまり、最大遅延時間を短くした場合、開始操作信号Ｎを確実に入力できる一方、当選役が決定されるタイミングが狙いやすくなってしまう。

そこで、本実施形態では、信号保持回路８０を設けることにより、不正防止回路ＩがメインＣＰＵ４０ａに開始操作信号Ｎを出力するまで開始操作信号Ｎを不正防止回路Ｉに出力し続けるようにした。これにより、不正防止回路Ｉから開始操作信号Ｎが出力されるまで信号保持回路８０から開始操作信号Ｎが入力され続けられることとなり、開始操作信号Ｎを正常に出力することができる。その一方で、開始操作信号Ｎの最大遅延時間を長くすることができ、不正な当選役が決定されることを確実に防止できる。なお、例えば、更新用クロック信号の周波数を変更する等して開始操作信号Ｎの最大遅延時間を１０２４ｍｓより長くした場合、開始操作信号ＮがメインＣＰＵ４０ａに入力されるタイミングが大きく遅延し、当選役が決定されるタイミングから大きくずれて、当選役が決定されない可能性がより高くなる。

また、不正防止回路Ｉに設けられた分周回路６０は、不正防止回路Ｉの外部であって、主制御基板４０に設けられた外部発振回路７０から入力した外部クロック信号の周波数が高い場合に、当該外部クロック信号の周波数を分周して周波数を低くして更新用クロック信号とすることができるように構成されている。具体的には、分周回路６０には、データ線Ｓ１，Ｓ２が設けられており、このデータ線Ｓ１，Ｓ２への信号の入力状況に応じて外部クロック信号の周波数を１６０００分の１又は２００００分の１に分周した信号を更新用クロック信号として出力する、若しくはそのまま更新用クロック信号として出力するようになっている。

より詳しくは、分周回路６０は、第３カウンタ６１（15bit binary counter３）、データセレクタ６３（ＳＥＬ）、分割器６２（Divide 20000/Divide16000）、及び選択切替器６４（ＭＵＸ：Multiplexer ）から構成されている。そして、データセレクタ６３は、データ線Ｓ１，Ｓ２から入力された信号に基づき、分割器６２に対して外部から入力した外部クロック信号の周波数を、そのままにして出力するか、若しくは１６０００分の１又は２００００分の１に分周して出力するかを設定する。そのままの周期で更新用クロック信号として出力すると設定された場合、データセレクタ６３は、選択切替器６４に対して、外部から入力した外部クロック信号をそのまま更新用クロック信号として第２カウンタ５６に出力するように指示する。これにより、外部から入力された外部クロック信号は、そのまま更新用クロック信号として第２カウンタ５６に出力される。例えば、分周回路６０は、１ＫＨｚ（キロヘルツ）の外部クロック信号を入力した場合には、分周せずに、１ＫＨｚの更新用クロック信号として第２カウンタ５６に出力する。

一方、１６０００分の１に分周すると設定された場合は、データセレクタ６３は、分割器６２に対してその旨を指示する。この指示を受けた分割器６２は、第３カウンタ６１が１６０００回外部クロック信号を入力すると計測する毎に、選択切替器６４に対して１回更新用クロック信号を出力させる。すなわち、外部から入力された外部クロック信号を１６０００回入力する毎に、選択切替器６４に１回更新用クロック信号を出力する。選択切替器６４は、当該更新用クロック信号を第２カウンタ５６に出力する。なお、２００００分の１に分周する場合も同様の処理を行うので詳細な説明は省略する。例えば、分周回路６０は、１６ＭＨｚ（メガヘルツ）の外部クロック信号を入力した場合には、周波数を１６０００分の１に分周して、１ＫＨｚの更新用クロック信号として出力する。同様に、分周回路６０は、２０ＭＨｚ（メガヘルツ）の外部クロック信号を入力した場合には、周波数を２００００分の１に分周して、１ＫＨｚの更新用クロック信号として出力する。

本実施形態では、外部発振回路７０から入力された外部クロック信号の周波数を１６０００分の１にしたものを、更新用クロック信号として出力するように、データ線Ｓ１，Ｓ２へ信号が入力されるようになっている。

このように、外部から入力した外部クロック信号を分周することにより、様々な周波数を有する外部クロック信号を入力しても、判定値を更新するのに適切な周期を有する（例えば、１ＫＨｚの）更新用クロック信号に変換することができる。また、外部クロック信号の分周した場合、当選役決定乱数と判定値の更新周期が異なるため、判定値の更新周期を把握しにくくなり、当選役が決定されるタイミングの把握を一層困難なものとすることができる。

次に、不正防止回路Ｉにおいて、開始操作信号Ｎ（不正開始操作信号Ｎ１）の信号レベルが遷移するタイミングについて図９に基づき説明する。
スタートレバー３２が操作されると（又は不正基板からの不正開始操作信号Ｎ１の出力）がなされると（時点Ｐ１）、信号保持回路８０に入力される開始操作信号Ｎ（又は不正開始操作信号Ｎ１、以下同じ）の信号レベルは、ローレベル状態からハイレベル状態に遷移する。これにより、信号保持回路８０は、不正防止回路Ｉに対して出力する開始操作信号Ｎの信号レベルをローレベル状態からハイレベル状態に遷移する。

不正防止回路Ｉに入力される開始操作信号Ｎの信号レベルが、ローレベル状態からハイレベル状態に遷移すると、不正防止回路Ｉのタイミングジェネレータ５１は、レジスタ５５に第１カウンタ５４のカウンタ値を記憶するように指示をする。この指示を受けてレジスタ５５は、第１カウンタ５４のカウンタ値を記憶する。それと共に、タイミングジェネレータ５１は、第２カウンタ５６に対して初期値から判定値を更新させるように指示をする。この指示を受けて第２カウンタ５６は、分周回路６０から入力した更新用クロック信号の周期毎に判定値を初期値から更新する。そして、第２カウンタ５６は、判定値がレジスタ５５に記憶されたカウンタ値と一致すると、タイミングジェネレータ５１に対して判定値がカウンタ値に一致した旨を指示する。この指示を受けたタイミングジェネレータ５１は、遅延回路５２に開始操作信号Ｎの信号レベルを異なる状態に遷移させるように指示する。

この指示を受けた遅延回路５２は、メインＣＰＵ４０ａ側に出力する開始操作信号Ｎの信号レベルをローレベル状態からハイレベル状態に遷移させる（時点Ｐ２）。すなわち、遅延回路５２は、ハイレベル状態に遷移したときのカウンタ値に更新用クロック信号の周期を乗じた時間α１だけメインＣＰＵ４０ａ側に出力する開始操作信号Ｎの信号レベルをハイレベル状態に遷移させるタイミングを遅延させる。メインＣＰＵ４０ａに入力される開始操作信号Ｎの信号レベルがハイレベル状態となると、メインＣＰＵ４０ａは、当選役決定乱数を取得し、ＲＡＭ４０ｃに記憶する。

また、不正防止回路Ｉは、出力契機信号を信号保持回路８０に出力する。信号保持回路８０は、この出力契機信号を入力すると、不正防止回路Ｉに対して出力する開始操作信号Ｎの信号レベルをハイレベル状態からローレベル状態に遷移する。

不正防止回路Ｉに入力される開始操作信号Ｎの信号レベルがハイレベル状態からローレベル状態に遷移する（時点Ｐ２）と、タイミングジェネレータ５１は、レジスタ５５に第１カウンタ５４のカウンタ値を記憶するように指示をする。この指示を受けてレジスタ５５は、第１カウンタ５４のカウンタ値を記憶する。それと共に、タイミングジェネレータ５１は、第２カウンタ５６に対して初期値から判定値を更新させるように指示をする。この指示を受けて第２カウンタ５６は、更新用クロック信号の周期毎に判定値を初期値から更新する。そして、第２カウンタ５６は、判定値がレジスタ５５に記憶されたカウンタ値と一致すると、タイミングジェネレータ５１に対して判定値がカウンタ値に一致した旨を指示する。この指示を受けたタイミングジェネレータ５１は、遅延回路５２に開始操作信号Ｎの信号レベルを異なる状態に遷移させるように指示する。

この指示を受けた遅延回路５２は、メインＣＰＵ４０ａ側に出力する開始操作信号Ｎの信号レベルをハイレベル状態からローレベル状態に遷移させる（時点Ｐ３）。すなわち、遅延回路５２は、ローレベル状態に遷移したときのカウンタ値に更新用クロック信号の周期を乗じた時間α２だけメインＣＰＵ４０ａ側に出力する開始操作信号Ｎの信号レベルをローレベル状態に遷移させるタイミングを遅延させる。

以上のように、メインＣＰＵ４０ａに入力される開始操作信号Ｎ（不正開始操作信号Ｎ１）は不正防止回路Ｉにより遅延される。この遅延時間は、カウンタ値及び判定値の更新周期に基づいて決定されるため、極めて予測しにくい。このため、不正基板から出力された不正開始操作信号Ｎ１がいつメインＣＰＵ４０ａに入力されるかが不明となる。従って、不正基板が当選役の決定タイミングを把握したとしても、当選役が決定されるタイミングを狙って当選役決定乱数を取得することができず、不正を防止できる。

以上詳述したように、本実施形態は、以下の効果を有する。
（１）不正防止回路Ｉは、開始操作信号Ｎ（不正開始操作信号Ｎ１）の入力が開始（又は終了）したときにレジスタ５５が取得したカウンタ値と、レジスタ５５がカウンタ値を取得した後から第２カウンタ５６が更新する判定値とが一致した場合に、メインＣＰＵ４０ａに出力する開始操作信号Ｎの信号レベルを異なる状態に遷移する。すなわち、スタートレバー３２又は不正基板から開始操作信号Ｎ（又は不正開始操作信号Ｎ１）の入力が開始（又は終了）されたときからカウンタ値及び判定値に基づく時間遅延して、開始操作信号Ｎは、メインＣＰＵ４０ａへ入力が開始（又は終了）される。そして、遅延する時間は、発振回路５３により出力された内部クロック信号の周期毎に更新されるカウンタ値と更新用クロック信号の周期毎に更新される判定値に基づいて決定される。すなわち、２つの信号の更新周期を考慮しなくてはならないため、遅延時間を極めて予測しにくい。以上のことから、スタートレバー３２又は不正基板から当選役の決定タイミングを狙って開始操作信号Ｎ（又は不正開始操作信号Ｎ１）が出力されても、不正防止回路Ｉは、当該開始操作信号Ｎ（不正開始操作信号Ｎ１）をランダムに遅延させてメインＣＰＵ４０ａに入力させることができる。従って、当選役の発生タイミングを狙って開始操作信号Ｎ（又は不正開始操作信号Ｎ１）をメインＣＰＵ４０ａに入力させることを困難にすることができ、不正を防止できる。

（２）カウンタ値は、当選役決定乱数の更新周期とは異なる所定の更新周期毎に更新される。このため、不正に当選役を発生させるためには、カウンタ値の更新周期と、判定値の更新周期と、当選役決定乱数の更新周期とを把握しなくてはならない。従って、当選役の発生タイミングを狙って開始操作信号をメインＣＰＵ４０ａに入力させることを困難にすることができ、不正を防止できる。

（３）不正防止回路Ｉは、開始操作信号Ｎ（又は不正開始操作信号Ｎ１）の信号レベルが異なる状態に遷移するたびに、そのタイミングを遅延させて開始操作信号Ｎ（又は不正開始操作信号Ｎ１）をメインＣＰＵ４０ａ側に出力する。このため、開始操作信号Ｎ（不正開始操作信号Ｎ１）の信号レベルが、ローレベル状態からハイレベル状態に遷移した場合に当選役決定乱数を取得するようにしても、ハイレベル状態からローレベル状態に遷移した場合に当選役決定乱数を取得するようにしても、当選役決定乱数を取得するタイミングを遅延させることができる。

（４）発振回路５３に使用されているコンデンサや抵抗には、通常、性能のばらつきがあり、また、電源投入時においてコンデンサに蓄えられている残留電荷も通常ばらつきがあるため、電源投入後において、発振回路５３が出力するクロック信号の周期にはばらつきが生じる。このため、カウント値を把握することが困難となり、開始操作信号Ｎの遅延時間を予測しにくくなる。従って、当選役が決定されるタイミングを狙って開始操作信号ＮをメインＣＰＵ４０ａに入力することが困難となる。

（５）主制御基板４０は、ケースカバー内に収容されており、当該ケースカバーには、外部から主制御基板４０に直接不正回路などを装着できないように不正防止対策がなされている。このため、主制御基板４０に不正防止回路Ｉを取り付けることにより、メインＣＰＵ４０ａと不正防止回路Ｉとの間に不正基板が取り付けられることを防止できる。従って、不正防止回路Ｉを介して開始操作信号Ｎを入力することが確実にできる。すなわち、確実に開始操作信号Ｎ（又は不正開始操作信号Ｎ１）を遅延させてメインＣＰＵ４０ａに入力することができる。

（６）不正防止回路Ｉは、開始操作信号Ｎ（不正開始操作信号Ｎ１）の信号レベルが異なる状態に遷移するたびに、そのタイミングを遅延させて開始操作信号ＮをメインＣＰＵ４０ａに出力する。このため、開始操作信号Ｎの入力時間が短すぎると、メインＣＰＵ４０ａに出力する開始操作信号Ｎ（不正開始操作信号Ｎ１）がハイレベル状態となる前に不正防止回路Ｉに入力される開始操作信号Ｎ（不正開始操作信号Ｎ１）がローレベル状態となる場合がある。この場合、不正防止回路Ｉは、正常に開始操作信号Ｎ（不正開始操作信号Ｎ１）をメインＣＰＵ４０ａ側に出力することができなくなる。そこで、不正防止回路ＩがメインＣＰＵ４０ａに開始操作信号Ｎを出力するまで、開始操作信号Ｎを不正防止回路Ｉに出力し続ける信号保持回路８０を設けた。これにより、信号保持回路８０が入力した開始操作信号Ｎの入力時間が短い場合でも、不正防止回路Ｉは、開始操作信号ＮをメインＣＰＵ４０ａに出力するまで、確実に開始操作信号Ｎが入力することができる。従って、開始操作信号ＮをメインＣＰＵ４０ａに確実に出力できる。

（７）不正防止回路Ｉに分周回路６０を設け、不正防止回路Ｉの外部に備えられた外部発振回路７０から入力した外部クロック信号の周期を遅くしたものを更新用クロック信号として出力することができるようにした。このため、高周波数の外部クロック信号を入力しても、リセット信号Ｒｅを十分に遅延させることができる。

（８）更新用クロック信号の周期毎に、第２カウンタ５６は判定値を更新する。このため、更新用クロック信号の周期と当選役決定乱数の更新周期を異ならせた場合、不正基板は、２つの信号の更新周期を把握しなければ、当選役が決定されるタイミングで開始操作信号Ｎを入力することができなくなる。

（９）カウンタ値の更新周期を定める内部クロック信号を生成、出力する発振回路５３を不正防止回路Ｉに設けた。このため、内部クロック信号の周期を不正防止回路Ｉの外部から認識することは困難となる。従って、当選役が決定されるタイミングを把握し難くでき、不正を防止できる。

（１０）不正防止回路Ｉの外部に設けた外部発振回路７０から入力した外部クロック信号の周波数を分周回路６０により１６０００分の１又は２００００分の１に分周することができるようにした。このため、外部発振回路７０から入力した外部クロック信号がどれだけ分周されているか不正防止回路Ｉの外部からは認識しにくくなり、判定値の更新周期を認識することが困難となる。従って、当選役が決定されるタイミングを把握し難くでき、不正を防止できる。

尚、上記実施形態は、次のような別の実施形態（別例）にて具体化できる。
○上記実施形態において、乱数発生器４０ｅが、当選役決定乱数を更新していたが、メインＣＰＵ４０ａが、当選役決定乱数を更新しても良い。そして、この場合、不正防止回路Ｉをリセット入力回路４０ｄとメインＣＰＵ４０ａとの間にさらに設けても良い。これにより、不正基板が、不正リセット信号Ｒｅ１を出力して、強制的に当選役決定乱数を初期化して、当選役が決定されるタイミングを把握しようとしても、起動開始のタイミングが遅延するため、当選役が決定されるタイミングの把握を困難にすることができる。また、不正防止回路Ｉを、リセット入力回路４０ｄとメインＣＰＵ４０ａとの間、及びスタートレバー３２とメインＣＰＵ４０ａとの間の両方に設けることにより、起動開始のタイミング及び開始操作信号Ｎの入力タイミングに遅延時間が生じる。このため、起動開始のタイミングの遅延時間及び開始操作信号Ｎの入力タイミングの遅延時間という２つ異なる遅延時間を予測しなければ、当選役が決定されるタイミングを予測し、且つ、当選役が決定されるタイミングを狙って開始操作信号ＮをメインＣＰＵ４０ａに入力することはできない。そして、２つ異なる遅延時間を予測するには、多数の乱数値（カウント値や判定値など）の更新周期を把握する必要がある。従って、不正基板が当選役が決定されるタイミングを狙って開始操作信号Ｎを入力させるためには、多くの信号の更新周期を把握しなくてはならず、極めて困難となる。従って、当選役の発生タイミングを狙って開始操作信号をメインＣＰＵ４０ａに入力させることを困難にすることができ、不正を防止できる。

○上記実施形態において、開始操作信号Ｎ（不正開始操作信号Ｎ１）が不正防止回路Ｉを介して主制御基板４０に入力されるならば、不正防止回路Ｉを主制御基板４０に設けなくても良い。

○上記実施形態において、判定値の更新周期が開始操作信号Ｎの遅延時間を設けるために適切な周期になるならば、外部発振回路７０が出力する外部クロック信号を分周する分周回路６０を設けなくても良い。すなわち、第２カウンタ５６は、外部発振回路７０が出力する外部クロック信号の周期毎に判定値を更新するようにしても良い。

○上記実施形態において、メインＣＰＵ４０ａは、開始操作信号Ｎがローレベル状態からハイレベル状態に遷移したときに当選役決定乱数を取得するようになっていたが、ハイレベル状態からローレベル状態に遷移したときに当選役決定乱数を取得するようにしても良い。上記実施形態において、不正防止回路Ｉは、ローレベル状態からハイレベル状態に遷移したとき及びハイレベル状態からローレベル状態に遷移したときに遅延させている。また、ローレベル状態からハイレベル状態に遷移したときの遅延時間と、ハイレベル状態からローレベル状態に遷移したときの遅延時間は異ならせている。このため、ハイレベル状態からローレベル状態に遷移したときに当選役決定乱数を取得するようにした場合、２つの遅延時間（α１＋α２）を考慮しなければ、不正な当選役を決定させることができなくなる。従って、当選役決定タイミングを狙って開始操作信号Ｎ（又は不正開始操作信号Ｎ１）をメインＣＰＵ４０ａに入力させることを困難にすることができ、不正を防止できる。

○上記実施形態において、不正防止回路Ｉは、開始操作信号Ｎ（不正開始操作信号Ｎ１）の信号レベルが異なる状態に遷移するたびに、その遷移するタイミングを遅延させていた。この別例として、メインＣＰＵ４０ａにより当選役決定乱数の取得がハイレベル状態からローレベル状態に遷移するタイミングで行われるのであれば、開始操作信号Ｎがハイレベル状態からローレベル状態に遷移するときだけ遅延させるようにしてもよい。また、メインＣＰＵ４０ａによる当選役決定乱数の取得がローレベル状態からハイレベル状態に遷移するタイミングで行われるのであれば、開始操作信号Ｎがローレベル状態からハイレベル状態に遷移するときだけ遅延させるようにしてもよい。

○上記実施形態において、当選役決定乱数は、最大値まで更新されると、最小値から継続して更新するようにしていたが、必ずしも最小値から継続して更新しなくても良い。例えば、乱数発生器４０ｅに予め当選役決定乱数の初期値乱数を記憶しておき、当選役決定乱数が１周期終了する毎に、乱数発生器４０ｅに記憶された初期値から当選役決定乱数を１周期更新しても良い。具体的には、「０」→「１」→…→「６５５３５」→「１００００」→「１０００１」→…といように、最大値の次に、最小値でない初期値から継続して更新しても良い。このようにすれば、当選役が決定される当選役決定乱数を取得するタイミングが、１周期毎に変化することとなる。このため、当選役が決定されるタイミングを把握するには、乱数発生器４０ｅに記憶された初期値乱数も考慮しなければならなくなる。従って、当選役が決定されるタイミングを把握しにくくすることができ、不正を防止できる。

○上記実施形態では、不正防止回路Ｉが出力する開始操作信号Ｎの信号レベルを遷移させるタイミングを決定するために、判定値を１ずつ加算していき、カウンタ値に達するか否か判定していたが、カウンタ値を１ずつ減算していき、カウンタ値が０になったか否かを判定するようにしても良い。

○上記実施形態では、外部クロック信号を出力する外部発振回路７０を不正防止回路Ｉの外部に設けていたが、不正防止回路Ｉに設けても良い。このようにすれば、判定値の更新周期がより判別しにくくなり、不正を防止できる。

○上記実施形態では、内部クロック信号を生成、出力する発振回路５３を不正防止回路Ｉに設けたが、不正防止回路Ｉの外部に発振回路５３を設けても良い。
○上記実施形態では、バックアップ処理が実行可能に構成されていたが、バックアップ処理ができなくてもよい。この場合、電源遮断時には、必ず初期化処理がなされることとなる。

○上記実施形態では、ＲＡＭクリアスイッチ１３６及びＲＡＭクリアスイッチ回路１３７を設けたが、設けなくても良い。
○上記実施形態において、バックアップ処理において、乱数発生器４０ｅの値（当選役決定乱数の値）は、記憶保持されなかったが、記憶保持するようにしても良い。

○上記実施形態では、開始操作信号Ｎ（不正開始操作信号Ｎ１）の信号レベルがハイレベル状態のとき、開始操作信号Ｎ（不正開始操作信号Ｎ１）が入力（出力）されたとし、ローレベル状態のとき、開始操作信号Ｎ（不正開始操作信号Ｎ１）の入力（出力）が終了したとしていた。この別例として、開始操作信号Ｎ（不正開始操作信号Ｎ１）の信号レベルがローレベル状態のとき、開始操作信号Ｎ（不正開始操作信号Ｎ１）が入力（出力）されたとし、ハイレベル状態のとき、開始操作信号Ｎ（不正開始操作信号Ｎ１）の入力（出力）が終了したとしてもよい。

○上記実施形態では、信号保持回路８０は、不正防止回路ＩがメインＣＰＵ４０ａへ出力した開始操作信号Ｎを出力契機信号として入力していた。この別例として、信号保持回路８０は、メインＣＰＵ４０ａが開始操作信号Ｎを入力した場合に出力する信号を出力契機信号として入力するようにしても良い。すなわち、信号保持回路８０は、メインＣＰＵ４０ａによる指示に従って、開始操作信号Ｎを不正防止回路Ｉに出力し続けるようにしても良い。

次に、上記実施形態及び別例から把握できる技術的思想を以下に追記する。
（イ）前記不正防止回路は、前記制御装置が設けられた基板と同一基板に設けられたことを特徴とする請求項１〜請求項６のうちいずれか一項に記載の遊技機。

（ロ）前記不正防止回路は、第２信号生成手段から入力した信号の周期を分周する分周回路を備え、前記計測手段は、前記分周回路が分周した信号の周期毎に判定値を更新することを特徴とする請求項１〜請求項６のうちいずれか一項に記載の遊技機。

（ハ）第１信号生成手段により出力された信号の周期と、第２信号生成手段により出力された信号の周期は、異なることを特徴とする請求項１〜請求項６のうちいずれか一項に記載の遊技機。

パチスロ遊技機の機表側を示す正面図。 当選役を示す説明図。 パチスロ遊技機全体の制御構成を示すブロック図。 主制御基板、演出制御基板及び電源基板の制御構成を示すブロック図。 （ａ）〜（ｃ）は、当選役決定テーブルを示す説明図。 主制御プログラムに基づく処理の流れを示すフローチャート。 不正防止回路、信号保持回路及び外部発振回路の回路図。 不正防止回路の構成を示すブロック図。 開始操作信号（不正開始操作信号）の信号レベルが異なる状態に遷移するタイミングを示すタイミングチャート。

符号の説明

１０…パチスロ遊技機（遊技機）、３２…スタートレバー（開始操作手段）、４０…主制御基板、４０ａ…メインＣＰＵ（制御装置）、４１…演出制御基板、４１ａ…サブＣＰＵ、５１…タイミングジェネレータ（タイミング指示回路）、５２…遅延回路（出力手段）、５３…発振回路（第１信号生成手段、第１発振回路）、５４…第１カウンタ（更新手段）、５５…レジスタ（取得手段）、５６…第２カウンタ（計測手段）、６０…分周回路、６１…第３カウンタ、６２…分割器、６３…データセレクタ、６４…選択切替器、７０…外部発振回路（第２信号生成手段、第２発振回路）、８０…信号保持回路、１２１…電源基板、１２４…電源回路、１２５…電源断監視回路、１２６…リセット信号回路、１３６…ＲＡＭクリアスイッチ、１３７…ＲＡＭクリアスイッチ回路、Ｉ…不正防止回路、Ｓ…電源断信号、Ｕ…ドラムユニット、Ｎ…開始操作信号、Ｎ１…不正開始操作信号（開始操作信号）。

Claims (4)

1. 遊技者による操作を契機に開始操作信号の信号レベルを第１状態から第２状態に遷移させる開始操作手段と、
   単位遊技毎の内部抽選役を決定する内部抽選役決定用乱数の値を所定の周期毎に更新する乱数更新手段と、
   起動を指示する起動指示信号の入力を契機に起動し、起動してから遊技媒体が機内部に投入された後、前記開始操作信号の信号レベルが第１状態から第２状態に遷移したときに前記乱数更新手段から前記内部抽選役決定用乱数を取得して、内部抽選役に当選したか否かを判定する当り判定を行う制御装置とを備え、
   前記当り判定の判定結果に基づいて、複数種類の図柄を可変表示装置で変動させ、前記複数種類の図柄を当該可変表示装置で停止表示させる変動ゲームを実行し、当該停止表示された図柄が賞を付与する図柄組み合わせである場合には払出手段により遊技媒体が払い出される遊技機において、
   前記制御装置は、不正防止回路を介して前記開始操作信号を入力するようになっており、
   前記不正防止回路は、
   電源投入から前記制御装置に起動指示信号が入力されるまでの間に複数回出力することができる周期を有する内部クロック信号を生成して出力する第１信号生成手段と、
   前記第１信号生成手段により出力された内部クロック信号の周期毎にカウンタ値を予め定めた範囲内で更新する第１更新手段と、
   入力した前記開始操作信号の信号レベルが異なる状態に遷移した場合に前記カウンタ値を取得する取得手段と、
   内部抽選役決定用乱数の更新周期とは異なる所定の周期毎に更新用クロック信号を生成して出力する第２信号生成手段と、
   前記取得手段が前記カウンタ値を取得した後から前記第２信号生成手段により出力された更新用クロック信号の周期毎に判定値を更新する第２更新手段と、
   前記取得手段が取得したカウンタ値と前記第２更新手段が更新している判定値が一致したときに、前記制御装置に出力する前記開始操作信号の信号レベルを異なる状態に遷移させることを指示するタイミング指示手段と、
   前記タイミング指示手段の指示に従って、前記制御装置に出力する開始操作信号の信号レベルを異なる状態に遷移させる遷移手段と、を備えたことを特徴とする遊技機。
2. 前記第１更新手段は、内部抽選役決定用乱数の更新周期とは異なる周期の内部クロック信号の周期毎に前記カウンタ値を更新することを特徴とする請求項１に記載の遊技機。
3. 前記不正防止回路は、信号保持回路を介して前記開始操作信号を入力するようになっており、
   前記信号保持回路は、
   前記不正防止回路から前記制御装置へ出力される前記開始操作信号を出力契機信号として入力するようになっており、
   前記不正防止回路に出力する前記開始操作信号の信号レベルが第１状態から第２状態に遷移した場合、前記出力契機信号の信号レベルが第１状態から第２状態に遷移するまで前記不正防止回路に出力する前記開始操作信号の信号レベルを第２状態に維持し続けることを特徴とする請求項１又は請求項２に記載の遊技機。
4. 前記不正防止回路は、信号保持回路を介して前記開始操作信号を入力するようになっており、
   前記信号保持回路は、
   前記制御装置が前記不正防止回路から入力した前記開始操作信号の信号レベルが第１状態から第２状態に遷移した場合に出力する出力契機信号を入力するようになっており、
   前記不正防止回路に出力する前記開始操作信号の信号レベルが第１状態から第２状態に遷移した場合、前記出力契機信号の信号レベルが第１状態から第２状態に遷移するまで前記不正防止回路に出力する前記開始操作信号の信号レベルを第２状態に維持し続けることを特徴とする請求項１又は請求項２に記載の遊技機。

Images