JP4552894B2 - 分布帰還型半導体レーザを作製する方法 - Google Patents

Description

本発明は、分布帰還型半導体レーザを作製する方法に関する。

特許文献１には、分布帰還（ＤＦＢ）型半導体レーザの回折格子を、２光束干渉法に替えて粒子線ビーム露光装置を用いて作製することが試みられていることが記載されている。特に、電子ビーム露光装置では、０．１マイクロメートル以下の高い解像度が得られる。
特開平１−１９６１２３号公報

ＤＦＢ型半導体レーザの回折格子を電子ビーム描画でパターン形成するとき、隣接する２つの描画フィールドの繋ぎ部分に数十ナノメートル〜数百ナノメートルの重なりが生じる。光通信では、例えば１．３マイクロメートル帯、１．５５マイクロメートル帯といった波長帯が利用される。位相シフト回折格子を含むＤＦＢ型半導体レーザでは、λ／４位相シフトとなる半周期分の回折格子の長さは、１００ナノメートル〜１２０ナノメートルである。この位相シフト構造のサイズに比べて描画フィールドの重なりが無視できないとき、描画フィールドの重なり部分が、位相シフト構造として機能してしまい、この結果、意図しない位相シフト構造がＤＦＢ型半導体レーザ内に形成される。また、位相シフト回折格子を含まないＤＦＢ型半導体レーザでは、回折格子が、望まれない位相シフト構造を含むことになる。

電子ビーム描画装置の描画フィールドは、上記のような回折格子のためのパターンを精度良く描画するためには、例えば５００μｍ×５００μｍである。電子ビーム描画装置の金属製のステージ上に描画対象物のウエハを載せて、ステージの移動および描画を繰り返して、回折格子のためのパターンをウエハに描画する。一枚のウエハの描画を完了するまでに、例えば温度変化が電子ビーム描画装置に生じると、ステージが熱膨張または熱収縮する。この熱変形により、現在のステージ位置から次のステージ位置に移動するとき、ステージの位置を示す信号値に誤差が生じる。このため、互いに隣接する描画フィールド間の相対位置が変化し、互いに隣接する描画フィールドの回折格子を繋ぎ合わせてパターンを描画する時に互いに隣接するパターン間に重なりまたは隙間が生じる。

本発明は、このような事情を鑑みてなされたものであり、電子ビーム描画装置のステージの移動誤差が回折格子に与える影響を小さくできる分布帰還型半導体レーザを作製する方法を提供することを目的とする。

本発明の一側面は、分布帰還型半導体レーザを作製する方法である。この方法は、（ａ）分布帰還型半導体レーザのための回折格子のパターンの描画を電子ビーム描画法を用いて行う工程と、（ｂ）第１のIII−Ｖ化合物半導体領域上において描画位置を移動することおよび該描画位置において前記描画を行ってパターンを形成することを繰り返して、回折格子のための複数のパターンを含む描画パターンを形成する工程とを含み、前記回折格子のためのパターンの各々は所定の軸の方向に伸びる周期構造を含み、前記パターンは互いに重なることなく離れている。また、この方法では、前記複数のパターンは、複数の行および複数の列に配列されており、前記複数の行の各々は前記行の方向に伸びる第１の基準線を含んでおり、前記複数の列の各々は前記列の方向に伸びる第２の基準線を含んでおり、前記回折格子のためのパターンは前記第１の基準線と前記第２の基準線との交差点にそれぞれ配置されており、前記複数のパターンの各々は、一端および他端並びにこれらの間に位置する周期構造を含み、前記行に含まれる一の回折格子のためのパターンの一端および他端は、同一の行内の別の回折格子のためのパターンの一端および他端から離れている。当該方法は、（ｃ）前記描画パターンを形成した後に、第２のIII−Ｖ化合物半導体領域を前記第１のIII−Ｖ化合物半導体領域に形成する工程と、（ｄ）前記第２のIII−Ｖ化合物半導体領域を形成した後に、前記分布帰還型半導体レーザのためのオーミック電極およびパッド電極を形成して複数の分布帰還型半導体レーザを含む基板を形成する工程と、（ｅ）前記基板の切断を行って個々の分布帰還型半導体レーザのための半導体チップを作製する工程とを含み、前記複数の回折格子構造の内の第１の回折格子構造は、各行において前記第１の基準線に沿って伸びており、前記複数の回折格子構造の内の第２の回折格子構造は、各行において前記第２の基準線に沿って伸びており、前記第１の基準線に交差する方向に伸びる第１の切断面と該第１の切断面の反対側の第２の切断面には、各回折格子構造の第１および第２の切断端がそれぞれ現れている。

この方法によれば、回折格子のためのパターンの各々は所定の軸の方向に伸びていると共に、各パターンは互いに重なることなく離れているので、ステージの熱変形が描画中に生じても、意図しない位相シフト構造となる描画パターンが形成されることはない。また、この方法によれば、第１の基準線と第２の基準線との交差点に、回折格子のためのパターンが配列されると共に、第１の基準線に交差する方向に伸びる第１の切断面と該第１の切断面の反対側の第２の切断面には、各回折格子構造の第１および第２の切断端がそれぞれ現れているので、半導体チップは、単一パターンを用いて形成され回折格子のための所望の回折格子周期構造を含む。

本発明に係る方法は、分布帰還型半導体レーザを作製する方法であって、（ａ）分布帰還型半導体レーザのための回折格子のパターンの描画を第１のIII−Ｖ化合物半導体領域上において電子ビーム描画法を用いて行う工程と、（ｂ）前記第１のIII−Ｖ化合物半導体領域上において描画位置を移動することおよび該描画位置において前記描画を行うことを繰り返して、回折格子のための複数のパターンを含む描画パターンを形成する工程と、を含み、前記回折格子のためのパターンの各々は所定の軸の方向に伸びる周期構造を含み、前記パターンは互いに重なることなく離れている。また、この方法では、前記複数のパターンは、複数の行および複数の列に配列されており、前記複数の行の各々は前記行の方向に伸びる第１および第２の基準線を含んでおり、前記複数の列の内の偶数番目の列は前記列の方向に伸びる第３の基準線を含んでおり、前記複数の列の内の奇数番目の列は前記列の方向に伸びる第４の基準線を含んでおり、前記複数の回折格子のためのパターンは、前記第１の基準線と前記第３の基準線との交差点および前記第２の基準線と前記第４の基準線との交差点にそれぞれ配置されており、前記複数のパターンの各々は、一端および他端並びにこれらの間に位置する周期構造を含み、各行の前記第１の基準線上の一の回折格子のためのパターンの一端および他端は、この第１の基準線上の別の回折格子のためのパターンの一端および他端から離れており、各列の前記第３の基準線上の一の回折格子のためのパターンは、各列の前記第４の基準線上の一の回折格子のためのパターンの一端と、該一の回折格子のためのパターンの隣の回折格子のためのパターンの一端との間に位置しており、各列の前記第３の基準線上の一の回折格子のためのパターンは、各列の前記第４の基準線上の一の回折格子のためのパターンの他端と、該一の回折格子のためのパターンの隣の回折格子のためのパターンの他端との間に位置しており、各行の前記第２の基準線上の一の回折格子のためのパターンの一端および他端は、この第２の基準線上の別の回折格子のためのパターンの一端および他端から離れている。

この方法によれば、行内の回折格子のためのパターンが、同行内の第１および第２の基準線上に交互に配置されると共に、隣り合う２つの行内の第１の基準線上の回折格子のためのパターンの端部の間に、これらの第１の基準線の間の第２の基準線上の回折格子のためのパターンが設けられるので、回折格子のためのパターンを重ねることなく回折格子のためのパターンの配置密度を高めることができる。

本発明に係る方法は、（ｃ）前記描画パターンを形成した後に、第２のIII−Ｖ化合物半導体領域を前記第１のIII−Ｖ化合物半導体領域に形成する工程と、（ｄ）前記第２のIII−Ｖ化合物半導体領域を形成した後に、前記分布帰還型半導体レーザのためのオーミック電極およびパッド電極を形成して複数の分布帰還型半導体レーザを含む基板を形成する工程とをさらに備え、前記第１および第２のIII−Ｖ化合物半導体領域は、前記複数の行及び前記複数の列に配列された複数の回折格子構造を含み、前記パッド電極は、前記第１の基準線と前記第４の基準線との交差点および前記第２の基準線と前記第３の基準線との交差点にそれぞれ配置されている。

この方法によれば、複数の回折格子のためのパターンが第１の基準線と第３の基準線との交差点および第２の基準線と第４の基準線との交差点にそれぞれ配置されると共に、パッド電極が第１の基準線と第４の基準線との交差点および第２の基準線と第３の基準線との交差点にそれぞれ配置されているので、回折格子のためのパターンおよび電極パッドが交互に配置される。

本発明に係る方法は、（ｅ）前記基板の切断を行って個々の分布帰還型半導体レーザのための半導体チップを作製する工程を含み、前記複数の回折格子構造の内の第１の回折格子構造は、各行において前記第１の基準線に沿って伸びており、前記複数の回折格子構造の内の第２の回折格子構造は、各行において前記第２の基準線に沿って伸びており、前記第１および第２の基準線に交差する方向に伸びる切断面には、前記第１の回折格子構造の内の一の回折格子構造の切断端と前記第２の回折格子構造の内の一の回折格子構造の切断端とが現れている。

この方法によれば、複数の回折格子のためのパターンが第１の基準線と第３の基準線との交差点および第２の基準線と第４の基準線との交差点にそれぞれ配置されると共に、第１および第２の基準線に交差する方向に伸びる切断面には、第１の回折格子構造の内の一の回折格子構造の切断端と第２の回折格子構造の内の一の回折格子構造の切断端とが現れるので、半導体チップは、単一のパターンを用いて形成された所望の回折格子構造を含む。

本発明に係る方法では、前記第１のIII−Ｖ化合物半導体領域は活性層を含むことができる。あるいは、本発明に係る方法では、前記第２のIII−Ｖ化合物半導体領域は活性層を含むことができる。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、電子ビーム描画装置のステージの熱変形が回折格子に与える影響を小さくできる分布帰還型半導体レーザを作製する方法が提供される。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の分布帰還型半導体レーザを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

（第１の実施の形態）
図１は、分布帰還型半導体レーザを作製するために用いる半導体ウエハを示す図面である。半導体ウエハ１１は、例えばIII−Ｖ化合物半導体からなる主面１１ａを有している。このIII−Ｖ化合物半導体としては、例えばＧａＡｓ、ＩｎＰ等やＧａＮ等の窒素を含む化合物半導体等が用いられる。好ましくは、半導体ウエハ１１は、ＧａＡｓ基板、ＩｎＰ基板といったIII−Ｖ化合物半導体ウエハである。主面１１ａ上には、引き続いて説明される分布帰還型半導体レーザを作製する方法の説明に用いられる行Ｒ_１、Ｒ_２、Ｒ_３〜Ｒ_ｍ、および列Ｃ_１、Ｃ_２、Ｃ_３〜Ｃ_ｎが示されている。分布帰還型半導体レーザの半導体製造では、半導体チップを行および列に配列するように所定の処理を半導体基板に施していき、多数の分布帰還型半導体レーザを作製する。必要な場合には、半導体ウエハ１１上にバッファ層等を成長して基板を作製することができる。引き続く説明では、基板２１を用いて分布帰還型半導体レーザを作製する。

図２（Ａ）〜図２（Ｄ）は、分布帰還型半導体レーザを作製する方法の主要な工程における断面を示す図面である。これらの断面は、図１に示されたI−I線に沿って取られている。本実施例は、半導体ウエハ１１といった基板２１として、ｎ型III−Ｖ化合物半導体基板を用いる。基板２１の主面２１ａ上にエピタキシャル膜を成長する。エピタキシャル膜の成長は、大きく分けて、回折格子のためのパターンを作製する前に行われるエピタキシャル成長と、回折格子のためのパターンを作製した後に行われるエピタキシャル成長とを含む。いずれのエピタキシャル膜の成長も、例えば有機金属位相成長装置２３を用いて行われる。活性層は、いずれのエピタキシャル成長において成長されてもよく、本実施例では、回折格子のためのパターンを作製する前に行われるエピタキシャル成長において活性層を形成する。

図２（Ａ）に示されるように、基板２１上に第１導電型III−Ｖ化合物半導体膜２５を成長する。第１導電型III−Ｖ化合物半導体膜２５は、例えばｎ型クラッド層のために用いられる。III−Ｖ化合物半導体膜２５上に活性層２７を成長する。活性層２７は、第１導電型III−Ｖ化合物半導体膜２５上に順に、例えば第１の光ガイド層、量子井戸構造、第２の光ガイド層を成長することによって得られる。活性層２７上には、第２導電型III−Ｖ化合物半導体膜２９を成長する。第２導電型III−Ｖ化合物半導体膜２９は、例えばｐ型クラッド層のために用いられる。これらの成長により第１のエピタキシャル領域３１が形成された。

第１のエピタキシャル領域３１上にＥＢレジスト膜３３を形成する。ＥＢ用のレジストはポジタイプである。図２（Ｂ）に示されるように、電子ビーム（ＥＢ）描画装置３５を用いてＥＢレジスト膜３３に電子ビームを照射して、回折格子のためのパターンを描画する。

図３は、回折格子のための複数のパターンを含む描画パターンを部分的に示す図面である。図３を参照すると、行Ｒ_ｊ−１、Ｒ_ｊ、Ｒ_ｊ＋１および列Ｃ_ｋ−１、Ｃ_ｋ、Ｃ_ｋ＋１が示されている。作製される回折格子のためのパターンは、複数の行および複数の列に配列される。この方法は、分布帰還型半導体レーザのための回折格子のパターンＰ１の描画を描画フィールドＦ１で電子ビーム描画装置３５を用いて行う。次いで、この方法は、分布帰還型半導体レーザのための回折格子のパターンＰ２の描画を描画フィールドＦ２で電子ビーム描画装置３５を用いて行う。つまり、III−Ｖ化合物半導体領域３１上において描画位置を移動することおよび該描画位置において描画を行ってパターンを形成することを繰り返して、回折格子のための複数のパターンを含む描画パターンを形成する。回折格子のためのパターンＰ１およびＰ２は軸Ａ_ｊの方向に伸びる周期構造を含み、パターンＰ１およびＰ２は互いに重なることなく離れている。

この方法によれば、回折格子のためのパターンＰ１、Ｐ２の各々は所定の軸の方向に伸びていると共に、パターンＰ１、Ｐ２の各々は互いに重なることなく離れているので、電子ビーム描画装置３５のステージ３５ａの熱変形が描画中に生じても、意図しない位相シフト構造となる描画パターンが形成されることはない。

行Ｒ_ｊ−１、Ｒ_ｊ、Ｒ_ｊ＋１は、行の方向にそれぞれ伸びる第１の基準線線Ａ_ｊ−１、Ａ_ｊ、Ａ_ｊ＋１を含んでおり、列Ｃ_ｋ、Ｃ_ｋ＋１は列の方向にそれぞれ伸びる第２の基準線Ｂ_ｋ、Ｂ_ｋ＋１を含む。回折格子のためのパターンＰ１、Ｐ２、P３、P４等は第１の基準線Ａ_ｊ−１、Ａ_ｊ、Ａ_ｊ＋１と第２の基準線Ｂ_ｋ−１、Ｂ_ｋ、Ｂ_ｋ＋１との交差点にそれぞれ配置されている。パターンＰ１は、第１の基準線線Ａ_ｊと第２の基準線Ｂ_ｋとの交差点上に位置しており、一端３７ａおよび他端３７ｂ並びにこれらの間に位置する一次元の周期構造３７ｃを含む。パターンＰ２は、第１の基準線線Ａ_ｊと第２の基準線Ｂ_ｋ＋１との交差点上に位置しており、一端３９ａおよび他端３９ｂ並びにこれらの間に位置する一次元の周期構造３９ｃを含む。パターンＰ３は、第１の基準線線Ａ_ｊ上に位置しており、一端４１ａおよび他端並びにこれらの間に位置する一次元の周期構造４１ｃを含む。例えば行Ｒ_ｊに含まれる一の回折格子のためのパターンＰ１の一端３７ａは、同一の行Ｒ_ｊ内の別の回折格子のためのパターンＰ２の他端３９ｂから離れており、パターンＰ１の他端３７ｂは、同一の行Ｒ_ｊ内の別の回折格子のためのパターンＰ３の一端４１ａから離れている。シンボルＬ_Ｃは半導体チップの一辺の長さを示しており、シンボルＬ_Ｇは回折格子のためのパターンの長さを示している。回折格子のためのパターンの長さＬ_Ｇは、半導体チップの一辺の長さＬ_Ｃより大きい。

いずれの描画フィールドにおいても、例えば描画フィールドＦ１において、パターンP４は、一点鎖線Ｍ１、Ｍ２により示されている部分を含むように選択的に設けられていている。この部分は、後の工程で半導体メサとして残される。また、いずれの行、例えば行Ｒ_ｊ−１は、エリアＬ１、Ｌ２、Ｌ３を有する。エリアＬ１は、基準線A_ｊ−１に沿って伸びており、エリアＬ２とエリアＬ３との間に位置する。パターンP４は、エリアＬ１に設けられており、エリアＬ２とエリアＬ３には設けられてない。

図２（Ｂ）を再び参照すると、複数の回折格子のためのパターンが上記のように描画された。図２（Ｃ）に示されるように、描画されたレジスト膜を現像して、回折格子のための描画パターン３３ａを作製する。

図２（Ｄ）に示されるように、描画パターン３３ａを用いて、第１のエピタキシャル領域３１をエッチングする。エッチングとしては、例えばドライエッチングを用いることができる。

図４（Ａ）に示されるように、描画パターン３３ａのレジストを除去する。エッチングされた第１のエピタキシャル領域３１ａの表面には、回折格子のための周期的な構造が形成される。つまり、エッチングにより周期的な構造が形成された表面を有する第２導電型III−Ｖ化合物半導体膜２９ａが得られる。

図４（Ｂ）に示されるように、第１のエピタキシャル領域３１ａ（第２導電型III−Ｖ化合物半導体膜２９ａ）上に第２の第２導電型III−Ｖ化合物半導体膜４１を成長する。この成長により、第２の第２導電型III−Ｖ化合物半導体膜４１が周期的な構造を埋め込む。第２導電型III−Ｖ化合物半導体膜２９ａの屈折率は、第２の第２導電型III−Ｖ化合物半導体膜４１の屈折率と異なっている。第２の第２導電型III−Ｖ化合物半導体膜４１は、例えばｐ型III−Ｖ化合物半導体からなる。このｐ型III−Ｖ化合物半導体は、コンタクト層のために用いられる。

図４（Ｃ）に示されるように、第２の第２導電型III−Ｖ化合物半導体膜４１上に絶縁膜４３を堆積する。絶縁膜４３としては、例えばシリコン酸化物またはシリコン窒化物等からなる。

図４（Ｄ）に示されるように、絶縁膜４３上にフォトレジスト膜４５を形成する。半導体メサを形成するためのストライプパターンをフォトレジスト膜４５に露光により転写する。露光されたフォトレジスト膜を現像して、半導体メサを形成するためのレジストパターン４５ａ（図５（Ａ）参照）を形成する。

残りの製造工程を引き続き説明する。図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図６（Ａ）、図６（Ｂ）および図６（Ｃ）は、分布帰還型半導体レーザを作製する方法の主要な工程における断面を示す図面である。これらの断面は、図１に示されたII−II線に沿って取られている。図５（Ａ）を参照すると、半導体メサを形成するために形成されたレジストパターン４５ａが示されている。レジストパターン４５ａは、図３のエリアＬ１に設けられており、エリアＬ２，エリアＬ３には設けられていない。

図５（Ｂ）に示されるように、レジストパターン４５ａを用いて絶縁膜４３をエッチングして、絶縁膜マスク４３ａを形成する。絶縁膜マスク４３ａは、半導体メサを形成するためにストライプ形状を有する。

図５（Ｃ）に示されるように、絶縁膜マスク４３ａを用いて、第２の第２導電型III−Ｖ化合物半導体膜４１および第１のエピタキシャル領域３１ａをエッチングする。このエッチングは、例えばドライエッチングにより行われる。このエッチングにより、半導体メサ４７が形成される。半導体メサ４７は、エッチングされた第２の第２導電型III−Ｖ化合物半導体膜４１ｂ、エッチングされた第２導電型III−Ｖ化合物半導体膜２９ｂ、エッチングされた活性層２７ｂ、およびエッチングされたIII−Ｖ化合物半導体膜２５ｂを形成する。ドライエッチングによるダメージ層をウェットエッチングにより除去する。エッチングが完了した後にも、絶縁膜マスク４３ａを除去しない。

図６（Ａ）に示されるように、絶縁膜マスク４３ａを用いてIII−Ｖ化合物半導体領域４９を選択成長する。この成長により、III−Ｖ化合物半導体領域４９は半導体メサ４７を埋め込む。III−Ｖ化合物半導体領域４９は、半絶縁性の化合物半導体であり、例えば鉄をドープしたＩｎＰ層を含むことができる。埋め込み成長後に、絶縁膜マスク４３ａを除去する。

図６（Ｂ）に示されるように、分布帰還型半導体レーザのためのオーミック電極およびパッド電極を形成して、複数の分布帰還型半導体レーザを含む基板生産物５５を形成する。例えば、第２の第２導電型III−Ｖ化合物半導体膜４１ｂ上に第１の電極５１を形成すると共に、基板２１の裏面２１ｂ上に第２の電極５３を形成する。第１の電極５１は、例えばアノード電極であり、また第２の電極５３は、例えばカソード電極である。

図６（Ｃ）に示されるように、基板生産物５５の切断を行って、個々の分布帰還型半導体レーザのための半導体チップ５５ａを作製する。図７を参照しながら、基板生産物５５の切断について説明する。基板生産物５５の切断は、例えば図７に示された切断線Ｄ１〜Ｄ５および切断線Ｅ１〜Ｅ３に沿って行われる。

個々の分布帰還型半導体レーザのための領域５７ａ、５７ｂ、５７ｃ、５７ｄは、それぞれの回折格子構造５９ａ、５９ｂ、５９ｃ、５９ｄを含む。回折格子構造５９ａ、５９ｂ、５９ｃ、５９ｄの各々は、各行、例えば行Ｒ_ｊにおいて第１の基準線Ａ_ｊに沿って伸びている。第１の基準線Ａ_ｊに交差する方向に伸びる第１の切断面Ｓ１と該第１の切断面Ｓ１の反対側の第２の切断面Ｓ２には、回折格子構造５９ａの第１の切断端６１ａおよび第２の切断端６１ｂがそれぞれ現れる。

第１の基準線Ａ_ｊ、Ａ_ｊ−１と第２の基準線Ｂ_ｋ＋１、Ｂ_ｋとの交差点に、回折格子構造５９ａ、５９ｂ、５９ｃ、５９ｄが配列されると共に、第１の基準線Ａ_ｊ、Ａ_ｊ−１に交差する方向に伸びる第１の切断面Ｓ１と第２の切断面Ｓ２には、単一の描画により形成されたパターンを用いて形成された回折格子構造５９ａ、５９ｂ、５９ｃ、５９ｄの第１および第２の切断端がそれぞれ現れているので、各半導体チップは、回折格子のための所望の周期構造を含む。

この分布帰還型半導体レーザ５５ａは、図８（Ａ）に示されるように、単一の描画フィールドＦ１、Ｆ２内の描画エリアＧ１、Ｇ２により形成されたパターンＰ１、Ｐ２を用いて形成された回折格子構造を含む。つまり、図８（Ａ）に示されるように、電子ビーム露光量Ｅ１に対応したパターンＰ１、Ｐ２が形成される。

一方、描画エリアを繋ぎ合わせる方法により作製される分布帰還型半導体レーザでは、図８（Ｂ）に示されるように、描画エリアＧ１、Ｇ２の繋ぎ部分における重ね合わせにより回折格子のためのパターンＱ１、Ｑ２には、理想的なパターンＱ_{ＩＤＥＡＬ}と異なる位相シフト△Ｑが形成される。描画エリアＧ１、Ｇ２は、所望の露光量Ｅ２で描画される。しかしながら、繋ぎ部分の電子ビーム露光パターンが所望のパターンとは異なるので、繋ぎ部分では、実際の露光量に対応するパターンＱ１、Ｑ２と所望の周期構造との間に差が生じる。この繋ぎの部分に起因する誤差の大きさは、描画装置の構成に依存するけれども、例えば、金属製のステージの位置を検出して描画位置を制御する方法を用いる場合、周囲温度の変化を受けた金属製ステージの熱変形による位置の誤差は、発明者の見積もりによれば、数十ｎｍ〜数百ｎｍである。ＩｎＧａＡｓＰ／ＩｎＰといったIII−Ｖ化合物半導体からなる光通信用半導体レーザに用いられる回折格子の周期は、２００ｎｍ〜２５０ｎｍであるので、モードホップを防止するためにλ／４位相シフトに相当する値（回折格子の周期の半分）は、１００ｎｍ〜１２５ｎｍ程度である。これ故に、位置の誤差は、無視できない。所望の露光量Ｅ２でパターンが描画されるけれども、位置の誤差により電子ビーム露光パターンが理想的な露光量分布Ｅ_{ＩＤＥＡＬ}とは異なる。

また、描画フィールドを重ねる方法により、半導体領域の所望のエリアに連続的にパターンを形成する場合、図９に示されるように、描画エリアＧ１、Ｇ２、Ｇ３に順にパターンが転写される。一方、半導体レーザのための全ウエアプロセスを行って基板生産物の作製が完了した後に、基板生産物を位置ＣＬＥＡＶＥ１、ＣＬＥＡＶＥ２、ＣＬＥＡＶＥ３で劈開して半導体レーザのための個々のチップ（ダイ）を作製する。ところが、このような劈開位置により作製されたチップのいくつかには、望まれない位相シフトが含まれることなる。

以上説明したように、本実施の形態によれば、電子ビーム描画装置のステージの移動誤差、例えば熱変形が回折格子に与える影響を小さくできる分布帰還型半導体レーザを作製する方法が提供された。

（第２の実施の形態）
図２（Ａ）および図２（Ｂ）に従って、分布帰還型半導体レーザを作製する方法の工程を行う。電子ビーム（ＥＢ）描画装置を用いてＥＢレジスト膜３３に電子ビームを照射して、回折格子のためのパターンを描画する。

図１０は、回折格子のための複数のパターンを含む描画パターンを部分的に示す図面である。作製される回折格子のためのパターンは、複数の行および複数の列に配列される。図１０を参照すると、行ＲＲ_ｊ、ＲＲ_ｊ＋１および列ＣＣ_ｋ−１、ＣＣ_ｋ、ＣＣ_ｋ＋１、ＣＣ_ｋ＋２が示されている。この実施の形態では、行の各々は行の方向に伸びる複数の基準線を含む。例えば、行ＲＲ_ｊ−１は、第１の基準線ＡＸ１_ｊ−１および第２の基準線ＡＸ２_ｊ−１を含む。また、行ＲＲ_ｊは、第１の基準線ＡＸ１_ｊおよび第２の基準線ＡＸ２_ｊを含む。

複数の列の内の奇数番目の列、例えば列ＣＣ_ｋ、ＣＣ_ｋ＋２は、列の方向に伸びる第３の基準線ＢＸ_ｋ、ＢＸ_ｋ＋２を含んでおり、偶数番目の列ＣＣ_ｋ−１、ＣＣ_ｋ＋１２は列の方向に伸びる第４の基準線ＢＸ_ｋ−１、ＢＸ_ｋ＋１を含んでいる。第１の基準線ＡＸ１_ｊ−１、ＡＸ１_ｊと第３の基準線ＢＸ_ｋ−１、ＢＸ_ｋ＋１との交差点には、回折格子のためのパターンＰＰ１、ＰＰ２、ＰＰ５、ＰＰ６がそれぞれ配置されている。第２の基準線ＡＸ２_ｊ−１、ＡＸ２_ｊと第４の基準線ＢＸ_ｋ、ＢＸ_ｋ＋２との交差点には、回折格子のためのパターンＰＰ３、ＰＰ４、ＰＰ７、ＰＰ８は、それぞれ配置されている。

各パターン、例えばパターンＰＰ１、ＰＰ３、ＰＰ４、ＰＰ５、ＰＰ６、ＰＰ７は、一端６１ａ、６５ａ、７１ａ、６３ａ、６７ａ、６９ａおよび他端６１ｂ、６５ｂ、７１ｂ、６３ｂ、６７ｂ、６９ｂ並びにこれらの間に位置する周期構造６１ｃ、６５ｃ、７１ｃ、６３ｃ、６７ｃ、６９ｃを含む。第１の基準線（例えば基準線ＡＸ１_ｊ−１）上の一の回折格子のためのパターンＰＰ１の一端６１ａは、この第１の基準線上の別の回折格子のためのパターンＰＰ５の一端６３ｂから離れている。第２の基準線（例えば基準線ＡＸ２_ｊ−１）上の回折格子のための任意のパターン（例えばパターンＰＰ３）の一端６５ａは、この第２の基準線上の別の回折格子のためのパターン（例えばパターンＰＰ７）の一端６９ｂから離れている。

各列の第３の基準線（例えば基準線ＢＸ_ｋ）上の回折格子のための任意のパターン（例えばパターンＰＰ３）の周期構造６５ｃは、各列の第４の基準線（例えば基準線ＢＸ_ｋ＋１）上の一の回折格子のためのパターン（例えばパターンＰＰ５）の一端６３ｂと隣の回折格子のためのパターン（例えばパターンＰＰ６）の一端６７ｂとの間に位置している。

各列の第４の基準線（例えば基準線ＢＸ_ｋ＋１）上の回折格子のための任意のパターン（例えばパターンＰＰ６）の周期構造６７ｃは、各列の第３の基準線（例えば基準線ＢＸ_ｋ）上の一の回折格子のためのパターン（例えばパターンＰＰ３）の一端６５ａと隣の回折格子のためのパターン（例えばパターンＰＰ４）の一端６１ａとの間に位置している。

この方法によれば、行（例えば行ＲＲ_ｊ−１）内の回折格子のためのパターンＰＰ１、ＰＰ３、ＰＰ５、ＰＰ７が、同行内の第１および第２の基準線ＡＸ１_ｊ−１、ＡＸ２_ｊ−１上に交互に配置されると共に、第１の基準線ＡＸ１_ｊ−１上の回折格子のためのパターン（例えばＰＰ１、ＰＰ５）の端部６１ａ、６３ｂが、第２の基準線ＡＸ２_ｊ−１上の回折格子のためのパターン（例えばＰＰ３、ＰＰ７）に沿って設けられるので、回折格子のためのパターンＰＰ１〜ＰＰ８を重ねることなく、回折格子構造の配置密度を高めることができる。

上記のように、回折格子のための描画パターンを形成した後に、図２（Ｃ）、図２（Ｄ）、図４（Ａ）〜図４（Ｃ）、図５（Ａ）〜図５（Ｃ）および図６（Ａ）に従って、分布帰還型半導体レーザを作製するための工程を行う。図６（Ｂ）に示されるように、分布帰還型半導体レーザのためのオーミック電極およびパッド電極を形成して、複数の分布帰還型半導体レーザを含む基板生産物７３を形成する。

図１１は、分布帰還型半導体レーザのためのオーミック電極およびパッド電極を形成して複数の分布帰還型半導体レーザを含む基板を形成する工程を示す平面図である。図１１を参照すると、パッド電極７５ａ〜７５ｈがアレイ状に配列されている。図１１を参照すると、行ＲＲ_ｊ−１、ＲＲ_ｊ、ＲＲ_ｊ＋１および列ＣＣ_ｋ−１、ＣＣ_ｋ、ＣＣ_ｋ＋１、ＣＣ_ｋ＋２が示されている。

第１の基準線ＡＸ１_ｊ−１、ＡＸ１_ｊと第４の基準線ＢＸ_ｋ、ＢＸ_ｋ＋２との交差点には、パッド電極７５ａ、７５ｂ、７５ｃ、７５ｄがそれぞれ配置されている。第２の基準線ＡＸ２_ｊ−１、ＡＸ２_ｊと第３の基準線ＢＸ_ｋ−１、ＢＸ_ｋ＋１との交差点には、パッド電極７５ｅ、７５ｆ、７５ｇ、７５ｈが、それぞれ配置されている。

この方法によれば、複数の回折格子のためのパターンＰＰ１〜ＰＰ８が第１の基準線ＡＸ１_ｊ−１、ＡＸ１_ｊと第３の基準線ＢＸ_ｋ−１、ＢＸ_ｋ＋１との交差点および第２の基準線ＡＸ２_ｊ−１、ＡＸ２_ｊと第４の基準線ＢＸ_ｋ、ＢＸ_ｋ＋２との交差点にそれぞれ配置されると共に、パッド電極７５ａ〜７５ｈが第１の基準線ＡＸ１_ｊ−１、ＡＸ１_ｊと第４の基準線ＢＸ_ｋ、ＢＸ_ｋ＋２との交差点および第２の基準線ＡＸ２_ｊ−１、ＡＸ２_ｊと第３の基準線ＢＸ_ｋ−１、ＢＸ_ｋ＋１との交差点にそれぞれ配置されているので、回折格子のためのパターンおよび電極パッドがそれぞれ交互に配置される。

図６（Ｃ）に従って、基板生産物７３の切断を行って、個々の分布帰還型半導体レーザのための半導体チップ７３ａを作製する。図１２を参照しながら、基板生産物７３の切断について説明する。基板生産物７３の切断は、例えば図１２に示された切断線Ｄ６〜Ｄ１０および切断線Ｅ４〜Ｅ８に沿って行われる。

個々の分布帰還型半導体レーザのための領域７７ａ、７７ｂ、７７ｃ、７７ｄは、それぞれの回折格子構造７９ａ、７９ｂ、７９ｃ、７９ｄを含む。任意の回折格子構造、例えば回折格子構造７９ａの各々は、各行、例えば行ＲＲ_ｊ−１において第２の基準線ＡＸ２_ｊ−１に沿って伸びている。第２の基準線ＡＸ_ｊ−１に交差する方向に伸びる第１の切断面ＳＳ１と該第１の切断面ＳＳ１の反対側の第２の切断面ＳＳ２には、回折格子構造７９ａの第１の切断端８１ａおよび第２の切断端８１ｂが現れている。第１の基準線ＡＸ１_ｊ−１に沿って伸びる回折格子構造７７ｅの断面が第１の切断面ＳＳ１に現れており、また、第１の基準線ＡＸ１_ｊ−１に沿って伸びる回折格子構造７７ｃの断面が第１の切断面ＳＳ２に現れている。これらの回折格子構造７７ｃ、７７ｅの切断端は互いに離れているので、これらの切断端が回折格子の機能を発揮することはない。これ故に、第１の切断面ＳＳ１と第２の切断面ＳＳ２には、単一の描画により形成されたパターンを用いて形成された回折格子構造７９ａの第１および第２の切断端が現れているので、各半導体チップは、回折格子のための所望の周期構造を含む。

以上説明したように、本実施の形態によれば、電子ビーム描画装置のステージの変形、例えば熱変形が回折格子に与える影響を小さくできる分布帰還型半導体レーザを作製する方法が提供された。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１は、分布帰還型半導体レーザを作製するために用いる半導体ウエハを示す図面である。 図２（Ａ）〜図２（Ｄ）は、分布帰還型半導体レーザを作製する方法の主要な工程における断面を示す図面である。 図３は、回折格子のための複数のパターンを含む描画パターンを部分的に示す図面である。 図４（Ａ）〜図４（Ｄ）は、分布帰還型半導体レーザを作製する方法の主要な工程における断面を示す図面である。 図５（Ａ）、図５（Ｂ）および図５（Ｃ）は、分布帰還型半導体レーザを作製する方法の主要な工程における断面を示す図面である。 図６（Ａ）、図６（Ｂ）および図６（Ｃ）は、分布帰還型半導体レーザを作製する方法の主要な工程における断面を示す図面である。 図７は、基板生産物５５の切断の位置を示す図面である。 図８（Ａ）は、第１の実施の形態に係る方法において描画エリアＧ１、Ｇ２およびパターンＰ１、Ｐ２を示す図面である。図８（Ｂ）は、描画エリアを繋ぎ合わせる方法において描画エリアＧ１、Ｇ２およびパターンＱ１、Ｑ２を示す図面である。 図９は、描画フィールドを繋ぎ合わせる方法において、基板生産物の切断位置を示す図面である。 図１０は、回折格子のための複数のパターンを含む描画パターンを部分的に示す図面である。 図１１は、分布帰還型半導体レーザのためのオーミック電極およびパッド電極を形成して複数の分布帰還型半導体レーザを含む基板を形成する工程を示す平面図である。 図１２は、基板生産物５５の切断の位置を示す図面である。

符号の説明

１１…半導体ウエハ、Ｒ_１、Ｒ_２、Ｒ_３〜Ｒ_ｍ…行、Ｃ_１、Ｃ_２、Ｃ_３〜Ｃ_ｎ…列、２１…基板、２３…有機金属位相成長装置、２５…第１導電型III−Ｖ化合物半導体膜、２７…活性層、２９…第２導電型III−Ｖ化合物半導体膜、３１…第１のエピタキシャル領域、３３…ＥＢレジスト膜、Ｐ１、Ｐ２、P３、P４…回折格子のパターン、Ｆ１、Ｆ２…描画フィールド、３５…電子ビーム描画装置、３５ａ…ステージ、Ａ_ｊ−１、Ａ_ｊ、Ａ_ｊ＋１…第１の基準線線、Ｂ_ｋ、Ｂ_ｋ＋１…第２の基準線、３７ａ…パターンＰ１の一端、３７ｂ…パターンＰ１の他端、３７ｃ、３９ｃ、４１ｃ…周期構造、３９ａ…パターンＰ２の一端、３９ｂ…パターンＰ２の他端、４１ａ…パターンＰ３の一端、Ｌ_Ｃ…半導体チップの一辺の長さ、Ｌ_Ｇ…回折格子のためのパターンの長さ、Ｌ１、Ｌ２、Ｌ３…エリア、３３ａ…描画パターン、３１ａ…エッチングされた第１のエピタキシャル領域、４１…第２の第２導電型III−Ｖ化合物半導体膜、４３…絶縁膜、４３ａ…絶縁膜マスク、４５…フォトレジスト膜、４５ａ…レジストパターン、４１ｂ…エッチングされた第２の第２導電型III−Ｖ化合物半導体膜、２９ｂ…エッチングされた第２導電型III−Ｖ化合物半導体膜、２７ｂ…エッチングされた活性層、２５ｂ…エッチングされたIII−Ｖ化合物半導体膜、４９…III−Ｖ化合物半導体領域、５１…第１の電極、５３…第２の電極、５５…基板生産物、５５ａ…半導体チップ、Ｄ１〜Ｄ５、Ｅ１〜Ｅ３…切断線、５７ａ、５７ｂ、５７ｃ、５７ｄ…分布帰還型半導体レーザのための領域、５９ａ、５９ｂ、５９ｃ、５９ｄ…回折格子構造、Ｓ１…第１の切断面、Ｓ２…第２の切断面、５９ａ…回折格子構造、６１ａ…第１の切断端、６１ｂ…第２の切断端、Ｅ１、Ｅ２…電子ビーム露光量、Ｇ１、Ｇ２…描画エリア、Ｑ１、Ｑ２…回折格子のためのパターン、Ｑ_{ＩＤＥＡＬ}…理想的なパターン、△Ｑ…位相シフト、Ｅ_{ＩＤＥＡＬ}…理想的な露光量分布、ＣＬＥＡＶＥ１、ＣＬＥＡＶＥ２、ＣＬＥＡＶＥ３…劈開位置、ＲＲ_ｊ、ＲＲ_ｊ＋１…行、ＣＣ_ｋ−１、ＣＣ_ｋ、ＣＣ_ｋ＋１、ＣＣ_ｋ＋２…列、ＡＸ１_ｊ、ＡＸ１_ｊ−１…第１の基準線、ＡＸ２_ｊ、ＡＸ２_ｊ−１…第２の基準線、ＢＸ_ｋ、ＢＸ_ｋ＋２…第３の基準線、ＢＸ_ｋ−１、ＢＸ_ｋ＋１…第４の基準線、ＰＰ１、ＰＰ２、ＰＰ３、ＰＰ４、ＰＰ５、ＰＰ６、ＰＰ７、ＰＰ８…回折格子のためのパターン、６１ａ、６５ａ、７１ａ、６３ａ、６７ａ、６９ａ…パターンの一端、６１ｂ、６５ｂ、７１ｂ、６３ｂ、６７ｂ、６９ｂ…パターンの他端、６１ｃ、６５ｃ、７１ｃ、６３ｃ、６７ｃ、６９ｃ…周期構造、７５ａ〜７５ｈ…パッド電極、７３…基板生産物、７３ａ…半導体チップ、Ｄ６〜Ｄ１０、Ｅ４〜Ｅ８…切断線、７７ａ、７７ｂ、７７ｃ、７７ｄ…分布帰還型半導体レーザのための領域、７９ａ、７９ｂ、７９ｃ、７９ｄ…回折格子構造、ＳＳ１…第１の切断面、ＳＳ２…第２の切断面

Claims (6)

1. 分布帰還型半導体レーザを作製する方法であって、
   分布帰還型半導体レーザのための回折格子のパターンの描画を第１のIII−Ｖ化合物半導体領域上において電子ビーム描画法を用いて行う工程と、
   前記第１のIII−Ｖ化合物半導体領域上において描画位置を移動することおよび該描画位置において前記描画を行うことを繰り返して、回折格子のための複数のパターンを含む描画パターンを形成する工程と、
   前記描画パターンを形成した後に、第２のIII−Ｖ化合物半導体領域を前記第１のIII−Ｖ化合物半導体領域に形成する工程と、
   前記第２のIII−Ｖ化合物半導体領域を形成した後に、前記分布帰還型半導体レーザのためのオーミック電極およびパッド電極を形成して複数の分布帰還型半導体レーザを含む基板を形成する工程と、
   前記基板の切断を行って個々の分布帰還型半導体レーザのための半導体チップを作製する工程と、
   を含み、
   前記回折格子のためのパターンの各々は所定の軸の方向に伸びる周期構造を含み、
   前記パターンは互いに重なることなく離れており、
   前記複数のパターンは、複数の行および複数の列に配列されており、
   前記複数の行の各々は当該行の方向に伸びる第１の基準線を含んでおり、
   前記複数の列の各々は当該列の方向に伸びる第２の基準線を含んでおり、
   前記回折格子のためのパターンは前記第１の基準線と前記第２の基準線との交差点にそれぞれ配置されており、
   各パターンの前記周期構造は一端および他端を含み、
   前記行内の一の回折格子のためのパターンの一端および他端は、当該行内の別の回折格子のためのパターンの一端および他端から離れており、
   前記第１および第２のIII−Ｖ化合物半導体領域は、前記複数の行及び前記複数の列に配列された複数の回折格子構造を含み、
   前記第１の基準線に交差する方向に伸びる第１の切断面と該第１の切断面の反対側の第２の切断面には、各回折格子構造の第１および第２の切断端がそれぞれ現れている、ことを特徴とする方法。
2. 分布帰還型半導体レーザを作製する方法であって、
   分布帰還型半導体レーザのための回折格子のパターンの描画を第１のIII−Ｖ化合物半導体領域上において電子ビーム描画法を用いて行う工程と、
   前記第１のIII−Ｖ化合物半導体領域上において描画位置を移動することおよび該描画位置において前記描画を行うことを繰り返して、回折格子のための複数のパターンを含む描画パターンを形成する工程と、
   を含み、
   前記回折格子のためのパターンの各々は所定の軸の方向に伸びる周期構造を含み、
   前記パターンは互いに重なることなく離れており、
   前記複数のパターンは、複数の行および複数の列に配列されており、
   前記複数の行の各々は当該行の方向に伸びる第１および第２の基準線を含んでおり、
   前記複数の列の内の偶数番目の列は当該列の方向に伸びる第３の基準線を含んでおり、
   前記複数の列の内の奇数番目の列は当該列の方向に伸びる第４の基準線を含んでおり、
   前記複数の回折格子のためのパターンは、前記第１の基準線と前記第３の基準線との交差点および前記第２の基準線と前記第４の基準線との交差点にそれぞれ配置されており、
   各パターンの前記周期構造は一端および他端を含み、
   各行の前記第１の基準線上の一の回折格子のためのパターンの一端および他端は、当該第１の基準線上の別の回折格子のためのパターンの一端および他端から離れており、
   各列の前記第３の基準線上の一の回折格子のためのパターンは、各列の前記第４の基準線上の一の回折格子のためのパターンの一端と、当該第４の基準線上に位置しており該一の回折格子のためのパターンの隣の回折格子のためのパターンの一端との間に位置しており、
   各列の前記第３の基準線上の一の回折格子のためのパターンは、各列の前記第４の基準線上の一の回折格子のためのパターンの他端と、該一の回折格子のためのパターンの隣の回折格子のためのパターンの他端との間に位置しており、
   各行の前記第２の基準線上の一の回折格子のためのパターンの一端および他端は、当該第２の基準線上の別の回折格子のためのパターンの一端および他端から離れている、ことを特徴とする方法。
3. 前記描画パターンを形成した後に、第２のIII−Ｖ化合物半導体領域を前記第１のIII−Ｖ化合物半導体領域に形成する工程と、
   前記第２のIII−Ｖ化合物半導体領域を形成した後に、前記分布帰還型半導体レーザのためのオーミック電極およびパッド電極を形成して複数の分布帰還型半導体レーザを含む基板を形成する工程と
   をさらに備え、
   前記第１および第２のIII−Ｖ化合物半導体領域は、前記複数の行及び前記複数の列に配列された複数の回折格子構造を含み、
   前記パッド電極は、前記第１の基準線と前記第４の基準線との交差点および前記第２の基準線と前記第３の基準線との交差点にそれぞれ配置されている、ことを特徴とする請求項２に記載された方法。
4. 前記基板の切断を行って個々の分布帰還型半導体レーザのための半導体チップを作製する工程を含み、
   前記複数の回折格子構造の内の第１の回折格子構造は、各行において前記第１の基準線に沿って伸びており、
   前記複数の回折格子構造の内の第２の回折格子構造は、各行において前記第２の基準線に沿って伸びており、
   前記第１および第２の基準線に交差する方向に伸びる切断面には、前記第１の回折格子構造の内の一の回折格子構造の切断端と前記第２の回折格子構造の内の一の回折格子構造の切断端とが現れている、ことを特徴とする請求項３に記載された方法。
5. 前記第１のIII−Ｖ化合物半導体領域は活性層を含む、ことを特徴とする請求項１〜４のいずれか一項に記載された方法。
6. 前記第２のIII−Ｖ化合物半導体領域は活性層を含む、ことを特徴とする請求項１、３及び４のいずれか一項に記載された方法。

Images