JP4548320B2 - 画像形成装置 - Google Patents

Description

本発明は、複写機、プリンタ、複合機等の画像形成装置に関する。

レーザプリンタ等のカラー画像形成装置では、Ｙ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）の各色ごとに分解された画像を同一の記録媒体上に重ね合せることによりカラー画像を形成している。例えば、４連タンデム方式のカラー画像形成装置では、イエロー用のトナー像を担持する感光体ドラムと、マゼンタ用のトナー像を担持する感光体ドラムと、シアン用のトナー像を担持する感光体ドラムと、ブラック用のトナー像を担持する感光体ドラムを、互いに平行な向きで一方向（プロセス方向）に並べて配置し、各々の感光体ドラムに担持されたトナー像を直接、又は中間転写体を介して１枚の用紙に重ねて転写することにより、フルカラーの画像を形成している。

こうしたタンデム方式のカラー画像形成装置では、各色ごとの光学的特性や機械的精度のバラツキにより、用紙等の記録媒体上又は中間転写体上で各色の画像を重ね合わせる際に、レジストレーションずれ（以下、「レジずれ」）と呼ばれる画像の位置ずれが生じやすい。こうした画像の位置ずれは、色ずれなどの画質劣化の原因となる。そのため、高品位なカラー画像を得るには、各色の画像を精度良く重ね合わせる必要がある。

一般に、感光体ドラムの軸方向に沿う主走査方向の画像の位置ずれとして、サイドレジストレーションずれ（以下、「サイドレジずれ」）と倍率ずれが知られている。サイドレジずれは、主走査方向で画像の書き込み開始位置が基準位置からずれるレジずれ現象である。このサイドレジずれに関しては、主走査方向で画像の書き込み開始タイミングを調整することにより補正可能である。

一方、主走査方向の倍率ずれ（以下、「主走査倍率ずれ」）には、全倍率ずれと左右倍率ずれがある。全倍率ずれは、主走査方向で画像全体の倍率が基準倍率よりも大きくなったり小さくなったりすることにより、画像の書き込み長さが基準長さよりも長くなったり短くなったりするレジずれ現象である。左右倍率ずれは、主走査方向で画像の左右倍率に差が生じることにより、主走査方向で画像の中心位置（画像の書き込み長さの半分に相当する位置）に書き込まれるべき画素（以下、「センター基準画素」とも記す）が、上記画像の中心位置よりも書き始め側又は書き終わり側にずれた状態で書き込まれるレジずれ現象である。

こうした主走査倍率ずれに関しては、主走査方向で画像の書き込み周期を画素単位で調整する（基準周期よりも長くしたり短くしたりする）ことにより補正可能である。さらに詳述すると、全倍率ずれに関しては、画像の書き込み長さが基準長さよりも長い場合は、画素の書き込み周期を基準周期よりも短くなるように調整することで補正可能であり、画像の書き込み長さが基準長さよりも短い場合は、画素の書き込み周期を基準周期よりも長くなるように調整することで補正可能である。また、左右倍率ずれに関しては、センター基準画素の位置が画像の中心位置よりも書き始め側にずれる場合は、画素の書き込み周期を書き始め側から書き終わり側に向かって徐々に短くなるように調整することで補正可能であり、センター基準画素の位置が画像の中心位置よりも書き終わり側にずれる場合は、画素の書き込み周期を書き始め側から書き終わり側に向かって徐々に長くなるように調整することで補正可能である。

そこで従来においては、種々のレジずれ補正技術が提案されている。例えば、ＰＬＬ(Phase Locked Loop)回路のＶＣＯ（電圧制御発振器）に供給する電圧を制御して画像クロック周波数を任意に調整することが行われている。ただし、タンデム方式のカラー画像形成装置では、各色ごとに高価なＰＬＬ回路を設ける必要があるため、大幅なコストアップを招いてしまう。また、複数のＰＬＬ回路を設けた場合は、アナログ回路に起因する補正仕様や特性バラツキにより、精度良くレジずれを補正できないという難点がある。

そこで、他のレジずれ補正技術として、主走査倍率ずれの補正量に応じて画素を挿入又は削除することが行われているが、この場合は１画素単位での挿入又は削除となるため、補正処理の結果が視覚的に目立ってしまうという欠点がある。また、従来においては、画素クロックに同期して画像を書き込む場合に、画素クロックよりも周波数が高い複数個のサブ画素クロックを用いて１つの画素クロックを生成するとともに、主走査倍率ずれの補正を１サブ画素単位の挿入又は削除によって行う技術が知られている。

上記従来技術によれば、画素クロックよりも周期が短いサブ画素クロックを１つの単位として画素クロックの周期を補正するため、前述した１画素単位での挿入又は削除に比較すると、より緻密に主走査倍率ずれを補正することができる。ただし、この従来技術においては、画素クロックの周期を補正する場合に、サブ画素クロックを増減する数が１個に限定（固定）された方式になっている。このため、主走査倍率ずれの補正量が多いところでは、サブ画素クロックの増減によってクロック周期の補正が行われる画素の間隔（以下、「補正間隔」とも記す）が短くなり、その結果、主走査倍率ずれの補正周期が、画像データのスクリーン生成処理で適用されるスクリーンの周期に干渉して画像のデフェクト（干渉縞など）が発生するという問題があった。

これに対して、下記特許文献１には、スクリーン処理の周期と補正処理の周期との干渉を防ぐように補正パラメータを生成することや、画像の書き込みライン（以下、単に「ライン」とも記す）ごとにサブ画素クロックを増減（挿入／削除）する位置を主走査方向にずらすことで、スクリーン角との影響や、副走査方向における補正処理周期との干渉を防止することが記載されている。

特開２００３−２７４１４３号公報

しかしながら、上記特許文献１に記載の技術を採用しても、主走査倍率ずれ（全倍率ずれ、左右倍率ずれ）を補正する場合に、その補正量が多くなると、サブ画素クロックの増減（挿入又は削除）を行う画素の間隔が狭くなる。このため、主走査倍率ずれの補正周期がスクリーン周期に干渉するという問題は依然として解消されない。

また、左右倍率ずれの補正量が多くなると、主走査方向でサブ画素ピクセルの増減を行う画素の間隔が一定にならない。一般的には、主走査方向の中間領域に比較して、書き始め側の領域と書き終わり側の領域で補正間隔が短くなる傾向にある。このため、スクリーン周期と干渉する補正周期の範囲が広がり、画像のデフェクトが発生しやすくなる。

本発明は、上記課題を解決するためになされたもので、その目的とするところは、主走査倍率ずれの補正周期とスクリーン周期との干渉を有効に防止することができる画像形成装置を提供することにある。

本発明に係る画像形成装置は、感光体の表面を光ビームの変調により主走査方向に露光走査して潜像を形成するものであって、一定周期のサブ画素クロックを生成するサブ画素クロック生成手段と、主走査方向の画素幅を規定する画素クロックを生成する画素クロック生成手段と、画素クロック生成手段で生成される画素クロックの周期を補正するクロック周期補正手段とを備え、画素クロック生成手段は、サブ画素クロック生成手段で生成される複数個のサブ画素クロックを用いて画素クロックを生成し、クロック周期補正手段は、画素クロックの生成に適用されるサブ画素クロックの個数を、予め設定された基準個数に対して所定の個数だけ増減することにより画素クロックの周期を補正するとともに、所定の個数を任意に変更可能としたものである。

本発明に係る画像形成装置においては、画素クロックの生成に適用されるサブ画素クロックの個数を、予め設定された基準個数に対して所定の個数だけ増減することにより画素クロックの周期を補正するとともに、所定の個数（サブ画素クロックの増減数）を任意に変更可能な構成となっているため、１つの画素位置で複数個まとめてサブ画素クロックを増減することができる。このため、例えば基準個数を６４個とすると、基準個数に対して１つ増減した６３個や６５個だけでなく、基準個数に対して２つ増減した６２個や６６個、基準個数に対して３つ増減した６１個や６７個、基準個数に対して４つ増減した６０個や６８個などのように、画素クロックの生成に適用されるサブ画素クロックの個数を自由に変化させて、画素クロックの周期を補正することが可能となる。したがって、従来のように１つの画素位置で１個しかサブ画素クロックを増減できないものでは、主走査倍率ずれの補正量が多いところで、画素クロックの周期補正を行う間隔（補正間隔）が狭くなってスクリーン周期と干渉しやすくなるが、基準個数に対してサブ画素クロックを任意の個数で増減できるものでは、その増減数を２以上の整数で設定することにより、補正間隔が広くなってスクリーン周期と干渉しづらくなる。

本発明の画像形成装置によれば、１つの画素位置で複数個まとめてサブ画素クロックを増減することができるため、主走査方向で倍率ずれの補正量が多い領域であっても、十分に広い間隔で画素クロックの周期を補正することができる。これにより、主走査倍率ずれの補正周期とスクリーン周期との干渉を有効に防止することができる。このため、画像デフェクトのない高品質な画像を形成することが可能となる。

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。

図１は本発明が適用されるデジタルカラー画像形成装置の全体構成を示す概略図である。図示したデジタルカラー画像形成装置１は、複数（４つ）の感光体ドラムを用いて画像形成を行うタンデム方式のデジタルカラー複写機からなるもので、大きくは、画像読み取り部２、画像形成部３及び用紙搬送装置４を備えた構成となっている。

画像読み取り部２は、透明な原稿台（プラテンガラス）にセットされた原稿の画像を光学的に読み取るものである。この画像読み取り部２は、例えばランプ、ミラー及びキャリッジ等からなる光学走査系と、この光学走査系で読み取り走査された光学像を結像されるレンズ系と、このレンズ系で結像された光学像を受光して電気信号に変換する画像読み取りセンサ（例えば、ＣＣＤラインセンサ）とを備えて構成されている。

画像形成部３は、Ｋ（ブラック）、Ｙ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）の各色に対応する４つの感光体ドラム５，６，７，８と、各々の感光体ドラムに対応する４つの一次転写ローラ９，１０，１１，１２と、中間転写ベルト１３と、二次転写ローラ１４と、バキューム搬送部１５と、定着器１６とを備えた４連タンデム式のメカ構成となっている。

各々の感光体ドラム５，６，７，８の周囲には、それぞれ帯電器、露光用の像書き込み装置（レーザＲＯＳ；Laser Raster Output Scanner）、現像器、クリーナー等が配置されている。帯電器は、感光体ドラムの表面を一様に帯電するものである。像書き込み装置は、帯電器によって帯電された感光体ドラムの表面に光ビームとしてレーザ光を照射するとともに、このレーザ光で感光体ドラムの表面を主走査方向（ドラム軸方向）に露光走査することにより、感光体ドラムの表面に静電潜像を形成するものである。現像器は、現像剤としてのトナーを感光体ドラムの表面に供給することにより静電潜像を可視化（現像）してトナー像を形成するものである。クリーナーは、感光体ドラムに残留する不要なトナーを除去するものである。

これに対して、各々の一次転写ローラ９，１０，１１，１２は、それぞれに対応する感光体ドラム５，６，７，８の近傍に中間転写ベルト１３を介して対向状態に配置されている。これらの一次転写ローラ９，１０，１１，１２は、上述のように感光体ドラム５，６，７，８に形成されたトナー像を中間転写ベルト１３に転写（一次転写）するものである。中間転写ベルト１３は、複数（図例では５つ）のベルト支持ローラによってループ状に張設されている。

二次転写ローラ１４は、中間転写ベルト１３と対向状態に配置されている。この二次転写ローラ１４は、上述のように中間転写ベルト１３に転写されたトナー像を用紙（用紙）に転写（二次転写）するものである。バキューム搬送部１５は、二次転写ローラ１４によってトナー像が転写された用紙を定着器１６へと搬送するものである。定着器１６は、加熱加圧等によって用紙にトナー像を定着させるものである。

一方、用紙搬送装置４は、第１のトレイ１７、第２のトレイ１８及び第３のトレイ１９に収容された各々の用紙の中で、ユーザー操作により選択された用紙或いは自動用紙選択機能により選択された用紙を、それぞれ所定の経路で搬送するものである。各トレイ１７，１８，１９の近傍には、それぞれに対応する送り出しローラ２０，２１，２２が配設されている。各々の送り出しローラ２０，２１，２２は、それぞれ対応するトレイ１７，１８，１９から一枚ずつ分離して呼び出された用紙をニップして用紙搬送路上に一時停止させるとともに、所定のスタート信号に基づくタイミングで用紙搬送方向の下流側に用紙を送り出すものである。また、画像読み取り部２の近傍には、ユーザーによって操作される操作パネル２３が設けられている。

ここで、各々の送り出しローラ２０，２１，２２による用紙の送り出し位置から、上記画像形成部３の二次転写位置（中間転写ベルト１３と二次転写ローラ１４のニップ位置）を経由して排出トレイ２４に至る一連の用紙搬送路Ｒ１〜Ｒ５には、それぞれ用紙搬送のためのローラが適宜配設されている。第１のトレイ１７に収容された用紙は、送り出しローラ２０により送り出された後、第１の用紙搬送路Ｒ１を経由して合流搬送部２５へと送り込まれる。また、第２のトレイ１８に収容された用紙は、送り出しローラ２１により送り出された後、第１の用紙搬送路Ｒ１を経由して合流搬送部２５へと送り込まれる。一方、第３のトレイ１９に収容された用紙は、送り出しローラ２２によって合流搬送部２５へと直接送り込まれる。

また、合流搬送部２５に送り込まれた用紙は、第２の用紙搬送路Ｒ２を経由して、画像形成部３の二次転写位置へと送り込まれる。さらに、二次転写位置を通過した用紙は、バキューム搬送部１５により定着器１６に送り込まれた後、第３の用紙搬送路Ｒ３を経由して排出トレイ２４へと排出される。これに対して両面（第１面と第２面）に画像が形成される用紙は、定着器１６を通過した後、第４の用紙搬送路Ｒ４を経由して両面用反転部２８に送り込まれ、そこでスイッチバック方式により表裏反転された後、第５の用紙搬送路Ｒ５を経由して再び合流搬送部２５へと送り込まれる。

このような用紙搬送路Ｒ１〜Ｒ５において、第２の用紙搬送路Ｒ２には姿勢矯正部２６とレジストローラ２７とが配設されている。姿勢矯正部２６は、第２の用紙搬送路Ｒ２を搬送される用紙の姿勢を矯正（スキュー補正など）する部分である。レジストローら２７は、互いに圧接状態に保持された一対のローラによって構成されたもので、それら一対のローラ間で用紙をニップ（挟持）しつつ、当該ローラの回転によって二次転写位置に用紙を送り込むものである。

レジストローラ２７による用紙の送り込みに際しては、図示しないタイミング調整手段によって二次転写位置に対する用紙の到達タイミングが調整される。タイミング調整手段は、レジストローラ２７の手前（上流側）に設けられたレジセンサ（不図示）が用紙の通過を検知したタイミングに基づいて、レジストローラ２７による用紙の搬送速度を可変することにより、二次転写位置へのトナー像の到達タイミングに合わせて、当該二次転写位置に対する用紙の到達タイミングを調整する。

また、用紙搬送路Ｒ３，Ｒ５には、それぞれカール補正部２９，３０が設けられている。各々のカール補正部２９，３０は、定着器１６でトナー像を定着させるときに生じる用紙のカールを補正するためのものである。

続いて、上記構成からなるデジタルカラー画像形成装置１の動作について説明する。先ず、画像読み取り部２によって原稿の画像が読み取られると、これによって得られた画像データに基づいて画像形成部３でトナー像が形成される。この画像形成部３では、４つの感光体ドラム３，４，５，６を回転駆動しつつ、それぞれに対応する帯電器、像書き込み装置（レーザＲＯＳ）、現像器によって各感光体ドラム５，６，７，８の表面にＫ，Ｙ，Ｍ，Ｃのトナー像が形成される。このように形成された各色のトナー像は、一次転写ローラ９，１０，１１，１２によって順に中間転写ベルト１３に重ね転写される。これにより、中間転写ベルト１３には、４色トナーを重ね合わせた多色（フルカラー）のトナー像が形成される。このように中間転写ベルト１３に形成されたトナー像は、当該中間転写ベルト１３に担持されて二次転写位置へと送り込まれる。

一方、操作パネル２３を用いてユーザーにより選択されたトレイの用紙、或いは自動選択機能によって選択されたトレイの用紙は、二次転写位置にトナー像が到達するタイミングに合わせてレジローラ２７により送り込まれる。例えば、上述のように選択されたトレイが第１のトレイ１７であるとすると、送り出しローラ２０によって送り出された用紙が第１の用紙搬送路Ｒ１を経由して合流搬送部２５に送り込まれ、さらに第２の用紙搬送路Ｒ２を経由してレジストローラ２７により二次転写位置へと送り込まれる。

これにより、画像形成部３の二次転写位置では、中間転写ベルト１３に担持されたトナー像（フルカラー画像）が二次転写ローラ１４によって用紙に一括転写（二次転写）される。その後、用紙はバキューム搬送部１５によって定着器１６に送られ、そこでトナー像の定着処理が施された後、第３の用紙搬送路Ｒ３を経由して排出トレイ２４に排出される。

また、両面に画像形成が行われる用紙は、第４の用紙搬送路Ｒ４を経由して両面用反転部２８に送られ、そこで表裏反転されて第５の用紙搬送路Ｒ５に送られる。その後、両面コピー用の用紙は、第５の用紙搬送路Ｒ５に沿って搬送された後、当該用紙搬送路Ｒ５の終端近傍に設けられた送り出しローラ３１に突き当てられて（又はニップされて）一時停止する。そして、所定の再スタート信号に基づく送り出しローラ３１の回転により両面コピー用の用紙がタイミング調整されて合流搬送部２５に再度送り込まれる。以降は、上記同様にトナー像が用紙に転写、定着された後、第３の用紙搬送路Ｒ３を経由して用紙が排出トレイ２４に排出される。

図２は像書き込み装置の構成例を示す概略図である。図示した像書き込み装置は、各々の感光体ドラム５，６，７，８に対応したかたちでＫ，Ｙ，Ｍ，Ｃの各色ごとに設けられるもので、半導体レーザ等からなるレーザ発光器１０１と、コリメータレンズ１０２と、ポリゴンミラー（回転多面鏡）１０３と、ｆθレンズ等からなるレンズ系１０４と、ビームディテクトセンサ（以下、「ＢＤセンサ」）１０５とを備えた構成となっている。

レーザ発光器１０１が発生するレーザ光は、コリメータレンズ１０２でビーム形状を整形された後、図中Ｂ方向に定速回転するポリゴンミラー１０３に照射される。このとき、ポリゴンミラー１０３の一面でレーザ光が反射され、かつその反射したレーザ光がポリゴンミラー１０３の回転にしたがって偏向される。これにより、ポリゴンミラー１０３の一面で反射したレーザ光は、レンズ系１０４を介して感光体ドラム（５，６，７，８）の表面を図中Ａ方向に走査される。レンズ系１０４は、ポリゴンミラー１０３によって偏向されたレーザ光を感光体ドラム（５，６，７，８）上で等速直線運動できるように偏向する役割を果たす。

ＢＤセンサ１０５は、感光体ドラム（５，６，７，８）の軸方向に沿う主走査方向で、レーザ光による画像の書き込み開始位置Ｐ１よりも手前（端）の位置Ｐ０に配置され、そこでレーザ光の受光を感知したときにＢＤ信号を出力するものである。このＢＤセンサ１０５が出力するＢＤ信号は、感光体ドラム上にレーザ光のライン走査によって画像を書き込むときに、各々のラインで画像の書き込み開始位置Ｐ１を揃えるための基準となる主走査方向の同期信号（以下、「主走査同期信号」）となる。

上記構成からなる像書き込み装置においては、レーザ発光器１０１からコリメータレンズ１０２を介してポリゴンミラー１０３に照射されたレーザ光が、ポリゴンミラー１０３の回転によって感光体ドラム（５，６，７，８）の軸方向（主走査方向）にライン走査される。このライン走査をポリゴンミラー１０３の回転と感光体ドラムの回転により１ラインごとに繰り返すことにより、感光体ドラム（５，６，７，８）の表面に二次元の画像（静電潜像）が形成される。

このとき、感光体ドラム（５，６，７，８）の軸方向で、実際にドラム表面にレーザ光の走査によって画像（静電潜像）を書き込み可能な領域を有効領域とすると、この有効領域は画像の書き込み開始位置Ｐ１と書き込み終了位置Ｐ２との間で規定される。これに対して、ＢＤセンサ１０５がレーザ光を感知する位置Ｐ０と画像の書き込み開始位置Ｐ１との間では、感光体ドラムに対してレーザ光による画像の書き込み動作が行われないことから、このＰ０−Ｐ１間の領域は実質的に無効領域となる。また、感光体ドラムの有効領域をレーザ光で露光走査するときは、各色ごとに分解された画像データに応じてレーザ光が変調（点滅）される。

図３は像書き込み装置でレーザ光を変調するための制御回路の構成例を示すブロック図である。この制御回路は、像書き込み装置と同様に、ＫＹＭＣの各色ごとに設けられるものである。

サブ画素クロック生成部３２は、画素クロックの周期よりも短い一定周期のサブ画素クロックを生成するものである。画素クロック生成部３３は、サブ画素クロック生成部３２で生成されたサブ画素クロックを用いて、主走査方向の画素幅を規定する画素クロックを生成するとともに、ＫＹＭＣのうちのいずれか１色に該当する画像データを当該画素クロックに同期したパルスデータに変換するものである。

したがって、像書き込み装置による画像（潜像）の書き込み周期は画素クロックの周期に一致したものとなり、主走査方向の画素幅は画素クロックの周期に対応（比例）したものとなる。また、像書き込み装置によるレーザ光の変調（点滅）は、上記パルスデータに基づいて制御される。すなわち、上述した有効領域において、パルスデータがオンとなる期間ではレーザ光が点灯し、パルスデータがオフとなる期間ではレーザ光が消灯するように、像書き込み装置による静電潜像の書き込み動作（スキャン動作）が制御される。よって、像書き込み装置による光ビーム（レーザ光）の変調は、画素クロック生成部３３で生成される画素クロックに同期して行われることになる。

誤差算出部３４は、主走査方向の各画素位置において、カラーレジストレーションの補正（特に、本発明では主走査倍率ずれの補正）で要求される理想的な画素クロックの周期（基準クロックの周期）と、画素クロック生成部３３で生成される画素クロックの周期との誤差（以下、「クロック周期誤差」とも記す）を算出するものである。基準クロックの周期とは、実際のマシンで主走査倍率ずれ（全倍率ずれ、左右倍率ずれ）のずれ量を測定し、この測定結果に基づいて、当該倍率ずれを補正するために最適とされる画素クロックの周期を、主走査方向の画素位置ごとに演算によって求めたものである。

例えば、全倍率ずれに関しては、図４（Ａ），（Ｂ）に示すように、ある倍率（周波数ｆ１）で画像を書き込んだときに得られる基準の書き込み長さＬ１に対して、実際のマシン特性に対応する倍率（周波数ｆ２）で画像を書き込んだときの書き込み長さＬ２が長い場合は、その差分（Ｌ２−Ｌ１）が補正によって解消されるように、主走査方向の各画素位置に適用する基準クロックの周期を演算によって求める。

また、左右倍率ずれに関しては、図４（Ｃ），（Ｄ）に示すように、ある倍率（周波数ｆ３）で画像を書き込んだときに左右倍率が均等になるのに対して、実際のマシン特性に対応する倍率（周波数ｆ４）で画像を書き込んだときに左右倍率が不均一になる場合、すなわち図例のように主走査方向で画像の書き始め側（左側）が書き終わり側（右側）よりも倍率が高くなる場合（周波数ｆ４が低くなる場合）は、図４（Ｅ）に示すように、画像の周波数特性が補正によって反転（破線で示す特性から実線で示す特性に変換）するように、主走査方向の各画素位置に適用する基準クロックの周期を演算によって求める。

したがって、原理的には、画素クロック生成部３３で生成される画素クロックの周期を、予めマシン特性に応じて求めた基準クロックの周期に一致させることにより、主走査倍率ずれを最適な条件で補正することができる。ただし、画素クロック生成部３３で生成される画素クロックは、サブ画素クロック生成部３２で生成される一定周期のサブ画素クロックを用いて生成されるものである。具体的には、サブ画素クロックの個数をカウントし、このカウント値に基づいて画素クロックを生成している。このため、画素クロックの周期は、サブ画素クロックの周期の整数倍でしか設定することができない。

これに対して、基準クロックの周期は演算によって求められる理想的なクロック周期である。また、左右倍率ずれを補正する場合は、画像の周波数が主走査方向で連続的に変化するため、これに合わせて基準クロックの周期を変調する必要がある。このため、基準クロックの周期がサブ画素クロックの周期の整数倍にならないケースが発生する。したがって、主走査倍率ずれを補正する場合は、各々の画素位置において、基準クロックと画素クロックの周期誤差が極力小さくなるように、サブ画素クロックの整数倍となる条件で画素クロックの周期を設定し、この設定周期に合わせてサブ画素クロックの基準個数を設定している。そして、画素クロック生成部３３では、画素クロックの周期を補正しない画素位置では、予め設定された基準個数のサブ画素クロックを用いて１つの画素クロックを生成し、画素クロックの周期を補正する画素位置では、後述するクロック周期補正部３６から与えられる補正指示にしたがって、基準個数よりも多い又は少ないサブ画素クロックを用いて１つの画素クロックを生成するものとなっている。

また、主走査方向の画素位置を変数ｎの値で表すものとすると、例えば、ｎ画素位置において、図５に示すように、理想とする基準クロックの周期Ｔに対して、Ｗ個のサブ画素クロックを用いて生成可能な第１の画素クロックの周期Ｃ(n)1、又はＷ＋１個のサブ画素クロックを用いて生成可能な第２の画素クロックの周期Ｃ(n)2が、いずれも基準クロックの周期Ｔに一致しないケースが発生する。この場合、基準クロックの周期Ｔよりも周期が短い第１の画素クロックＣ(n)1を適用した場合は、双方のクロック周期にΔＥ(n)＝Ｔ−Ｃ(n)1で算出されるプラスの誤差が生じる。また、基準クロックの周期Ｔよりも周期が長い第２の画素クロックＣ(n)2を適用した場合は、双方のクロック周期にΔＥ(n)＝Ｔ−Ｃ(n)2で算出されるマイナスの誤差が生じる。こうしたクロック周期誤差を算出する機能部が誤差算出部３４である。

累積誤差算出部３５は、誤差算出部３４で算出されるクロック周期誤差を累積した累積誤差を算出するものである。また、累積誤差算出部３５は、基準個数に対するサブ画素クロックの増減（挿入又は削除）によって画素クロックの周期が補正された場合に、サブ画素クロックの挿入後又は削除後の累積誤差を算出するものである。

クロック周期補正部３６は、累積誤差算出部３５で算出された累積誤差の値と予め設定された累積誤差閾値とを比較し、この比較結果に基づいて、クロック周期の補正対象となる画素位置を特定するものである。具体的には、累積誤差の値が累積誤差閾値以下であれば、その画素位置で画素クロックの周期を補正しないと判断し、累積誤差の値が累積誤差閾値よりも大きければ、その画素位置で画素クロックの周期を補正すると判断する。累積誤差閾値は、サブ画素クロックの周期のＪ倍（Ｊは自然数）以上となる条件で、任意の値に設定されるものである。したがって、累積誤差閾値がサブ画素クロックの周期のちょうどＪ倍（Ｊは自然数）に設定されている場合は、累積誤差算出部３５で算出した累積誤差の値がサブ画素クロックの周期のＪ倍を超えた画素位置で、クロック周期補正部３６が画素クロックの周期を補正すると判断することになる。

また、累積誤差閾値は、主走査方向で画像の書き込みが行われる有効領域（図２参照）を複数（例えば３つ、４つ、５つなど）の領域に区分した場合に、各々の領域ごとに個別に設定されるものである。このため、累積誤差閾値の設定は、次のような条件で行うことが可能である。すなわち、左右倍率ずれを補正する場合は、主走査方向の中間領域に比較して、書き始め側の領域と書き終わり側の領域で倍率ずれの補正量が多くなる。このため、主走査方向の中間領域に適用する累積誤差閾値に比較して、補正の間隔を広げたい書き始め側と書き終わり側の領域では、より大きな値で累積誤差閾値を設定することが可能である。具体的には、主走査方向の中間領域に適用する累積誤差閾値をサブ画素クロックの周期の１倍〜２倍の範囲内で設定するとともに、書き始め側と書き終わり側の領域に適用する累積誤差閾値をサブ画素クロックの周期の３倍〜４倍の範囲内で設定することが可能である。

また、クロック周期補正部３６は、画素クロックの周期補正を行う画素位置を特定した場合に、その特定した画素位置で画素クロックの周期を補正するために、予め設定された基準個数に対して増減すべきサブ画素クロックの個数（挿入数、削除数）を算出し、この算出結果に基づく補正指示を画素クロック生成部３３に与えることにより、当該画素クロック生成部３３で生成される画素クロックの周期を補正するものである。さらに、クロック周期補正部３６は、画素クロック生成部３３への補正指示と同様の補正指示を累積誤差算出部３５にも与える。

これに対して、画素クロック生成部３３は、クロック周期補正部３６からサブ画素クロックの増減数（挿入数、削除数）を含む補正指示を受けると、その補正指示にしたがって、画素クロックの生成に適用するサブ画素クロックの個数（カウント数）を増減することにより、画素クロックの周期を変化させる。サブ画素クロックの増減は予め設定された基準個数に対して行われるものである。例えば、基準となるサブ画素クロックの個数が６４個に設定されている場合は、この基準個数に対して上記累積誤差閾値（自然数Ｊ）で規定される任意の数のサブ画素クロックを加算又は減算することにより、サブ画素クロックの増減が行われる。また、累積誤差算出部３５では、クロック周期補正部３６からの補正指示に含まれるサブ画素クロックの増減数に応じて、クロック周期補正後（サブ画素クロックの挿入後又は削除後）の累積誤差を算出する。

図６は上記制御回路によるレジずれ補正処理の手順を示すフローチャートである。このフローチャートにおいて、“ｎ”の値は、主走査方向の画素位置を表す。“Ｔ”の値は、主走査倍率ずれを補正するための基準となる基準クロックの周期を表す。“Ｃ(n)”の値は、ｎ画素位置の変調要求に応じて生成される画素クロックの周期を表す。“ΔＥ(n)”の値は、ｎ画素位置で生じる基準クロックの周期Ｔと画素クロックの周期Ｃ(n)の誤差（クロック周期誤差）を表す。“Ｓｕｍ”の値は、累積誤差を表す。“ｐ”の値は、サブ画素クロックの周期を表す。“Ｅth”の値は、累積誤差閾値を表す。“Ｍ”の値は、画素クロックの周期補正に適用されるサブ画素クロックの増減数を表す。

まず、ライン単位の初期化処理として、画素位置ｎの値と累積誤差Ｓｕｍの値をそれぞれ零（ゼロ）にリセットする（ステップＳ１）。画素位置ｎの値は、画素クロック生成部３３、誤差算出部３４、累積誤差算出部３５及びクロック周期補正部３６で管理され、それぞれ同時にリセットされる。累積誤差Ｓｕｍの値は、累積誤差算出部３５でリセットされる。

次に、クロック周期誤差ΔＥ(n)の値を下記の（１）式に基づいて算出する（ステップＳ２）。クロック周期誤差ΔＥ(n)の算出は誤差算出部３４で行われる。

ΔＥ(n)＝Ｔ−Ｃ(n) …（１）

次に、累積誤差Ｓｕｍの値を下記の（２）式に基づいて算出する（ステップＳ３）。累積誤差Ｓｕｍの算出は累積誤差算出部３５で行われ、その算出結果（累積誤差Ｓｕｍの算出値）がクロック周期補正部３６に通知される。

Ｓｕｍ＝Ｓｕｍ＋ΔＥ(n) …（２）

次いで、累積誤差Ｓｕｍの絶対値が累積誤差閾値Ｅthよりも大きいかどうかを判断する（ステップＳ４）。ここで、累積誤差Ｓｕｍの絶対値が累積誤差閾値Ｅth以下である場合は、後述するステップＳ１１に移行する。また、累積誤差Ｓｕｍの絶対値が累積誤差閾値Ｅthよりも大きい場合は、１つの画素クロックに対して当該クロック周期を補正するために増減すべきサブ画素クロックの個数Ｍを下記の（３）式に基づいて算出した後（ステップＳ５）、累積誤差Ｓｕｍの値が零以上であるかどうかを判断する（ステップＳ６）。

Ｍ＝int（｜Ｓｕｍ｜÷ｐ） …（３）

ここで、累積誤差Ｓｕｍの値が零以上である場合とは、主走査方向の各画素位置で基準クロックの周期Ｔよりも画素クロックの周期Ｃ(n)が短い状況が連続又は頻発した場合に相当する。このため、累積誤差Ｓｕｍを小さくするには、画素クロックの周期が長くなるように補正する必要がある。また、累積誤差Ｓｕｍの値が零未満である場合とは、主走査方向の各画素位置で基準クロックの周期Ｔよりも画素クロックの周期Ｃ(n)が長い状況が連続又は頻発した場合に相当する。このため、累積誤差Ｓｕｍを小さくするには、画素クロックの周期が短くなるように補正する必要がある。

したがって、上記ステップＳ６で累積誤差Ｓｕｍの値が零以上であれば、画素クロックの周期が長くなるように、ｎ画素位置でサブ画素クロックをＭ個挿入した後（ステップＳ７）、当該挿入後の累積誤差Ｓｕｍの値を以下の（４）式に基づいて算出する（ステップＳ８）。

Ｓｕｍ＝Ｓｕｍ−（Ｍ×ｐ） …（４）

また、上記ステップＳ６で累積誤差Ｓｕｍの値が零未満であれば、画素クロックの周期が短くなるように、ｎ画素位置でサブ画素クロックをＭ個削除した後（ステップＳ９）、当該削除後の累積誤差Ｓｕｍの値を以下の（５）式に基づいて算出する（ステップＳ１０）。ちなみに、ステップＳ４〜Ｓ７、Ｓ９の処理は、クロック周期補正部３６で行われ、ステップＳ８，Ｓ１０の処理は、累積誤差算出部３５によって行われる。

Ｓｕｍ＝Ｓｕｍ＋（Ｍ×ｐ） …（５）

ここで、クロック周期補正部３６では、サブ画素クロックの増減数を規定する累積誤差閾値Ｅthを任意の値で設定することが可能である。したがって、例えば累積誤差閾値Ｅthをサブ画素クロック周期ｐの２以上の整数倍に設定した場合は、クロック周期を補正するために増減（挿入又は削除）すべきサブ画素クロックの個数Ｍも２以上の整数で算出される。また、上記ステップＳ４で累積誤差Ｓｕｍの絶対値が累積誤差閾値Ｅth以下であった場合（Ｎｏ判定の場合）は、そこからステップＳ１１に移行するため、ｎ画素位置でサブ画素クロックの挿入や削除が行われない。したがって、画素クロック生成部３３では、予め設定された基準個数、例えば６４個のサブ画素クロックを用いて１つの画素クロックを生成することになる。

これに対して、ステップＳ７においては、ｎ画素位置でサブ画素クロックをＭ個挿入する。このため、画素クロック生成部３３では、上述した基準個数（本例では６４個）に対して、挿入分を足し合わせた６４＋Ｍ個のサブ画素クロックを用いて１つの画素クロックを生成する。したがって、画素クロック生成部３３で生成される画素クロックの周期は基準クロックの周期よりも長くなる。また、ステップＳ９においては、ｎ画素位置でサブ画素クロックをＭ個削除する。このため、画素クロック生成部３３では、上述した基準個数（本例では６４個）に対して、削除分を差し引いた６４−Ｍ個のサブ画素クロックを用いて１つの画素クロックを生成する。したがって、画素クロック生成部３３で生成される画素クロックの周期は基準クロックの周期よりも短くなる。

その後、ｎの値を１インクリメントする（ステップＳ１１）。これにより、主走査方向で注目する画素の位置が１つずれる。次いで、１ライン分の処理を終了したかどうかを判断し（ステップＳ１２）、終了していない場合は上記ステップＳ２に戻る。また、１ライン分の処理を終了した場合は、１ページ分の処理を終了したかどうか判断する（ステップＳ１３）。そして、１ページ分の処理を終了していない場合は上記ステップＳ１に戻り、終了した場合はその時点で一連の処理を終える。

以上のレジずれ補正処理においては、画素クロックの周期を補正するにあたって、１つの画素位置でサブ画素クロックを複数個まとめて増減（挿入又は削除）することができる。このため、１つの画素位置でサブ画素クロックを１個ずつ増減する場合に比較して、クロック周期の補正を行う画素の間隔（補正間隔）を広げることができる。すなわち、サブ画素クロックを１個ずつ増減する場合の補正間隔を“Ｄ１”とし、サブ画素クロックをＭ個（複数個）ずつ増減する場合の補正間隔を“Ｄｍ”とすると、補正間隔Ｄｍは補正周期Ｄ１のＭ倍に相当するものとなる。

したがって、例えば、１つの画素位置で１個ずつサブ画素クロックを増減したときに図１２（Ａ）のように狭い補正間隔になるものとすると、１つの画素位置で３個まとめてサブ画素クロックを増減した場合は図１２（Ｂ）のように３倍広い補正間隔を確保することが可能となる。また、１つの画素位置で１個ずつサブ画素クロックを増減したときに図１２（Ｃ）のように補正間隔が徐々に広くなるものとすると、画素位置（補正量）に応じて最大４個まとめてサブ画素クロックを増減した場合は図１２（Ｄ）のようにほぼ均一に広い補正間隔を確保することが可能となる。これにより、主走査方向で倍率ずれの補正量が多い領域であっても、上述した累積誤差閾値Ｅthを適宜設定することにより、十分に広い間隔で画素クロックの周期を補正することができる。したがって、主走査倍率ずれの補正周期がスクリーンの周期に干渉することを有効に防止することができる。また、画像の階調性を向上させるために、より大きなスクリーンマスクを採用可能になるなど、画質の向上に柔軟に対応することができる。

また、上記図６に示すフローチャートのなかで、一点鎖線で囲んだ処理フローに置き換えて、図７の処理フローを適用することにより、クロック周期の補正が行われる画素の位置をラインごとに変更することができる。すなわち、図７の処理フローでは、ライン単位の初期化処理（ステップＳ１）を行った後、次のステップＳ１４で補正開始位置の設定を行う。このステップＳ１４においては、ライン数“line”の値を１インクリメントするとともに、ライン数lineを変数とする関数“ｆ(line)”を主走査方向の画素位置閾値“Ｓth”として算出する。

次いで、ステップＳ１５では、主走査方向の画素位置を表すｎの値が画素位置閾値Ｓthよりも大きいかどうかを判断する。ここで、ｎの値が画素位置閾値Ｓthよりも大きい場合は、ステップＳ２及びステップＳ３でそれぞれクロック周期誤差ΔＥ(n)の算出と累積誤差Ｓｕｍの算出を行った後、図６のステップＳ４に進む。また、ｎの値が画素位置閾値Ｓth以下である場合は、ステップＳ２及びステップＳ３の処理を行うことなく、図６のステップＳ４に移行する。

ライン数lineは、副走査方向で現在処理中のライン位置を表す値である。したがって、１ライン目であればline＝１となり、２ライン目であればline＝２となる。ｆ(line)は、ライン数lineを変数とし、スクリーン周期との干渉を最小化するためにスクリーン角に応じて変更される関数である。具体的には、図８に例示するように、所定ライン周期で繰り返される閾値を算出する関数である。主走査方向の画素位置閾値Ｓthは、主走査方向でレジずれ補正のためにクロック周期誤差や累積誤差の算出を開始する画素位置を規定する閾値である。ライン数lineは、処理中のライン位置が変わると、その値がインクリメント処理によって変わる。このため、ライン数lineとこれを変数とする関数ｆ(line)は、隣り合うライン間で異なる値をとる。

したがって、ステップＳ１４で関数ｆ(line)により算出した画素位置閾値ＳthをステップＳ１５に適用し、このステップＳ１５でｎの値が画素位置閾値Ｓthよりも大きくなった時点で、クロック周期誤差の算出と累積誤差の算出を開始することにより、クロック周期の補正が行われる画素の位置をラインごとに変更する（主走査方向にずらす）ことができる。このため、スクリーンの周期とレジずれの補正周期との干渉をより有効に防止することが可能となる。また、上記図６に示すフローチャートのままでも、ラインごとに異なる累積誤差閾値Ｅthを適用することにより、クロック周期の補正位置をラインごとに変えることができる。ちなみに、ステップＳ１４，Ｓ１５の処理は、いずれもクロック周期補正部３６によって行われるものである。

図９は制御回路の他の構成例を示すブロック図である。図示した制御回路の構成においては、上述したサブ画素クロック生成部３２、画素クロック生成部３３、誤差算出部３４、累積誤差算出部３５、クロック周期補正部３６に加えて、干渉周期情報生成部３７を備えた構成となっている。

干渉周期情報生成部３７は、スクリーンの周期と干渉するレジずれの補正周期（干渉周期）を特定し、この特定した干渉周期と異なる周期でレジずれの補正（画素クロックの周期補正）が行われるように、累積誤差閾値を設定（変更）するものである。累積誤差閾値は、上述のようにクロック周期補正部３６でクロック周期の補正可否を判断する際に適用されるものである。スクリーンの周期は、例えばユーザが指定した画像の種類（テキスト、イメージなど）によって決まるため、その情報を受け取って認識すればよい。また、スクリーン周期と干渉しない補正周期の目安としては、少なくとも干渉周期より大となる条件（例えば、干渉周期よりも２〜３画素以上広い間隔）で補正間隔を確保する必要がある。したがって、干渉周期情報生成部３７では、そうした補正間隔の条件を満たすように、累積誤差閾値を設定することになる。

この干渉周期情報生成部３７を用いたレジずれ補正処理は、上記ステップＳ４で適用される累積誤差閾値Ｅthの設定が干渉周期情報生成部３７で特定される干渉周期情報に基づいて行われる以外は、上記図６に示すフローチャートと同様の手順で行われる。このレジずれ補正処理においては、干渉周期情報生成部３７で特定した干渉周期と異なる周期で、画素クロックの周期補正を行うことができる。このため、レジずれの補正周期がスクリーンの周期に干渉することを確実に防止することができる。

図１０は制御回路のさらに他の構成例を示すブロック図である。図示した制御回路の構成においては、上述したサブ画素クロック生成部３２、画素クロック生成部３３、誤差算出部３４、累積誤差算出部３５、クロック周期補正部３６に加えて、補正間隔管理部３８を備えた構成となっている。

補正間隔管理部３８は、クロック周期補正部３６で画素クロックの周期を補正する場合に、クロック周期の補正対象となる画素の間隔（すなわち補正間隔）を管理するものである。さらに詳述すると、補正間隔管理部３８は、上述のようにサブ画素クロックの増減（挿入又は削除）によって画素クロックの周期を補正する場合に、補正対象となる画素の間隔が、予め設定された所定の間隔よりも広くなるように管理するものである。所定の間隔は、レジずれの補正周期がスクリーンの周期と干渉しない条件で設定されるものである。所定の間隔は、上述した干渉周期情報生成部３７で特定される干渉周期情報に基づいて設定することも可能である。

図１１は補正間隔管理部３８を用いたレジずれ補正処理の手順を示すフローチャートである。このフローチャートは、上記図６に示すフローチャートのなかで、二点鎖線で囲んだ処理フローに置き換えて適用されるものである。また、このフローチャートにおいて、“Ｐos”は補正間隔の計数値であり、“Ｋth”は補正間隔閾値である。補正間隔の計数値Ｐosは、現在処理している画素位置が、前回画素クロックの周期補正を行った画素位置からどの程度の間隔で離れているかを表すものである。また、補正間隔閾値Ｋthは、上述した所定の間隔を規定するものである。

上記図６に示すレジずれ補正処理の手順と比較すると、補正間隔管理部３８が行う処理として、新たにステップＳ１６，Ｓ１７，Ｓ１８の処理が追加されている。このうち、ステップＳ１６の処理は、ステップＳ４の１つ前に行われるものである。また、ステップＳ１７の処理は、ステップＳ１１の１つ前に行われ、ステップＳ１８の処理は、ステップＳ１１の１つ後に行われるものである。

ステップＳ１６においては、補正間隔の計数値Ｐosが補正間隔閾値Ｋthよりも大きいかどうかを判断する。ここで、補正間隔の計数値Ｐosが補正間隔閾値Ｋth以下である場合は、ステップＳ１１に移行する。また、補正間隔の計数値Ｐosが補正間隔閾値Ｋthよりも大きい場合は、ステップＳ４に進む。

一方、ステップＳ１７においては、補正間隔管理部３８で管理される補正間隔の初期化処理として、補正間隔の計数値Ｐosを零（ゼロ）にリセットする。また、ステップＳ１８においては、補正間隔の計数値Ｐosを１インクリメントする。このような処理を補正間隔管理部３８で行うことにより、クロック周期補正部３６でクロック周期の補正を行う画素の間隔が、補正間隔閾値Ｋthで規定される所定の間隔よりも広くなるように管理される。このため、クロック周期の補正間隔を所定の間隔よりも広く確保したうえで、サブ画素クロックの増減により画素クロックの周期を補正することができる。したがって、倍率ずれの補正量が多くなる領域であっても、補正間隔閾値Ｋthを適宜設定することにより、十分に広い間隔で画素クロックの周期を補正することができる。

また、補正間隔管理部３８の処理機能として、所定の間隔を規定する補正間隔閾値Ｋthを主走査方向の画素位置に応じて変更することも可能である。これにより、例えば、主走査方向で画像の書き込みが行われる有効領域（図２参照）を複数（例えば３つ、４つ、５つなど）の領域に区分した場合は、各々の領域で異なる補正間隔閾値Ｋthを適用して補正間隔を管理することが可能となる。また、画像の色ごとに異なる補正間隔閾値Ｋthを適用することにより、クロック周期の補正間隔を画像の色ごとに変更することができる。

さらに、ライン単位の初期化処理（図６のステップＳ１の処理）のなかで、補正間隔の計数値Ｐosを初期値に設定するとともに、この初期値をラインごとに設定変更することにより、クロック周期の補正位置をラインごとに変更する（主走査方向にずらす）ことができる。このため、補正間隔の計数値Ｐosの初期値を各ラインで適宜設定することにより、クロック周期の補正位置をラインごとに制御することが可能となる。また、補正間隔の計数値Ｐosとして、画像の色ごとに異なる初期値を適用することにより、クロック周期の補正位置を画像の色ごとに変更することができる。

本発明が適用されるデジタルカラー画像形成装置の全体構成を示す概略図である。 像書き込み装置の構成例を示す概略図である。 像書き込み装置でレーザ光を変調するための制御回路の構成例を示すブロック図である。 主走査倍率ずれの補正原理を説明する図である。 誤差算出部で算出されるクロック周期誤差を説明する図である。 レジずれ補正処理の手順を示すフローチャートである。 レジずれ補正処理の他の手順を示すフローチャートである。 画素位置閾値の算出に用いられる関数の特性を示す図である。 制御回路の他の構成例を示すブロック図である。 制御回路のさらに他の構成例を示すブロック図である。 レジずれ補正処理の他の手順を示すフローチャートである。 従来の補正方式と本発明の補正方式を比較した図である。

符号の説明

１…デジタルカラー画像形成装置、５，６，７，８…感光体ドラム、３２…サブ画素クロック生成部、３３…画素クロック生成部、３４…誤差算出部、３５…累積誤差算出部、３６…クロック周期補正部、３７…干渉周期情報生成部、３８…補正間隔管理部

Claims (6)

1. 感光体の表面を光ビームの変調により主走査方向に露光走査して潜像を形成する画像形成装置であって、
   一定周期のサブ画素クロックを生成するサブ画素クロック生成手段と、
   主走査方向の画素幅を規定する画素クロックを生成する画素クロック生成手段と、
   前記画素クロック生成手段で生成される画素クロックの周期を補正するクロック周期補正手段と、
   主走査方向の各画素位置で、主走査倍率ずれを補正するための基準となる基準クロックの周期と前記画素クロック生成手段で生成される画素クロックの周期との誤差を算出する誤差算出手段と、
   前記誤差算出手段で算出されるクロック周期誤差を累積した累積誤差を算出する累積誤差算出手段と
   を備え、
   前記画素クロック生成手段は、前記サブ画素クロック生成手段で生成される複数個のサブ画素クロックを用いて画素クロックを生成し、
   前記クロック周期補正手段は、
   前記累積誤差算出手段で算出された累積誤差の値と予め設定された累積誤差閾値との比較結果に基づいて、クロック周期の補正対象となる画素位置を特定し、
   前記特定した画素位置において、予め設定された基準個数に対して増減すべきサブ画素クロックの個数を算出し、
   前記特定した画像位置で、前記画素クロックの生成に適用されるサブ画素クロックの個数を、前記算出したサブ画素クロックの個数だけ増減することにより、前記画素クロックの周期を補正する
   ことを特徴とする画像形成装置。
2. 前記クロック周期補正手段で画素クロックの周期補正を行う画素の位置を画像の色ごと又は画像の書き込みラインごとに変更する補正位置変更手段を備える
   ことを特徴とする請求項１記載の画像形成装置。
3. スクリーン周期と干渉する周期を特定するとともに、当該特定した干渉周期と異なる周期で画素クロックの周期補正が行われるように前記累積誤差閾値を設定する干渉周期情報生成手段を備える
   ことを特徴とする請求項１記載の画像形成装置。
4. 前記クロック周期補正手段で画素クロックの周期補正を行う画素の間隔が所定の間隔よりも広くなるように管理する補正間隔管理手段を備える
   ことを特徴とする請求項１記載の画像形成装置。
5. 前記補正間隔管理手段は、主走査方向の画素位置に応じて前記所定の間隔を変更する
   ことを特徴とする請求項４記載の画像形成装置。
6. 前記補正間隔管理手段は、画像の色ごとに前記所定の間隔を変更する
   ことを特徴とする請求項４記載の画像形成装置。
   

Images