JP4543511B2 - 水平ｐｌｌ回路 - Google Patents
水平ｐｌｌ回路 Download PDFInfo
- Publication number
- JP4543511B2 JP4543511B2 JP2000208085A JP2000208085A JP4543511B2 JP 4543511 B2 JP4543511 B2 JP 4543511B2 JP 2000208085 A JP2000208085 A JP 2000208085A JP 2000208085 A JP2000208085 A JP 2000208085A JP 4543511 B2 JP4543511 B2 JP 4543511B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- horizontal
- output
- loop filter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機やその他映像受信機に関する水平ＰＬＬ回路に関するものである。
【０００２】
【従来の技術】
近年、テレビジョン受像機の大型化・大画面化により、ＶＴＲなどの水平周波数が乱れやすいソースでは画面の乱れが大きく目立つことより、より安定した水平出力を得るための水平ＰＬＬ回路が必要不可欠である。
【０００３】
従来の水平ＰＬＬ回路として例えば、特開平４−３２６６２４や特開平８−１３９９６４などが提案されている。このような回路の構成について図３に示す。
図３において符号１０１は映像ソースにおける水平同期信号入力、符号１０２は前記１０１と後で述べる分周後の信号とを比較して位相誤差情報を発生する位相比較器、符号１０３は前記１０２から出力された位相誤差情報を平均化するループフィルタ、符号１０４は前記１０３からの出力を入力として発振周波数を制御する発振回路、符号１０５は前記１０１に入力される水平同期信号との位相比較のために前記１０４からの入力を分周して水平出力信号を発生する分周回路、符号１０６は前記１０５から出力される水平出力信号である。
【０００４】
以上のように構成された水平ＰＬＬ回路について、以下その動作について説明する。前記１０１に水平同期信号が入力されると前記１０２で位相誤差情報が発生され、前記１０３で平滑された後、前記１０４の発振器を動かし前記１０５の出力を得、前記１０２で位相誤差情報が最小になるようにループが働く。
【０００５】
図４にその概念図を示す。図４（ａ）は入力された水平同期信号、図４（ｃ）は発振回路の出力、図４（ｂ）は分周回路から出力される位相比較用基準出力と、図４（ｄ）は前記（ａ）と（ｂ）の誤差情報出力でループフィルタによって平均化され、図４（ｆ）のように発振周波数を変え、図４（ｅ）のように誤差が最小になるように制御する。
【０００６】
【発明が解決しようとする課題】
しかしながらこういった構成では安定した水平同期入力が得られた際は安定動作を続けるが、様々な乱れた映像ソース、例えばＶＴＲの様に機構系の問題などから水平周波数が垂直期間（以下フィールドと呼ぶ）で一瞬でも大きく乱れた場合では、ループフィルタの応答性の問題などから、例えば図５（ａ）の映像入力信号に対して、垂直同期信号期間で水平周期が変わり、それによる位相誤差の発生によって図５（ｂ）のように水平ＰＬＬ出力がずれ、収束するまでに時間がかかる時があり、そのため図５（ｃ）のように画面上部の縦線曲がりを起こすことがある。
【０００７】
これを解決するには前記１０３のループフィルタのゲインを上げて、周波数変動に対する応答性を早くすると、図５（ｄ）のように早く収束して目立ちにくくなる。逆にゲインを下げると応答性が悪くなり、図５（ｅ）のように曲がりが大きく目立つ。しかしあるソースでは図６（ａ）のようにランダムノイズが多い入力映像信号に対して、同期分離がエラーを起こし、図６（ｂ）のように水平ＰＬＬ出力がばたついているという場合もある。このときは逆に前記１０３のループフィルタのゲインを下げて、周波数変動に対する応答性を遅くすると、図６（ｄ）のようにばたつきが少なくなり目立ちにくくなる。逆にゲインを上げるとばたつきは大きくなり図６（ｅ）のように大きく目立ち、縦線ノイズ（以下ジッタと呼ぶ）を強調してしまうことになる。従来はこういった問題を両立するために縦線曲がりかジッタをある程度見切ってループフィルタのゲインを設定していた。
【０００８】
【課題を解決するための手段】
上記問題を解決するために本発明の水平ＰＬＬ回路は、位相誤差情報を１フィールドないし数フィールドで比較し、その情報をもとにループフィルタのゲインを制御する構成とし、縦線曲がり時にもジッタ時にも最適な応答を行い、水平出力の安定度を増すことができ、受信機における映像の品位を向上することができる。
【０００９】
【発明の実施の形態】
本発明の請求項１に記載の発明は、入力される信号の状態に応じてループフィルタのゲインを切り替えることで、特殊な信号に対しても最適な発振特性を得られるＰＬＬ回路であり、入力信号の周波数状態に応じてフィルタのゲインを最適化する事で、水平出力信号の安定化を図れるという作用を有する。
【００１０】
本発明の請求項２に記載の発明は、映像を受像するための水平同期信号と水平出力信号を入力とした水平ＰＬＬ用位相比較器と、前記位相比較器から出力された位相誤差情報を平均化しかつそのゲインが可変できるゲイン可変ループフィルタと、前記ゲイン可変ループフィルタからの出力を入力として発振周波数を制御する発振回路と、前記発振回路からの入力を分周して水平出力信号を発生する分周回路と、前記ゲイン可変ループフィルタからの出力をある一定期間検出しその状態によってフィルタゲインを切り替える制御を行うフィルタ制御回路を備えた水平ＰＬＬ回路で、入力水平信号の状態によってループフィルタのゲインを切り替えて安定した水平出力を得ることができるという作用を有する。
【００１１】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１２】
（実施の形態）
以下に、本発明の請求項１及び請求項２に記載された発明の実施の形態について、図１及び図２を用いて説明する。
【００１３】
図１は特性切り替え可能なループフィルタを有する水平ＰＬＬ回路のブロック構成図を示し、図１において符号１は映像ソースにおける水平同期信号入力、符号２は前記１と後で述べる分周後の信号とを比較して位相誤差情報を発生する位相比較器、符号３は前記２から出力された位相誤差情報を平滑化するループフィルタ、符号４は前記３からの出力である符号７の平均化後の位相比較結果出力を入力として発振周波数を制御する発振回路、符号５は前記１に入力される水平同期信号との位相比較のために前記４からの入力を分周して水平出力信号を発生する分周回路、符号６は前記５から出力される水平出力信号、符号８は前記３のループフィルタからの出力をある一定期間検出しその状態によってフィルタゲインを切り替える制御を行うフィルタ制御回路である。
【００１４】
図２に前記図１の符号８で行うフィルタ切り替え制御のアルゴリズム例を示す。位相比較結果の情報を用いてフィルタ制御の判断を行う。図５にあるように縦線曲がりの現象が起きる時には画面上部か下部においてどちらかの位相誤差は小さく、どちらかは大きいという結果が得られる。その条件の場合、フィルタ応答が遅すぎて画面の水平期間のどこかで位相が大きく乱され、それが回復するまでに時間がかかると判断でき、フィルタの応答性が遅いと思われるのフィルタ応答を早くする。また図６のようにジッタの現象が起きる場合には上部も下部も位相誤差情報が大きい場合になり、全画面において位相誤差が大きいものと判断され、フィルタ応答性が早いとジッタを強調してしまうことになるのでフィルタ応答を遅くすることで対応する。
【００１５】
またそのいずれでも無い場合はフィルタ特性が適当と考え、前の状態を維持する。このフローチャートでは初期値をＳＴＡＴＥ０としてそこから判定をスタートし、ＳＴＡＴＥ１、ＳＴＡＴＥ２、ＳＴＡＴＥ３と状態を表現しているがＳＴＡＴＥ２では前の状態から応答を早くする、ＳＴＡＴＥ２では前の状態から応答を遅くする、ＳＴＡＴＥ１では前の状態を維持するというルーチンで制御を行うことで入力された映像信号の状態に応じたフィルタ特性が選択できる。また判断の条件を増やしてやる事でさらに細かに制御する事も可能である。
【００１６】
【発明の効果】
以上のように本発明は、入力同期信号の状態によってＰＬＬ回路のループフィルタのゲインを切り替えることで、テレビ受信機や映像受信機においてＶＴＲ入力時によく発生する縦線曲がりやジッタを誘発する水平周波数が乱された信号に対しても最適なフィルタ特性を選択することで水平同期信号の安定度を向上させ、見やすい映像を受像できる効果を得る。
【図面の簡単な説明】
【図１】本発明の一実施の形態における水平ＰＬＬ回路のブロック構成図
【図２】本発明の一実施の形態におけるフィルタ特性制御のアルゴリズムを示す図
【図３】従来例における水平ＰＬＬ回路のブロック構成図
【図４】（ａ）入力水平同期信号を示す図
（ｂ）ＰＬＬがロックする前の水平出力を示す図
（ｃ）ＰＬＬがロックする前の発振回路の出力を示す図
（ｄ）誤差情報信号を示す図
（ｅ）誤差を補正された後のロックした水平出力を示す図
（ｆ）誤差を補正された後のロックした発振回路の出力を示す図
【図５】（ａ）垂直帰線期間を含む入力映像同期信号を示す図
（ｂ）ＰＬＬのかかった水平同期信号出力を示す図
（ｃ）縦線曲がりのＣＲＴ管面の状態を示す図
（ｄ）ループフィルタの応答性を早く変えたときの応答性の変化を示す図
（ｅ）ループフィルタの応答性を遅く変えたときの応答性の変化を示す図
【図６】（ａ）ランダムノイズの乗った入力水平映像同期信号を示す図
（ｂ）ＰＬＬのかかった水平同期信号出力を示す図
（ｃ）ジッタの起きた状態でのＣＲＴ管面の状態を示す図
（ｄ）ループフィルタの応答性を遅く変えたときの応答性の変化を示す図
（ｅ）ループフィルタの応答性を早く変えたときの応答性の変化を示す図
【符号の説明】
１、１０１ 水平同期信号入力
２、１０２ 位相比較器
３、１０３ ループフィルタ
４、１０４ 発振回路
５、１０５ 分周回路
６、１０６ 水平出力信号
７ 平均化後の位相比較結果出力
８ フィルタ制御回路
【発明の属する技術分野】
本発明は、テレビジョン受像機やその他映像受信機に関する水平ＰＬＬ回路に関するものである。
【０００２】
【従来の技術】
近年、テレビジョン受像機の大型化・大画面化により、ＶＴＲなどの水平周波数が乱れやすいソースでは画面の乱れが大きく目立つことより、より安定した水平出力を得るための水平ＰＬＬ回路が必要不可欠である。
【０００３】
従来の水平ＰＬＬ回路として例えば、特開平４−３２６６２４や特開平８−１３９９６４などが提案されている。このような回路の構成について図３に示す。
図３において符号１０１は映像ソースにおける水平同期信号入力、符号１０２は前記１０１と後で述べる分周後の信号とを比較して位相誤差情報を発生する位相比較器、符号１０３は前記１０２から出力された位相誤差情報を平均化するループフィルタ、符号１０４は前記１０３からの出力を入力として発振周波数を制御する発振回路、符号１０５は前記１０１に入力される水平同期信号との位相比較のために前記１０４からの入力を分周して水平出力信号を発生する分周回路、符号１０６は前記１０５から出力される水平出力信号である。
【０００４】
以上のように構成された水平ＰＬＬ回路について、以下その動作について説明する。前記１０１に水平同期信号が入力されると前記１０２で位相誤差情報が発生され、前記１０３で平滑された後、前記１０４の発振器を動かし前記１０５の出力を得、前記１０２で位相誤差情報が最小になるようにループが働く。
【０００５】
図４にその概念図を示す。図４（ａ）は入力された水平同期信号、図４（ｃ）は発振回路の出力、図４（ｂ）は分周回路から出力される位相比較用基準出力と、図４（ｄ）は前記（ａ）と（ｂ）の誤差情報出力でループフィルタによって平均化され、図４（ｆ）のように発振周波数を変え、図４（ｅ）のように誤差が最小になるように制御する。
【０００６】
【発明が解決しようとする課題】
しかしながらこういった構成では安定した水平同期入力が得られた際は安定動作を続けるが、様々な乱れた映像ソース、例えばＶＴＲの様に機構系の問題などから水平周波数が垂直期間（以下フィールドと呼ぶ）で一瞬でも大きく乱れた場合では、ループフィルタの応答性の問題などから、例えば図５（ａ）の映像入力信号に対して、垂直同期信号期間で水平周期が変わり、それによる位相誤差の発生によって図５（ｂ）のように水平ＰＬＬ出力がずれ、収束するまでに時間がかかる時があり、そのため図５（ｃ）のように画面上部の縦線曲がりを起こすことがある。
【０００７】
これを解決するには前記１０３のループフィルタのゲインを上げて、周波数変動に対する応答性を早くすると、図５（ｄ）のように早く収束して目立ちにくくなる。逆にゲインを下げると応答性が悪くなり、図５（ｅ）のように曲がりが大きく目立つ。しかしあるソースでは図６（ａ）のようにランダムノイズが多い入力映像信号に対して、同期分離がエラーを起こし、図６（ｂ）のように水平ＰＬＬ出力がばたついているという場合もある。このときは逆に前記１０３のループフィルタのゲインを下げて、周波数変動に対する応答性を遅くすると、図６（ｄ）のようにばたつきが少なくなり目立ちにくくなる。逆にゲインを上げるとばたつきは大きくなり図６（ｅ）のように大きく目立ち、縦線ノイズ（以下ジッタと呼ぶ）を強調してしまうことになる。従来はこういった問題を両立するために縦線曲がりかジッタをある程度見切ってループフィルタのゲインを設定していた。
【０００８】
【課題を解決するための手段】
上記問題を解決するために本発明の水平ＰＬＬ回路は、位相誤差情報を１フィールドないし数フィールドで比較し、その情報をもとにループフィルタのゲインを制御する構成とし、縦線曲がり時にもジッタ時にも最適な応答を行い、水平出力の安定度を増すことができ、受信機における映像の品位を向上することができる。
【０００９】
【発明の実施の形態】
本発明の請求項１に記載の発明は、入力される信号の状態に応じてループフィルタのゲインを切り替えることで、特殊な信号に対しても最適な発振特性を得られるＰＬＬ回路であり、入力信号の周波数状態に応じてフィルタのゲインを最適化する事で、水平出力信号の安定化を図れるという作用を有する。
【００１０】
本発明の請求項２に記載の発明は、映像を受像するための水平同期信号と水平出力信号を入力とした水平ＰＬＬ用位相比較器と、前記位相比較器から出力された位相誤差情報を平均化しかつそのゲインが可変できるゲイン可変ループフィルタと、前記ゲイン可変ループフィルタからの出力を入力として発振周波数を制御する発振回路と、前記発振回路からの入力を分周して水平出力信号を発生する分周回路と、前記ゲイン可変ループフィルタからの出力をある一定期間検出しその状態によってフィルタゲインを切り替える制御を行うフィルタ制御回路を備えた水平ＰＬＬ回路で、入力水平信号の状態によってループフィルタのゲインを切り替えて安定した水平出力を得ることができるという作用を有する。
【００１１】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１２】
（実施の形態）
以下に、本発明の請求項１及び請求項２に記載された発明の実施の形態について、図１及び図２を用いて説明する。
【００１３】
図１は特性切り替え可能なループフィルタを有する水平ＰＬＬ回路のブロック構成図を示し、図１において符号１は映像ソースにおける水平同期信号入力、符号２は前記１と後で述べる分周後の信号とを比較して位相誤差情報を発生する位相比較器、符号３は前記２から出力された位相誤差情報を平滑化するループフィルタ、符号４は前記３からの出力である符号７の平均化後の位相比較結果出力を入力として発振周波数を制御する発振回路、符号５は前記１に入力される水平同期信号との位相比較のために前記４からの入力を分周して水平出力信号を発生する分周回路、符号６は前記５から出力される水平出力信号、符号８は前記３のループフィルタからの出力をある一定期間検出しその状態によってフィルタゲインを切り替える制御を行うフィルタ制御回路である。
【００１４】
図２に前記図１の符号８で行うフィルタ切り替え制御のアルゴリズム例を示す。位相比較結果の情報を用いてフィルタ制御の判断を行う。図５にあるように縦線曲がりの現象が起きる時には画面上部か下部においてどちらかの位相誤差は小さく、どちらかは大きいという結果が得られる。その条件の場合、フィルタ応答が遅すぎて画面の水平期間のどこかで位相が大きく乱され、それが回復するまでに時間がかかると判断でき、フィルタの応答性が遅いと思われるのフィルタ応答を早くする。また図６のようにジッタの現象が起きる場合には上部も下部も位相誤差情報が大きい場合になり、全画面において位相誤差が大きいものと判断され、フィルタ応答性が早いとジッタを強調してしまうことになるのでフィルタ応答を遅くすることで対応する。
【００１５】
またそのいずれでも無い場合はフィルタ特性が適当と考え、前の状態を維持する。このフローチャートでは初期値をＳＴＡＴＥ０としてそこから判定をスタートし、ＳＴＡＴＥ１、ＳＴＡＴＥ２、ＳＴＡＴＥ３と状態を表現しているがＳＴＡＴＥ２では前の状態から応答を早くする、ＳＴＡＴＥ２では前の状態から応答を遅くする、ＳＴＡＴＥ１では前の状態を維持するというルーチンで制御を行うことで入力された映像信号の状態に応じたフィルタ特性が選択できる。また判断の条件を増やしてやる事でさらに細かに制御する事も可能である。
【００１６】
【発明の効果】
以上のように本発明は、入力同期信号の状態によってＰＬＬ回路のループフィルタのゲインを切り替えることで、テレビ受信機や映像受信機においてＶＴＲ入力時によく発生する縦線曲がりやジッタを誘発する水平周波数が乱された信号に対しても最適なフィルタ特性を選択することで水平同期信号の安定度を向上させ、見やすい映像を受像できる効果を得る。
【図面の簡単な説明】
【図１】本発明の一実施の形態における水平ＰＬＬ回路のブロック構成図
【図２】本発明の一実施の形態におけるフィルタ特性制御のアルゴリズムを示す図
【図３】従来例における水平ＰＬＬ回路のブロック構成図
【図４】（ａ）入力水平同期信号を示す図
（ｂ）ＰＬＬがロックする前の水平出力を示す図
（ｃ）ＰＬＬがロックする前の発振回路の出力を示す図
（ｄ）誤差情報信号を示す図
（ｅ）誤差を補正された後のロックした水平出力を示す図
（ｆ）誤差を補正された後のロックした発振回路の出力を示す図
【図５】（ａ）垂直帰線期間を含む入力映像同期信号を示す図
（ｂ）ＰＬＬのかかった水平同期信号出力を示す図
（ｃ）縦線曲がりのＣＲＴ管面の状態を示す図
（ｄ）ループフィルタの応答性を早く変えたときの応答性の変化を示す図
（ｅ）ループフィルタの応答性を遅く変えたときの応答性の変化を示す図
【図６】（ａ）ランダムノイズの乗った入力水平映像同期信号を示す図
（ｂ）ＰＬＬのかかった水平同期信号出力を示す図
（ｃ）ジッタの起きた状態でのＣＲＴ管面の状態を示す図
（ｄ）ループフィルタの応答性を遅く変えたときの応答性の変化を示す図
（ｅ）ループフィルタの応答性を早く変えたときの応答性の変化を示す図
【符号の説明】
１、１０１ 水平同期信号入力
２、１０２ 位相比較器
３、１０３ ループフィルタ
４、１０４ 発振回路
５、１０５ 分周回路
６、１０６ 水平出力信号
７ 平均化後の位相比較結果出力
８ フィルタ制御回路
Claims (1)
- 映像の水平同期信号と水平出力信号を比較して位相誤差情報を発生する位相比較器と、前記位相比較器から出力された前記位相誤差情報を平滑化するループフィルタと、前記ループフィルタから平均化後の位相比較結果出力を入力として発振周波数を制御変化させる発振回路と、前記発振回路からの入力を分周して前記水平出力信号を発生する分周回路と、前記ループフィルタからの前記平均化後の位相比較結果出力を一定期間検出しその状態によって前記ループフィルタのフィルタゲインを切り替える制御を行うフィルタ制御回路を備え、前記フィルタ制御回路は、前記一定期間の検出結果において画面上部及び画面下部の位相誤差が、一方が小さく他方が大きい場合はフィルタ応答を早くし、両方が大きい場合はフィルタ応答を遅くし、またそのいずれでもない場合は前の状態を維持するように前記ループフィルタのフィルタゲインを切り替える制御を行うことを特徴とした水平ＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000208085A JP4543511B2 (ja) | 2000-07-10 | 2000-07-10 | 水平ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000208085A JP4543511B2 (ja) | 2000-07-10 | 2000-07-10 | 水平ｐｌｌ回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002027283A JP2002027283A (ja) | 2002-01-25 |
| JP2002027283A5 JP2002027283A5 (ja) | 2007-08-16 |
| JP4543511B2 true JP4543511B2 (ja) | 2010-09-15 |
Family
ID=18704728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000208085A Expired - Fee Related JP4543511B2 (ja) | 2000-07-10 | 2000-07-10 | 水平ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4543511B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008062840A1 (en) | 2006-11-21 | 2008-05-29 | Fujifilm Corporation | Method for removing organic solvent |
| CN101394492B (zh) * | 2007-09-21 | 2013-01-09 | 希姆通信息技术（上海）有限公司 | 手机中安凯模拟电视图像出现四条竖线的解决方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136308A (ja) * | 1984-12-07 | 1986-06-24 | Hitachi Ltd | Ｆｍ復調回路 |
| JPH0588037U (ja) * | 1992-04-24 | 1993-11-26 | 日本電気ホームエレクトロニクス株式会社 | 自動周波数制御回路 |
| JP2001094420A (ja) * | 1999-09-24 | 2001-04-06 | Fujitsu Ltd | 位相ロック・ループ回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715620A (ja) * | 1993-06-28 | 1995-01-17 | Clarion Co Ltd | 水平同期回路 |
| JPH07142998A (ja) * | 1993-11-15 | 1995-06-02 | Toshiba Corp | 位相同期回路 |
| JPH10228730A (ja) * | 1997-02-17 | 1998-08-25 | Matsushita Electric Ind Co Ltd | クロック生成回路 |
-
2000
- 2000-07-10 JP JP2000208085A patent/JP4543511B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136308A (ja) * | 1984-12-07 | 1986-06-24 | Hitachi Ltd | Ｆｍ復調回路 |
| JPH0588037U (ja) * | 1992-04-24 | 1993-11-26 | 日本電気ホームエレクトロニクス株式会社 | 自動周波数制御回路 |
| JP2001094420A (ja) * | 1999-09-24 | 2001-04-06 | Fujitsu Ltd | 位相ロック・ループ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002027283A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4543511B2 (ja) | 水平ｐｌｌ回路 | |
| KR100338755B1 (ko) | 디지털 신호 수신장치 및 그 방법 | |
| JP3119868B2 (ja) | 位相制御回路 | |
| JP2517014B2 (ja) | テレビジョン装置用位相ロックル―プ回路 | |
| JPH084323B2 (ja) | ビデオ装置用同期回路 | |
| JP2661736B2 (ja) | キード型同期検波回路 | |
| JP3270406B2 (ja) | ポジション制御回路 | |
| JP3761400B2 (ja) | 位相同期発振回路 | |
| JP3324647B2 (ja) | 水平同期信号に対する位相同期ループ回路 | |
| US20050007493A1 (en) | Equilibrium based vertical sync phase lock loop for video decoder | |
| JP3515391B2 (ja) | 水平ａｆｃ処理回路 | |
| JP3950710B2 (ja) | Ｐｌｌ回路及びその制御方法 | |
| JPH04192885A (ja) | テレビジョン受像機の水平同期回路 | |
| JP4758107B2 (ja) | 同期分離装置 | |
| US6519008B1 (en) | Filter circuit | |
| JP2001145034A (ja) | 中間周波数ビデオ信号を復調する回路装置 | |
| JP4055428B2 (ja) | 映像信号処理用クロック生成回路 | |
| JP2539492B2 (ja) | 非標準信号検出回路 | |
| JP2001333439A (ja) | 過変調検出回路 | |
| JPH06253169A (ja) | 水平同期信号発生装置 | |
| JP2006186502A (ja) | Ｐｌｌ装置及び映像同期制御装置 | |
| JPH08251445A (ja) | 弱電界検出回路 | |
| JPH0486079A (ja) | 映像処理装置 | |
| JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
| JP2000261319A (ja) | Ｐｌｌのスキュー対策回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070626 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070712 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |