JP4522808B2 - バス制御装置 - Google Patents

バス制御装置 Download PDF

Info

Publication number
JP4522808B2
JP4522808B2 JP2004285336A JP2004285336A JP4522808B2 JP 4522808 B2 JP4522808 B2 JP 4522808B2 JP 2004285336 A JP2004285336 A JP 2004285336A JP 2004285336 A JP2004285336 A JP 2004285336A JP 4522808 B2 JP4522808 B2 JP 4522808B2
Authority
JP
Japan
Prior art keywords
data
bus
amount
storage memory
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004285336A
Other languages
English (en)
Other versions
JP2006099473A (ja
Inventor
方己 島村
晃 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2004285336A priority Critical patent/JP4522808B2/ja
Publication of JP2006099473A publication Critical patent/JP2006099473A/ja
Application granted granted Critical
Publication of JP4522808B2 publication Critical patent/JP4522808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bus Control (AREA)

Description

本発明は、バス制御装置に関する。
1つのバスを複数のデータ処理部で共有する場合に、バスとデータ処理部との接続を調停するバスアービタが用いられている。図7に示すバスアービタ101は、バスアービタ101に接続されたバスインターフェース102a〜102cからのバス権要求信号に従って、バスとデータ処理部103a〜103cとの間でのバス優先権の切り換えを行う。
ここで、複数のデータ処理部から同時にバス権要求信号が入力された場合に、バスアービタ101は、予め定められた優先順位に従ってバス優先権の切り換えを行う。ここで、優先順位はCPUが任意に設定可能なようにレジスタ104に格納されていることが多い。
しかしながら、図7の構成においては、CPUがデータ処理部のそれぞれのデータ転送状況を把握することができない。したがって、図7の構成ではそれぞれのデータ処理部のデータ転送状況に応じて動的にバス優先権を切り換えることはできない。
そこで、特許文献1に示す手法では、各データ処理部のデータ蓄積量に応じてバス優先権を動的に切り換えるようにしている。図8を参照して特許文献1の手法について説明する。図8の構成においてはバスインターフェース102a〜102c内にそれぞれ、バス側若しくはデータ処理部側から転送されてきたデータを一時的に格納しておくための蓄積バッファ105a〜105cが設けられている。このような構成において、蓄積バッファ105a〜105c内のデータ使用量がある閾値を超えた場合にはその旨を通知するバッファフル信号がバスインターフェース102a〜102cからバスアービタ101に出力される。バスアービタ101はバスインターフェース102a〜102cからのバッファフル信号を受けてバス優先権の切り換えを行う。例えば、閾値を超えているバスインターフェースにおけるデータの転送方向がバス側からデータ処理部側である場合には、優先順位を上げるようにする。一方、閾値を超えているバスインターフェースにおけるデータの転送方向がデータ処理部側からバス側である場合には、優先順位を下げるようにする。
特開平5−28103号公報
しかしながら、特許文献1の手法では、蓄積バッファのデータ蓄積量が閾値に達するまではバッファフル信号がバスアービタ101に出力されないので、バス優先権の切り換えが行われない。このため、データ蓄積量が閾値に達するまでに長い時間がかかるデータ処理部の優先順位が高く設定されている場合には、そのデータ処理部の蓄積バッファのデータ使用量が閾値に達するまでの間、その他のデータ処理部のデータ転送が遅れてしまう。これにより、データの欠損が生じてしまうおそれがある。
本発明は、上記の事情に鑑みてなされたもので、複数のデータ処理部のデータ転送状況に応じてより適切にバス優先権の切り換えを行うことにより、データの欠損を防止できるバス制御装置を提供することを目的とする。
上記の目的を達成するために、本発明の第1の態様によるバス制御装置は、バスと、一時的にデータを格納する格納メモリを備えた複数のデータ処理部との間のバス優先権を制御するバス制御装置であって、上記格納メモリの蓄積データ量若しくは空きデータ量としてデータ使用量を示す情報を算出するデータ量算出部と、上記複数のデータ処理部のそれぞれで必要とするデータの転送速度を算出する転送速度算出部と、上記データ量算出部で算出されたデータ使用量を示す情報と上記転送速度算出部で算出された転送速度とに基づいて、上記格納メモリのデータが空状態になるまでの時間若しくは満状態になるまでの時間を時間値として算出する時間値算出部と、上記時間値算出部において算出された上記時間値に基づいて上記複数のデータ処理部の上記バスに対する優先権を切り換える切り換え部とを具備することを特徴とする。
この第1の態様によれば、格納メモリのデータ使用量とデータの転送速度とによってバス優先権の切り換えを行うことにより、より適切なバス優先権の切り換えを行うことができる。
本発明によれば、複数のデータ処理部のデータ転送状況に応じてより適切にバス優先権の切り換えを行うことにより、データの欠損を防止できるバス制御装置を提供することができる。
以下、図面を参照して本発明の実施形態を説明する。
図1は、本発明の一実施形態に係るバス制御装置の主要な構成について示す図である。ここで図1のバス制御装置は、データ処理部1個分に対するものである。複数のデータ処理部がバスに接続されている場合にはそのデータ処理部の個数分だけ図1の構成が必要である。また、図1の構成はバスアービタ、バスインターフェース、データ処理部の何れに設けるようにしても良い。更に、図1の構成を上記バスアービタ、バスインターフェース、データ処理部に振り分けて設けるようにしても良い。
図1のバス制御装置は、蓄積バッファ1と、データ量算出部2と、転送速度算出部3と、時間測定部4と、切り換え部5とから構成されている。
格納メモリとしての蓄積バッファ1は、バス側若しくはデータ処理部側から転送されてきたデータが一時的に蓄積されるバッファメモリである。
データ量算出部2は、蓄積バッファ1のデータ量を、蓄積データ量若しくは空きデータ量として算出する。ここで、蓄積バッファ1のデータ量とは蓄積バッファ1の使用量を示す情報であり、データの転送方向がバス側からデータ処理部側である場合には、蓄積バッファ1の蓄積データ量となる。一方、データの転送方向がデータ処理部側からバス側である場合には、蓄積バッファ1の空きデータ量となる。
転送速度算出部3は、データの転送速度を算出する。ここでの転送速度は、単位時間あたり(本一実施形態では、1クロックあたり)に必要なデータ数であり、(転送速度)=(データ処理部のバスのビット幅)×(データ個数÷クロック数)によって算出される。例えば、バスのビット幅が8ビットのデータ処理部において4クロックで1個のデータが必要とされる場合、転送速度は8[bit]×(1[データ]÷4[clk])=2となる。なお、上記バスのビット幅、データ個数、クロック数といった転送速度を算出するために用いられるパラメータは、例えば予め与えられるものである。また、これらのパラメータをレジスタ等に格納することでCPU等により設定変更可能にしても良い。
時間測定部4は、データ量算出部2で算出されたバッファ使用量と転送速度算出部3で算出された転送速度とに基づいて時間値を算出する。即ち、(時間値)=(バッファ使用量)÷(転送速度)である。ここで、データの転送方向がバス側からデータ処理部側の場合に算出される時間値は、蓄積バッファ1が空状態になるまでの時間を示す。一方、データの転送方向がデータ処理部側からバス側の場合に算出される時間値は、蓄積バッファ1が満状態になるまでの時間を示す。
切り換え部5は、時間測定部4で算出された時間に基づいてバス優先権を切り換える。ここで、本一実施形態では時間値が小さいデータ処理部の優先度が高くなるようにバス優先権の切り換えを行う。例えば、データの転送方向がバス側からデータ処理部側の場合には、時間値が小さいと蓄積バッファ1が空状態になるまでの時間が短くなるので、優先度を高くしてバスからのデータ転送量を多くする。また、データの転送方向がデータ処理部側からバス側の場合には、時間値が小さいと蓄積バッファ1が満状態になるまでの時間が短くなるので、優先度を高くしてバスへのデータ転送量を多くする。
以下、本発明の一実施形態の具体例について説明する。図2は、図1の構成を、画像再生装置の画像出力制御回路に適用した場合の回路構成を示す図である。
図2に示す画像出力制御回路は、バスを介して入力された映像データ(Y/Cb/Crデータ)に基づいてLCDなどで構成された表示部に画像表示を行う回路である。更に、図2の回路では、バスを介して入力されたOSD(On Screen Display)データに基づいて、表示部に文字情報などを挿入表示することもできるようになっている。
図2に示す画像出力制御回路は、バスアービタ11と、重み付け係数設定部11aと、データ処理部12a〜12eと、表示処理部13と、表示部14とから構成されている。
バスアービタ11は、バスとデータ処理部12a〜12eとの間のバス優先権制御を行う。なお、バスアービタ11の詳細な構成については後で詳しく説明するが、図2のバスアービタ11の内部には図1の時間測定部4と切り換え部5の機能を有するバス選択決定部11bが設けられている。バス選択決定部11bは、データ処理部12a〜12eから入力されたバッファ使用量(図2の例では蓄積データ量)と転送速度とに基づいて時間値を算出し、算出した時間値に基づいてバス優先権の切り換えを行う。ここで、時間値の算出は、データ処理部12a〜12e側で行うようにしても良い。
データ処理部12a〜12eは、バスインターフェースの機能を兼ねており、バスを介して転送されてきたデータを一時的に蓄積した後、表示処理部13に転送する。ここで、図2のデータ処理部12a〜12cは映像データ(Yデータ、Cbデータ、Crデータ)を表示処理部13に転送するためのデータ処理部である。また、データ処理部12d及び12eは2種類のOSDデータ(OSD1データ、OSD2データ)を表示処理部13に転送するためのデータ処理部である。これらのデータ処理部12a〜12eには、それぞれ蓄積バッファ(図2において参照符号1a〜1eで示す)と、データ量算出部(図2において参照符号2a〜2eで示す)と、転送速度算出部(図2において参照符号3a〜3eで示す)とが設けられている。
表示処理部13は、データ処理部12a〜12cから転送されてきたY、Cb、CrデータをRGBデータに変換して表示部14上に画像表示を行ったり、OSD1データやOSD2データに基づいて表示部14に文字情報などを挿入表示したりする際の表示制御を行う。
次に、バスアービタ11のバス選択決定部11bにおいて行われるバス優先権の切り換えについて説明する。ここでは、例として上記映像データ及びOSDデータが図3(a)に示すようなバスのビット幅と図3(b)に示すようなデータレートを必要とするものとする。これらバスのビット幅及びデータレートは、パラメータとして各データ処理部の転送速度算出部に与えられる。
図3(a)及び図3(b)に示すように、Yデータに関しては、バスのビット幅が8ビットであり、4クロックで2個のデータが必要である。したがって、転送速度算出部3aにおいて算出される転送速度(以下、Y転送速度と称する)は、8[bit]×(2[データ]/4[CLK])=4となる。
以下、同様に転送速度算出部3bにおいて算出される転送速度(以下、Cb転送速度と称する)は8[bit]×(1[データ]/4[CLK])=2となり、転送速度算出部3cにおいて算出される転送速度(以下、Cr転送速度と称する)は8[bit]×(1[データ]/4[CLK])=2となり、転送速度算出部3dにおいて算出される転送速度(以下、OSD1転送速度と称する)は4[bit]×(1[データ]/4[CLK])=1となり、転送速度算出部3eにおいて算出される転送速度(以下、OSD2転送速度と称する)は=8[bit]×(2[データ]/4[CLK])=4となる。
バス選択決定部11bでは、各転送速度算出部で算出された転送速度と各データ処理部内の蓄積バッファにおける蓄積データ量とに基づいて時間値が算出される。
例えば、時間値を算出するタイミングにおいて、Yデータの蓄積データ量が40ビット、Cbデータの蓄積データ量が24ビット、Crデータの蓄積データ量が32ビット、OSD1データの蓄積データ量が16ビット、OSD2データの蓄積データ量が56ビット(図4(a)参照)の場合には、Yデータに関する時間値が40÷4=10となり、Cbデータに関する時間値が24÷2=12となり、Crデータに関する時間値が32÷2=16となり、OSD1データに関する時間値が16÷1=16となり、OSD2データに関する時間値が56÷4=16となる。
バス選択決定部11bでは、上記のようにして算出された時間値に基づいて優先順位が決定される。したがって、図4(a)の例では、データ処理部12aの優先順位が1番、データ処理部12bの優先順位が2番、データ処理部12c、データ処理部12d、データ処理部12eの優先順位が3番となる。
また、図4(a)の状態から図4(b)の状態に各蓄積バッファの蓄積データ量が変化したときには、バス優先権の切り換えが行われる。図4(b)の例では、Yデータの蓄積データ量が60ビット、Cbデータの蓄積データ量が12ビット、Crデータの蓄積データ量が32ビット、OSD1データの蓄積データ量が40ビット、OSD2データの蓄積データ量が20ビットであるので、Yデータに関する時間値が60÷4=15となり、Cbデータに関する時間値が12÷2=6となり、Crデータに関する時間値が32÷2=16となり、OSD1データに関する時間値が40÷1=40となり、OSD2データに関する時間値が20÷5=4となる。これにより、データ処理部12aの優先順位が3番、データ処理部12bの優先順位が2番、データ処理部12cの優先順位が4番、データ処理部12dの優先順位が5番、データ処理部12eの優先順位が1番に切り換えられる。
ここで、各蓄積バッファのバッファサイズが異なっている場合には、バッファサイズの違いを考慮するようにしてバス優先権を切り換えることがより好ましい。そこで、本一実施形態では、バッファサイズの違いを考慮するために、各蓄積バッファのバッファサイズに対応した重み付けを時間値に対して行ってからバス優先権を切り換えるようにする。具体的には、バス選択決定部11bで時間値を算出する際に、算出された時間値に重み付け係数設定部11aに保持されている重み付け係数(0<重み付け係数≦1)を乗算してからバス優先権を切り換えるようにする。ここで、重み付け係数は、各蓄積バッファのバッファサイズの比を示す係数であり、例えば最大のバッファサイズに対する比として表される。図4(a)の例では全ての蓄積バッファのバッファサイズが等しいので、重み付け係数は全て1となる。
図5は、バスアービタ11内部のバス選択決定部11bの回路構成例について示した図である。このバス選択決定部11bでは更新パルスが入力される度にバス優先権の切り換えが行われる。
図5に示すように、バス選択決定部11bは時間測定部4a〜4eと、比較器21と、セレクタ22a〜22eと、フリップフロップ回路23a〜23eと、セレクタ24a〜24eと、固定優先順位のバスアービタ25とから構成されている。
時間測定部4a〜4eには、それぞれ対応するデータ処理部から蓄積データ量と転送速度とが入力されるとともに、重み付け係数設定部11aにおいて設定されている重み付け係数が入力される。時間測定部4a〜4eにおいては、それぞれ入力された蓄積データ量と転送速度とから時間値が算出され、算出された時間値に重み付け係数設定部11aにおいて設定された重み付け係数が乗算される。時間測定部4a〜4eにおいて重み付けされた時間値は比較器21に出力される。
比較器21では、時間測定部4a〜4eから入力された時間値の比較が行われる。この比較の結果、最も小さい時間値がセレクタ22aに出力され、2番目に小さい時間値がセレクタ22bに出力され、3番目に小さい時間値がセレクタ22cに出力され、4番目に小さい時間値がセレクタ22dに出力され、5番目に小さい時間値がセレクタ22eに出力される。
セレクタ22a〜22eでは、外部から更新パルスが入力されたときのみ比較器21からの入力が選択される。一方、更新パルスが入力されていない場合にはフリップフロップ回路23a〜23eの出力が選択されてフリップフロップ回路23a〜23eの値が保持される。セレクタ24a〜24eではフリップフロップ回路23a〜23eに保持された値に基づいて固定順位のバスアービタ25への入力値を選択する。これにより優先順位の切り換えが行われる。
図6は、図5の回路におけるバス優先権の切り換え動作について示すタイミングチャートである。図5の回路では、更新パルスが入力されるたびにバス優先権の切り換えが行われる。この更新パルスはデータ転送のタイミングに合わせて入力するようにすれば良い。例えば、映像データやOSDデータがSDRAMに格納されているとすると、バースト転送の際の転送サイクル数が決定されるので、この転送サイクル数に応じて更新パルスを入力するようにすれば良い。
図6に示す更新直前の時間グラフは更新パルスが入力された直後の時間値を示し、グラフが短いデータほど、次のバス優先権の切り換えの際の優先順位が高くなる。例えば、図6において最初のサイクルにおける時間グラフは、OSD1が最も短く、以下、OSD2、Y、Cb、Crの順であるので、2サイクル目における優先順位はOSD1が1位、OSD2が2位、以下、Y、Cb、Crの順になる。これ以後のサイクルにおいても同様の考え方で順位の切り換えが行われる。
以上説明したように、本一実施形態によれば、蓄積バッファには時間換算された量のデータが均等な割合で格納される。したがって、データの欠損などをより効率良く防止することができる。
以上実施形態に基づいて本発明を説明したが、本発明は上記した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。例えば、上記した一実施形態では、画像データの再生が可能な画像再生装置にバス制御装置を適用した例についてのみ説明しているが、本一実施形態で説明した技術は、音声データが再生可能なデータ再生装置にも適用することもできる。また、本一実施形態で説明した技術は、動画などのデータ記録装置にも適用可能である。
バス優先権の切り換えを行う際には、必ずしも全てのデータ処理部に対して優先順位を付ける必要は無い。例えば、時間値が最も小さいもののみを判定するようにし、この時間値が最も小さいデータ処理部において常にデータ転送が行われるようにしても良い。
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
本発明の一実施形態に係るバス制御装置の主要な構成について示す図である。 図1のバス制御装置を、画像再生装置の画像出力制御回路に適用した場合の回路構成を示す図である。 図3(a)は各データ処理部が必要とするバスのビット幅の例を示す図であり、図3(b)は各データ処理部が必要とするデータレートの例を示す図である。 蓄積バッファの蓄積データ量の例を示す図である。 バスアービタ内部のバス選択決定部の回路構成例について示す図である。 バス優先権切り換えのタイミングチャートである。 従来のバス制御装置の第1の構成例について示す図である。 従来のバス制御装置の第2の構成例について示す図である。
符号の説明
1,1a〜1e…蓄積バッファ、2,2a〜2e…データ量算出部、3,3a〜3e…転送速度算出部、4,4a〜4e…時間測定部、5…切り換え部、11…バスアービタ、11a…重み付け係数設定部、11b…バス選択決定部、12a〜12e…データ処理部、13…表示処理部、14…表示部、21…比較器、22a〜22e,24a〜24e…セレクタ、23a〜23e…フリップフロップ回路、25…固定優先順位のバスアービタ

Claims (11)

  1. バスと、一時的にデータを格納する格納メモリを備えた複数のデータ処理部との間のバス優先権を制御するバス制御装置であって、
    上記格納メモリの蓄積データ量若しくは空きデータ量としてデータ使用量を示す情報を算出するデータ量算出部と、
    上記複数のデータ処理部のそれぞれで必要とするデータの転送速度を算出する転送速度算出部と、
    上記データ量算出部で算出されたデータ使用量を示す情報と上記転送速度算出部で算出された転送速度とに基づいて、上記格納メモリのデータが空状態になるまでの時間若しくは満状態になるまでの時間を時間値として算出する時間値算出部と、
    上記時間値算出部において算出された上記時間値に基づいて上記複数のデータ処理部の上記バスに対する優先権を切り換える切り換え部と、
    を具備することを特徴とするバス制御装置。
  2. 上記データ使用量を示す情報は、上記バスと上記それぞれのデータ処理部との間のデータの転送方向に基づいて決定される上記格納メモリの使用量であることを特徴とする請求項1に記載のバス制御装置。
  3. 上記データの転送方向が上記バス側から上記データ処理部側である場合の上記格納メモリの使用量は、上記格納メモリの蓄積データ量を示すことを特徴とする請求項2に記載のバス制御装置。
  4. 上記データの転送方向が上記データ処理部側から上記バス側である場合の上記格納メモリの使用量は、上記格納メモリの空きデータ量を示すことを特徴とする請求項2に記載のバス制御装置。
  5. 上記データ使用量を示す情報は、上記バスと上記それぞれのデータ処理部との間のデータの転送方向に基づいて決定される上記格納メモリの使用量であって、
    上記データの転送方向が上記バス側から上記データ処理部側である場合の上記格納メモリの使用量は上記格納メモリの蓄積データ量を示し、
    上記データの転送方向が上記データ処理部側から上記バス側である場合の上記格納メモリの使用量は上記格納メモリの空きデータ量を示すことを特徴とする請求項1に記載のバス制御装置。
  6. 上記データは、画像データと音声データの少なくとも何れかを含むことを特徴とする請求項1に記載のバス制御装置。
  7. 上記切り換え部における上記優先権の切り換えは、所定時間毎に行われることを特徴とする請求項1に記載のバス制御装置。
  8. 上記切り換え部は、上記時間値算出部で算出された時間値が小さいデータ処理部に対する優先権を高くすることで上記優先権の切り換えを行うことを特徴とする請求項1に記載のバス制御装置。
  9. 上記時間値算出部において算出された時間値を上記複数のデータ処理部のそれぞれの格納メモリのメモリサイズに応じて重み付けする重み付け部を更に具備することを特徴とする請求項1に記載のバス制御装置。
  10. 上記時間値は、上記格納メモリのデータ量を、この格納メモリを有するデータ処理部が必要とするデータ転送速度で除算した値であることを特徴とする請求項1に記載のバス制御装置。
  11. 上記データ転送速度を算出するためのパラメータは設定変更可能な値であることを特徴とする請求項10に記載のバス制御装置。
JP2004285336A 2004-09-29 2004-09-29 バス制御装置 Expired - Fee Related JP4522808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004285336A JP4522808B2 (ja) 2004-09-29 2004-09-29 バス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004285336A JP4522808B2 (ja) 2004-09-29 2004-09-29 バス制御装置

Publications (2)

Publication Number Publication Date
JP2006099473A JP2006099473A (ja) 2006-04-13
JP4522808B2 true JP4522808B2 (ja) 2010-08-11

Family

ID=36239211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004285336A Expired - Fee Related JP4522808B2 (ja) 2004-09-29 2004-09-29 バス制御装置

Country Status (1)

Country Link
JP (1) JP4522808B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842071B2 (en) 2019-12-05 2023-12-12 Olympus Corporation Data transfer device and data transfer method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008090799A (ja) * 2006-10-05 2008-04-17 Dainippon Printing Co Ltd Cpuを内蔵した情報記録媒体及びプログラム
JP5644531B2 (ja) * 2011-01-19 2014-12-24 富士通セミコンダクター株式会社 データ転送装置及びデータ転送方法
JP2017072869A (ja) * 2015-10-05 2017-04-13 株式会社コンテック 通信ターミナルおよび通信リソース配分最適化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528103A (ja) * 1990-05-22 1993-02-05 Mitsubishi Electric Corp バス多重方式
JPH11338820A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd バス・アービタ
JP2001101128A (ja) * 1999-09-27 2001-04-13 Toshiba Corp データ処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528103A (ja) * 1990-05-22 1993-02-05 Mitsubishi Electric Corp バス多重方式
JPH11338820A (ja) * 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd バス・アービタ
JP2001101128A (ja) * 1999-09-27 2001-04-13 Toshiba Corp データ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842071B2 (en) 2019-12-05 2023-12-12 Olympus Corporation Data transfer device and data transfer method

Also Published As

Publication number Publication date
JP2006099473A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
JP4749657B2 (ja) Dma制御装置
US6340973B1 (en) Memory control unit and memory control method and medium containing program for realizing the same
US20100211747A1 (en) Processor with reconfigurable architecture
JP2009015832A (ja) アクセス間調停回路、半導体装置およびアクセス間調停方法
JP4522808B2 (ja) バス制御装置
JPH05204597A (ja) メモリ装置
US20060095637A1 (en) Bus control device, arbitration device, integrated circuit device, bus control method, and arbitration method
JP5108690B2 (ja) Dma装置及びdma転送方法
WO2007043617A1 (ja) I/o要求処理システム及び方法
US6785337B2 (en) MPEG picture processing apparatus and data transferring method using the apparatus
KR101773162B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
JP4507672B2 (ja) オーディオ再生装置およびクロック周波数制御方法
JP4882116B2 (ja) バッファ制御装置およびバッファ制御方法
US7461184B2 (en) Integrated circuit device having two or more input ports and system for the device
JP4894218B2 (ja) 半導体集積回路
JP4742297B2 (ja) 信号伝送装置、信号伝送方法およびそのためのプログラム
JPH08149160A (ja) データ受信装置
JP2008269348A (ja) メモリ制御装置およびメモリ制御方法
JP5907558B2 (ja) マルチインターバルタイマ並びにその制御装置、制御方法及び制御プログラム
JP2001308832A (ja) 速度変換装置
JP4696003B2 (ja) データ転送回路
WO2005004103A1 (ja) 映像信号処理回路、映像信号処理回路の制御方法、及び集積回路
JP2008210425A (ja) バッファメモリ及びそのアクセス方法
JPH08249273A (ja) 転送速度切り替え機能付き非同期転送回路
KR100647446B1 (ko) 데이터 스트림 인터리빙 회로 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100526

R151 Written notification of patent or utility model registration

Ref document number: 4522808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees