JPH0528103A

JPH0528103A - バス多重方式

Info

Publication number: JPH0528103A
Application number: JP11737391A
Authority: JP
Inventors: Tomoaki Tanaka; 知明田中; Hiroya Tanigawa; 博哉谷川; Koichi Nakajima; 宏一中島
Original assignee: Mitsubishi Electric Corp; Nippon Telegraph and Telephone Corp
Current assignee: Mitsubishi Electric Corp; Nippon Telegraph and Telephone Corp
Priority date: 1990-05-22
Filing date: 1991-05-22
Publication date: 1993-02-05

Abstract

(57)【要約】【目的】統計多重方式による多重化装置内のバス多重
時において、優先順位の低いバスリクエスタの情報が瞬
時に大量に発生した場合においても、効率よく多重でき
るようなバス多重方式を得る。【構成】本方式によるバス多重方式では、バスリクエ
スタ内のメモリ蓄積量に応じて、バスアービタによるア
ービトレーションの優先順位を動的に変更するようにし
た。通常はバスリクエスタ＃１，＃２，＃３の順位でバ
スアービトレーションを行うが、例えば、バスリクエス
タ＃３のメモリ蓄積量を示すメモリフルがオンの場合、
バスアービトレーションの優先順位をバスリクエスタ＃
３，＃１，＃２とするように、バスアービタ内の優先制
御部を構成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、統計多重方式で情報
を多重する多重化装置に係わり、特にそのバス多重方式
に関するものである。

【０００２】

【従来の技術】通信における多重方式としては、回線交
換のように時分割で情報を多重する時分割多重方式と、
情報が発生した任意のタイミングで非同期に多重する統
計多重方式がある。

【０００３】統計多重方式の例としては、パケット多重
やＡＴＭ（ＡｓｙｎｃｈｒｏｎｏｕｓＴｒａｎｓｆｅ
ｒＭｏｄｅ）があり、前述のように情報が発生した時
のみ回線を使用するので、効率がよいという長所があ
る。ただし、それぞれが非同期に情報を出力しようとす
るため、その要求（バスリクエスト）を調停（アービト
レーション）するバスアービタが必要となる。

【０００４】バスアービトレーションの考え方は、「共
通なバスを複数のバスリクエスタが獲得要求するのを調
停すること」であるが、具体的には２つある。１つは
「ＣＰＵ基板におけるＣＰＵバスをＣＰＵやＤＭＡＣが
取り合うもの」であり、この場合はＣＰＵやＤＭＡＣが
バスリクエスタとなる。もう１つは「各基板をつなぐ共
通の外部バスを各基板が取り合うもの」であり、この場
合は情報を送出しようとしている各基板（ブロック）が
バスリクエスタとなる。ここでは、後者について述べ
る。

【０００５】図８は従来のこの種のバス多重方式による
多重化装置のブロック図であり、（１ａ）〜（１ｃ）は
情報を出力する複数のバスリクエスタ、（２）は各バス
リクエスタ＃１（１ａ）〜＃３（１ｃ）からのバス要求
を調停するバスアービタ、（３）は情報を多重化する多
重部、（４）は各バスリクエスタ＃１（１ａ）〜＃３
（１ｃ）に共通の多重バス、（５ａ）〜（５ｃ）は各バ
スリクエスタ＃１（１ａ）〜＃３（１ｃ）からバスアー
ビタ（２）への‘バス要求’を意味するバスリクエス
ト、（６ａ）〜（６ｃ）はバスアービタ（２）から各バ
スリクエスタ＃１（１ａ）〜＃３（１ｃ）への‘バス要
求承認’を意味するバスグラントである。

【０００６】図９はバスリクエスタ（１）の要部構成を
示すブロック図で、（８）は送出する情報を一時蓄積し
て多重バス（４）での瞬時の輻輳を吸収するためのメモ
リ、（９）は前記メモリ（８）を制御するメモリ制御部
であり、このメモリ制御部（９）はメモリ（８）の情報
蓄積量に基づき前述のバスリクエスト（５）をオン／オ
フするとともに、バスグラント（６）に基づき多重バス
（４）への情報送出を制御する。

【０００７】図１０は、例えばシーメンス社製品のロー
カルバスアービタ（SAB82200）に示されるようなバスア
ービタの詳細構成図で、（５ａ）〜（５ｃ）は前述のバ
スリクエスト、（６ａ）〜（６ｃ）はバスグラントであ
り、（１０ａ）〜（１０ｆ）はＤ型フリップフロップ、
（１１ａ）〜（１１ｆ）はゲートである。

【０００８】次に動作について説明する。図８及び図９
において、例えばバスリクエスタ＃１（１ａ）に入力さ
れた情報は先ずメモリ（８）に蓄積される。メモリ制御
部（９）は、メモリ（８）内に多重バス（４）への送出
単位分の情報が蓄積されたことを認識すると、バスアー
ビタ（２）に対してバス要求信号であるバスリクエスト
＃１（５ａ）をオンにする。多重バス（４）は何れか一
つのバスリクエスタ（１）しか占有できないため、バス
アービタ（２）は他のバスリクエスタ＃２（１ｂ），＃
３（１ｃ）が多重バス（４）を占有していないことを確
認してから、バスグラント＃１（６ａ）をオンにする。
バスリクエスタ＃１（１ａ）のメモリ制御部（９）はバ
スグラント＃１（６ａ）のオンを受けて、メモリ（８）
に対して情報を多重バス（４）へ送出するように指示す
る。このようにして多重バス（４）に送出された情報
は、多重部（３）を経て回線に送出される。

【０００９】図１０に示されるバスアービタ（２）にお
いて多重バス（４）のアービトレーションが行なわれ
る。本例は、バスリクエスタ＃１（１ａ），バスリクエ
スタ＃２（１ｂ），バスリクエスタ＃３（１ｃ）の順に
優先順位が高い固定優先順位方式の例である。

【００１０】バスアービタ（２）の機能として、何れか
一つのバスリクエスタ（１）にしかバスグラント（６）
を返さないようにするため、それぞれゲート（１１ｄ）
〜（１１ｆ）によりバスリクエスト（５）を押さえてい
る。また、同時に複数のバスリクエスト（５）がオンと
なった場合の優先順位を付けるために、バスリクエスト
＃１（５ａ）でバスリクエスト＃２（５ｂ）と＃３（５
ｃ）を、バスリクエスト＃２（５ｂ）でバスリクエスト
＃３（５ｃ）を押さえるようにしている。

【００１１】各バスリクエスタ＃１（１ａ）〜＃３（１
ｃ）に大量の情報が入力された場合、それぞれ一時的に
メモリ（８）に蓄積され、固定優先順位によりバスリク
エスタ＃１（１ａ），＃２（１ｂ），＃３（１ｃ）の順
で多重バス（４）へ送出される。また、優先順位の最も
低いバスリクエスタ＃３（１ｃ）のみに大量の情報が入
力された場合でも、同様にバスリクエスタ＃１（１
ａ），＃２（１ｂ），＃３（１ｃ）の順で多重バス
（４）へ送出される。

【００１２】

【発明が解決しようとする課題】従来のバス多重方式は
以上のように構成されているので、バスアービトレーシ
ョンの優先順位が常時固定となり、各バスリクエスタの
情報発生量の変動に柔軟に対応できないため、効率よく
多重できず、優先順位の低いバスリクエスタで情報が破
棄されたり、遅延が大きくなるなどの問題点があった。

【００１３】この発明は上記のような問題点を解消する
ためになされたもので、各バスリクエスタの情報発生量
の変動に柔軟に対応して、効率のよい多重を行なうこと
ができるバス多重方式を得ることを目的とする。

【００１４】

【課題を解決するための手段】この発明に係るバス多重
方式は、メモリの情報蓄積量が予め定められたしきい値
より大きいバスリクエスタの優先順位を高くする優先制
御部を備えて、優先順位を動的に変更するようにしたも
のである。

【００１５】

【作用】この発明におけるバス多重方式は、各バスリク
エスタ内の情報蓄積量により、バスアービトレーション
の優先順位を動的に変更するものであり、優先制御部に
より、常時，情報蓄積量の大きいバスリクエスタの優先
順位を高くするように制御する。

【００１６】

【実施例】以下、この発明の一実施例を図について説明
する。なお、前記従来例と同一，又は相当部分には同一
符号を用いて、その説明は省略する。図１は本発明の一
実施例のバス多重方式による多重化装置を示すブロック
図であり、図において、（７ａ）〜（７ｃ）はそれぞれ
各バスリクエスタ＃１（１ａ）〜＃３（１ｃ）内のメモ
リ（８）に一定量以上の情報が蓄積されていることをバ
スアービタ（２）に通知するための‘メモリフル’とい
う信号である。

【００１７】図２は上記実施例におけるバスリクエスタ
（１）の要部構成を示すブロック図であり、前述のメモ
リフル（７）はメモリ制御部（９）から出力され、メモ
リ制御部（９）はメモリ（８）の情報蓄積量に基づき、
送出単位分の情報が蓄積されたことを認識すると従来同
様バスリクエスト（５）をオンにするとともに、蓄積量
が増大して予め定めたしきい値以上に蓄積されたことを
認識するとメモリフル（７）をオンにする。

【００１８】図３は上記実施例におけるバスアービタ
（２）の詳細構成図であり、（１２）は前記メモリフル
（７ａ）〜（７ｃ）により優先順位を動的に変更する優
先制御部である。この優先制御部（１２）は、前記各メ
モリフルABFL（７ａ）〜CBFL（７ｃ）に基づきゲート
（１１ａ）〜（１１ｃ）からの各入力ABRIL 〜CBRIL を
制御することによって得られる各出力ABRGTL〜CBRGTLで
前記ゲート（１１ａ）〜（１１ｃ）を制御することによ
り、メモリフル（７）がオンのバスリクエスタ（１）の
優先順位を高くするものであり、図４に示すようなゲー
ト（１２ａ）〜（１２ｉ）から成る論理回路によって実
現することができる。

【００１９】図５は前記各バスリクエスタ＃１（１ａ）
〜＃３（１ｃ）内のメモリ（８）に蓄積されている情報
量とメモリフル＃１（７ａ）〜＃３（７ｃ）の関係を示
す図である。

【００２０】次に動作について説明する。通常状態にお
ける，バスリクエスタ（１）に情報が入力されてからバ
スリクエスト（５），バスグラント（６）をやりとりし
て、多重バス（４），多重部（３）を経由し情報が送出
される流れは、従来例と同一である。従来例との相違点
は、瞬時に多重バス（４）の転送能力を超えた情報が発
生した場合で、以下、図１〜図５によりその動作を説明
する。

【００２１】瞬時に大量の情報が発生した場合、その情
報はメモリ（８）に一時的に蓄積される。図５はその場
合のメモリ（８）内に蓄積されている情報量とメモリフ
ル＃１（７ａ）〜＃３（７ｃ）のオン／オフを示したも
のである。

【００２２】図５（ａ）は、バスリクエスタ＃２（１
ｂ），＃３（１ｃ）で大量の情報が発生した場合で、メ
モリフル＃２（７ｂ），＃３（７ｃ）が共にオンとな
る。バスアービタ（２）内の優先制御部（１２）は、メ
モリフル＃１（７ａ）〜＃３（７ｃ）が全てオフのとき
は本来のバスリクエスタ＃１（１ａ），＃２（１ｂ），
＃３（１ｃ）の優先順位となっているが、この場合のよ
うにメモリフル＃２（７ｂ），＃３（７ｃ）がオンとな
った場合には、図３，図４から解るように、そのバスリ
クエスタ＃２（１ｂ），＃３（１ｃ）の優先順位を上げ
るように制御する。すなわち、優先順位は順にバスリク
エスタ＃２（１ｂ），＃３（１ｃ），＃１（１ａ）とな
り、メモリ（８）に情報が多く蓄積されているバスリク
エスタ＃２（１ｂ），＃３（１ｃ）がバスリクエスタ＃
１（１ａ）よりも優先して情報を送出するようになる。

【００２３】図５（ｂ）は、バスリクエスタ＃３（１
ｃ）で多くの情報が発生した場合で、この場合の優先順
位はバスリクエスタ＃３（１ｃ），＃１（１ａ），＃２
（１ｂ）の順になる。

【００２４】なお、上記実施例では、バスリクエスタ
（１）の数を３つとしたが、複数であればいくつでもか
まわない。また、上記実施例では、優先順位をメモリ
（８）内の“現在”の情報蓄積量により変更させたが、
バスリクエスタ（１）におけるバスリクエスト（５）の
出力特性に応じて，例えば一定時間前の情報蓄積量に応
じて変更させてもよい。また、上記実施例では、メモリ
フル（７）をメモリ（８）内の情報蓄積量があるしきい
値を越えたらオンとしたが、情報蓄積量を直接バスアー
ビタ（２）内の優先制御部（１２）に出力して、更に細
かいきざみで優先順位を変更してもよい。また、各メモ
リ（８）のしきい値を全て一定としたが、それぞれのバ
スリクエスタ（１）やメモリ（８）に応じてしきい値を
変えてもよい。更に、上記実施例では、バスアービタ
（２）や優先制御部（１２）を図３，図４に示すような
論理回路により構成したが、本願はこれに限定されるも
のではなく、システム構成や論理レベル等により適宜変
更されるものである。

【００２５】次にこの発明の第２の実施例につき、図
６、図７を基に述べる。第２の実施例は、前記実施例の
バスアービタ（２）とその優先制御部（１２）に変更を
加えたものであり、基本的には前記実施例に類似してい
る。ここでは、前記実施例と同一の図１，図２，図５に
ついては省略し、前記実施例と異なる図６，図７を基に
述べる。なお、前記実施例の図３，図４が第２の実施例
の図６，図７に対応している。

【００２６】図６は第２の実施例におけるバスアービタ
（２）の詳細構成図であり、（１２）は前記メモリフル
（７ａ）〜（７ｃ）により優先順位を動的に変更する優
先制御部である。この優先制御部（１２）は、前記各メ
モリフルABFL（７ａ）〜CBFL（７ｃ）に基づきゲート
（１１ａ）〜（１１ｃ）からの各入力ABRIL 〜CBRILと
ゲート（１１ｄ）〜（１１ｆ）からの各入力AOFFH 〜CO
FFH を制御することによって得られる各出力ABRGTL〜CB
RGTLで前記ゲート（１１ａ）〜（１１ｃ）を制御するこ
とにより、メモリフル（７）がオンのバスリクエスタ
（１）の優先順位を高くするものであり、図７に示すよ
うなゲート（１２ａ）〜（１２ｌ）から成る論理回路に
よって実現することができる。

【００２７】次に動作について説明する。前記実施例で
説明したように、通常状態における，バスリクエスタ
（１）に情報が入力されてからバスリクエスト（５），
バスグラント（６）をやりとりして、多重バス（４），
多重部（３）を経由し情報が送出される流れは、従来例
と同一である。従来例との相違点は、瞬時に多重バス
（４）の転送能力を超えた情報が発生した場合で、以
下、図１，図２，図５〜図７によりその動作を説明す
る。

【００２８】瞬時に大量の情報が発生した場合、その情
報はメモリ（８）に一時的に蓄積される。図５はその場
合のメモリ（８）内に蓄積されている情報量とメモリフ
ル＃１（７ａ）〜＃３（７ｃ）のオン／オフを示したも
のである。

【００２９】図５（ａ）は、バスリクエスタ＃２（１
ｂ），＃３（１ｃ）で大量の情報が発生した場合で、メ
モリフル＃２（７ｂ），＃３（７ｃ）が共にオンとな
る。バスアービタ（２）内の優先制御部（１２）は、メ
モリフル＃１（７ａ）〜＃３（７ｃ）が全てオフのとき
は本来のバスリクエスタ＃１（１ａ），＃２（１ｂ），
＃３（１ｃ）の優先順位となっているが、この場合のよ
うにメモリフル＃２（７ｂ），＃３（７ｃ）がオンとな
った場合には、図６，図７から解るように、そのバスリ
クエスタ＃２（１ｂ），＃３（１ｃ）の優先順位を上げ
るように制御する。すなわち、優先順位は順にバスリク
エスタ＃２（１ｂ），＃３（１ｃ），＃１（１ａ）とな
り、メモリ（８）に情報が多く蓄積されているバスリク
エスタ＃２（１ｂ），＃３（１ｃ）がバスリクエスタ＃
１（１ａ）よりも優先して情報を送出するようになる。

【００３０】また、図７において、ゲート（１２ｊ）〜
（１２ｌ）は、メモリフル（７）が有効となる範囲を他
のバスリクエスタ（１）がバスを獲得していない時に制
限している。具体的には、バスリクエスタ＃２（１ｂ）
がバスを獲得している状態，すなわちバスグラント＃２
BBGL（６ｂ）がオンの状態にある場合にメモリフル＃１
ABFL（７ａ）がオンになっても、ゲート（１２ｊ）の出
力はオンにならないようにしている。

【００３１】このため、この第２の実施例においては、
前述の図３，図４に示した実施例に比べて、優先順位の
低いバスリクエスタ（１）がバス獲得中に優先順位の高
いバスリクエスタ（１）のメモリフル（７）がオンにな
っても、優先順位の低いバスリクエスタ（１）のバスグ
ラント（６）がオフとならないという長所がある。

【００３２】

【発明の効果】以上のように、この発明によれば、バス
アービトレーションを各バスリクエスタにおけるメモリ
内の情報蓄積量に応じて動的に行なうので、優先順位の
低いバスリクエスタの情報発生量が瞬時に増大しても、
その情報が破棄されたり、また、なかなか多重バスに送
出されないために固定遅延が加わる等の問題が発生せ
ず、効率のよい多重化が行なえるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例におけるバス多重方式による
多重化装置を示すブロック図である。

【図２】上記実施例におけるバスリクエスタの要部構成
を示すブロック図である。

【図３】上記実施例におけるバスアービタの詳細構成図
である。

【図４】上記図３の優先制御部の具体的構成を示す論理
回路図である。

【図５】上記実施例におけるバスリクエスタ内のメモリ
に蓄積されている情報量とメモリフルの関係を示す図で
ある。

【図６】本発明の第２の実施例におけるバスアービタの
詳細構成図である。

【図７】上記図６の優先制御部の具体的構成を示す論理
回路図である。

【図８】従来のバス多重方式による多重化装置を示すブ
ロック図である。

【図９】従来のバスリクエスタの要部構成を示すブロッ
ク図である。

【図１０】従来のバスアービタの詳細構成図である。

【符号の説明】

（１），（１ａ）〜（１ｃ）バスリクエスタ（２）バスアービタ（３）多重部（４）多重バス（５），（５ａ）〜（５ｃ）バスリクエスト（バス要
求信号）（６），（６ａ）〜（６ｃ）バスグラント（バス要求
承認信号）（７），（７ａ）〜（７ｃ）メモリフル（８）メモリ（９）メモリ制御部（１２）優先制御部

───────────────────────────────────────────────────── フロントページの続き (72)発明者中島宏一鎌倉市大船五丁目１番１号三菱電機株式会社通信システム研究所内

Claims

【特許請求の範囲】【請求項１】共通のバスに送出する情報を一時蓄積す
るメモリと、当該メモリの情報蓄積量に基づきバス要求
信号を出力するメモリ制御部とを有する複数のバスリク
エスタに対して、これらから出力されるバス要求信号を
優先順位に従って調停し、最も優先順位の高いバスリク
エスタにバス要求承認信号を出力するようにしたバス多
重方式において、メモリの情報蓄積量が予め定められたしきい値より大き
いバスリクエスタの優先順位を高くする優先制御部を備
えて、優先順位を動的に変更するようにしたことを特徴
とするバス多重方式。