KR0169904B1 - 고속 비동기식 전송모드 스위치 - Google Patents

고속 비동기식 전송모드 스위치 Download PDF

Info

Publication number
KR0169904B1
KR0169904B1 KR1019960034077A KR19960034077A KR0169904B1 KR 0169904 B1 KR0169904 B1 KR 0169904B1 KR 1019960034077 A KR1019960034077 A KR 1019960034077A KR 19960034077 A KR19960034077 A KR 19960034077A KR 0169904 B1 KR0169904 B1 KR 0169904B1
Authority
KR
South Korea
Prior art keywords
controller
cell
atm
input
switch
Prior art date
Application number
KR1019960034077A
Other languages
English (en)
Other versions
KR19980014916A (ko
Inventor
오창환
이순석
김상진
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019960034077A priority Critical patent/KR0169904B1/ko
Publication of KR19980014916A publication Critical patent/KR19980014916A/ko
Application granted granted Critical
Publication of KR0169904B1 publication Critical patent/KR0169904B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/107—ATM switching elements using shared medium
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 랜덤엑세스 입력버퍼방식 비동기식 전송모드(ATM) 스위치에 관한 것으로서, 종래 입력버퍼방식 비동기식 전송모드(ATM) 스위치에서 나타나는 헤드 오브 라인(HOL)의 문제점을 개선하기 위해 각 입력버퍼에는 공유버퍼를 사용하고 어드레스 버퍼를 이용하여 랜덤엑세스 기능이 가능하도록 구성함으로써 입력버퍼방식의 비동기식 전송모드(ATM) 스위치 장점인 스위치 내부 속도를 스위치 입력 속도와 동일하게 구성할 수 있게 됨에 따라 고속 비동기식 전송모드(ATM) 스위치 개발이 가능해지고, 또한 입력 버퍼의 큐사이즈의 한계값(threshold) 레벨을 사용하여 메모리 사용 효율을 증진시킬 수 있으며, 따라서 효율적인 고속 비동기식 전송모드(ATM) 스위치 개발을 가능하게 할 수 있는 효과를 가진다.

Description

고속 비동기식 전송모드(ATM) 스위치
제1도는 본 발명에 적용되는 랜덤엑세스 입력버퍼방식 비동기식 전송모드(ATM) 스위치 구조도.
제2도는 본 발명에 따른 중재기(Arbiter)로의 셀 전송 알고리즘 설명도.
제3도는 본 발명에 따른 다중셀 시간 중재기(Multi-cell Time Arbiter)의 동작도.
* 도면의 주요부분에 대한 부호의 설명
10 : 공유 입력 버퍼(CIB) 20 : 기록 제어기(WC)
30 : 주소 버퍼(AB) 40 : 셀 복사 주소 버퍼(CCAB)
50 : 유휴 주소 비트 맵(IABM) 60 : 판독 제어기(RC)
70 : 셀 출력 제어기(COC) 71 : 중재 상태 비트 맵(ASBM)
71a : 제1 중재기 71b : 제2 중재기
71c : 제3 중재기
본 발명은 비동기식 전송모드(ATM) 스위치에 관한 것으로서, 특히 스위치에서 나타나는 헤드 오브 라인(Head Of Line, HOL) 문제점을 개선하기 위한 랜덤엑세스 입력버퍼방식 비동기식 전송모드(ATM) 스위치에 관한 것이다.
종래의 비동기식(ATM) 망은 모든 사용자 정보를 셀이라는 통일된 정도단위로 전송하기 때문에 여러 가지 서비스를 제공할 수 있고, 새로운 서비스의 도입을 용이하게 하는 장점을 가지고 있다.
또한, 간단한 프로토콜(protocol)과 고속 전송 및 스위칭(switching : 회로가 하나의 상태에서 다른 상태로 변동되는 것)을 통하여 저속에서 고속까지의 서비스를 수용할 수 있으며, 통계적 다중화(statistical multiplexing : 다중 전송로에서의 채널 할당 방식)를 통하여 망 효율을 증진시킬 수 있다.
상기한 바에 따라 비동기식 전송모드(ATM) 망의 핵심기술인 비동기식 전송모드(ATM) 스위치에 관한 연구는 대용량화 및 고속화를 목적으로 세계 각국에서 활발히 수행되어 오고 있다.
이러한 비동기식 전송모드(ATM) 스위치의 설계에서는 스위치 메모리 사용의 효율화와 엑세스 요구속도 감소등이 궁극적인 목표이다.
하지만 종래의 공유버퍼방식은 메모리 효율을 최대화 할 수 있으나, 입출력 링크의 수가 각각 N일 때 공유버퍼의 엑세스 요구 속도가 입출력 인터페이스(interface) 속도의 N배가 되어야 함으로 입출력 포트수가 큰 대용량 스위치의 제작시에 문제점으로 지적되고 있다.
한편, 입력버퍼방식은 각 버퍼 메모리가 입출력 인터페이스 마다 연결되어 있으므로 메모리의 엑세스 요구 속도는 작지만 메모리의 사용 효율을 얻을 수 없고, 또한 헤드 오브 라인(Head Of Line) 블럭킹으로 인하여 처리능력(throughput : 짧은 시간에 대량의 자료를 처리할 수 있는 컴퓨터의 능력)이 매우 낮은 문제점이 있었다.
상기 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은, 헤드 오브 라인(HOL) 블럭킹을 개선하기 위하여 각 입력버퍼를 선입 선출(FIFO) 방식이 아닌 랜덤엑세스 방식으로 운용하고, 메모리 사용의 효율을 달성하기 위한 고속 비동기식 전송모드(ATM) 스위치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에서는, 각 입력포트로부터 입력되는 셀을 저장하는 공유 입력 버퍼(Common Input Buffer, CIB)(10)와, 입력된 셀의 가상 경로 식별자/가상 채널 식별자(VPI/VCI) 값을 조사하여 공유 입력 버퍼(10)에 저장기능을 수행하는 기록 제어기(Write Controller, WC)(20)와, 동일한 출력 포트로 출력하려는 셀들의 주소를 순서적으로 저장하기 위한 주소 버퍼(Address Buffer, AB)(30)와, 중재자에게 셀 송신을 요청한 후 셀 송신을 허락받으면 공유 입력 버퍼(10)의 셀을 읽어 출력시키는 기능을 갖는 판독 제어기(Read Controller, RC)(60)를 구비한다.
또한 상기 각각의 입력포트로 입력된 셀들이 동일한 시간에 동일한 출력포트로 출력하고자 할 때 충돌없이 출력시키도록 중재기(Arbiter) 기능을 수행하는 셀 출력 제어기(Cell Output Controller, COC)(70) 기능 부분과, 그리고 공유 입력 버퍼(10)의 메모리 사용을 나타내 주는 유휴 주소 비트 맵(Idle Address Bit Map, IABM)(50)과, 멀티캐스팅(multicasting) 기능을 위한 셀 복사 주소 버퍼(Cell Copy Address Buffer, CCAB)(40) 등으로 구성되어 있다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 본 발명에 적용되는 랜덤엑세스 입력버퍼방식 비동기식 전송모드(ATM) 스위치 구조도를 나타낸 것이다.
상기의 구조를 보면, 입력포트에 셀이 입력되면 기록 제어기(WC)(20)는 유휴 주소 비트 맵(IABM)(50)을 이용하여 공유 입력 버퍼(CIB)(10)의 빈 주소를 찾은 후, 그곳에 입력셀을 저장한다.
또한, 셀이 저장된 공유 입력 버퍼(10)의 주소값을 셀 헤더의 가상 경로 식별자/가상 채널 식별자(VPI/VCI)에 해당하는 주소 버퍼(AB)(30)에 저장한 후 유휴 주소 비트 맵(IABM)(50)의 해당 비트를 1로 세트시킨다.
이에 따라 멀티캐스트 셀은 일반 셀과 동일하게 공유 입력 버퍼(CIB)(10)에 저장하고, 그것의 주소는 멀티캐스트 셀을 주소 버퍼인 셀 복사 주소 버퍼(CCAB)(40)에 저장된다.
다음의 셀 출력 제어기(COC)(70)는 각 공유 입력 버퍼(10)의 판독 제어기(60)로부터 송신된 셀들을 해당 출력 포트에 전달하는 메트릭스 스위치 구조이다.
또한, 셀 출력 제어기는 각 공유 입력 버퍼(10)의 판독 제어기(60)로부터 셀 송신을 요구 받을 때 서로 충돌없이 송신할 수 있도록 중재(arbitration)기능을 수행한다.
따라서 셀출력 제어기(70)로부터 셀 송신을 허락받은 판독 제어기(60)는 해당 셀을 공유 입력 버퍼(10)로부터 읽어 셀 출력 제어기(70)를 통하여 해당 출력포트에 송신하고, 유휴 주소 비트 맵(50)의 해당 비트를 0으로 리셋시킴으로써 다음에 들어오는 입력셀이 해당 공유 입력 버퍼(10) 주소에 저장될 수 있도록 한다.
이때 각각의 판독 제어기(60)는 m개 이상의 셀이 버퍼에 저장된 경우에 m개의 시간 슬롯의 주기로 셀 출력 제어기(70)에게 셀 송신을 요구한다.
따라서 입력포트로부터 입력되는 셀 스트림 속도에 따라 중재(arbitration)시간의 여유를 고려하여 m값을 결정할 수 있으므로 고속 비동기식 전송모드(ATM) 스위치를 구성함에 있어서 중재기(arbiter)의 병목현상을 피할 수 있는 장점이 있다.
제2도는 본 발명에 따른 중재기(Arbiter)로의 셀 전송 알고리즘의 설명도를 나타낸 것이다.
상기의 셀 송신 알고리즘은 세 단계, 즉 요구 위상(REQ phase)과, 인식 위상(ACK phase), 그리고 전송 위상(Transmission phase)으로 구분된다.
상기 요구 위상(REQ phase)에서는 각 판독 제어기(60)들이 주소 버퍼(30)들의 헤딩 셀(heading cell : 통신 분야에서 표제시작문자(SOH) 뒤에 이어지는 일련의 문자로서, 기계가 읽을 수 있는 번지 또는 경로 지정 정보를 포함하는 셀)들에 해당하는 다수 개의 중재기(arbiter)들에게 요구 위상(REQ) 신호를 송신하며, 인식 위상(ACK phase)에서 다수 개의 중재기로부터 인식위상(ACK) 신호를 받으면 판독 제어기(60)는 해당 주소 버퍼(30)의 셀을 송신하게 된다.
그리고 주소 버퍼(30)의 현재 버퍼 크기가 정해진 임계값(threshold) 이상일 경우에는 송신 우선권을 요구하기 위한 인쇄(PRI) 신호를 다수 개의 중재기(arbiter)에게 송신할 수 있다.
상기 제3도를 참조한 상기 제2도의 예에서는 어떤 판독 제어기(60)가 첫 번째 중재기 시간 슬롯(arbiter time slot)에 제1중재기(71a)와 제3중재기(71c)에게 송신을 요구하였으나 제1중재기(71a)로부터 인식(ACKnowledge, ACK) 신호를 받고, 제3중재기(71c)로부터는 인식(ACK)신호를 받지 못하여 두 번째 중재기(71b) 시간 슬롯 시간에 다시 제3중재기(71c)에게 송신권을 요구하는 동작을 나타낸 것이다.
제3도는 본 발명에 따른 다중셀 시간 중재기(Multi-cell Time Arbiter)의 동작도를 나타낸 것이다.
먼저, 각 입력단자의 판독 제어기(RC)(60)는 우선적으로 송신하고자 하는 출력단자에 대해 요구(REQ) 신호와 함께 인쇄(PRI) 신호를 해당 중재기에게 송신한다.
송신을 받은 각 판독 제어기(60)는 N개의 주소 버퍼(AB)(30) 중에서 하나의 주소 버퍼를 선택하여 우선 송신권을 요구한다.
이때 공유 입력 버퍼(CIB)(10)들 사이에 공정성을 보장하기 위하여 제3도에서와 같이 라운드 로빈(round-robin : 우선 순위를 결정하는 방법으로서, 각 프로세스에게 순서대로 일정한 시간 할당량(time slice) 동안 처리기를 차지하도록 하는 것) 방식으로 우선 순위를 결정한다.
즉, 우선 송신권은 요구한 판독 제어기(60)가 다수일 경우에는 그 중재 시간(arbitration time)에 우선 순위가 되는 공유 입력 버퍼(10)에서부터 시작하여 순서적으로 송신권을 결정한다.
이때 각 중재기(arbiter)는 판독 제어기(60)에게 인식(ACKnowledgr : 자료 전송시 수신 단말기에서 송신측인 본체쪽에 정확한 수신 완료나 정확한 자료 전송 완료 등을 알리기 위해 사용하는 부호, ACK)을 보낸 후 중재 상태 비트 맵(Arbitration Status Bit Map, ASBM)이 해당 비트를 세트시킨다.
상기의 중재 상태 비트 맵(ASBM)의 크기는 입력 포트수인 N이 되며, 비트 표시로써 해당 입력포트의 중재(arbitration)가 완료되었는지를 그 다음의 다수 개의 중재기(arbiters)들에게 알리기 위한 목적으로 사용된다.
즉, 어느 판독 제어기(60)의 셀 송신 요구가 두 개 이상의 중재기들로부터 인식(ACK)을 받는 것을 방지하기 위하여 한번 선택된 판독 제어기(60)는 그 다음 중재기들로부터 선택되지 않도록 하기 위하여 중재 상태 비트 맵(ASBM)을 사용한다.
상기와 같이 설명한 본 발명은 입력버퍼방식의 비동기식 전송모드(ATM) 스위치에서 발생하는 헤드 오브 라인(HOL) 블럭킹을 제거함으로써, 입력버퍼방식의 비동기식 전송모드(ATM) 스위치의 장점인 스위치 내부 속도를 스위치 입력 속도와 동일하게 구성할 수 있게 됨에 따라 고속 비동기식 전송모드(ATM) 스위치 개발이 가능해지고, 또한 큐사이즈를 사용하여 메모리 사용 효율을 증진시킬 수 있으므로 효율적인 고속 비동기식 전송모드(ATM) 스위치 개발을 가능하게 할 수 있는 효과를 가진다.

Claims (4)

  1. 헤드 오브 라인(HOL) 블럭킹을 제거하기 위하여 다수개의 입력 포트로부터 입력된 셀을 랜덤엑세스 하게 저장하는 다수개의 공유 입력 버퍼와, 상기 각 공유 입력 버퍼에 입력되는 셀이 저장되도록 제어하는 기록 제어기와, 상기 기록 제어기의 제어를 받아 입력된 셀들을 동일한 출력 포트로 출력하기 위해 셀들의 주소를 순서적으로 저장하는 다수개의 주소 버퍼와, 상기 기록 제어기의 제어를 받아 입력된 셀들을 멀티캐스팅하기 위한 셀 복사 주소 버퍼와, 상기 기록 제어기의 제어를 받아 상기 공유 입력 버퍼의 사용 상태를 나타내 주는 유휴 주소 비트 맵과, 셀 출력 제어기에 셀 송신을 요구하여 허락 받을 때 해당 셀을 상기 공유 입력 버퍼로부터 읽어 셀 출력 제어기로 전달하는 판독 제어기와, 상기 판독 제어기로부터 셀 송신 요구를 받을 때 동일한 시간에 동일한 해당 출력 포트로 전달하는 하나의 셀 출력 제어기로 이루어진 것을 특징으로 하는 고속 비동기식 전송모드(ATM) 스위치 구조.
  2. 제1항에 있어서, 동일한 입력 포트의 판독 제어기는 우선적으로 송신하고자 하는 출력 포트에 대해 요구(REQ) 신호와 함께 인쇄(PRI) 신호를 상기 셀 출력 제어기의 해당 중재기에게 송신하는 것을 특징으로 하는 고속 비동기식 전송모드(ATM) 스위치 구조.
  3. 제1항에 있어서, 상기 셀 출력 제어기는 동일한 입력 포트의 판독 제어기의 셀 송신 요구를 두 개 이상의 중재기들에 의해 한 번만 선택하도록 중재하는 것을 특징으로 하는 고속 비동기식 전송모드(ATM) 스위치 구조.
  4. 제3항에 있어서, 상기 각각의 중재기는 입력 포트에서 출력 포트로 출력되는 셀의 수를 조정함에 따라 입력 셀 스트림의 속도에 대해 판독 제어기가 중재기에게 셀 송신 중재 시간 조정을 요구하는 것을 특징으로 하는 고속 비동기식 전송모드(ATM) 스위치 구조.
KR1019960034077A 1996-08-17 1996-08-17 고속 비동기식 전송모드 스위치 KR0169904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960034077A KR0169904B1 (ko) 1996-08-17 1996-08-17 고속 비동기식 전송모드 스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960034077A KR0169904B1 (ko) 1996-08-17 1996-08-17 고속 비동기식 전송모드 스위치

Publications (2)

Publication Number Publication Date
KR19980014916A KR19980014916A (ko) 1998-05-25
KR0169904B1 true KR0169904B1 (ko) 1999-02-01

Family

ID=19469829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034077A KR0169904B1 (ko) 1996-08-17 1996-08-17 고속 비동기식 전송모드 스위치

Country Status (1)

Country Link
KR (1) KR0169904B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413001B1 (ko) * 2011-12-20 2014-06-27 브로드콤 코포레이션 계층적 적응형 동적 출력 포트 및 큐 버퍼 관리를 위한 시스템 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100931474B1 (ko) * 2008-02-26 2009-12-11 한양대학교 산학협력단 가상채널 라우팅 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413001B1 (ko) * 2011-12-20 2014-06-27 브로드콤 코포레이션 계층적 적응형 동적 출력 포트 및 큐 버퍼 관리를 위한 시스템 및 방법

Also Published As

Publication number Publication date
KR19980014916A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
US6724779B1 (en) Apparatus for a switch element in a high speed communication system
JP2622055B2 (ja) パケット交換装置およびその制御方法
EP0617368B1 (en) Arbitration process for controlling data flow through an I/O controller
US7143219B1 (en) Multilevel fair priority round robin arbiter
US5309432A (en) High-speed packet switch
EP1045558B1 (en) Very wide memory TDM switching system
US5901146A (en) Asynchronous data transfer and source traffic control system
EP0957612A2 (en) Received packet processing for dedicated bandwidth data communication switch backplane
WO1999005826A1 (en) Networking systems
JPS6342542A (ja) デ−タパケット空間分割スイッチおよびデ−タパケットの交換方法
JPH10190710A (ja) アクセス調停方法
US20050125590A1 (en) PCI express switch
US5414696A (en) Cell exchanging apparatus
US20040062258A1 (en) Communication system and method for communicating frames of management information in a multi-station network
US6732206B1 (en) Expanded addressing for traffic queues and prioritization
US7006498B2 (en) System for transmitting local area network (LAN) data frames through an asynchronous transfer mode (ATM) crossbar switch
KR0169904B1 (ko) 고속 비동기식 전송모드 스위치
KR100468946B1 (ko) 간단한 파이프라인 방식을 이용한 입력 버퍼형 스위치 및그 경합 방법
EP0604538B1 (en) Method and apparatus for asynchronous transfer mode (atm) network
US6618376B2 (en) ATM utopia bus snooper switch
EP1187422B1 (en) Method and device for tunable packet arbitration
US6775286B1 (en) Data packet router
JP3044653B2 (ja) ゲートウェイ装置
US7012925B2 (en) System for transmitting local area network (LAN) data frames
JP3039828B2 (ja) Ａｔｍ通信の交換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee