KR101773162B1 - 데이터 처리 장치 및 데이터 처리 방법 - Google Patents

Abstract

데이터 처리 장치는, 식별 정보를 기억하여 파라미터를 기억할 수 있는 레지스터를 구비하여 모드 제어 신호에 기초하여 파라미터의 기억 처리나 신호 처리를 차례대로 수행하는 복수 개의 신호 처리부와, 기억부와, 기억부에서 파라미터 정보나 처리 데이터를 선택적으로 독출하는 데이터 독출부와, 신호 처리부에서 출력되는 데이터 신호에 대응하는 데이터를 기억부에 선택적으로 기록하는 데이터 기입부와, 모드 제어 신호를 신호 처리부에 출력하는 제어부를 구비하고, 신호 처리부는 파라미터의 기억 처리를 할 경우 데이터 신호가 식별 정보와 대응할 때 데이터 신호에 포함되는 파라미터를 레지스터에 기록한다.

Description

데이터 처리 장치 및 데이터 처리 방법{Data processing apparatus and method}

실시예들은 데이터 처리 장치 및 데이터 처리 방법에 관한 것으로, 보다 상세하게는 입력되는 데이터 신호에 대해 차례대로 신호 처리를 행하는 신호 처리 회로와 관련하여 파라미터의 설정 및 신호 처리를 위한 소프트웨어와 하드웨어의 설계 및 부품의 배치가 용이한 데이터 처리 장치 및 데이터 처리 방법에 관한 것이다.

화상(동화상/정지화상)을 나타내는 화상 신호 등의 각종 신호를 처리하는 신호 처리 회로에는, 예를 들면 필터 계수나 필터 강도 등 신호 처리에 사용하는 파라미터가 주어진다. 즉 신호 처리 회로는 주어진 파라미터에 따라 처리하기 때문에 해당 파라미터를 갱신하면 파라미터에 따른 다른 처리를 신호 처리 회로에 수행시킬 수 있다.

이러한 디지털 신호 처리에 사용하는 파라미터를 레지스터를 이용하여 설정하는 기술이 개발되었다. CPU(Central Processing Unit)의 지시에 기초하여 DMAC(Direct Memory Access Controller)가 메모리에 기억된 파라미터를 독출하여 레지스터로 설정하는 기술로서는, 예를 들면, 일본특개공보 제2008-234065호를 들 수 있다. 또한 프로세서가 메모리에 기억시킨 파라미터를 DMAC가 메모리에서 독출하여 레지스터로 설정하는 기술로서는, 예를 들면 일본특개공보 제2009-123091호를 들 수 있다.

도 8은 종래의 데이터 처리 장치(10)의 구성의 일례를 도시한 블럭도이다. 데이터 처리 장치(10)에서는, 버스(20)로부터 데이터 신호를 독출하는 데이터 전송 회로(16)에 대응하는 파라미터를 기억하는 레지스터(14a)와, 각 신호 처리 회로(18a, 18b, 18c)에 대응하는 파라미터를 기억하는 레지스터(14b, 14c, 14d)에 대해 CPU(12)가 파라미터를 설정(신규 기록/갱신)한다. 즉 데이터 처리 장치(10)에서는 CPU(12)가 레지스터(14b, 14c, 14d)에 기억된 파라미터를 갱신함으로써 각 신호 처리 회로(18a, 18b, 18c)에 갱신 후의 파라미터에 따른 처리를 실행시킬 수 있다.

CPU(12)가 각 레지스터(14b, 14d)에 파라미터를 기입하기 위해서는 CPU(12)가 실행하는 소프트웨어가 각 레지스터(14b, 14d)의 어드레스를 파악할 필요가 있다. 따라서 레지스터수가 많아지면 많아질수록 어드레스 관리가 더욱 복잡해져 소프트웨어의 설계나 이를 구동하기 위한 회로 설계에 부담이 된다. 또한 하드웨어의 설계와 관련하여 신호 처리 회로의 증감이나 변경이 있는 경우에는 변경 내용에 대응하여 레지스터의 디코딩 회로를 다시 만들어야 하므로 하드웨어 설계의 큰 부담이 된다.

CPU의 지시에 기초하여 DMAC가 메모리에 기억된 파라미터를 독출하여 레지스터로 설정하는 종래의 기술(이하, 「종래의 기술 1」이라고 한다.)은, 하나의 화상 처리 모듈(도 8에 도시한 하나의 신호 처리 회로에 대응)에서 DMAC가 레지스터에 파라미터를 설정하는 기술이다.

도 8에 도시된 종래의 기술 1은 복수 개의 신호 처리 회로가 차례대로 데이터 신호를 처리하는 구성에 대해서는 전혀 고려하지 않은 것이어서, 도 8에 도시한 복수 개의 신호 처리 회로가 차례대로 데이터 신호를 처리하는 구성에 적용할 경우에는 CPU가 각 신호 처리 회로의 DMAC 각각에 대해 지시를 내려야 하므로 종래의 기술 1을 사용하더라도 종래의 데이터 처리 장치(10)에 관한 상술한 문제점을 해결할 수 없다.

또한 프로세서가 메모리에 기억시킨 파라미터를 DMAC가 메모리에서 독출하여 레지스터로 설정하는 종래의 기술(이하, 「종래의 기술 2」라고 한다.)은 화상 처리 모듈군(도 8에 도시한 각 신호 처리 회로에 대응)의 외부 구성 요소인 레지스터 제어부가 해당 화상 처리 모듈군에 대해 파라미터를 설정하는 기술이다. 즉 종래의 기술 2가 사용되는 데이터 처리 장치의 구성은 도 8에 도시한 종래의 데이터 처리 장치(10)의 구성과 기본적으로 다르지 않기 때문에 종래의 기술 2를 이용하더라도 종래의 데이터 처리 장치(10)에 관한 상술한 문제가 발생할 수 있다.

실시예들에 관한 데이터 처리 장치 및 데이터 처리 방법은, 입력되는 데이터 신호에 대해 차례대로 신호 처리를 하는 신호 처리 회로의 각각이 신호 처리에 사용하는 파라미터의 설정에 관한 소프트웨어 및 하드웨어의 설계와 부품의 배치를 용이하게 할 수 있게 하는 데 있다.

실시예들에 관한 데이터 처리 장치는, 고유의 식별 정보를 각각 기억하고 신호 처리에 사용될 파라미터를 기억할 수 있는 레지스터를 각각 구비하여 서로 접속되어 데이터 신호를 규정된 순서대로 전송하며, 입력된 데이터 신호에 기초하여 레지스터에 파라미터를 기억시키는 제1 처리나 파라미터를 사용하여 입력된 데이터 신호를 차례대로 신호 처리하는 제2 처리의 어느 하나를 입력된 모드 제어 신호에 기초하여 선택하여 수행하는, 복수 개의 신호 처리부와, 신호 처리부의 각각에 기억시키는 파라미터를 나타내는 파라미터 정보와 복수 개의 신호 처리부가 처리할 수 있는 처리 데이터를 기억하는 기억부와, 기억부로부터 파라미터 정보나 처리 데이터를 선택하여 독출하고, 독출한 데이터에 대응하는 데이터 신호를 복수 개의 신호 처리부 중 최초로 처리하는 신호 처리부에 출력하는 데이터 독출부와, 복수 개의 신호 처리부 중 마지막으로 처리하는 신호 처리부에서 출력되는 데이터 신호에 대응하는 데이터를 기억부에 선택적으로 기록하는 데이터 기입부와, 제1 처리나 제2 처리의 어느 하나를 선택하도록 지시하는 모드 제어 신호를 복수 개의 신호 처리부에 출력하여 데이터 독출부에 데이터를 선택적으로 독출시키고 데이터 기입부에 데이터를 선택적으로 기입시키는 제어부를 구비하고, 신호 처리부의 각각은 제1 처리를 할 경우에는 입력된 데이터 신호가 식별 정보와 대응하는지의 여부를 판정하여 입력된 데이터 신호가 식별 정보와 대응할 때 데이터 신호에 포함되는 파라미터를 레지스터에 기록한다.

상술한 구성의 데이터 처리 장치에서는, 처리 데이터를 나타내는 데이터 신호와 파라미터 정보를 나타내는 데이터 신호가 동일 데이터 버스에서 전송되고, 신호 처리부는 제어부가 생성한 모드 제어 신호에 따라 입력된 데이터 신호에 기초한 파라미터의 기억 처리(제1 처리), 또는 입력되는 데이터 신호에 대한 파라미터를 사용한 신호 처리(제2 처리)를 한다.

이와 같은 구성에 의하면, 제어부가 소프트웨어 상에서 어드레스를 관리할 필요가 없어지기 때문에 레지스터수가 많아지더라도 해당 소프트웨어의 설계나 회로 설계의 부담이 증가하지 않는다.

또한 각 신호 처리부가 기억하는 식별 정보를 사용하여 대응하는 파라미터 정보를 특정하여 레지스터에 파라미터를 기록할 수 있으므로 신호 처리 회로(신호 처리부가 구비한 신호 처리 회로)의 증감이나 변경이 있는 경우에도 신호 처리 회로의 각각에 대응하는 레지스터의 디코딩 회로를 다시 만들 필요가 없다.

신호 처리부는, 레지스터에 기억된 파라미터를 사용하여 입력된 데이터 신호에 대해 신호 처리를 수행하는 신호 처리 회로와, 모드 제어 신호가 파라미터를 설정하는 제1 처리를 지시할 경우에는 입력된 데이터 신호가 나타내는 데이터 중에서 식별 정보에 대응하는 데이터를 선택하여 선택한 데이터에 포함된 파라미터를 레지스터에 기록하고 모드 제어 신호가 제2 처리를 지시할 경우에는 레지스터에 파라미터를 기록하지 않는 설정부와, 모드 제어 신호가 제1 처리를 지시할 경우에는 입력된 데이터 신호를 출력하고 모드 제어 신호가 제2 처리를 지시할 경우에는 신호 처리 회로가 처리한 데이터 신호를 출력하는 전환부를 더 구비할 수 있다.

제어부는, 데이터 독출부에서 파라미터 정보를 독출시킬 경우에 제1 처리를 지시하는 모드 제어 신호를 출력하고, 데이터 독출부로부터의 파라미터 정보의 독출이 완료된 것을 나타내는 응답에 기초하여 제2 처리를 지시하는 모드 제어 신호를 출력한다.

데이터 처리 장치는, 외부에서 입력되며 복수 개의 신호 처리부가 처리할 수 있는 처리 데이터를 나타내는 데이터 신호와 데이터 독출부에서 출력되는 데이터 신호를 수신하여, 모드 제어 신호가 제1 처리를 나타낼 경우에는 데이터 독출부에서 출력되는 데이터 신호를 복수 개의 신호 처리부 중 최초로 처리하는 신호 처리부에 출력하고, 모드 제어 신호가 제2 처리를 나타낼 경우에는 외부에서 입력된 데이터 신호를 복수 개의 신호 처리부 중 최초로 처리하는 신호 처리부에 출력하는 선택부를 더 구비할 수 있다.

실시예들과 관련된 데이터 처리 방법은, 고유의 식별 정보를 각각 기억하고 신호 처리에 사용될 파라미터를 기억할 수 있는 레지스터를 각각 구비하여 서로 접속되어 데이터 신호를 규정된 순서대로 전송하며, 입력된 데이터 신호에 기초하여 레지스터에 파라미터를 기억시키는 제1 처리나 파라미터를 사용하여 입력된 데이터 신호를 차례대로 신호 처리하는 제2 처리를 실행할 수 있는 복수 개의 신호 처리부를 구비한 데이터 처리 장치를 이용한 데이터 처리 방법으로서, 제1 처리나 제2 처리의 어느 하나를 선택하도록 지시하는 모드 제어 신호에 기초하여 제1 처리를 수행할지의 여부를 판정하는 제1 판정 단계와, 제1 판정 단계에서 제1 처리를 수행하는 것으로 판정한 경우에 입력된 데이터 신호가 식별 정보와 대응하는지의 여부를 판정하는 제2 판정 단계와, 제2 판정 단계에서 입력된 데이터 신호가 식별 정보와 대응한다고 판정된 경우에 데이터 신호에 포함되는 파라미터를 레지스터에 기록하는 기록 단계를 포함한다.

이와 같은 데이터 처리 방법을 사용하는 신호 처리부에서는, 모드 제어 신호에 따라 입력된 데이터 신호에 기초한 파라미터의 기억 처리(제1 처리) 또는 입력되는 데이터 신호에 대한 파라미터를 사용한 신호 처리(제2 처리)를 한다. 또한 신호 처리부는, 입력된 데이터 신호에 기초한 파라미터의 기억 처리를 할 경우 신호 처리부가 기억하는 식별 정보와 대응하는 파라미터 정보에 포함되는 파라미터를 레지스터에 선택적으로 기록한다.

이와 같은 구성에 의하면, 제어부가 소프트웨어 상에서 어드레스를 관리할 필요가 없기 때문에 레지스터수가 많아지더라도 해당 소프트웨어의 설계나 회로 설계에 부담이 증가되지는 않는다.

또한 각 신호 처리부가 기억하는 식별 정보를 사용하여 대응하는 파라미터 정보를 특정하여 레지스터에 파라미터를 기록할 수 있으므로 신호 처리 회로(신호 처리부가 구비한 신호 처리 회로)의 증감이나 변경이 있는 경우에도 신호 처리 회로 각각에 대응하는 레지스터의 디코딩 회로를 다시 만들 필요가 없다.

데이터 처리 방법은, 제1 판정 단계에서 제2 처리를 수행하는 것으로 판정한 경우에, 레지스터에 기억된 파라미터를 사용하여 신호를 처리하는 신호 처리 단계를 더 포함할 수 있다.

또한 데이터 처리 방법은, 제1 처리에 의해 레지스터에 기록될 파라미터를 나타내는 파라미터 정보와 제2 처리에 의해 신호 처리될 처리 데이터를 기억하는 기억부로부터 모드 제어 신호에 기초하여 파라미터 정보나 처리 데이터를 선택하여 독출하는 단계와, 기억부로부터 독출된 파라미터 정보나 처리 데이터를 신호 처리부에 입력 데이터로 출력하는 데이터 출력 단계를 더 포함할 수 있다.

또한 데이터 처리 방법은, 레지스터에 기억된 파라미터를 사용하여 신호를 처리하는 신호 처리 단계에 의해 처리된 데이터 신호에 대응하는 데이터를 기억부에 기억시키는 데이터 기입 단계를 더 포함할 수 있다.

다른 측면의 실시예와 관련된 데이터 처리 장치는, 식별 정보를 갖는 레지스터를 구비하여 서로 순차적으로 접속되며 외부에서 입력된 데이터 신호를 레지스터에 파라미터로써 기록하는 제1 처리와 레지스터에 기록된 파라미터를 이용하여 입력된 데이터 신호를 신호 처리하는 제2 처리의 어느 하나를 선택하여 실행하는 복수 개의 신호 처리부와, 신호 처리부에 제1 처리와 제2 처리의 어느 하나를 실행하도록 지시하는 모드 제어 신호를 인가하는 제어부를 구비한다.

데이터 처리 장치는, 신호 처리부의 레지스터에 기록될 파라미터를 나타내는 파라미터 정보와 신호 처리부가 신호 처리할 처리 데이터를 기억하는 기억부와, 기억부로부터 파라미터 정보나 처리 데이터를 선택적으로 독출하고 독출한 데이터에 대응하는 데이터 신호를 신호 처리부에 출력하는 데이터 독출부를 더 구비할 수 있다.

또한 데이터 처리 장치는, 모드 제어 신호가 제2 처리를 지시하는 경우, 신호 처리부에 의해 신호 처리되어 출력된 데이터 신호에 대응하는 데이터를 기억부에 기입하는 데이터 기입부를 더 구비할 수 있다.

상술한 바와 같은 실시예들에 관한 데이터 처리 장치 및 데이터 처리 방법은, 입력되는 데이터 신호에 대해 차례대로 신호 처리를 하는 신호 처리 회로와 관련하여 신호 처리에 사용하는 파라미터의 설정에 관한 소프트웨어 및 하드웨어의 설계 및 부품의 배치를 용이하게 할 수 있다.

도 1은 일 실시예에 관한 데이터 처리 장치의 구성의 일례를 도시한 블럭도이다.
도 2는 일 실시예에 관한 파라미터 정보의 일례를 도시한 설명도이다.
도 3은 일 실시예에 관한 데이터 독출부의 처리의 일례를 도시한 흐름도이다.
도 4는 일 실시예에 관한 데이터 독출부가 출력하는 데이터 신호의 일례를 도시한 설명도이다.
도 5는 일 실시예에 관한 신호 처리부의 구성의 일례를 도시한 블럭도이다.
도 6은 일 실시예에 관한 신호 처리부에서의 파라미터의 설정에 관한 처리의 일례를 도시한 설명도이다.
도 7은 다른 실시예에 관한 데이터 처리 장치의 구성의 일례를 도시한 블럭도이다.
도 8은 종래의 데이터 처리 장치의 구성을 도시한 블럭도이다.

이하, 첨부 도면의 실시예들을 통하여, 실시예들에 관한 데이터 처리 장치 및 데이터 처리 방법의 구성과 작용을 상세히 설명한다. 본 명세서 및 도면에서 실질적으로 동일한 기능 구성을 가진 구성 요소에 대해서는 동일 부호를 붙임으로써 중복 설명을 생략한다.

(일 실시예에 관한 데이터 처리 장치)

도 1은 일 실시예에 관한 데이터 처리 장치(100)의 구성의 일례를 도시한 블럭도이다. 데이터 처리 장치(100)는 신호 처리부(102_1, 102_2), ~ (102_m)(n은 2 이상의 정수)(이하, 총칭하여 「신호 처리부(102)」라고 부르는 경우가 있다.)와, 기억부(104)와, 데이터 독출부(106)와, 데이터 기입부(108)와, 제어부(110)를 구비한다.

또한 데이터 처리 장치(100)는, 예를 들면 제어부(110)가 사용하는 프로그램(소프트웨어)이나 연산 파라미터 등의 제어용 데이터가 기록된 ROM(Read Only Memory; 미도시)이나, 제어부(110)에 의해 실행되는 프로그램 등을 1차 기억하는 RAM(Random Access Memory; 미도시)이나, 사용자가 조작할 수 있는 조작부(미도시)나, 표시부(미도시)나, 또는 외부 장치와 통신을 하기 위한 통신부(미도시) 등을 구비해도 좋다.

조작부(미도시)로서는, 예를 들면 키보드(keyboard)나 마우스(mouse) 등의 조작 입력 디바이스나 버튼, 방향키, 또는 이들의 조합 등을 들 수 있다. 아울러 조작부(미도시)는, 예를 들면 리모트 콘트롤러(remote controller) 등의 외부 장치로부터의 입력을 수신하는 기능을 가지고 있어도 좋다.

또한 표시부(미도시)는 데이터 처리 장치(100)가 구비한 표시 수단으로서 다양한 표시 화면을 표시한다. 표시부(미도시)에 표시되는 화면으로서는, 예를 들면 기억부(104)에 기억된 화상 데이터가 나타내는 화상(동화상 또는 정지화상, 이하 동일)이 표시된 화면 등을 들 수 있다. 표시부(미도시)로서는, 예를 들면 액정 디스플레이나 유기EL 디스플레이 등을 들 수 있다.

통신부(미도시)는 데이터 처리 장치(100)가 구비한 통신 수단으로서, 네트워크를 통해 또는 직접적으로 외부 장치와 유선/무선으로 통신하는 기능을 수행한다. 통신부(미도시)로는, 예를 들면 LAN(Local Area Network) 단자 및 송신기 회로나 IEEE802.15.1 포트 및 송신기 회로 등을 들 수 있다.

신호 처리부(102)의 각각은 고유의 식별 정보를 각각 기억하고 또한 신호 처리에 사용하는 파라미터를 기억할 수 있는 레지스터를 구비한다. 신호 처리부(102)는 제어부(110)에서 출력되는 모드 제어 신호에 기초하여 입력된 데이터 신호에 기초한 파라미터의 기억 처리(제1 처리) 또는 파라미터를 사용하여 입력된 데이터 신호에 대한 신호 처리(제2 처리)를 한다.

여기에서 모드 제어 신호란 처리의 종류를 나타내는 신호로서, 데이터 처리 장치(100)의 각 구성 요소에서의 처리를 제어하는 신호이다. 모드 제어 신호가 나타내는 처리의 종류로서는, 예를 들면 파라미터의 설정(레지스터로의 파라미터로의 기록)을 수행하는 제1 처리(이하, 단순히 「제1 처리」라고 부르는 경우가 있다)와, 데이터 신호에 대한 신호 처리를 행하는 제2 처리(이하, 단순히 「제2 처리」라고 부르는 경우가 있다.)를 들 수 있다.

제어부(110)는, 예를 들면 출력하는 모드 제어 신호의 신호 레벨(하이 레벨/로우 레벨)을 적절히 바꿈으로써, 실행될 처리의 종류(제1 처리 또는 제2 처리)를 나타내는 모드 제어 신호를 출력한다.

신호 처리부(102)의 각각은 제1 처리를 나타내는 모드 제어 신호가 입력되는 경우에는 입력된 데이터 신호에 기초한 파라미터의 기억 처리(제1 처리)를 수행할 수 있다.

또한 신호 처리부(102)의 각각은 제2 처리를 나타내는 모드 제어 신호가 입력되는 경우에는 파라미터를 사용하여 입력된 데이터 신호에 대해 신호 처리를 수행할 수 있다.

신호 처리부(102)의 각각은 상술한 바와 같이 입력되는 모드 제어 신호에 따라 복수 개의 처리에서 하나를 선택하여 수행한다. 신호 처리부(102)의 구체적인 구성 및 작동에 대해서는 후술한다.

기억부(104)는 신호 처리부(102)의 각각에 기억시키는 파라미터를 나타내는 파라미터 정보(데이터)와, 신호 처리부(102)가 처리 가능한 처리 데이터를 기억한다. 여기에서 일 실시예에 관한 처리 데이터로서는, 예를 들면 화상 데이터나 음성 데이터 등을 들 수 있다.

도 2는 일 실시예에 관한 파라미터 정보의 일례를 도시한 설명도이다. 파라미터 정보는 파라미터 정보의 워드 길이를 나타내는 "데이터 길이(Data Length)"와, 파라미터를 사용하는 신호 처리부(102)를 나타내는 "파라미터 ID(Parameter ID)"와, 신호 처리부(102)가 구비한 레지스터에 설정하는 파라미터인 "파라미터(Parameter)"를 포함한다.

도 2는 도 1에 도시한 신호 처리부(102)의 수에 대응하는 m개의 파라미터 정보가 하나의 데이터로서 기억부(104)에 기억되어 있는 예를 도시하였다. 또한 도 2에 도시한 "Parameter ID"는, 신호 처리부(102)가 구비한 고유의 식별 정보에 대응한다.

이와 같은 파라미터 정보를 이용하면, 각 신호 처리부(102)가 도 2에 도시한 파라미터 정보를 나타내는 데이터 신호가 입력된 경우에 해당 데이터 신호에 대응하는 파라미터가 포함되어 있는지의 여부를 바로 특정할 수 있다.

도 2에 도시한 각 "Parameter"에 포함되는 파라미터는 하나의 파라미터에 한정되지 않으며 복수 개의 파라미터(예를 들면, 신호 처리부(102)가 구비한 레지스터의 수에 따른 복수 개의 파라미터)가 포함되어 있어도 좋다.

일 실시예에 관한 파라미터 정보의 구조는, 도 2에 도시한 데이터 구조와 다르게 변형될 수 있다. 예를 들면, 일 실시예에 관한 파라미터 정보는, 도 2에 도시한 "Data Length"와 "Parameter ID"의 순서를 뒤바꾼 구조여도 좋고, 또한 파라미터 정보의 종료 위치를 나타내는 "Data Length"를 도 2에 도시한 0(제로)이 아닌 특수한 "Parameter ID"를 설정해도 좋다.

또한 도 2에 도시한 복수 개의 파라미터 정보가 기록된 데이터에 포함되는 파라미터 정보의 모든 데이터 길이가 미리 기록되어 있어도 좋다. 이와 같이 변형된 파라미터 정보를 이용하여도 데이터 독출부(106)는 기억부(104)로부터 파라미터 정보를 독출할 경우의 독출의 종료 판정(후술하는 단계S106의 처리)을 수행할 수 있다.

또한 기억부(104)로서는 예를 들면 SDRAM(Synchronous Dynamic Random Access Memory) 등의 휘발성 메모리(Volatile Memory)나 ROM(Electrically Erasable and Programmable Read Only Memory) 등의 불휘발성 메모리(nonvolatile memory)나, 하드 디스크(Hard Disk) 등의 자기 기록 매체 등을 들 수 있다. 기억부(104)가 휘발성 메모리인 경우 데이터 처리 장치(100)는 불휘발성 메모리나 자기 기록 매체 등을 별도로 구비해도 좋다.

데이터 독출부(106)는 제어부(110)에서 출력되는 독출 제어 신호의 입력에 따라 기억부(104)로부터 파라미터 정보 또는 처리 데이터를 선택적으로 독출한다. 그리고 데이터 독출부(106)는 독출한 파라미터 정보 또는 처리 데이터를 나타내는 데이터 신호를 신호 처리부(102_1)(복수 개의 신호 처리부(102) 중 최초로 처리하는 신호 처리부(102))에 출력한다. 그리고 기억부(104)로부터의 데이터 독출이 완료되면 데이터 독출부(106)는 제어부(110)에 대해 독출 제어 신호에 대한 응답을 한다. 여기에서 데이터 독출부(106)로서는, 예를 들면 DMAC(Direct Memory Access Controller)를 들 수 있다. 아울러 도 1에서는 데이터 독출부(106)와 데이터 기입부(108)를 별개로 나타내었는데, 이들은 하나의 DMAC로 구성되어도 좋다.

[데이터 독출부(106)에서의 처리]

도 3은 일 실시예에 관한 데이터 독출부(106)에서의 처리의 일례를 도시한 흐름도이다. 도 3은 데이터 독출부(106)가 파라미터 정보를 독출하는 경우의 처리의 일례를 도시한다.

데이터 독출부(106)는 독출 제어 신호가 입력되었는지의 여부를 판정한다(S100). 데이터 독출부(106)는 독출 제어 신호가 입력되었다고 판정되지 않은 경우에는 처리를 진행시킬 수 없다.

단계S100에서 독출 제어 신호가 입력되었다고 판정된 경우에는 데이터 독출부(106)는 기억부(104)의 지정 어드레스(독출 제어 신호가 지정하는 어드레스)로부터의 파라미터 정보의 독출을 개시한다(S102). 아울러 독출 제어 신호가 처리 데이터의 독출을 나타낼 경우에는 데이터 독출부(106)는 기억부(104)의 지정 어드레스(독출 제어 신호가 지정하는 어드레스)로부터의 처리 데이터를 독출하고 독출한 처리 데이터를 신호 처리부(102_1)에 출력한다.

데이터 독출부(106)는 "Data Length"를 취득하고(S104), 취득된 "Data Length"가 Data Length=0인지의 여부를 판정한다(S106). 여기에서 단계S106의 판정은 기억부(104)로부터의 파라미터 정보의 독출이 완료되었는지의 여부의 처리에 해당한다.

단계S106에서 Data Length=0이라고 판정되지 않은 경우에는 데이터 독출부(106)는 "Data Length"에 기초하여 파라미터 정보를 신호 처리부(102_1)에 출력한다(S108). 여기에서 "Data Length"는 파라미터 정보의 워드 길이를 나타내기 때문에, 데이터 독출부(106)는 "Data Length"에 기초하여 하나의 신호 처리부(102)에 대응하는 파라미터 처리 정보를 단계S108에서 송신할 수 있다. 또한 데이터 독출부(106)는 파라미터 정보의 송신과 동기하여 ENABLE신호(송신하는 데이터의 선두 위치와 종료 위치를 신호 레벨로 나타내는 신호)를 송신한다.

단계S108에서 파라미터 정보가 신호 처리부(102_1)로 출력되면 데이터 독출부(106)는 단계S108의 처리가 수행된 후 소정의 대기 시간이 경과했는지의 여부를 판정한다(S110). 단계S110에서 소정의 대기 시간이 경과했다고 판정되지 않은 경우에는 데이터 독출부(106)는 소정의 대기 시간이 경과했다고 판정될 때까지 처리를 진행시킬 수 없다. 여기에서 데이터 독출부(106)가 소정의 대기 시간이 경과될 때까지 처리를 진행시킬 수 없는 것은, 출력되는 데이터 신호에 구분을 두기 위함이다.

또한 단계S110에서 소정의 대기 시간이 경과했다고 판정된 경우에는 데이터 독출부(106)는 단계S104로부터의 처리를 반복한다.

단계S106에서 Data Length=0이라고 판정된 경우에는 데이터 독출부(106)는 제어부(110)에 대해 독출 제어 신호에 따른 데이터의 독출이 완료되었다는 내용의 응답을 한다(S112).

데이터 독출부(106)는, 예를 들면 도 3에 도시한 처리를 함으로써 기억부(104)로부터 파라미터 정보를 독출하고, 독출한 파라미터 정보를 신호 처리부(102_1)로 출력한다.

도 4는 일 실시예에 관한 데이터 독출부(106)가 출력하는 데이터 신호의 일례를 도시한 설명도이다. 도 4는 데이터 독출부(106)가 도 3에 도시한 처리에 의해 도 2에 도시한 파라미터 정보를 독출한 예를 도시하고 있다. 도 4에 도시한 것처럼 데이터 독출부(106)가 파라미터 정보를 독출하여 출력하는 경우의 데이터 신호는, 도 2에 도시한 각각의 파라미터 정보(#1,#2,…#m)와 대응하는 것이 된다.

데이터 기입부(108)는 신호 처리부(102_m)(복수 개의 신호 처리부(102) 중 마지막으로 처리하는 신호 처리부(102))에서 출력되는 데이터 신호에 대응하는 데이터를 기억부(104)에 선택적으로 기록한다. 더욱 구체적으로는, 데이터 기입부(108)는 모드 제어 신호가 제2 처리를 나타내고 있는 경우에 신호 처리부(102_m)에서 출력되는 데이터 신호에 대응하는 데이터를, 제어부(110)에서 출력되는 기입 제어 신호가 나타내는 기억부(104)의 지정 어드레스에 기록한다. 여기에서 데이터 기입부(108)로서는, 예를 들면 DMAC를 들 수 있다.

제어부(110)는, 예를 들면 CPU나 각종 처리 회로가 집적된 집적회로 등으로 구성되고 데이터 처리 장치(100) 전체를 제어하는 기능을 수행한다. 또한 제어부(110)는 복수 개의 신호 처리부(102)의 각각 및 데이터 기입부(108)에 모드 제어 신호를 출력함으로써, 데이터 독출부(106)에 의해 기억부(104)로부터 데이터를 선택적으로 독출시키고 데이터 기입부(108)에 의해 기억부(104)로 데이터를 선택적으로 기입시킨다.

보다 구체적으로는 제어부(110)는, 예를 들면 데이터 독출부(106)로부터 파라미터 정보를 독출시킬 경우에는 파라미터 정보를 독출시키기 위한 독출 제어 신호와, 파라미터를 설정하는 제1 처리를 나타내는 모드 제어 신호를 출력한다.

이로써 데이터 독출부(106)는 기억부(104)에서 파라미터 정보를 독출하고, 도 4에 도시한 것처럼 독출한 파라미터 정보를 신호 처리부(102)에 출력하고, 각 신호 처리부(102)는 제1 처리를 나타내는 모드 제어 신호에 따라 데이터 신호에 기초한 파라미터의 기억 처리(제1 처리)를 한다. 따라서 각 신호 처리부(104)가 구비한 레지스터에는 데이터 독출부(106)가 독출한 파라미터 정보에 대응하는 파라미터가 기록(신규 기록, 또는 갱신)된다.

또한 제어부(110)는, 예를 들면 데이터 독출부(106)로부터의 파라미터 정보의 독출이 완료된 것을 나타내는 응답에 기초하여 데이터 신호에 대한 신호 처리를 하는 제2 처리를 나타내는 모드 제어 신호를 출력한다. 이로써 각 신호 처리부(102)는 제2 처리를 나타내는 모드 제어 신호에 따라 입력되는 데이터 신호에 대한 파라미터를 사용한 신호 처리(제2 처리)가 가능한 상태가 된다.

따라서 제어부(110)가 처리 데이터를 독출시키기 위한 독출 제어 신호를 데이터 독출부(106)에 출력함으로써 기억부(104)에서 처리 데이터가 독출되고 독출된 처리 데이터를 나타내는 데이터 신호가 각 신호 처리부(102)에서 차례대로 처리된다. 그리고 신호 처리부(102_m)에서 출력되는 처리 후의 데이터 신호가 나타내는 데이터는 데이터 기입부(108)에 의해 기억부(104)에 기록된다.

일 실시예에 관한 데이터 처리 장치(100)는, 예를 들면 도 1에 도시한 구성에 의해 각 신호 처리부(102)가 구비한 레지스터에 대한 파라미터의 설정(해당 레지스터로의 파라미터의 기록)과, 각 신호 처리부(102)에서의 신호 처리를 구현한다.

[신호 처리부(102)의 구성예와 신호 처리부(102)에서의 처리]

다음으로 일 실시예에 관한 신호 처리부(102)의 구성과, 신호 처리부(102)에서의 파라미터의 설정에 관한 처리에 대해서 보다 구체적으로 설명한다.

도 5는 일 실시예에 관한 신호 처리부(102)의 구성의 일례를 도시한 블럭도이다. 신호 처리부(102)는 파라미터 설정부(120)와, 신호 처리 회로(122)와, 전환부(124)를 구비한다. 또한 신호 처리부(102)는 고유의 식별 정보를 기억한다.

신호 처리부(102)는, 예를 들면 ROM(미도시)을 구비하고 해당 ROM(미도시)에 식별 정보를 기억하여 설정부(130)가 해당 ROM(미도시)으로부터 식별 정보를 적절히 독출한다. 아울러 식별 정보는 설정부(130)에 기억되어 있어도 좋다.

파라미터 설정부(120)는 설정부(130)와, 파라미터를 기억할 수 있는 n개(n은 1 이상의 정수)의 레지스터(132_n)를 구비하여 입력되는 모드 제어 신호에 따라 입력되는 데이터 신호에 기초한 파라미터의 기억 처리를 선택적으로 수행한다.

보다 구체적으로는 파라미터 설정부(120)는 모드 제어 신호가 제1 처리를 나타낼 경우에는 입력되는 데이터 신호(데이터 열)를 파라미터 정보로 받아들여 파라미터의 기억 처리를 수행한다.

또한 파라미터 설정부(120)는 모드 제어 신호가 제2 처리를 나타낼 경우에는 입력되는 데이터 신호를 처리 데이터로 받아들여 파라미터의 기억 처리를 하지 않는다.

설정부(130)는 신호 처리부(102)에서의 파라미터의 설정에 관한 처리를 주도적으로 수행하는 책임을 맡는다. 보다 구체적으로는 설정부(130)에는 모드 제어 신호, 데이터 신호 및 ENABLE신호가 각각 입력되고 모드 제어 신호에 따라 레지스터(132_n)에 파라미터를 선택적으로 기록한다.

여기에서 모드 제어 신호가 제1 처리를 나타낼 경우 입력되는 데이터 신호는, 예를 들면 도 4에 도시한 데이터이다. 모드 제어 신호가 제1 처리를 나타낼 경우에는 설정부(130)는 데이터 신호가 나타내는 데이터 중에서 식별 정보와 대응하는 데이터를 선택하고 선택한 데이터에 포함되는 파라미터를 해당 파라미터에 대응하는 레지스터(132_n)의 각각에 기록한다. 또한 설정부(130)는 모드 제어 신호가 제2 처리를 나타낼 경우에는 레지스터에 파라미터를 기록하지 않는다.

도 6은 일 실시예에 관한 데이터 처리 방법에 관한 처리의 일례를 도시한 설명도로서, 신호 처리부(102)에서의 파라미터의 설정에 관한 처리의 일례를 도시한다. 이하에서는 도 6에 도시한 처리를 설정부(130)가 수행하는 것으로 가정하여 설명한다.

설정부(130)는 모드 제어 신호에 기초하여 파라미터를 설정할지의 여부를 판정한다(S200). 설정부(130)는 모드 제어 신호가 제1 처리를 나타낼 경우(예를 들면, 모드 제어 신호의 신호 레벨이 하이 레벨인 경우)에 파라미터를 설정한다고 판정한다. 단계S200에서 파라미터를 설정한다고 판정되지 않은 경우에는 설정부(130)는 파라미터를 설정한다고 판정될 때까지 처리를 진행할 수 없다.

또한 단계S200에서 파라미터를 설정한다고 판정된 경우에는 설정부(130)는 파라미터 정보가 입력되었는지의 여부를 판정한다(S202). 설정부(130)는, 예를 들면 ENABLE신호의 신호 레벨이 로우 레벨에서 하이 레벨로 변화되었을 때 파라미터 정보가 입력되었다고 판정한다.

단계S202에서 파라미터 정보가 입력되었다고 판정되지 않은 경우에는 설정부(130)는 단계S200으로부터의 처리를 반복한다.

또한 단계S202에서 파라미터 정보가 입력되었다고 판정된 경우에는 설정부(130)는 입력된 데이터 신호가 나타내는 데이터(예를 들면 도 4에 도시한 데이터)로부터 "Parameter ID"를 취득한다(S204).

그리고 설정부(130)는 식별 신호와, 단계S204에서 "Parameter ID"가 대응하는지의 여부를 판정한다(S206). 단계S206의 판정은, 입력된 파라미터 정보가 신호 처리 회로(122)가 신호 처리에 사용하는 파라미터를 포함하는지의 여부의 판정에 상당한다. 설정부(130)는, 예를 들면 식별 정보와 "Parameter ID"가 일치할 경우에 취득된 "Parameter ID"가 대응하는 "Parameter ID"라고 판정한다.

단계S206에서 취득된 "Parameter ID"가 대응하는 "Parameter ID"라고 판정되지 않은 경우에는 설정부(130)는 단계S200으로부터의 처리를 반복한다.

또한 단계S206에서 취득된 "Parameter ID"가 대응하는 "Parameter ID"라고 판정된 경우에는 설정부(130)는 데이터 신호가 나타내는 데이터에 포함되는 파라미터를 레지스터(132_n)에 기록한다(S208; 파라미터 설정 처리).

단계S208에서 파라미터가 설정되면 데이터 신호가 나타내는 데이터에 포함되는 모든 파라미터가 설정되었는지의 여부를 판정한다(S210). 단계S210에서 모든 파라미터가 설정되었다고 판정되지 않은 경우에는, 설정부(130)는 단계S208로부터의 처리를 반복한다.

단계S210에서 모든 파라미터가 설정되었다고 판정된 경우에는, 설정부(130)는 다음 파라미터 정보의 입력을 기다리는 대기 상태가 되어 단계S200으로부터의 처리를 반복한다.

신호 처리부(102)에서는 설정부(130)가 예를 들면 도 6에 도시한 처리를 함으로써 도 4에 도시한 바와 같이 차례대로 입력되는 복수 개의 파라미터 정보 중 대응하는 파라미터 정보가 선택되고 선택된 파라미터 정보에 포함되는 파라미터가 레지스터(132_n)에 기록된다.

또한 설정부(130)는 모드 제어 신호 모드가 파라미터를 설정하는 제1 처리를 나타내지 않는 경우에는 레지스터(132_n)에 어떤 데이터도 기록하지 않기 때문에 처리 데이터가 입력된 경우에 레지스터(132_n)에 기억된 파라미터가 갱신될 우려도 없다.

파라미터 설정부(120)는 설정부(130)와 레지스터(132_n)를 구비함으로써 입력되는 모드 제어 신호에 따라 입력되는 데이터 신호에 기초한 파라미터의 기억 처리를 선택적으로 수행한다.

도 5를 다시 참조하여 신호 처리부(102)의 구성의 일례에 대해서 설명한다. 신호 처리 회로(122)는 입력되는 데이터 신호에 대해 레지스터(132_n)에 기억된 파라미터를 사용하여 신호를 처리하고, 처리 후의 데이터 신호를 전환부(124)에 출력한다. 또한 신호 처리 회로(122)는 처리 후의 데이터 신호와 함께 데이터 신호와 동기된 ENABLE신호를 출력한다.

아울러 도 5에는 도시되어 있지 않지만, 신호 처리 회로(122)는 모드 제어 신호가 파라미터를 설정하는 제1 처리를 나타낼 경우 신호 처리를 하지 않아도 좋다. 이와 같이 함으로써 신호 처리부(102)의 소비전력을 줄일 수 있다.

전환부(124)는 모드 제어 신호에 기초하여 신호 처리부(102)에 입력된 데이터 신호(신호 처리 회로(122)가 처리하기 전의 데이터 신호) 또는 신호 처리 회로(122)가 처리한 데이터 신호 중 어느 하나를 선택적으로 출력한다.

보다 구체적으로, 전환부(124)는 모드 제어 신호가 제1 처리를 나타낼 경우에는 입력된 데이터 신호를 출력하고, 모드 제어 신호가 제2 처리를 나타낼 경우에는 신호 처리 회로(122)가 처리한 데이터 신호를 출력한다. 또한 전환부(124)는 모드 제어 신호가 제1 처리를 나타낼 경우에는 입력된 ENABLE신호를 출력하고, 모드 제어 신호가 제2 처리를 나타낼 경우에는 신호 처리 회로(122)에서 출력되는 처리된 데이터 신호와 함께 신호 처리 회로(122)에서 데이터 신호와 동기하여 출력되는 ENABLE신호를 출력한다.

전환부(124)는, 예를 들면 모드 제어 신호에 따라 입력된 ENABLE신호 또는 신호 처리 회로(122)에서 출력되는 ENABLE신호 중 어느 하나를 출력하는 스위치SW2로 구성된다.

신호 처리부(102)는, 예를 들면 도 5에 도시한 구성을 가진다. 여기에서 신호 처리부(102)는 모드 제어 신호가 제1 처리를 나타낼 경우에는 입력된 데이터 신호에 기초하여 레지스터(132_n)에 파라미터를 선택적으로 기록함과 동시에 입력된 데이터 신호를 후단의 신호 처리부(102)(또는 데이터 기입부(108))에 출력한다.

또한 신호 처리부(102)는 모드 제어 신호가 제2 처리를 나타낼 경우에는 입력된 데이터 신호를 신호 처리 회로(122)에서 처리하고 처리된 데이터 신호를 후단의 신호 처리부(102)(또는, 데이터 기입부(108))로 출력한다.

따라서 데이터 처리 장치(100)는, 예를 들면 도 5에 도시한 구성을 가진 신호 처리부(102)를 구비함으로써 처리 데이터를 나타내는 데이터 신호와 파라미터 정보를 나타내는 데이터 신호를 동일 데이터 버스로 전송할 수 있고, 또한 각 신호 처리부(102)가 구비한 레지스터의 각각에 대응하는 파라미터를 선택적으로 기록시킬 수 있다.

이상과 같이 일 실시예에 관한 데이터 처리 장치(100)는 처리 데이터를 나타내는 데이터 신호와 파라미터 정보를 나타내는 데이터 신호를 동일 데이터 버스로 전송할 수 있기 때문에 도 8에 도시한 종래의 데이터 처리 장치(10)와 같이 파라미터를 기억하는 레지스터를 신호 처리부(102)의 외부에 구비할 필요가 없다.

또한 데이터 처리 장치(100)에서는, 레지스터가 제어부(110)를 구성하는 CPU의 어드레스 상에 배치되지 않기 때문에 데이터 처리 장치(100)는 해당 CPU가 실행하는 소프트웨어 상에서 어드레스를 관리할 필요가 없다. 따라서 데이터 처리 장치(100)에서는 레지스터수가 많아지더라도 종래의 데이터 처리 장치(10)와 같이 상기 소프트웨어의 설계나 회로 설계에 대한 부담이 증가되지는 않는다.

또한 데이터 처리 장치(100)에서는 레지스터수가 많아져도 제어부(110)를 구성하는 CPU가 실행하는 소프트웨어상에서 어드레스를 관리할 필요는 없기 때문에 소프트웨어의 설계나 부품의 배치 시에 생길 수 있는 어드레스의 설정 오류가 발생할 우려도 없다.

또한 데이터 신호 처리 장치(100)에서는, 각 신호 처리부(102)가 구비한 레지스터에 파라미터를 기록할 경우 각 신호 처리부(102)는 기억하는 식별 정보를 사용하여 대응하는 파라미터 정보를 특정하고 레지스터에 파라미터를 기록한다. 즉 데이터 처리 장치(100)는 각 신호 처리부(102)에 입력되는 파라미터 정보의 입력 순서(예를 들면 도 4의 #m의 순서)에 관계 없이 필요한 파라미터가 각 신호 처리부(102)에 설정된다. 따라서 데이터 처리 장치(100)에서는 신호 처리 회로의 증감이나 변경이 있는 경우라도 신호 처리부(102)의 각각에 대응하는 레지스터(132_n)의 디코딩 회로를 다시 만들 필요는 없기 때문에 종래의 데이터 처리 장치(10)와 같이 하드웨어 설계의 부담이 되지도 않는다.

따라서 데이터 처리 장치(100)는 입력되는 데이터 신호에 대해 차례대로 신호 처리를 하는 신호 처리 회로의 각각이 신호 처리에 사용하는 파라미터의 설정에 관한 소프트웨어 및 하드웨어의 설계와 부품의 배치를 용이하게 할 수 있다.

(다른 실시예에 관한 데이터 처리 장치)

도 7은 다른 실시예에 관한 데이터 처리 장치(200)의 구성의 일례를 도시한 블럭도이다. 데이터 처리 장치(200)는, 도 1에 도시한 일 실시예에 관한 데이터 처리 장치(100)와 기본적으로 같은 구성을 가지고 있으며 선택부(202)를 더 구비한다. 도 7은 선택부(202)가 셀렉터SEL로 구성된 예를 도시하고 있다.

선택부(202)에는, 데이터 처리 장치(200)의 외부에서 입력된, 각 신호 처리부(102)가 처리 가능한 처리 데이터를 나타내는 데이터 신호(이하, 「입력 데이터 신호」라고 부르는 경우가 있다.)와, 데이터 독출부(106)에서 출력되는 데이터 신호가 입력된다. 여기에서 선택부(202)에 입력되는 외부에서 입력된 데이터 신호로서는, 예를 들면 촬상 장치(미도시; 또는 데이터 처리 장치(200)가 구비한 촬상부(미도시)여도 좋다)에서 출력되는 촬상 데이터(화상 데이터)나, 외부 장치에서 송신된 화상 데이터, 음성 데이터 등을 들 수 있다.

또한 선택부(202)는 입력되는 모드 제어 신호에 따라 입력 데이터 신호, 또는 데이터 독출부(106)에서 출력되는 데이터 신호를 신호 처리부(102_1)(복수 개의 신호 처리부(102) 중 최초로 처리하는 신호 처리부(102))에 출력한다.

보다 구체적으로는, 선택부(202)는 모드 제어 신호가 파라미터를 설정하는 제1 처리를 나타낼 경우에는 데이터 독출부(106)에서 출력되는 데이터 신호(즉 파라미터 정보를 나타내는 데이터 신호)를 신호 처리부(102_1)에 출력한다. 각각의 신호 처리부(102)에서는, 도 1에 도시한 일 실시예에 관한 신호 처리부(102)와 마찬가지로 각각의 신호 처리부(102)가 구비한 레지스터(132_n)에 파라미터가 기록된다.

또한 모드 제어 신호가 데이터 신호에 대한 신호 처리를 하는 것을 나타내는 제2 처리를 나타낼 경우에는 선택부(202)가 입력 데이터 신호를 신호 처리부(102_1)에 출력한다. 각각의 신호 처리부(102)에서는, 도 1에 도시한 일 실시예에 관한 신호 처리부(102)와 마찬가지로 신호 처리 회로(122)에서 입력 데이터 신호가 처리되고 데이터 기입부(108)에 의해 처리 후의 데이터 신호가 나타내는 데이터가 기억부(104)에 기록된다.

다른 실시예에 관한 데이터 처리 장치(200)는 선택부(202)를 구비하는 점이 도 1에 도시한 일 실시예에 관한 데이터 처리 장치(100)와 다르지만, 기타 구성은 데이터 처리 장치(100)와 동일하다. 따라서 데이터 처리 장치(200)는 일 실시예에 관한 데이터 처리 장치(100)와 마찬가지로 처리 데이터를 나타내는 데이터 신호와 파라미터 정보를 나타내는 데이터 신호를 동일 데이터 버스에서 전송할 수 있기 때문에 도 8에 도시한 종래의 데이터 처리 장치(10)와 마찬가지로 파라미터를 기억하는 레지스터를 신호 처리부(102)의 외부에 구비할 필요가 없다.

또한 데이터 처리 장치(200)에서는 일 실시예에 관한 데이터 처리 장치(100)와 마찬가지로 제어부(110)를 구성하는 CPU가 실행하는 소프트웨어상에서 어드레스를 관리할 필요는 없기 때문에 레지스터수가 많아지더라도 종래의 데이터 처리 장치(10)와 같이 상기 소프트웨어의 설계나 부품의 배치에 부담이 증가하지는 않는다. 또한 데이터 처리 장치(200)에서는 일 실시예에 관한 데이터 처리 장치(100)와 마찬가지로 소프트웨어의 설계나 부품의 배치 시에 어드레스의 설정 에러를 줄일 수 있다.

또한 데이터 신호 처리 장치(200)에서는 일 실시예에 관한 데이터 처리 장치(100)와 마찬가지로 각 신호 처리부(102)가 구비한 레지스터에 파라미터를 기록할 경우 각 신호 처리부(102)는 기억하는 식별 정보를 사용하여 대응하는 파라미터 정보를 특정하여 레지스터에 파라미터를 기록한다. 따라서 데이터 처리 장치(100)에서는 일 실시예에 관한 데이터 처리 장치(100)와 마찬가지로 신호 처리 회로의 증감이나 변경이 있는 경우라 해도 신호 처리부(102)의 각각에 대응하는 레지스터(132_n)의 디코딩 회로를 다시 만들 필요는 없기 때문에 종래의 데이터 처리 장치(10)와 같이 하드웨어 설계의 부담을 줄일 수 있다.

따라서 데이터 처리 장치(200)는 일 실시예에 관한 데이터 처리 장치(100)와 마찬가지로 입력되는 데이터 신호에 대해 차례대로 신호 처리를 하는 신호 처리 회로 각각이 신호 처리에 사용하는 파라미터의 설정에 관한 소프트웨어 및 하드웨어의 설계와 부품의 배치를 용이하게 할 수 있다.

이상, 실시예들을 이용해서 데이터 처리 장치를 전부 설명하였으나 상술한 실시예들은, 예를 들면 디지털 스틸 카메라나 디지탈 비디오 카메라 등의 촬상 장치, 액정 디스플레이나 유기EL 디스플레이 등 표시 장치, 텔레비젼(Television) 방송을 수신하는 수신 장치, PC(Personal Computer)나 서버(Server) 등의 컴퓨터 등의 여러 가지 기기에 적용할 수 있다.

상술한 장치는 프로세서, 프로세서에 의해 실행될 프로그램 데이터를 저장하고 실행하는 메모리, 디스크 드라이브와 같은 영구 저장부(permanent storage), 외부 장치와 통신하는 통신 포트, 터치 패널, 키(key), 버튼 등과 같은 사용자 인터페이스 장치 등을 포함할 수 있다. 소프트웨어 모듈 또는 알고리즘으로 구현되는 방법들은 상기 프로세서에 의해 실행 가능한 컴퓨터가 읽을 수 있는 코드들 또는 프로그램 명령들로서 컴퓨터가 읽을 수 있는 비일시적인(non-transitory) 기록 매체 상에 저장될 수 있다. 여기서 컴퓨터가 읽을 수 있는 기록 매체로 마그네틱 저장 매체(예컨대, ROM(read only memory), RAM(random access memory), 플로피 디스크, 하드 디스크 등) 및 광학적 판독 매체(예컨대, 시디롬(CD ROM), 디브이디(DVD: Digital Versatile Disc)) 등이 있다. 상기 컴퓨터가 읽을 수 있는 기록 매체는 네트워크로 연결된 컴퓨터 시스템들에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다. 상기 매체는 컴퓨터에 의해 판독가능하며, 상기 메모리에 저장되고, 상기 프로세서에서 실행될 수 있다.

발명에서 인용하는 공개 문헌, 특허 출원, 특허 등을 포함하는 모든 문헌들은 각 인용 문헌이 개별적으로 및 구체적으로 병합하여 나타내는 것 또는 발명에서 전체적으로 병합하여 나타낸 것과 동일하게 발명에 병합될 수 있다.

발명의 이해를 위하여, 도면에 도시된 바람직한 실시예들에서 참조 부호를 기재하였으며, 상기 실시예들을 설명하기 위하여 특정 용어들을 사용하였으나, 상기 특정 용어에 의해 발명이 한정되는 것은 아니며, 발명은 당업자에 있어서 통상적으로 생각할 수 있는 모든 구성 요소들을 포함할 수 있다.

발명은 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블록들은 특정 기능들을 실행하는 다양한 개수의 하드웨어 또는/및 소프트웨어 구성들로 구현될 수 있다. 예를 들어, 발명은 하나 이상의 마이크로프로세서들의 제어 또는 다른 제어 장치들에 의해서 다양한 기능들을 실행할 수 있는, 메모리, 프로세싱, 로직(logic), 룩업 테이블(look up table) 등과 같은 직접 회로 구성들을 채용할 수 있다. 발명의 구성 요소들이 소프트웨어 프로그래밍 또는 소프트웨어 요소들로 실행될 수 있는 것과 유사하게, 발명은 데이터 구조, 프로세스들, 루틴들 또는 다른 프로그래밍 구성들의 조합으로 구현되는 다양한 알고리즘을 포함하여, C, C++, 자바(Java), 어셈블러(assembler) 등과 같은 프로그래밍 또는 스크립팅 언어로 구현될 수 있다. 기능적인 측면들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한 발명은 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기술을 채용할 수 있다. "매커니즘", "요소", "수단", "구성"과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다. 상기 용어는 프로세서 등과 연계하여 소프트웨어의 일련의 처리들(routines)의 의미를 포함할 수 있다.

발명에서 설명하는 특정 실행들은 일 실시예들로서, 어떠한 방법으로도 발명의 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어 시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다. 여기에서 사용되는 "포함하는", "구비하는" 등의 표현은 기술의 개방형 종결부의 용어로 이해되기 위해 사용된 것이다.

발명의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한 발명에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 발명의 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 본 발명에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순선에 따라 본 발명이 한정되는 것은 아니다. 본 발명에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 본 발명을 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 본 발명의 범위가 한정되는 것은 아니다. 또한 기술이 속한 분야의 통상의 지식을 갖는 자는 발명의 범위와 사상에서 벗어나지 않으면서도 다양한 수정과 변경이 용이하게 이루어질 수 있음을 명확히 알 수 있다.

10, 100, 200: 데이터 처리 장치 120: 파라미터 설정부
102: 신호 처리부 122: 신호 처리 회로
104: 기억부 124: 전환부
106: 데이터 독출부 130: 설정부
108: 데이터 기입부 132: 레지스터
110: 제어부 202: 선택부

Claims (11)

1. 고유의 식별 정보를 각각 기억하고 신호 처리에 사용될 파라미터를 기억할 수 있는 레지스터를 각각 구비하며 서로 접속되어 데이터 신호를 규정된 순서대로 전송하며, 입력된 데이터 신호에 기초하여 상기 레지스터에 상기 파라미터를 기억시키는 제1 처리나 상기 파라미터를 사용하여 입력된 데이터 신호를 차례대로 신호 처리하는 제2 처리의 어느 하나를 입력된 모드 제어 신호에 기초하여 선택하여 수행하는, 복수 개의 신호 처리부;
   상기 신호 처리부의 각각에 기억시키는 상기 복수 개의 신호 처리부의 각각의 상기 식별 정보에 대응할 수 있는 파라미터 ID와 파라미터를 포함하는 파라미터 정보와, 복수 개의 상기 신호 처리부가 처리할 수 있는 처리 데이터를 기억하는 기억부;
   상기 기억부로부터 상기 파라미터 정보나 상기 처리 데이터를 선택하여 독출하고, 독출한 데이터에 대응하는 데이터 신호를 복수 개의 상기 신호 처리부 중 최초로 처리하는 상기 신호 처리부에 출력하는 데이터 독출부;
   복수 개의 상기 신호 처리부 중 마지막으로 처리하는 상기 신호 처리부에서 출력되는 데이터 신호에 대응하는 데이터를 상기 기억부에 선택적으로 기록하는 데이터 기입부; 및
   상기 제1 처리나 상기 제2 처리의 어느 하나를 선택하도록 지시하는 상기 모드 제어 신호를 복수 개의 상기 신호 처리부에 출력하여, 상기 데이터 독출부에 데이터를 선택적으로 독출시키고 상기 데이터 기입부에 데이터를 선택적으로 기입시키는 제어부;를 구비하고,
   상기 신호 처리부의 각각은 상기 제1 처리를 할 경우에는 입력된 데이터 신호에 포함된 상기 파라미터 정보의 상기 파라미터 ID가 상기 식별 정보와 대응하는지의 여부를 판정하여 입력된 상기 데이터 신호의 상기 파라미터 ID가 상기 식별 정보와 대응할 때 상기 데이터 신호에 포함되는 파라미터를 상기 레지스터에 기록하고,
   상기 신호 처리부는 상기 모드 제어 신호가 파라미터를 설정하는 상기 제1 처리를 지시할 경우에는 입력된 데이터 신호가 나타내는 데이터 중에서 상기 식별 정보에 대응하는 상기 파라미터 ID를 포함한 데이터를 선택하여 선택한 데이터에 포함된 파라미터를 상기 레지스터에 기록하고, 상기 모드 제어 신호가 상기 제2 처리를 지시할 경우에는 상기 레지스터에 파라미터를 기록하지 않는 설정부를 구비하는, 데이터 처리 장치.
2. 제1항에 있어서,
   상기 신호 처리부는,
   상기 레지스터에 기억된 파라미터를 사용하여 입력된 데이터 신호에 대해 신호 처리를 수행하는 신호 처리 회로; 및
   상기 모드 제어 신호가 상기 제1 처리를 지시할 경우에는 입력된 데이터 신호를 출력하고 상기 모드 제어 신호가 상기 제2 처리를 지시할 경우에는 상기 신호 처리 회로가 처리한 데이터 신호를 출력하는 전환부;를 더 구비하는, 데이터 처리 장치.
3. 제1항 또는 제2항에 있어서,
   상기 제어부는,
   상기 데이터 독출부에서 상기 파라미터 정보를 독출시킬 경우에 상기 제1 처리를 지시하는 모드 제어 신호를 출력하고,
   상기 데이터 독출부로부터의 상기 파라미터 정보의 독출이 완료된 것을 나타내는 응답에 기초하여 상기 제2 처리를 지시하는 모드 제어 신호를 출력하는, 데이터 처리 장치.
4. 제1항 또는 제2항에 있어서,
   외부에서 입력되며 복수 개의 상기 신호 처리부가 처리할 수 있는 처리 데이터를 나타내는 데이터 신호와, 상기 데이터 독출부에서 출력되는 데이터 신호를 수신하여,
   상기 모드 제어 신호가 상기 제1 처리를 나타낼 경우에는 상기 데이터 독출부에서 출력되는 데이터 신호를 복수 개의 상기 신호 처리부 중 최초로 처리하는 상기 신호 처리부에 출력하고,
   상기 모드 제어 신호가 상기 제2 처리를 나타낼 경우에는 외부에서 입력된 데이터 신호를 복수 개의 상기 신호 처리부 중 최초로 처리하는 상기 신호 처리부에 출력하는, 선택부를 더 구비하는, 데이터 처리 장치.
5. 고유의 식별 정보를 각각 기억하고 신호 처리에 사용될 파라미터를 기억할 수 있는 레지스터를 각각 구비하여 서로 접속되어 데이터 신호를 규정된 순서대로 전송하며, 입력된 데이터 신호에 기초하여 상기 레지스터에 상기 파라미터를 기억시키는 제1 처리나 상기 파라미터를 사용하여 입력된 데이터 신호를 차례대로 신호 처리하는 제2 처리를 실행할 수 있는 복수 개의 신호 처리부를 구비한 데이터 처리 장치를 이용한 데이터 처리 방법으로서:
   상기 제1 처리에 의해 상기 레지스터에 기록될 상기 복수 개의 신호 처리부의 각각의 상기 식별 정보에 대응할 수 있는 파라미터 ID와 상기 파라미터를 포함하는 파라미터 정보와 상기 제2 처리에 의해 신호 처리될 처리 데이터를 기억하는 기억부로부터, 상기 제1 처리나 상기 제2 처리의 어느 하나를 선택하도록 지시하는 모드 제어 신호에 기초하여 상기 파라미터 정보나 상기 처리 데이터를 선택하여 독출하는 단계;
   상기 기억부로부터 독출된 상기 파라미터 정보나 상기 처리 데이터를 상기 신호 처리부에 입력 데이터로 출력하는 데이터 출력 단계;
   상기 모드 제어 신호에 기초하여 상기 제1 처리를 수행할지의 여부를 판정하는 제1 판정 단계;
   상기 제1 판정 단계에서 상기 제1 처리를 수행하는 것으로 판정한 경우에 입력된 데이터 신호에 포함된 상기 파라미터 정보의 상기 파라미터 ID가 상기 식별 정보와 대응하는지의 여부를 판정하는 제2 판정 단계; 및
   상기 제2 판정 단계에서 입력된 상기 데이터 신호의 상기 파라미터 ID가 상기 식별 정보와 대응한다고 판정된 경우에 상기 데이터 신호에 포함되는 파라미터를 상기 레지스터에 기록하는 기록 단계;
   상기 제1 판정 단계에서 상기 제2 처리를 수행하는 것으로 판정한 경우에, 상기 레지스터에 파라미터를 기록하지 않고 상기 레지스터에 기억된 파라미터를 사용하여 신호를 처리하는 신호 처리 단계;를 포함하는, 데이터 처리 방법.
6. 삭제
7. 삭제
8. 제5항에 있어서,
   상기 레지스터에 기억된 파라미터를 사용하여 신호를 처리하는 상기 신호 처리 단계에 의해 처리된 데이터 신호에 대응하는 데이터를 기억부에 기억시키는 데이터 기입 단계를 더 포함하는, 데이터 처리 방법.
9. 삭제
10. 삭제
11. 삭제

Images