JP2011138188A - データ処理装置、およびパラメータ設定方法 - Google Patents

Abstract

【課題】データ信号に対して順次に信号処理を行う信号処理回路が信号処理に用いるパラメータの設定に係るソフトウェアおよびハードウェアの設計、実装を容易とすることが可能なデータ処理装置、およびパラメータ設定方法を提供する。
【解決手段】識別情報を記憶しパラメータを記憶可能なレジスタを備え、モード制御信号に基づいてパラメータの記憶処理または信号処理を順次行う複数の信号処理部と、記憶部と、記憶部からパラメータ情報または処理データを選択的に読み出すデータ読み出し部と、信号処理部から出力されるデータ信号に対応するデータを記憶部に選択的に記録するデータ書き込み部と、モード制御信号を信号処理部へ出力する制御部とを備え、信号処理部は、パラメータの記憶処理を行う場合データ信号が識別情報と対応するときに、データ信号に含まれるパラメータをレジスタに記録するデータ処理装置が提供される。
【選択図】図１

Description

本発明は、データ処理装置、およびパラメータ設定方法に関する。

画像（動画像／静止画像）を示す画像信号などの各種信号を処理する信号処理回路には、例えばフィルタ係数やフィルタ強度など信号処理に用いるパラメータが与えられる。つまり、信号処理回路は与えられたパラメータに応じて処理を行うので、当該パラメータを更新すれば、パラメータに応じた異なる処理を信号処理回路に行わせることが可能となる。

このような中、処理に用いるパラメータをレジスタに設定する技術が開発されている。ＣＰＵ（Central Processing Unit）の指示に基づいてＤＭＡＣ（Direct Memory Access Controller）がメモリに記憶されたパラメータを読み出して、レジスタに設定する技術としては、例えば、特許文献１が挙げられる。また、プロセッサがメモリに記憶させたパラメータを、ＤＭＡＣがメモリから読み出してレジスタに設定する技術としては、例えば、特許文献２が挙げられる。

特開２００８−２３４０６５号公報 特開２００９−１２３０９１号公報

図８は、従来のデータ処理装置１０の構成の一例を示すブロック図である。データ処理装置１０では、バス２０からデータ信号を読み出すデータ転送回路１６に対応するパラメータを記憶するレジスタ１４ａと、各信号処理回路１８ａ、１８ｂ、１８ｃに対応するパラメータを記憶するレジスタ１４ｂ、１４ｃ、１４ｄとに対して、ＣＰＵ１２が、パラメータを設定（新規記録／更新）する。つまり、データ処理装置１０では、ＣＰＵ１２がレジスタ１４ｂ、１４ｃ、１４ｄに記憶されたパラメータを更新することによって、各信号処理回路１８ａ、１８ｂ、１８ｃに更新後のパラメータに応じた処理を行わせることが可能である。

しかしながら、ＣＰＵ１２から各レジスタ１４ｂ〜１４ｄへとパラメータを書き込むためには、ＣＰＵ１２が実行するソフトウェアは、各レジスタ１４ｂ〜１４ｄのアドレスを把握する必要がある。そのため、レジスタ数が多くなればなる程アドレス管理がより複雑となり、上記ソフトウェアの設計や実装の負担となっている。また、ハードウェアの設計においても、信号処理回路の増減や変更があった場合に、それぞれに対応するレジスタのデコード回路を作り直す必要があり、ハードウェア設計の大きな負担となっていた。

ここで、ＣＰＵの指示に基づいてＤＭＡＣがメモリに記憶されたパラメータを読み出しレジスタに設定する従来の技術（以下、「従来の技術１」という。）は、１つの画像処理モジュール（図８に示す１つの信号処理回路に対応）においてＤＭＡＣがレジスタにパラメータを設定する技術である。そのため、図８に示すように複数の信号処理回路が順次にデータ信号を処理する構成については、何らの考慮もなされていない。よって、従来の技術１を図８に示すような複数の信号処理回路が順次にデータ信号を処理する構成に適用する場合には、ＣＰＵは各信号処理回路のＤＭＡＣそれぞれに対して指示を出さなければならないので、従来の技術１を用いたとしても、従来のデータ処理装置１０に係る上記問題の解決は望めない。

また、プロセッサがメモリに記憶させたパラメータをＤＭＡＣがメモリから読み出してレジスタに設定する従来の技術（以下、「従来の技術２」という。）は、画像処理モジュール群（図８に示す各信号処理回路に対応）の外部の構成要素であるレジスタ制御部が、当該画像処理モジュール群に対してパラメータを設定する技術である。つまり、従来の技術２が用いられるデータ処理装置の構成は、図８に示す従来のデータ処理装置１０の構成と基本的に変わらないので、従来の技術２を用いたとしても、従来のデータ処理装置１０に係る上記問題が生じうる。

本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、入力されるデータ信号に対して順次に信号処理を行う信号処理回路それぞれが信号処理に用いるパラメータの設定に係る、ソフトウェアおよびハードウェアの設計、実装を容易とすることが可能な、新規かつ改良されたデータ処理装置、およびパラメータ設定方法を提供することにある。

上記目的を達成するために、本発明の第１の観点によれば、互いに接続されてデータ信号を規定された順序で転送する複数の信号処理部であって、固有の識別情報をそれぞれ記憶し、信号処理に用いるパラメータを記憶可能なレジスタをそれぞれ備え、処理の種別を規定するモード制御信号に基づいて、入力されるデータ信号に基づく上記パラメータの記憶処理、または、入力されるデータ信号に対する上記パラメータを用いた信号処理を順次に行う複数の信号処理部と、上記信号処理部それぞれに記憶させるパラメータを示すパラメータ情報と、複数の上記信号処理部が処理可能な処理データとを記憶する記憶部と、上記記憶部から上記パラメータ情報または上記処理データを選択的に読み出し、読み出したデータに対応するデータ信号を、複数の上記信号処理部のうちの最初に処理を行う上記信号処理部に出力するデータ読み出し部と、複数の上記信号処理部のうちの最後に処理を行う上記信号処理部から出力されるデータ信号に対応するデータを上記記憶部に選択的に記録するデータ書き込み部と、上記モード制御信号を複数の上記信号処理部へ出力し、上記データ読み出し部にデータを選択的に読み出させ、上記データ書き込み部にデータを選択的に書き込ませる制御部とを備え、上記信号処理部それぞれは、上記パラメータの記憶処理を行う場合には、入力されたデータ信号が上記識別情報と対応するか否かを判定し、入力された上記データ信号が上記識別情報と対応するときに、上記データ信号に含まれるパラメータを上記レジスタに記録するデータ処理装置が提供される。

かかる構成では、処理データを示すデータ信号とパラメータ情報を示すデータ信号とが同一のデータバスにて転送され、信号処理部は、制御部が生成したモード制御信号に応じて、入力されたデータ信号に基づくパラメータの記憶処理、または、入力されるデータ信号に対するパラメータを用いた信号処理を行う。よって、かかる構成により、制御部がソフトウェア上でアドレスの管理を行う必要がなくなるので、レジスタ数が多くなったとしても、当該ソフトウェアの設計や実装の負担が増すことはない。また、かかる構成により、各信号処理部が記憶する識別情報を用いて対応するパラメータ情報を特定してレジスタにパラメータを記録することが可能となるので、信号処理回路（信号処理部が備える信号処理回路）の増減や変更があった場合であっても信号処理回路それぞれに対応するレジスタのデコード回路を作り直す必要はない。

また、上記信号処理部は、上記レジスタと、入力されるデータ信号に対して上記レジスタに記憶されたパラメータを用いた上記信号処理を行う信号処理回路と、上記モード制御信号がパラメータの設定を行う第１の処理を示す場合には、入力されたデータ信号が示すデータの中から上記識別情報に対応するデータを選択して、選択したデータに含まれるパラメータを上記レジスタに記録し、上記モード制御信号が上記信号処理を行う第２の処理を示す場合には、上記レジスタにパラメータを記録しない設定部と、上記モード制御信号が上記第１の処理を示す場合には入力されるデータ信号を出力し、上記モード制御信号が上記第２の処理を示す場合には上記信号処理回路が処理したデータ信号を出力する切替部とを備えてもよい。

また、上記制御部は、上記データ読み出し部に上記パラメータ情報を読み出させる場合に上記第１の処理を示すモード制御信号を出力し、上記データ読み出し部からの上記パラメータ情報の読み出しが完了したことを示す応答に基づいて、上記第２の処理を示すモード制御信号を出力してもよい。

また、外部から入力された、複数の上記信号処理部が処理可能な処理データを示すデータ信号と、上記データ読み出し部から出力されるデータ信号とが入力され、上記モード制御信号が上記第１の処理を示す場合には、上記データ読み出し部から出力されるデータ信号を複数の上記信号処理部のうちの最初に処理を行う上記信号処理部に出力し、上記モード制御信号が上記第２の処理を示す場合には、上記外部から入力されたデータ信号を複数の上記信号処理部のうちの最初に処理を行う上記信号処理部に出力する選択部をさらに備えてもよい。

また、上記目的を達成するために、本発明の第２の観点によれば、互いに接続されてデータ信号を規定された順序で転送する複数の信号処理部であって、固有の識別情報をそれぞれ記憶し、信号処理に用いるパラメータを記憶可能なレジスタをそれぞれ備え、入力されるデータ信号に基づく上記パラメータの記憶処理、または、入力されるデータ信号に対する上記パラメータを用いた信号処理を順次に行う複数の信号処理部を備えるデータ処理装置における上記信号処理部それぞれに適用可能なパラメータ設定方法であって、処理の種別を規定するモード制御信号に基づいて、上記パラメータの記憶処理を行うか否かを判定する第１判定ステップと、上記第１判定ステップにおいて上記パラメータの記憶処理を行うと判定された場合に、入力されたデータ信号が上記識別情報と対応するか否かを判定する第２判定ステップと、上記第２判定ステップにおいて入力された上記データ信号が上記識別情報と対応すると判定された場合に、上記データ信号に含まれるパラメータを、上記レジスタに記録する記録ステップとを有するパラメータ設定方法が提供される。

かかる方法を用いる信号処理部では、モード制御信号に応じて、入力されたデータ信号に基づくパラメータの記憶処理、または、入力されるデータ信号に対するパラメータを用いた信号処理を行う。また、かかる方法を用いる信号処理部は、入力されたデータ信号に基づくパラメータの記憶処理を行う場合、信号処理部が記憶する識別情報と対応するパラメータ情報に含まれるパラメータを、レジスタに選択的に記録する。よって、かかる方法を用いる場合には、従来のデータ処理装置のように、制御部がソフトウェア上でアドレスの管理を行う必要がなくなるので、レジスタ数が多くなったとしても、当該ソフトウェアの設計や実装の負担が増すことはない。また、かかる方法を用いる場合には、各信号処理部が記憶する識別情報を用いて対応するパラメータ情報を特定してレジスタにパラメータを記録することが可能となるので、信号処理回路（信号処理部が備える信号処理回路）の増減や変更があった場合であっても信号処理回路それぞれに対応するレジスタのデコード回路を作り直す必要はない。

本発明によれば、入力されるデータ信号に対して順次に信号処理を行う信号処理回路それぞれが信号処理に用いるパラメータの設定に係る、ソフトウェアおよびハードウェアの設計、実装を容易とすることができる。

本発明の第１の実施形態に係るデータ処理装置の構成の一例を示すブロック図である。 本発明の実施形態に係るすパラメータ情報の一例を示す説明図である。 本発明の実施形態に係るデータ読み出し部における処理の一例を示す流れ図である。 本発明の実施形態に係るデータ読み出し部が出力するデータ信号の一例を示す説明図である。 本発明の実施形態に係る信号処理部の構成の一例を示すブロック図である。 本発明の実施形態に係る信号処理部におけるパラメータの設定に係る処理の一例を示す説明図である。 本発明の第２の実施形態に係るデータ処理装置の構成の一例を示すブロック図である。 従来のデータ処理装置の構成を示すブロック図である。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

（第１の実施形態に係るデータ処理装置）
図１は、本発明の第１の実施形態に係るデータ処理装置１００の構成の一例を示すブロック図である。データ処理装置１００は、信号処理部１０２_１、１０２_２、…１０２_ｍ（ｎは、２以上の整数）（以下、総称して「信号処理部１０２」とよぶ場合がある。）と、記憶部１０４と、データ読み出し部１０６と、データ書き込み部１０８と、制御部１１０とを備える。

また、データ処理装置１００は、例えば、制御部１１０が使用するプログラム（ソフトウェア）や演算パラメータなどの制御用データが記録されたＲＯＭ（Read Only Memory。図示せず）、制御部１１０により実行されるプログラムなどを一次記憶するＲＡＭ（Random Access Memory。図示せず）、ユーザが操作可能な操作部（図示せず）、表示部（図示せず）、外部装置と通信を行うための通信部（図示せず）などを備えてもよい。

操作部（図示せず）としては、例えば、キーボード（keyboard）やマウス（mouse）などの操作入力デバイスや、ボタン、方向キー、あるいは、これらの組み合わせなどが挙げられる。なお、操作部（図示せず）は、例えば、リモート・コントローラ（remote controller）などの外部装置からの入力を受信する機能を有していてもよい。また、表示部（図示せず）は、データ処理装置１００が備える表示手段であり、様々な表示画面を表示する。表示部（図示せず）の表示される画面としては、例えば、記憶部１０４に記憶された画像データが示す画像（動画像または静止画像。以下同様とする。）が表示された画面などが挙げられる。表示部（図示せず）としては、例えば、液晶ディスプレイや有機ＥＬディスプレイなどが挙げられる。通信部（図示せず）は、データ処理装置１００が備える通信手段であり、ネットワークを介して（あるいは直接的に）外部装置と有線／無線で通信を行う役目を果たす。通信部（図示せず）としては、例えば、ＬＡＮ（Local Area Network）端子および送受信回路や、ＩＥＥＥ８０２．１５．１ポートおよび送受信回路などが挙げられる。

信号処理部１０２それぞれは、固有の識別情報をそれぞれ記憶し、また、信号処理に用いるパラメータを記憶可能なレジスタを備える。信号処理部１０２は、制御部１１０から出力されるモード制御信号に基づいて、入力されるデータ信号に基づくパラメータの記憶処理、または、入力されるデータ信号に対するパラメータを用いた信号処理を行う。

ここで、本発明の実施形態に係るモード制御信号とは、処理の種別を示し、データ処理装置１００の各構成要素における処理を制御する信号である。モード制御信号が示す処理の種別としては、例えば、パラメータの設定（レジスタへのパラメータへの記録）を行う第１の処理（以下、単に「第１の処理」とよぶ場合がある。）と、データ信号に対する信号処理を行う第２の処理（以下、単に「第２の処理」とよぶ場合がある。）とが挙げられる。制御部１１０は、例えば、出力するモード制御信号の信号レベル（ハイレベル／ローレベル）を適宜切り替えることによって、異なる処理の種別（第１の処理または第２の処理）を示すモード制御信号を出力する。

信号処理部１０２それぞれは、第１の処理を示すモード制御信号が入力された場合には、入力されるデータ信号に基づくパラメータの記憶処理を行う。また、信号処理部１０２それぞれは、第２の処理を示すモード制御信号が入力された場合には、入力されるデータ信号に対するパラメータを用いた信号処理を行う。信号処理部１０２それぞれは、上記のように、入力されるモード制御信号に応じて、選択的に行う処理を切り替える。信号処理部１０２の具体的な構成の例、および処理については、後述する。

記憶部１０４は、信号処理部１０２それぞれに記憶させるパラメータを示すパラメータ情報（データ）と、信号処理部１０２が処理可能な処理データとを記憶する。ここで、本発明の実施形態に係る処理データとしては、例えば、画像データや音声データなどが挙げられる。

図２は、本発明の実施形態に係るすパラメータ情報の一例を示す説明図である。パラメータ情報は、パラメータ情報のワード長を示す“Ｄａｔａ Ｌｅｎｇｔｈ”と、パラメータを使用する信号処理部１０２を示す“Ｐａｒａｍｅｔｅｒ ＩＤ”と、信号処理部１０２が備えるレジスタに設定するパラメータである“Ｐａｒａｍｅｔｅｒ”とからなる。ここで、図２では、図１に示す信号処理部１０２の数に対応するｍ個のパラメータ情報が１つのデータとして記憶部１０４に記憶されている例を示している。また、図２に示す“Ｐａｒａｍｅｔｅｒ ＩＤ”は、信号処理部１０２が備える固有の識別情報と対応する。上記によって、各信号処理部１０２は、図２に示すパラメータ情報を示すデータ信号が入力された場合に、当該データ信号に対応するパラメータが含まれているか否かを一意に特定することができる。なお、図２に示す各“Ｐａｒａｍｅｔｅｒ”に含まれるパラメータは、１つのパラメータに限られず、複数のパラメータ（例えば、信号処理部１０２が備えるレジスタの数に応じた数のパラメータ）が含まれていてもよい。

なお、本発明の実施形態に係るパラメータ情報の構造は、図２に示すデータ構造とは異なっていてもよい。例えば、本発明の実施形態に係るパラメータ情報は、図２に示す“Ｄａｔａ Ｌｅｎｇｔｈ”と“Ｐａｒａｍｅｔｅｒ ＩＤ”との順番を入れ換えた構造であってもよく、また、パラメータ情報の終了位置を示す“Ｄａｔａ Ｌｅｎｇｔｈ”を図２に示す０（ゼロ）ではなく、特殊な“Ｐａｒａｍｅｔｅｒ ＩＤ”を設定してもよい。また、図２に示す複数のパラメータ情報が記録されたデータに、含まれるパラメータ情報全てのデータ長が予め記録されていてもよい。上記の場合であっても、データ読み出し部１０６は、記憶部１０４からパラメータ情報を読み出す場合における読み出しの終了判定（後述するステップＳ１０６の処理）を行うことが可能である。

また、記憶部１０４としては、例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などの揮発性メモリ（Volatile Memory）や、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）などの不揮発性メモリ（nonvolatile memory）、ハードディスク（Hard Disk）などの磁気記録媒体などが挙げられる。なお、記憶部１０４が揮発性メモリである場合、データ処理装置１００は、不揮発性メモリや磁気記録媒体などを別途備えてもよい。

データ読み出し部１０６は、制御部１１０から出力される読み出し制御信号の入力に応じて、記憶部１０４から、パラメータ情報または処理データを選択的に読み出す。そして、データ読み出し部１０６は、読み出したパラメータ情報または処理データを示すデータ信号を、信号処理部１０２_１（複数の信号処理部１０２のうちの最初に処理を行う信号処理部１０２）へと出力する。そして、記憶部１０４からのデータ読み出しが完了すると、データ読み出し部１０６は、制御部１１０に対して読み出し制御信号に対する応答を行う。ここで、データ読み出し部１０６としては、例えば、ＤＭＡＣ（Direct Memory Access Controller）が挙げられる。なお、図１では、データ読み出し部１０６とデータ書込み部１０８とを別体として示しているが、これらは１つのＤＭＡＣで構成されてもよい。

［データ読み出し部１０６における処理］
図３は、本発明の実施形態に係るデータ読み出し部１０６における処理の一例を示す流れ図である。ここで、図３は、データ読み出し部１０６がパラメータ情報を読み出す場合における処理の一例を示している。

データ読み出し部１０６は、読み出し制御信号が入力されたか否かを判定する（Ｓ１００）。データ読み出し部１０６は、読み出し制御信号が入力されたと判定されない場合には、処理を進めない。

ステップＳ１００において読み出し制御信号が入力されたと判定された場合には、データ読み出し部１０６は、記憶部１０４の指定アドレス（読み出し制御信号が指定するアドレス）からのパラメータ情報の読み出しを開始する（Ｓ１０２）。なお、読み出し制御信号が処理データの読み出しを示す場合には、データ読み出し部１０６は、記憶部１０４の指定アドレス（読み出し制御信号が指定するアドレス）からの処理データを読み出し、読み出した処理データを信号処理部１０２_１へと出力する。

データ読み出し部１０６は、“Ｄａｔａ Ｌｅｎｇｔｈ”を取得し（Ｓ１０４）、取得された“Ｄａｔａ Ｌｅｎｇｔｈ”が、Ｄａｔａ Ｌｅｎｇｔｈ＝０であるか否かを判定する（Ｓ１０６）。ここで、ステップＳ１０６の判定は、記憶部１０４からのパラメータ情報の読み出しが完了したか否かの処理に該当する。

ステップＳ１０６においてＤａｔａ Ｌｅｎｇｔｈ＝０であると判定されない場合には、データ読み出し部１０６は、“Ｄａｔａ Ｌｅｎｇｔｈ”に基づいてパラメータ情報を信号処理部１０２_１へと出力する（Ｓ１０８）。ここで、“Ｄａｔａ Ｌｅｎｇｔｈ”はパラメータ情報のワード長を示すので、データ読み出し部１０６は、“Ｄａｔａ Ｌｅｎｇｔｈ”に基づくことによって、１つの信号処理部１０２に対応するパラメータ処理情報をステップＳ１０８において送信することができる。また、データ読み出し部１０６は、パラメータ情報の送信と同期して、ＥＮＡＢＬＥ信号（送信するデータの先頭位置と終了位置とを信号レベルにて示す信号。）を送信する。

ステップＳ１０８においてパラメータ情報が信号処理部１０２_１へと出力されると、データ読み出し部１０６は、ステップＳ１０８の処理が行われてから所定の待機時間が経過したか否かを判定する（Ｓ１１０）。ステップＳ１１０において所定の待機時間が経過したと判定されない場合には、データ読み出し部１０６は、所定の待機時間が経過したと判定されるまで処理を進めない。ここで、データ読み出し部１０６が、所定の待機時間が経過するまで処理を進めないのは、出力するデータ信号に区切りを付けるためである。

また、ステップＳ１１０において所定の待機時間が経過したと判定された場合には、データ読み出し部１０６は、ステップＳ１０４からの処理を繰り返す。

ステップＳ１０６においてＤａｔａ Ｌｅｎｇｔｈ＝０であると判定された場合には、データ読み出し部１０６は、制御部１１０に対して、読み出し制御信号に応じたデータの読み出しが完了した旨の応答を行う（Ｓ１１２）。

データ読み出し部１０６は、例えば図３に示す処理を行うことによって、記憶部１０４からパラメータ情報を読み出し、読み出したパラメータ情報を信号処理部１０２_１へと出力する。

図４は、本発明の実施形態に係るデータ読み出し部１０６が出力するデータ信号の一例を示す説明図である。ここで、図４は、データ読み出し部１０６が、図３に示す処理によって、図２に示すパラメータ情報を読み出した例を示している。図４に示すように、データ読み出し部１０６がパラメータ情報を読み出して出力する場合のデータ信号は、図２に示すそれぞれのパラメータ情報（＃１、＃２、…＃ｍ）と対応することとなる。

データ書き込み部１０８は、信号処理部１０２_ｍ（複数の信号処理部１０２のうちの最後に処理を行う信号処理部１０２）から出力されるデータ信号に対応するデータを記憶部１０４に選択的に記録する。より具体的には、データ書き込み部１０８は、モード制御信号が第２の処理を示している場合に、信号処理部１０２_ｍから出力されるデータ信号に対応するデータを、制御部１１０から出力される書き込み制御信号が示す記憶部１０４の指定アドレスへと記録する。ここで、データ書き込み部１０８としては、例えば、ＤＭＡＣが挙げられる。

制御部１１０は、例えば、ＣＰＵや、各種処理回路が集積された集積回路などで構成され、データ処理装置１００全体を制御する役目を果たす。また、制御部１１０は、複数の信号処理部１０２それぞれ、およびデータ書き込み部１０８へモード制御信号を出力し、データ読み出し部１０６に記憶部１０４からデータを選択的に読み出させ、データ書き込み部１０８に記憶部１０４へとデータを選択的に書き込ませる。

より具体的には、制御部１１０は、例えば、データ読み出し部１０６にパラメータ情報を読み出させる場合には、パラメータ情報を読み出させるための読み出し制御信号と、パラメータの設定を行う第１の処理を示すモード制御信号とを出力する。上記によって、データ読み出し部１０６は、記憶部１０４からパラメータ情報を読み出し、図４に示すように読み出したパラメータ情報を信号処理部１０２へ出力し、各信号処理部１０２は、第１の処理を示すモード制御信号に応じてデータ信号に基づくパラメータの記憶処理を行う。よって、各信号処理部１０４が備えるレジスタには、データ読み出し部１０６が読み出したパラメータ情報に対応するパラメータが記録（新規記録、または更新）される。

また、制御部１１０は、例えば、データ読み出し部１０６からのパラメータ情報の読み出しが完了したことを示す応答に基づいて、データ信号に対する信号処理を行う第２の処理を示すモード制御信号を出力する。上記によって、各信号処理部１０２は、第２の処理を示すモード制御信号に応じて入力されるデータ信号に対するパラメータを用いた信号処理が可能な状態となる。よって、制御部１１０が、処理データを読み出させるための読み出し制御信号をデータ読み出し部１０６へ出力することによって、記憶部１０４から処理データが読み出され、読み出された処理データを示すデータ信号が各信号処理部１０２において順次に処理される。そして、信号処理部１０２_ｍから出力される処理後のデータ信号が示すデータは、データ書き込み部１０８により記憶部１０４に記録される。

第１の実施形態に係るデータ処理装置１００は、例えば、図１に示す構成によって、各信号処理部１０２が備えるレジスタに対するパラメータの設定（当該レジスタへのパラメータの記録）と、各信号処理部１０２における信号処理とを実現する。

［信号処理部１０２の構成例と信号処理部１０２における処理］
次に、本発明の実施形態に係る信号処理部１０２の構成と、信号処理部１０２におけるパラメータの設定に係る処理とについて、より具体的に説明する。

図５は、本発明の実施形態に係る信号処理部１０２の構成の一例を示すブロック図である。信号処理部１０２は、パラメータ設定部１２０と、信号処理回路１２２と、切替部１２４とを備える。また、信号処理部１０２は、固有の識別情報を記憶する。ここで、信号処理部１０２は、例えば、ＲＯＭ（図示せず）を備え、当該ＲＯＭ（図示せず）に識別情報を記憶して設定部１３０が当該ＲＯＭ（図示せず）から識別情報を適宜読み出す。なお、識別情報は、設定部１３０に記憶されていてもよい。

パラメータ設定部１２０は、設定部１３０と、パラメータを記憶可能なｎ個（ｎは、１以上の整数）のレジスタ１３２_ｎとを備え、入力されるモード制御信号に応じて、入力されるデータ信号に基づくパラメータの記憶処理を選択的に行う。より具体的には、パラメータ設定部１２０は、モード制御信号が第１の処理を示す場合には、入力されるデータ信号（データ列）をパラメータ情報と捉え、パラメータの記憶処理を行う。また、パラメータ設定部１２０は、モード制御信号が第２の処理を示す場合には、入力されるデータ信号を処理データと捉え、パラメータの記憶処理を行わない。

設定部１３０は、信号処理部１０２におけるパラメータの設定に係る処理を主導的に行う役目を果たす。より具体的には、設定部１３０には、モード制御信号、データ信号、およびＥＮＡＢＬＥ信号がそれぞれ入力され、モード制御信号に応じてレジスタ１３２_ｎにパラメータを選択的に記録する。

ここで、モード制御信号が第１の処理を示す場合、入力されるデータ信号は、例えば図４に示すデータである。モード制御信号が第１の処理を示す場合には、設定部１３０は、データ信号が示すデータの中から識別情報と対応するデータを選択し、選択したデータに含まれるパラメータを、当該パラメータと対応するレジスタ１３２_ｎそれぞれに記録する。また、設定部１３０は、モード制御信号が第２の処理を示す場合には、レジスタにパラメータを記録しない。

図６は、本発明の実施形態に係る信号処理部１０２におけるパラメータの設定に係る処理の一例を示す説明図である。また、図６は、本発明の実施形態に係るパラメータ設定方法に係る処理の一例を示している。以下では、図６に示す処理を、設定部１３０が行うものとして説明する。

設定部１３０は、モード制御信号に基づいてパラメータの設定を行うか否かを判定する（Ｓ２００）。設定部１３０は、モード制御信号が第１の処理を示す場合（例えば、モード制御信号の信号レベルがハイレベルの場合）に、パラメータの設定を行うと判定する。ステップＳ２００においてパラメータの設定を行うと判定されない場合には、設定部１３０は、パラメータの設定を行うと判定されるまで、処理を進めない。

また、ステップＳ２００においてパラメータの設定を行うと判定された場合には、設定部１３０は、パラメータ情報が入力されたか否かを判定する（Ｓ２０２）。設定部１３０は、例えば、ＥＮＡＢＬＥ信号の信号レベルがローレベルからハイレベルへと変化したときに、パラメータ情報が入力されたと判定する。

ステップＳ２０２においてパラメータ情報が入力されたと判定されない場合には、設定部１３０は、ステップＳ２００からの処理を繰り返す。

また、ステップＳ２０２においてパラメータ情報が入力されたと判定された場合には、設定部１３０は、入力されたデータ信号が示すデータ（例えば図４に示すデータ）から“Ｐａｒａｍｅｔｅｒ ＩＤ”を取得する（Ｓ２０４）。そして、設定部１３０は、識別信号と、ステップＳ２０４において“Ｐａｒａｍｅｔｅｒ ＩＤ”とが対応するか否かを判定する（Ｓ２０６）。ステップＳ２０６の判定は、入力されたパラメータ情報が、信号処理回路１２２が信号処理に用いるパラメータを含んでいるか否かの判定に相当する。設定部１３０は、例えば、識別情報と“Ｐａｒａｍｅｔｅｒ ＩＤ”とが一致する場合に、取得された“Ｐａｒａｍｅｔｅｒ ＩＤ”が対応する“Ｐａｒａｍｅｔｅｒ ＩＤ”であると判定する。

ステップＳ２０６において取得された“Ｐａｒａｍｅｔｅｒ ＩＤ”が対応する“Ｐａｒａｍｅｔｅｒ ＩＤ”であると判定されない場合には、設定部１３０は、ステップＳ２００からの処理を繰り返す。

また、ステップＳ２０６において取得された“Ｐａｒａｍｅｔｅｒ ＩＤ”が対応する“Ｐａｒａｍｅｔｅｒ ＩＤ”であると判定された場合には、設定部１３０は、データ信号が示すデータに含まれるパラメータをレジスタ１３２_ｎに記録する（Ｓ２０８。パラメータ設定処理）。

ステップＳ２０８においてパラメータの設定が行われると、データ信号が示すデータに含まれる全てのパラメータが設定されたか否かを判定する（Ｓ２１０）。ステップＳ２１０において全てのパラメータが設定されたと判定されない場合には、設定部１３０は、ステップＳ２０８からの処理を繰り返す。また、ステップＳ２１０において全てのパラメータが設定されたと判定された場合には、設定部１３０は、次のパラメータ情報の入力を待つ待機状態となり、ステップＳ２００からの処理を繰り返す。

信号処理部１０２では、設定部１３０が例えば図６に示す処理を行うことによって、図４に示すように順次に入力される複数のパラメータ情報の中から、対応するパラメータ情報が選択され、選択されたパラメータ情報に含まれるパラメータが、レジスタ１３２_ｎに記録される。

また、設定部１３０は、モード制御信号モードがパラメータの設定を行う第１の処理を示さない場合には、レジスタ１３２_ｎに何らのデータも記録しないので、処理データが入力された場合にレジスタ１３２_ｎに記憶されたパラメータが更新される恐れもない。

パラメータ設定部１２０は、設定部１３０とレジスタ１３２_ｎとを備えることによって、入力されるモード制御信号に応じて、入力されるデータ信号に基づくパラメータの記憶処理を選択的に行う。

再度図５を参照して、信号処理部１０２の構成の一例について説明する。信号処理回路１２２は、入力されるデータ信号に対してレジスタ１３２_ｎに記憶されたパラメータを用いた信号処理を行い、処理後のデータ信号を切替部１２４へ出力する。また、信号処理回路１２２は、処理後のデータ信号と共に、データ信号と同期されたＥＮＡＢＬＥ信号を出力する。

なお、図５では示していないが、信号処理回路１２２は、モード制御信号がパラメータの設定を行う第１の処理を示す場合、信号処理を行わなくてもよい。上記の場合には、信号処理部１０２の消費電力を低減させることができる。

切替部１２４は、モード制御信号に基づいて、信号処理部１０２に入力されたデータ信号（信号処理回路１２２が処理する前のデータ信号）または、信号処理回路１２２が処理したデータ信号のいずれかを選択的に出力する。より具体的には、切替部１２４は、モード制御信号が第１の処理を示す場合には、入力されるデータ信号を出力し、モード制御信号が第２の処理を示す場合には、信号処理回路１２２が処理したデータ信号を出力する。また、切替部１２４は、モード制御信号が第１の処理を示す場合には、入力されたＥＮＡＢＬＥ信号を出力し、モード制御信号が第２の処理を示す場合には、信号処理回路１２２から出力される処理されたデータ信号と共に、信号処理回路１２２からデータ信号と同期して出力されるＥＮＡＢＬＥ信号を出力する。切替部１２４は、例えば、モード制御信号に応じて入力されたＥＮＡＢＬＥ信号または信号処理回路１２２から出力されるＥＮＡＢＬＥ信号のいずれかを出力するスイッチＳＷ２とで構成される。

信号処理部１０２は、例えば図５に示す構成を有する。ここで、信号処理部１０２は、モード制御信号が第１の処理を示す場合には、入力されたデータ信号に基づいてレジスタ１３２_ｎにパラメータを選択的に記録すると共に、入力されたデータ信号を後段の信号処理部１０２（または、データ書込み部１０８）へと出力する。また、信号処理部１０２は、モード制御信号が第１の処理を示す場合には、入力されたデータ信号を信号処理回路１２２で処理し、処理されたデータ信号を後段の信号処理部１０２（または、データ書込み部１０８）へと出力する。

したがって、データ処理装置１００は、例えば図５に示す構成を有する信号処理部１０２を備えることによって、処理データを示すデータ信号と、パラメータ情報を示すデータ信号とを同一のデータバスにて転送することができ、また、各信号処理部１０２が備えるレジスタそれぞれに対応するパラメータを選択的に記録させることができる。

以上のように、本発明の第１の実施形態に係るデータ処理装置１００は、処理データを示すデータ信号と、パラメータ情報を示すデータ信号とを同一のデータバスにて転送することが可能であるので、図８に示す従来のデータ処理装置１０のように、パラメータを記憶するレジスタを信号処理部１０２の外部に備える必要はない。

また、データ処理装置１００では、上記レジスタは制御部１１０を構成するＣＰＵのアドレス上に配置されていないので、データ処理装置１００は、当該ＣＰＵが実行するソフトウェア上でアドレスの管理を行う必要はない。よって、データ処理装置１００では、レジスタ数が多くなったとしても、従来のデータ処理装置１０のように上記ソフトウェアの設計や実装の負担が増すことはない。また、データ処理装置１００では、レジスタ数が多くなったとしても、制御部１１０を構成するＣＰＵが実行するソフトウェア上でアドレスの管理を行う必要はないので、ソフトウェアの設計、実装時に生じうるアドレスの設定ミスが発生する恐れもない。

さらに、データ信号処理装置１００では、各信号処理部１０２が備えるレジスタにパラメータを記録する場合、各信号処理部１０２は、記憶する識別情報を用いて対応するパラメータ情報を特定してレジスタにパラメータを記録する。つまり、データ処理装置１００は、各信号処理部１０２に入力されるパラメータ情報の入力順序（例えば図４の＃ｍの順序）に関係なく、必要なパラメータが、各信号処理部１０２に設定される。よって、データ処理装置１００では、信号処理回路の増減や変更があった場合であっても、信号処理部１０２それぞれに対応するレジスタ１３２_ｎのデコード回路を作り直す必要はないので、従来のデータ処理装置１０のようにハードウェア設計の負担となることもない。

したがって、データ処理装置１００は、入力されるデータ信号に対して順次に信号処理を行う信号処理回路それぞれが信号処理に用いるパラメータの設定に係る、ソフトウェアおよびハードウェアの設計、実装を容易とすることができる。

（第２の実施形態に係るデータ処理装置）
図７は、本発明の第２の実施形態に係るデータ処理装置２００の構成の一例を示すブロック図である。データ処理装置２００は、図１に示す第１の実施形態に係るデータ処理装置１００と基本的に同様の構成を有しており、選択部２０２をさらに備える。図７では、選択部２０２が、セレクタＳＥＬで構成された例を示している。

選択部２０２には、データ処理装置２００の外部から入力された、各信号処理部１０２が処理可能な処理データを示すデータ信号（以下、「入力データ信号」とよぶ場合がある。）と、データ読み出し部１０６から出力されるデータ信号とが入力される。ここで、選択部２０２に入力される外部から入力されたデータ信号としては、例えば、撮像装置（図示せず。または、データ処理装置２００が備える撮像部（図示せず）であってもよい。）から出力される撮像データ（画像データ）や、外部装置から送信された画像データ、音声データなどが挙げられる。

また、選択部２０２は、入力されるモード制御信号に応じて、入力データ信号、またはデータ読み出し部１０６から出力されるデータ信号を、信号処理部１０２_１（複数の信号処理部１０２のうちの最初に処理を行う信号処理部１０２）に出力する。

より具体的には、選択部２０２は、モード制御信号がパラメータの設定を行う第１の処理を示す場合には、データ読み出し部１０６から出力されるデータ信号（すなわち、パラメータ情報を示すデータ信号）を信号処理部１０２_１に出力する。よって、上記の場合には、各信号処理部１０２では、図１に示す第１の実施形態に係る信号処理部１０２と同様に、各信号処理部１０２が備えるレジスタ１３２_ｎにパラメータが記録される。

また、選択部２０２は、モード制御信号がデータ信号に対する信号処理を行うことを示す第２の処理を示す場合には、入力データ信号を信号処理部１０２_１に出力する。よって、上記の場合には、各信号処理部１０２では、図１に示す第１の実施形態に係る信号処理部１０２と同様に、信号処理回路１２２において入力データ信号が処理され、データ書込み部１０８により処理後のデータ信号が示すデータが記憶部１０４に記録される。

第２の実施形態に係るデータ処理装置２００は、選択部２０２を備える点が、図１に示す第１の実施形態に係るデータ処理装置１００と異なるが、その他の構成は、データ処理装置１００と同様である。よって、データ処理装置２００は、第１の実施形態に係るデータ処理装置１００と同様に、処理データを示すデータ信号とパラメータ情報を示すデータ信号とを同一のデータバスにて転送することが可能であるので、図８に示す従来のデータ処理装置１０のように、パラメータを記憶するレジスタを信号処理部１０２の外部に備える必要はない。

また、データ処理装置２００では、第１の実施形態に係るデータ処理装置１００と同様に、制御部１１０を構成するＣＰＵが実行するソフトウェア上でアドレスの管理を行う必要はないので、レジスタ数が多くなったとしても、従来のデータ処理装置１０のように上記ソフトウェアの設計や実装の負担が増すことはない。また、データ処理装置２００では、第１の実施形態に係るデータ処理装置１００と同様に、ソフトウェアの設計、実装時に生じうるアドレスの設定ミスが発生する恐れもない。

さらに、データ信号処理装置２００では、第１の実施形態に係るデータ処理装置１００と同様に、各信号処理部１０２が備えるレジスタにパラメータを記録する場合、各信号処理部１０２は、記憶する識別情報を用いて対応するパラメータ情報を特定してレジスタにパラメータを記録する。よって、データ処理装置１００では、第１の実施形態に係るデータ処理装置１００と同様に、信号処理回路の増減や変更があった場合であっても信号処理部１０２それぞれに対応するレジスタ１３２_ｎのデコード回路を作り直す必要はないので、従来のデータ処理装置１０のようにハードウェア設計の負担となることもない。

したがって、データ処理装置２００は、第１の実施形態に係るデータ処理装置１００と同様に、入力されるデータ信号に対して順次に信号処理を行う信号処理回路それぞれが信号処理に用いるパラメータの設定に係る、ソフトウェアおよびハードウェアの設計、実装を容易とすることができる。

以上、第１、第２の実施形態としてデータ処理装置を挙げて説明したが、上述した本発明の第１、第２実施形態は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、液晶ディスプレイや有機ＥＬディスプレイなど表示装置、テレビジョン（Television）放送を受信する受信装置、ＰＣ（Personal Computer）やサーバ（Server）などのコンピュータなど、様々な機器に適用することができる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

１０、１００、２００ データ処理装置
１０２ 信号処理部
１０４ 記憶部
１０６ データ読み出し部
１０８ データ書込み部
１１０ 制御部
１２０ パラメータ設定部
１２２ 信号処理回路
１２４ 切替部
１３０ 設定部
１３２ レジスタ
２０２ 選択部

Claims (5)

1. 互いに接続されてデータ信号を規定された順序で転送する複数の信号処理部であって、固有の識別情報をそれぞれ記憶し、信号処理に用いるパラメータを記憶可能なレジスタをそれぞれ備え、処理の種別を規定するモード制御信号に基づいて、入力されるデータ信号に基づく前記パラメータの記憶処理、または、入力されるデータ信号に対する前記パラメータを用いた信号処理を順次に行う複数の信号処理部と、
   前記信号処理部それぞれに記憶させるパラメータを示すパラメータ情報と、複数の前記信号処理部が処理可能な処理データとを記憶する記憶部と、
   前記記憶部から前記パラメータ情報または前記処理データを選択的に読み出し、読み出したデータに対応するデータ信号を、複数の前記信号処理部のうちの最初に処理を行う前記信号処理部に出力するデータ読み出し部と、
   複数の前記信号処理部のうちの最後に処理を行う前記信号処理部から出力されるデータ信号に対応するデータを前記記憶部に選択的に記録するデータ書き込み部と、
   前記モード制御信号を複数の前記信号処理部へ出力し、前記データ読み出し部にデータを選択的に読み出させ、前記データ書き込み部にデータを選択的に書き込ませる制御部と、
   を備え、
   前記信号処理部それぞれは、前記パラメータの記憶処理を行う場合には、入力されたデータ信号が前記識別情報と対応するか否かを判定し、入力された前記データ信号が前記識別情報と対応するときに、前記データ信号に含まれるパラメータを前記レジスタに記録することを特徴とする、データ処理装置。
2. 前記信号処理部は、
   前記レジスタと、
   入力されるデータ信号に対して前記レジスタに記憶されたパラメータを用いた前記信号処理を行う信号処理回路と、
   前記モード制御信号がパラメータの設定を行う第１の処理を示す場合には、入力されたデータ信号が示すデータの中から前記識別情報に対応するデータを選択して、選択したデータに含まれるパラメータを前記レジスタに記録し、前記モード制御信号が前記信号処理を行う第２の処理を示す場合には、前記レジスタにパラメータを記録しない設定部と、
   前記モード制御信号が前記第１の処理を示す場合には入力されるデータ信号を出力し、前記モード制御信号が前記第２の処理を示す場合には前記信号処理回路が処理したデータ信号を出力する切替部と、
   を備えることを特徴とする、請求項１に記載のデータ処理装置。
3. 前記制御部は、
   前記データ読み出し部に前記パラメータ情報を読み出させる場合に前記第１の処理を示すモード制御信号を出力し、
   前記データ読み出し部からの前記パラメータ情報の読み出しが完了したことを示す応答に基づいて、前記第２の処理を示すモード制御信号を出力することを特徴とする、請求項１、または２のいずれか１項に記載のデータ処理装置。
4. 外部から入力された、複数の前記信号処理部が処理可能な処理データを示すデータ信号と、前記データ読み出し部から出力されるデータ信号とが入力され、
   前記モード制御信号が前記第１の処理を示す場合には、前記データ読み出し部から出力されるデータ信号を、複数の前記信号処理部のうちの最初に処理を行う前記信号処理部に出力し、
   前記モード制御信号が前記第２の処理を示す場合には、前記外部から入力されたデータ信号を、複数の前記信号処理部のうちの最初に処理を行う前記信号処理部に出力する選択部をさらに備えることを特徴とする、請求項１、または２のいずれか１項に記載のデータ処理装置。
5. 互いに接続されてデータ信号を規定された順序で転送する複数の信号処理部であって、固有の識別情報をそれぞれ記憶し、信号処理に用いるパラメータを記憶可能なレジスタをそれぞれ備え、入力されるデータ信号に基づく前記パラメータの記憶処理、または、入力されるデータ信号に対する前記パラメータを用いた信号処理を順次に行う複数の信号処理部を備えるデータ処理装置における、前記信号処理部それぞれに適用可能なパラメータ設定方法であって、
   処理の種別を規定するモード制御信号に基づいて、前記パラメータの記憶処理を行うか否かを判定する第１判定ステップと、
   前記第１判定ステップにおいて前記パラメータの記憶処理を行うと判定された場合に、入力されたデータ信号が前記識別情報と対応するか否かを判定する第２判定ステップと、
   前記第２判定ステップにおいて入力された前記データ信号が前記識別情報と対応すると判定された場合に、前記データ信号に含まれるパラメータを、前記レジスタに記録する記録ステップと、
   を有することを特徴とする、パラメータ設定方法。
   
   

Images