JP5395797B2 - 通信装置、及び通信制御方法 - Google Patents

通信装置、及び通信制御方法 Download PDF

Info

Publication number
JP5395797B2
JP5395797B2 JP2010525589A JP2010525589A JP5395797B2 JP 5395797 B2 JP5395797 B2 JP 5395797B2 JP 2010525589 A JP2010525589 A JP 2010525589A JP 2010525589 A JP2010525589 A JP 2010525589A JP 5395797 B2 JP5395797 B2 JP 5395797B2
Authority
JP
Japan
Prior art keywords
data
slave
control
unit
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010525589A
Other languages
English (en)
Other versions
JPWO2010021120A1 (ja
Inventor
明弘 海老名
聖治 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2010525589A priority Critical patent/JP5395797B2/ja
Publication of JPWO2010021120A1 publication Critical patent/JPWO2010021120A1/ja
Application granted granted Critical
Publication of JP5395797B2 publication Critical patent/JP5395797B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803Home automation networks
    • H04L12/2807Exchanging configuration information on appliance services in a home automation network
    • H04L12/2814Exchanging control software or macros for controlling appliance services in a home automation network
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling

Landscapes

  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は、所定の規格において規定される通信プロトコルを用いて通信を行なうマスタデバイスとスレーブデバイスとを備える通信装置、及び通信制御方法に関する。
従来、IEEE802.3に規定されるMDIO(Management Data Input/Output)インターフェースを用い、MDIOマスタデバイスを介して物理層デバイスのレジスタへアクセスし、所望のアドレス情報の読み出し又は、書き込みを行なう通信装置が存在する。
このようなMDIOインターフェースを備える通信装置に関する技術として、エラー検出についての技術がある。
具体的には、MDIOインターフェースで用いられるTM2002に準拠したフレームにおいてTA(ターンアラウンド)の第2ビットに、読み出しを指定されたスレーブデバイスのレジスタについてデータのチェックサムを行なった結果の下位ビットを挿入する。さらにこの下位ビットを、マスタデバイスにて行なう返送データのチェックサムの値と比較することで、マスタデバイスの送受信方向でのエラーの検出を行なう技術がある(例えば、特許文献1参照)。
また、有線物理層デバイスと無線物理層デバイスとの間でデータの変換を行なうブリッジデバイスの機能を備えた通信モジュールがある。
この通信モジュールは、内蔵されるCPUが有線物理層デバイス又は、無線物理層デバイスの制御プログラムを実行する等の動作を行なう。
特開2008−118349号公報
ところで、CPUを備える通信装置の物理層デバイスを、上記のCPUを備える通信モジュールに置き換えた場合、この通信装置は、当該通信モジュールを独立した機器として認識する。そのため、当該通信モジュールのパラメータを設定変更する必要がある。
しかし、従来の通信モジュールにおいては、自身に内蔵されるCPUが制御プログラムを実行し、当該通信モジュールが備える無線物理層デバイス等の動作を行なうものである。そのため、通信装置に内蔵されるCPUが、通信モジュールを制御することが出来ないという課題がある。
また、従来の通信装置に実装されている制御プログラムは、IEEE802.3規格に準拠した物理層デバイスをアクセスできるように設計されている。そのため、従来の通信装置に、CPUを備える通信モジュールを実装する場合、当該通信モジュール専用の制御手段を設ける必要があり、さらに、当該制御プログラムを変更しなければならないという課題がある。
本発明はこれらの課題を解決するためのものであり、制御部を備える通信モジュールの物理層デバイスを、当該通信モジュールの上位にあるマスタ側の制御部が容易に制御することのできる通信装置および通信制御方法を提供することを目的とする。
本発明の通信装置は、マスタデバイスと、前記マスタデバイスから出力される制御信号が入力されるスレーブデバイスとを備える通信装置であって、前記スレーブデバイスは、前記スレーブデバイスの制御を行なうスレーブ制御部と、前記制御信号に応じたデータの書き込みがなされる中継レジスタと、外部のデータ通信路と接続するデータ通信部と、前記データ通信部の動作を制御するための制御プログラムを蓄積するスレーブ蓄積部とを有し、前記スレーブ制御部は、前記中継レジスタへの前記制御信号に応じたデータの書き込みに関する情報である制御対応情報を取得し、取得した制御対応情報に応じた制御プログラムを前記スレーブ蓄積部から読み出して実行することで前記データ通信部の制御を行なう。
上記構成により、マスタデバイスからスレーブデバイスを制御することが可能となる。具体的には、マスタデバイスは、従来の物理層デバイスに対するアクセス手順と同様のアクセス手順で、スレーブデバイスに内蔵されている物理層デバイスであるデータ通信部を制御することが可能となる。
その結果、従来のマスタデバイスを、本発明の通信装置に用いる場合、例えば、当該マスタデバイスが実行するプログラムの変更が少なくて済み、プログラム開発にかかるコストアップと不具合の発生とを抑制することが可能となる。
より具体的には、ハードウェアの観点から見ればマスタデバイスがデータ通信部を制御するための専用の制御手段を具備する必要がない。また、ソフトウェアの観点から見れば、従来使用していたプログラムからの変更が少なくて済む。結果として、プログラム開発にかかるコストアップと不具合を軽減することが可能となる効果を奏する。
また、前記マスタデバイスは、前記マスタデバイスの制御を行なうマスタ制御部と、前記マスタデバイスの制御のための制御プログラムを蓄積するマスタ蓄積部とを有し、前記スレーブ制御部は、前記データ通信部の状態の変化を検出すると、検出した変化の内容に応じて、前記中継レジスタにデータを書き込み、前記マスタ制御部は、前記スレーブ制御部による前記中継レジスタへのデータの書き込みに関する情報である変化対応情報を取得し、取得した変化対応情報に応じた制御プログラムを前記マスタ蓄積部から読み出して実行することで前記マスタデバイスの制御を行なうとしてもよい。
この構成によれば、リンクアップまたはリンクダウン等の、データ通信部の状態が変化した場合、マスタデバイスは、その変化に応じた制御を実行することができる。つまり、データ通信部の状態が変化した場合であっても、スレーブデバイスとマスタデバイスとの動作を整合させることできる。
また、前記マスタデバイスと前記スレーブデバイスとは、IEEE802.3で規定されるMDIOインターフェースで接続されているとしてもよい。
この構成によれば、マスタデバイスは、スレーブデバイスに内蔵されている物理層デバイスを、MDIOインターフェースを介して、従来の物理層デバイスに対するアクセス手順で制御することが可能となる。
また、前記スレーブ制御部は、前記制御信号に応じてデータが書き込まれた前記中継レジスタ内のアドレスである変化アドレスを前記制御対応情報として取得し、前記変化アドレスに対応する制御プログラムを前記スレーブ蓄積部から読み出して実行するとしてもよい。
この構成によれば、スレーブ制御部は、中継レジスタの変化アドレスを検知するだけで、マスタデバイスの要求に応じた処理を実行することができる。
また、前記スレーブ制御部は、前記中継レジスタに格納されているデータの読み出しを、所定の間隔をおいて2回行い、前記2回の読み出しにより得られた2つのデータ間で差分が存在する場合、当該差分に対応するアドレスを特定することで、前記変化アドレスを取得するとしてもよい。
この構成によれば、例えば、中継レジスタに書き込みがあったことを、割り込み信号等でスレーブ制御部に通知する機能を中継レジスタが備えていない場合であっても、スレーブ制御部は、変化アドレスを検知することができる。
また、前記スレーブ制御部は、前記中継レジスタの一部の領域のみから、前記2回の読み出しを行なうとしてもよい。
この構成によれば、中継レジスタに対するアクセス頻度を軽減できる為、スレーブ制御部の処理負荷を軽減できる効果を奏する。
また、本発明は、本発明の通信装置を構成する処理部による各処理を含む通信制御方法として実現することもできる。
また、本発明の放送受信装置は、ネットワークに接続可能な放送受信装置であって、本発明の通信装置と、前記通信装置から得られる映像データをデコードする画像処理部と、前記画像処理部から得られるデコード済みのデータを表示する表示部とを備える。
また、本発明の再生装置は、ネットワークに接続可能な再生装置であって、本発明の通信装置と、前記通信装置から得られる映像データをデコードする再生部と、前記画像再生部から得られるデコード済みの映像データを外部装置に出力する出力部とを備える。
このように、本発明は、テレビジョン受像機、DVDレコーダ、ブルーレイディスクレコーダ等、ネットワークに接続可能なAV機器に広く利用可能である。
本発明によれば、マスタデバイスから、独自の制御部を備えるスレーブデバイスを制御することが可能となる。具体的には、マスタデバイスは、従来の物理層デバイスと同様にスレーブデバイスに内蔵されている物理層デバイスを制御することが可能となる。その結果、例えば、通信装置が実行すべき制御プログラムの変更が少なくて済み、制御プログラム開発にかかるコストアップと不具合の発生とを抑制することが可能となる。
図1は、本発明の実施の形態におけるテレビジョン受像機の概略ブロック図である。 図2は、本発明の実施の形態における通信装置の主要な構成を示す図である。 図3は、本発明の実施の形態における中継レジスタの全アドレスの一覧を示すテーブルの一例である。 図4は、本発明の実施の形態における、マスタデバイスが有するCPUが無線物理層デバイスの制御を行なう際の処理の流れを示すフローチャートである。 図5は、本発明の実施の形態における、マスタデバイスが有するCPUが無線物理層デバイスの状態変化に応じた制御を行なう際の処理の流れを示すフローチャートである。 図6は、本発明の実施の形態における通信装置の変形例である通信装置の主要な構成を示す図である。 図7は、本発明の実施形態の通信装置が搭載されたAV機器の一例としての再生装置の概略ブロック図である。
(実施の形態)
以下、本発明を実施するための形態について、図面を参照しながら説明する。
図1は、本発明の実施形態の通信装置100が搭載されたAV機器の一例としてのテレビジョン受像機1(以下「テレビ1」と称する)の概略ブロック図である。
本実施の形態におけるテレビ1は、本発明の放送受信装置の一例である。
図1に示すように、テレビ1は、主要な構成として、画像処理部2、表示部3および通信装置100を備える。画像処理部2および表示部3は、通信装置100に含まれるマスタデバイス200が備える第一CPU202に接続されている。
通信装置100は、マスタデバイス200およびスレーブデバイス300を備える。
マスタデバイス200は、第一CPU(Central Processing Unit)202、第一不揮発性記録媒体201、及びMDIOマスタデバイス203を有する。
スレーブデバイス300は、MDIOマスタデバイス203とMDIOインターフェースバス101を介して接続されている。また、スレーブデバイス300は、外部のネットワークとも接続されている。
第一CPU202は、本発明の通信装置におけるマスタ制御部の一例であり、マスタデバイス200の動作を制御する制御部である。
なお、図1において、テレビ1全体の動作を制御する制御部(CPU)は図示が省略されている。しかし、第一CPU202は、画像処理部2および表示部3等を含む、テレビ1全体の動作を制御する制御部として機能してもよい。
画像処理部2は、放送波やネットワークからダウンロードした映像データをデコードして表示部3に表示させる。表示部3は、映像を表示する装置である。表示部3として、例えば、ブラウン管、液晶ディスプレイ(Liquid Crystal Display:LCD)、プラズマディスプレイ(Plasma Display Panel:PDP)、有機ELディスプレイ(Organic Electro−Luminescence:OEL)等を採用することができる。
このテレビ1は、アンテナ(図示省略)で受信した放送波を画像処理部2でデコードして表示部3に表示する。また、テレビ1は、スレーブデバイス300とアクセスポイントとの間が有線、若しくは無線接続されることによって外部ネットワークに接続されている。
これにより、例えば、外部ネットワークを介してインターネットからダウンロードした動画データを画像処理部2でデコードして表示部3に表示すること等も可能である。
以下、本発明に係る通信装置100について図面を参照しながら説明する。
まず、通信装置100の構成について図面を参照しながら説明する。
図2は、実施の形態における通信装置100の主要な構成を示す図である。
通信装置100は、上記のように、マスタデバイス200と、スレーブデバイス300とを備える。
マスタデバイス200は、IEEE802.3に規定されるMDIO通信規格に基づくMDIOインターフェースバス101によって、スレーブデバイス300と接続される。
また、マスタデバイス200は、スレーブデバイス300の制御を行なうことで、通信装置100全体の動作を制御する。また、マスタデバイス200と、スレーブデバイス300と、はそれぞれ独立したCPUを有する。
マスタデバイス200は、第一不揮発性記録媒体201、第一CPU202、およびMDIOマスタデバイス203を有する。
第一不揮発性記録媒体201は、本発明の通信装置におけるマスタ蓄積部の一例であり、MDIOマスタデバイス203の動作を制御するための複数の制御プログラムを格納している。
これら制御プログラムには、MDIOマスタデバイス203が中継レジスタ301に格納されているデータの読み出し及び書き込みを行なうためのプログラムが含まれる。
なお、第一CPU202によって、後述する変化アドレス等に応じた処理が実行されるのであれば、これら処理が単一の制御プログラムによって実現されてもよい。つまり第一不揮発性記録媒体201に複数ではなく単一の制御プログラムが格納されていてもよい。
第一不揮発性記録媒体201は、HDDやEEPROMから成るフラッシュメモリデバイス等、情報の蓄積が可能な記録媒体であればどのようなものでも構わない。
第一CPU202は、第一不揮発性記録媒体201に蓄積される制御プログラムを、汎用バスを介して読み出し、実行する機能を有する。
第一CPU202は、半導体素子等で実現可能である。第一CPU202は、ハードウェアのみで構成しても構わないし、ハードウェアとソフトウェアを組み合わせることにより実現しても構わない。
なお、本発明の実施の形態において、第一不揮発性記録媒体201は、第一CPU202と独立するデバイスで構成されるとした。しかし、第一不揮発性記録媒体201は、第一CPU202に内包されてもよい。
この場合、第一CPU202が制御プログラムを読み出し、実行する際、汎用バスを介して読み出す必要がないため、処理時間を短縮することが可能となる効果を奏する。
MDIOマスタデバイス203は、第一CPU202に制御され、MDIOの仕様に従いMDIOインターフェースバス101を介して、中継レジスタ301に格納されるデータの読み出し及び書き込みを行なう機能を有する。
スレーブデバイス300は、中継レジスタ301、第二CPU302、第二不揮発性記録媒体303、及び、無線物理層デバイス304を有する。
これら各構成要素は汎用バスによって接続される。なお、汎用バスはハードウェアで使用されるバスであればどのようなものを使用しても構わない。
中継レジスタ301は、MDIOインターフェースバス101を介してMDIOマスタデバイス203と接続され、MDIOマスタデバイス203のスレーブとして動作する機能を有する。
中継レジスタ301は、第一CPU202及び、第二CPU302の双方から、データの読み出し及び書き込みがなされる。さらに、中継レジスタ301は、第一CPU202によってデータが書き込まれた場合、割り込み通知を第二CPU302に出力する。
第二不揮発性記録媒体303は、本発明の通信装置におけるスレーブ蓄積部の一例であり、無線物理層デバイス304の動作を制御するための複数の制御プログラムを格納している。
第二不揮発性記録媒体303は、HDDやEEPROMから成るフラッシュメモリデバイス等、情報の蓄積が可能な記録媒体であればどのようなものでも構わない。
なお、第二CPU302によって、後述する変化アドレス等に応じた処理が実行されるのであれば、これら処理が単一の制御プログラムによって実現されてもよい。つまり第二不揮発性記録媒体303に複数ではなく単一の制御プログラムが格納されていてもよい。
第二CPU302は、本発明の通信装置におけるスレーブ制御部の一例であり、スレーブデバイス300の制御を行なう制御部である。
第二CPU302は、第二不揮発性記録媒体303に蓄積される制御プログラムを汎用バスを介して読み出し、読み出した当該制御プログラムを実行することで、無線物理層デバイス304の動作を制御する。
また、第二CPU302は、マスタデバイス200が有する第一CPU202による中継レジスタ301へのデータの書き込みに関する情報を取得する処理(以下、「第1の取得処理」という。)を実行する。
また、第一CPU202は、スレーブデバイス300が有する第二CPU302による中継レジスタ301へのデータの書き込みに関する情報を取得する処理(以下、「第2の取得処理」という。)を実行する。
なお、本発明の実施の形態において、第二不揮発性記録媒体303は、第二CPU302と独立するデバイスで構成されるとした。しかし、第二不揮発性記録媒体303は、第二CPU302に内包されてもよい。
この場合、第二CPU302が制御プログラムを読み出し、実行する際、汎用バスを介して読み出す必要がないため、処理時間を短縮することが可能となる効果を奏する。
無線物理層デバイス304は、第二CPU302に制御され、IEEE801.11、IEEE802.15.1等に規定される通信規格を利用し、無線ネットワークを介して外部装置と通信を行なう。
無線物理層デバイス304は、通信プロトコルの階層構造で、OSI参照モデルの第1層を示すPHY(Physical Layer)と、MAC(Media Access Control)と、当該無線物理層デバイス304の設定や状態を示すデータを格納するレジスタを備える。
この無線物理層デバイス304は、デジタルデータを電気信号に変換し、無線ネットワークに送信する送信機能と、無線ネットワーク上に流れる電気信号をデジタルデータに変換し受信する受信機能を有する。
無線物理層デバイス304はさらに、状態変化があった場合、第二CPU302に対し割り込み通知を出力する機能を有する。
ここで、無線物理層デバイス304における状態変化とはデバイスの現状態が変化することであり、例えば、無線物理層デバイス304における電波強度の変化や、外部装置とのリンクアップ、リンクダウンといった接続状態の変化を示す。
例えば、無線物理層デバイス304は、外部装置と無線LANによるネットワークが切断された場合、非接続状態を示す割り込み通知を第二CPU302に出力する。
ここで、第二CPU302が実行する第1の取得処理に関して説明する。
まず、第二CPU302が第1の取得処理を実行するタイミングについて説明する。
第二CPU302は、中継レジスタ301から割り込み通知が入力された場合、第1の検出を行なう。
次に、第1の取得処理の具体的内容について説明する。
まず、第一CPU202が中継レジスタ301へのデータの書き込みを行なう。中継レジスタ301は、データの書き込みが行なわれると、第二CPU302に対し割り込み通知を行なう。
なお、中継レジスタ301は、データの書き込みおよび読み出しを管理するハードウェア(以下「レジスタ管理部」という。図2等に図示せず。)を有している。厳密には、このレジスタ管理部が、第二CPU302への割り込み通知を行なうが、本発明の説明の明確化等のため「中継レジスタ301が割り込み通知を行なう」と記載する。割り込み通知以外の処理についても同じである。
第二CPU302は、中継レジスタ301から割り込み通知を受け取ると、第一CPU202によりデータが書き込まれた中継レジスタ301のアドレスを取得する。
当該アドレスを取得する方法について、より具体的に、図3を用いて説明する。
図3は、中継レジスタ301の全アドレスの一覧を示すテーブルの一例である。
なお、このテーブルは、上述のレジスタ管理部によって更新される。
第二CPU302は、中継レジスタ301から割り込み通知を受け取ると、中継レジスタ301に存在する当該テーブルから、変化アドレスに対応するデータを読み出す。これにより、第一CPU202によりデータが書き込まれた中継レジスタ301内のアドレスである変化アドレスを取得する。
図3においては、変化アドレスに対応するデータとして、アドレス0を示すデータが記憶されている。この場合、第二CPU302は、第一CPU202がデータを書き込んだアドレスである変化アドレスとして、例えば“0”を取得する。
なお、第二CPU302が取得する情報は、中継レジスタ301の変化アドレスに限定されるものではなく、当該変化アドレスに対応する格納データでも構わない。
このようにして第二CPU302が取得する、変化アドレスまたは変化アドレスに対応する格納データは、本発明の通信装置における制御対応情報の一例である。第二CPU302は、取得した変化アドレスまたは格納データに対応する制御プログラムを第二不揮発性記録媒体303から読み出して実行する。
なお、第二CPU302が実行している変化アドレスまたは格納データを取得する制御プログラムが、格納データに対応する制御を実施してもよい。この場合、第二CPU302が対応する制御プログラムを読み出し実行する際、汎用バスを介して読み出す必要がないため、処理時間を短縮することが可能となる効果を奏する。
また、中継レジスタ301にデータの書き込みが行なわれたことを検出する方法は、MDIOマスタデバイス203から書き込み要求を受けることで検出する等、どのような方法を利用しても構わない。
また、中継レジスタ301のレジスタ管理部が、第一CPU202によってデータの書き込みが行なわれたアドレスを中継レジスタ301以外の記憶媒体に記憶させておき、当該記憶されたアドレスを第二CPU302が参照する構成にしても構わない。
例えば、中継レジスタ301のレジスタ管理部が、第一CPU202によってデータの書き込みが行なわれたアドレス、つまり変化アドレスを、第二CPU302が内蔵するキャッシュメモリに書き込む。この場合、第二CPU302は高速に変化アドレスを読み出すことができる。
なお、別途記憶する情報は、変化アドレスに限定されるものではなく、データの書き込みが行なわれたアドレス、または、それらアドレスに対応する格納データそのものを記憶する構成にしても構わない。
次に、第1の取得処理に関して他の動作形態を説明する。
第二CPU302は、一定間隔毎に、中継レジスタ301からデータを読み出し、その結果に応じて第1の取得処理を行なってもよい。本実施の形態における一定間隔は、100ms、150ms等、本発明の使用状況に合わせて設定変更な値である。
まず、第二CPU302は、例えば100msといった一定間隔ごとに中継レジスタ301のアドレスごとのデータ全て読み出し、読み出しデータとして記憶する。次に、最新の読み出しデータと、1ステップ過去に記憶した読み出しデータとの間に差分があるか否かを判断する。そして、差分がある場合は、当該差分が存在する部分に対応するアドレスを特定する。つまり、所定の間隔をおいて2回読み出したデータ間の差分に基づいて変化アドレスが特定される。
こうすることでも、中継レジスタ301へのデータの書き込みの検出、および変化アドレスの特定をすることができる。
なお、上記処理において、中継レジスタ301に格納されている一部のデータのみを記憶してもよい。
例えば、中継レジスタ301に、“0”から“31”までのアドレスが存在し、このうち、“10”から“21”までが、第二CPU302によってデータが書き込まれる領域である場合を想定する。
この場合、第二CPU302は、一定間隔ごとに、中継レジスタ301の“10”から“21”までのデータのみを読み出し、1ステップ過去に読み出した同領域のデータと比較する。
こうすることで、第二CPU302は、より効率よく、中継レジスタ301へのデータの書き込みの検出、および変化アドレスの取得をすることができる。
なお、第二CPU302は、このようにある時点の中継レジスタ301の格納データと過去の格納データとの差分から変化アドレスを取得するのではなく、変化アドレスに対応する格納データ、つまり、当該差分のデータそのものを取得してもよい。
第二CPU302は、このように取得した変化アドレスまたは変化アドレスに対応する格納データに対応する制御プログラムは第二不揮発性記録媒体303から読み出して実行する。
なお、第二CPU302が実行している変化アドレスまたは格納データを取得する制御プログラムが、格納データに対応する制御を実施してもよい。この場合、第二CPU302が対応する制御プログラムを読み出し実行する際、汎用バスを介して読み出す必要がないため、処理時間を短縮することが可能となる効果を奏する。
次に、第2の取得処理について説明する。
まず、第一CPU202が第2の取得処理を実行するタイミングについて説明する。
第二CPU302は、無線物理層デバイス304からに割り込み通知が入力された場合、中継レジスタ301の格納データの書き換えを行なう。具体的には、第二CPU302は、例えば無線物理層デバイス304から状態変化の内容(リンクアップまたはリンクダウンなど)を取得し、取得した内容に応じた所定のアドレスに所定のデータを書き込む。
中継レジスタ301が第二CPU302により書き換えられると、中継レジスタ301から第一CPU202に割り込み通知が入力され、第一CPU202により第2の取得処理が実行される。
なお、無線物理層デバイス304は、自身の状態が変化したタイミングで無線物理層デバイス304が有するレジスタに格納されるデータを変更し、第二CPU302に割り込み通知を出力する。
また、第二CPU302は、無線物理層デバイス304から割り込み通知を受け取ることで、無線物理層デバイス304の状態変化を検出するのではなく、無線物理層デバイス304が有するレジスタの格納データの変化を検出することで、無線物理層デバイス304の状態変化を検出してもよい。
例えば、第二CPU302は、例えば100msといった一定間隔ごとに無線物理層デバイス304のレジスタのアドレスごとのデータ全て読み出し、読み出しデータとして記憶する。
次に、最新の読み出しデータと、1ステップ過去に記憶した読み出しデータとの間に差分があるか否かを判断する。そして、差分がある場合、例えば、その差分の内容またはその差分に対応する当該レジスタ内のアドレスに応じた、中継レジスタ301の所定のアドレスに、所定のデータを書き込む。
こうすることでも、第二CPU302は、無線物理層デバイス304の状態変化を検出することができる。
次に、第2の取得処理の具体的動作内容について説明する。
第二CPU302は、無線物理層デバイス304から割り込み通知を受け取ると上述のように、中継レジスタ301に対してデータの書き込みを行なう。中継レジスタ301は、第二CPU302からデータの書き込みが行なわれると、第一CPU202に対し割り込み通知を行なう。
第一CPU202は、中継レジスタ301から割り込み通知を受け取ると、第二CPU302によりデータが書き込まれた中継レジスタ301内のアドレス、つまり、変化アドレスを取得する。
なお、中継レジスタ301のレジスタ管理部が、第二CPU302によって書き込みが行なわれたアドレスを中継レジスタ301以外の記憶媒体に記憶させておき、当該記憶されたアドレスを第一CPU202が参照する構成にしても構わない。
また、第一CPU202は、変化アドレスを取得するのではなく、変化アドレスに対応する格納データを取得してもよい。
ここで、第一CPU202が有する第2の取得処理に関して他の動作形態を説明する。
第一CPU202は、一定間隔毎、中継レジスタ301からデータを読み出し、その結果に応じて第2の取得処理を行なってもよい。本実施の形態における一定間隔は、100ms、150ms等、本発明の使用状況に合わせて設定変更な値である。
まず、第一CPU202は、例えば100msといった一定間隔ごとに中継レジスタ301のアドレスごとのデータ全て読み出し、読み出しデータとして記憶する。
次に、最新の読み出しデータと、1ステップ過去に記憶した読み出しデータとの間に差分があるか否かを判断する。そして、差分がある場合は、当該差分が存在する部分に対応するアドレスを特定する。こうすることでも、中継レジスタ301へのデータの書き込みの検出、および変化アドレスの特定をすることができる。
なお、上記処理において、中継レジスタ301のアドレスごとのデータ全てを記憶していたが、中継レジスタ301に格納されている一部のデータのみを記憶してもよい。
また、第一CPU202は、このようにある時点の中継レジスタ301の格納データと過去の格納データとの差分から変化アドレスを取得するのではなく、変化アドレスに対応する格納データ、つまり、当該差分のデータそのものを取得してもよい。
このようにして第一CPU202が取得する、変化アドレスまたは変化アドレスに対応する格納データは、本発明の通信装置における変化対応情報の一例である。第一CPU202は、取得した変化アドレスまたは格納データに対応する制御プログラムを第一不揮発性記録媒体201から読み出して実行する。
なお、第一CPU202が実行している変化アドレスまたは格納データを取得する制御プログラムが、格納データに対応する制御を実施してもよい。この場合、第一CPU202が対応する制御プログラムを読み出し実行する際、汎用バスを介して読み出す必要がないため、処理時間を短縮することが可能となる効果を奏する。
次に、図4を参照しながら、本発明の実施の形態に係る通信装置100の動作について説明する。
図4は、通信装置100において、第一CPU202が無線物理層デバイス304の制御を行なう際の処理の流れを示すフローチャートである。
まず、第一CPU202は、使用者等によってテレビ1に対する操作がなされると、当該操作に対応する制御プログラムを、汎用バスを介して第一不揮発性記録媒体201から読み出だし、実行する(S1001)。
次に、第一CPU202は、実行する制御プログラムにしたがって、MDIOマスタデバイス203を制御し、中継レジスタ301の所定のアドレスへの所定のデータの書き込みを行なわせる(S1002)。
例えば、無線物理層デバイス304に無線通信のための暗号鍵を設定するためのデータが中継レジスタ301に書き込まれる。
つまり、マスタデバイス200からスレーブデバイス300に制御信号が入力され、当該制御信号に応じた中継レジスタ301へのデータの書き込みが行なわれる。
中継レジスタ301は、MDIOマスタデバイス203によってメモリイメージの書き込みがなされたか否かを判定する(S1003)。書き込みがなされた場合(S1003でYes)、S1004の処理がなされ、書き込みがなされなかった場合は、そのまま動作を終了する。
中継レジスタ301に書き込みがなされた場合、中継レジスタ301は、第二CPU302に対し割り込み通知を出力する(S1004)。
第二CPU302は、中継レジスタ301から割り込み通知が入力されると、第一CPU202が書き込みを行なった中継レジスタ301のアドレス、つまり変化アドレスを取得する(S1005)。
第二CPU302は、取得した変化アドレスに対応する制御プログラムを第二不揮発性記録媒体303から読み出す(S1006)。
第二CPU302は、読み出した制御プログラムを実行することにより、無線物理層デバイス304を制御する(S1007)。これにより、無線物理層デバイス304は、当該制御プログラムに規定される動作を行なう。
以上の処理により、マスタデバイス200は、無線物理層デバイス304に、マスタデバイス200からの制御信号に応じた動作を行なわせることができる。
なお、S1005において第二CPU302は、中継レジスタ301の変化アドレスを取得するとした。しかし、これに限定されるものではなく、上述のように、第一CPU202による制御により中継レジスタ301に書き込まれたデータを取得してもよい。
この場合、第二CPU302は、取得したデータに対応した制御プログラムを第二不揮発性記録媒体303から読み出して実行する。こうすることでも、マスタデバイス200は、無線物理層デバイス304に、マスタデバイス200からの制御信号に応じた動作を行なわせることができる。
また、上記説明において、第二CPUは、取得した変化アドレスに対応した制御プログラムを第二不揮発性記録媒体303から読み出して実行するとした(S1006、S1007)。しかし、変化アドレスの取得(S1005)のために第二CPU302によって実行されるプログラム内に全てのアドレスに対応する制御プログラムを包含させておく事で、第二CPU302は、制御プログラムを汎用バスを介して読み出す必要がない。そのため、第二CPU302による制御プログラムの実行に係る処理時間を短縮することが可能となる効果を奏する。
次に、図5を参照しながら、無線物理層デバイス304の状態が変化する際の通信装置100の動作について説明する。
図5は、通信装置100において、第一CPU202が、無線物理層デバイス304の状態変化に応じてマスタデバイス200の制御を行なう際の処理の流れを示すフローチャートである。
まず、無線物理層デバイス304は、状態変化があるか否かを確認する(S2001)。状態変化を検出した場合(S2001でYes)は、S2002の処理に移行し、検出しない場合(S2001でNo)は、状態変化の有無の確認(S2001)を繰り返す。
無線物理層デバイス304は、状態変化を検出した場合、第二CPU302に対し、割り込み通知を出力する(S2002)。
第二CPU302は、無線物理層デバイス304から割り込み通知が入力されると、当該割り込み通知に応じて中継レジスタ301のデータを書き換える(S2003)。つまり、第二CPU302は、当該割り込み通知に応じた、中継レジスタ301の所定のアドレスに所定のデータを書き込む。
次に中継レジスタ301は、第一CPU202に対し割り込み通知を出力する(S2004)。
第二CPU302は、中継レジスタ301から割り込み通知が入力されると、中継レジスタ301の書き換えられたアドレス、つまり変化アドレスを取得する(S2005)。
第一CPU202は、取得した変化アドレスに対応する制御プログラムを第一不揮発性記録媒体201から読み出す(S2006)。
第一CPU202は、読み出した制御プログラムを実行する(S2007)。これにより、マスタデバイス200では、当該制御プログラムに規定される処理が行なわれる。
以上の処理により、マスタデバイス200は、無線物理層デバイス304の状態変化に応じた動作を実行することができる。
なお、S2005において第一CPU202は、中継レジスタ301の変化アドレスを取得するとした。しかし、これに限定されるものではなく、上述のように、第二CPU302による制御により中継レジスタ301に書き込まれたデータを取得してもよい。
この場合、第一CPU202は、取得したデータに対応した制御プログラムを第一不揮発性記録媒体201から読み出して実行する。こうすることでも、マスタデバイス200は、無線物理層デバイス304の状態変化に応じた動作を実行することができる。
以上説明したように、本実施の形態の通信装置100では、マスタデバイス200が有する第一CPU202によってMDIOマスタデバイス203を介してスレーブデバイス300が有する中継レジスタ301の格納データが書き換えられる。
スレーブデバイス300の第二CPU302は、この書き換えによる変化アドレスまたは、変化アドレスに対応する格納テータに応じた制御プログラムを実行することで、無線物理層デバイス304の動作を制御する。
このように、スレーブデバイス300に中継レジスタ301を設け、マスタデバイス200から中継レジスタ301にデータの書き込みが出来るようにすることで、スレーブデバイス300が有する無線物理層デバイス304の動作をマスタデバイス200側から制御することができる。
その結果、通信装置100が実行すべき制御プログラムの変更が少なくて済み、制御プログラム開発にかかるコストアップと不具合の発生とを抑制することが可能となる。
さらに、電波強度の変化等の無線物理層デバイス304の状態変化があった場合、スレーブデバイス300が有する第二CPU302は、中継レジスタ301の格納データを書き換える。
マスタデバイス200の第一CPU202は、この書き換えによる変化アドレスまたは、変化アドレスに対応する格納テータに応じた制御プログラムを実行する。
これにより、マスタデバイス200では、無線物理層デバイス304の状態変化に応じた動作が実行される。
従って、無線物理層デバイス304の状態変化が発生した場合であっても、マスタデバイス200とスレーブデバイス300の動作の整合性をとることができる。
(実施の形態の変形例1)
なお、実施の形態において、スレーブデバイス300は、外部ネットワークとの接続に無線物理層デバイス304が用いられている。しかし、本発明は、この構成に限定されるものではなく、有線物理層デバイスを使用しても同様の効果を奏する。
図6に示す通信装置400は、通信装置100が備える無線物理層デバイス304に代えて、MDIOマスタデバイス305とレジスタ308とを有し、有線LANによってネットワーク接続可能な有線物理層デバイス307を備える構成になっている。MDIOマスタデバイス305と有線物理層デバイス307とはMDIOインターフェースバス306で接続されている。
なお、レジスタ308のアドレス構成として、中継レジスタ301と同じアドレス構成を採用してもよい。
この場合、IEEE802.3に規定されている制御によって有線物理層デバイス307を制御可能となる。そのため、従来の通信機器のプログラムを変更することなく、通信装置400を制御可能となる。
このため、従来の通信機器のハードウェアおよび、ソフトウェアの変更無く、例えば、外部装置と1Gbpsの通信速度で通信したい等、外部装置と自装置との間に要求される通信速度に合わせてスレーブデバイス300のみを変更することで目的を達成することが可能となる。
なお、通信装置400におけるスレーブデバイス300にさらに、無線物理層デバイス304が備えられていてもよい。この場合、マスタデバイス200は、例えば、外部ネットワークとの接続に用いる物理層デバイスとして、有線物理層デバイス307および無線物理層デバイス304の中から選択的に使用することができる。
なお、上述した実施の形態およびその変形例においては、マスタデバイス200とスレーブデバイス300とをMDIOインターフェースバス101で接続するとした。しかし、この構成に限定されるものではなく、MDIOインターフェースバス101に代えて、例えば、PCMCIA、SDIO、PCI、ミニPCI、PCIe(PCI Express)等の汎用バスを使用しても構わない。
また、上述した実施の形態において、通信装置100は、テレビ1に備えられるとした。しかしながら、通信装置100は、他の種類のAV機器に備えられてもよい。
図7は、本発明の実施形態の通信装置100が搭載されたAV機器の一例としての再生装置10の概略ブロック図である。
なお、再生装置10は、例えば、BD(Blu−ray Disc)プレーヤ、BDレコーダ、DVD(Digital Versatile Disk)プレーヤ、HDD(Hard disk drive)レコーダ等として実現される。
図7に示すように、再生装置10は通信装置100と、再生部11と、出力部12とを備える。
再生部11は、通信装置100が外部ネットワーク経由で受信した映像データをデコードする構成部である。出力部12は、再生部11から得られるデコード済みのデータを、表示装置等の外部装置に出力する構成部である。
通信装置100が、再生装置10のようなBDプレーヤ等のAV機器に備えられた場合であっても、スレーブデバイス300が有する物理層デバイスをマスタデバイス200側から容易に制御できる等の効果が減殺されることはない。
本発明によれば、スレーブデバイスが備える通信手段を、マスタデバイスから、従来のスレーブデバイスに対するアクセス手順で制御することが可能となる。
そのため、従来のマスタデバイスで使用していたプログラムの変更をすることなく、例えば無線通信モジュールを備えるスレーブデバイスを、従来の通信装置に組み込むことが可能となる。その結果、プログラム開発にかかるコストアップと不具合の発生とを抑制することが可能となる。
従って、本発明は、テレビ等の放送受信装置、並びに、BDプレーヤ、BDレコーダ、DVDプレーヤ、HDDレコーダ等のAV機器等として有用である。
1 テレビ
2 画像処理部
3 表示部
10 再生装置
11 再生部
12 出力部
100、400 通信装置
101、306 MDIOインターフェースバス
200 マスタデバイス
201 第一不揮発性記録媒体
202 第一CPU
203、305 MDIOマスタデバイス
300 スレーブデバイス
301 中継レジスタ
302 第二CPU
303 第二不揮発性記録媒体
304 無線物理層デバイス
307 有線物理層デバイス
308 レジスタ

Claims (8)

  1. マスタデバイスと、前記マスタデバイスから出力される制御信号が入力されるスレーブデバイスとを備える通信装置であって、
    前記スレーブデバイスは、
    前記スレーブデバイスの制御を行なうスレーブ制御部と、
    前記制御信号に応じたデータの書き込みがなされる中継レジスタと、
    外部のデータ通信路と接続する物理層デバイスであるデータ通信部と、
    前記データ通信部の動作を制御するための制御プログラムを蓄積するスレーブ蓄積部とを有し、
    前記スレーブ制御部は、前記中継レジスタへの、前記マスタデバイスから出力された前記制御信号に応じたデータの書き込みに関する情報である制御対応情報を取得し、取得した制御対応情報に応じた制御プログラムを前記スレーブ蓄積部から読み出して実行することで前記データ通信部の制御を行ない、
    前記マスタデバイスは、
    前記マスタデバイスの制御を行なうマスタ制御部と、
    前記マスタデバイスの制御のための制御プログラムを蓄積するマスタ蓄積部とを有し、
    前記スレーブ制御部は、前記データ通信部の状態の変化を検出すると、検出した変化の内容に応じて、前記中継レジスタにデータを書き込み、
    前記マスタ制御部は、前記スレーブ制御部による前記中継レジスタへのデータの書き込みに関する情報である変化対応情報を取得し、取得した変化対応情報に応じた制御プログラムを前記マスタ蓄積部から読み出して実行することで前記マスタデバイスの制御を行なう
    通信装置。
  2. 前記マスタデバイスと前記スレーブデバイスとは、IEEE802.3で規定されるMDIOインターフェースで接続されている
    請求項1記載の通信装置。
  3. 前記スレーブ制御部は、
    前記制御信号に応じてデータが書き込まれた前記中継レジスタ内のアドレスである変化アドレスを前記制御対応情報として取得し、
    前記変化アドレスに対応する制御プログラムを前記スレーブ蓄積部から読み出して実行する
    請求項1記載の通信装置。
  4. 前記スレーブ制御部は、
    前記中継レジスタに格納されているデータの読み出しを、所定の間隔をおいて2回行い、前記2回の読み出しにより得られた2つのデータ間で差分が存在する場合、当該差分に
    対応するアドレスを特定することで、前記変化アドレスを取得する
    請求項3記載の通信装置。
  5. 前記スレーブ制御部は、前記中継レジスタの一部の領域のみから、前記2回の読み出しを行なう
    請求項4記載の通信装置。
  6. マスタデバイスと、前記マスタデバイスから出力される制御信号が入力されるスレーブデバイスとを備える通信装置における通信制御方法であって、
    前記スレーブデバイスは、前記スレーブデバイスの制御を行なうスレーブ制御部と、前記制御信号に応じたデータの書き込みがなされる中継レジスタと、外部のデータ通信路と接続する物理層デバイスであるデータ通信部と、前記データ通信部の動作を制御するための制御プログラムを蓄積するスレーブ蓄積部とを有し、
    前記通信制御方法は、
    前記中継レジスタに、前記制御信号に応じたデータの書き込みを行なう第一書き込みステップと、
    前記スレーブ制御部が、前記第一書き込みステップにおける、前記マスタデバイスから出力された前記制御信号に応じたデータの書き込みに関する情報である制御対応情報を取得する第一取得ステップと、
    前記スレーブ制御部が、取得した制御対応情報に応じた制御プログラムを前記スレーブ蓄積部から読み出して実行することで前記データ通信部の制御を行なうデータ通信部制御ステップとを含み、
    前記マスタデバイスは、前記マスタデバイスの制御を行なうマスタ制御部と、前記マスタデバイスの制御のための制御プログラムを蓄積するマスタ蓄積部とを有し、
    前記通信制御方法はさらに、
    前記スレーブ制御部が、前記データ通信部の状態の変化を検出すると、検出した変化の内容に応じて、前記中継レジスタにデータを書き込む第二書き込みステップと、
    前記マスタ制御部が、前記第二書き込みステップにおける前記スレーブ制御部による前記中継レジスタへのデータの書き込みに関する情報である変化対応情報を取得する第二取得ステップと、
    前記マスタ制御部が、取得した変化対応情報に応じた制御プログラムを前記マスタ蓄積部から読み出して実行することで前記マスタデバイスの制御を行なう、マスタデバイス制御ステップと
    を含む通信制御方法。
  7. ネットワークに接続可能な放送受信装置であって、
    請求項1に記載の通信装置と、
    前記通信装置から得られる映像データをデコードする画像処理部と、
    前記画像処理部から得られるデコード済みのデータを表示する表示部と
    を備える放送受信装置。
  8. ネットワークに接続可能な再生装置であって、
    請求項1に記載の通信装置と、
    前記通信装置から得られる映像データをデコードする再生部と、
    記再生部から得られるデコード済みの映像データを外部装置に出力する出力部と
    を備える再生装置。
JP2010525589A 2008-08-20 2009-08-18 通信装置、及び通信制御方法 Expired - Fee Related JP5395797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010525589A JP5395797B2 (ja) 2008-08-20 2009-08-18 通信装置、及び通信制御方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008211542 2008-08-20
JP2008211542 2008-08-20
JP2010525589A JP5395797B2 (ja) 2008-08-20 2009-08-18 通信装置、及び通信制御方法
PCT/JP2009/003923 WO2010021120A1 (ja) 2008-08-20 2009-08-18 通信装置、及び通信制御方法

Publications (2)

Publication Number Publication Date
JPWO2010021120A1 JPWO2010021120A1 (ja) 2012-01-26
JP5395797B2 true JP5395797B2 (ja) 2014-01-22

Family

ID=41707011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010525589A Expired - Fee Related JP5395797B2 (ja) 2008-08-20 2009-08-18 通信装置、及び通信制御方法

Country Status (3)

Country Link
US (1) US20110153891A1 (ja)
JP (1) JP5395797B2 (ja)
WO (1) WO2010021120A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102238055B (zh) 2010-05-06 2015-05-20 中兴通讯股份有限公司 基于mdio接口的下载方法及系统
JP5542787B2 (ja) * 2011-12-08 2014-07-09 シャープ株式会社 画像形成装置
JP6225431B2 (ja) * 2013-02-27 2017-11-08 住友電気工業株式会社 マイクロプログラムを更新可能な光トランシーバ
JP2014179783A (ja) * 2013-03-14 2014-09-25 Toshiba Lighting & Technology Corp 電気機器および通信装置
US9852101B2 (en) * 2014-05-26 2017-12-26 Mediatek Inc. Electronic device with enhanced management data input/output control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000010685A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd 画像入出力装置およびその画像入出力装置用ケーブル
JP2004153403A (ja) * 2002-10-29 2004-05-27 Mitsubishi Electric Corp トランシーバ集積回路及び通信モジュール
JP2004297682A (ja) * 2003-03-28 2004-10-21 Mitsubishi Electric Corp 通信モジュール

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4449182A (en) * 1981-10-05 1984-05-15 Digital Equipment Corporation Interface between a pair of processors, such as host and peripheral-controlling processors in data processing systems
US5968143A (en) * 1995-12-13 1999-10-19 International Business Machines Corporation Information handling system for transfer of command blocks to a local processing side without local processor intervention
US5983292A (en) * 1997-10-15 1999-11-09 International Business Machines Corporation Message transport mechanisms and methods
US6256699B1 (en) * 1998-12-15 2001-07-03 Cisco Technology, Inc. Reliable interrupt reception over buffered bus
US6434630B1 (en) * 1999-03-31 2002-08-13 Qlogic Corporation Host adapter for combining I/O completion reports and method of using the same
US6564271B2 (en) * 1999-06-09 2003-05-13 Qlogic Corporation Method and apparatus for automatically transferring I/O blocks between a host system and a host adapter
US6496880B1 (en) * 1999-08-26 2002-12-17 Agere Systems Inc. Shared I/O ports for multi-core designs
US6678703B2 (en) * 2000-06-22 2004-01-13 Radvault, Inc. Medical image management system and method
US7039690B2 (en) * 2001-08-01 2006-05-02 Lucent Technologies Inc. System and method for accessing registers of PHY device in network
US20030065856A1 (en) * 2001-10-03 2003-04-03 Mellanox Technologies Ltd. Network adapter with multiple event queues
JP4211374B2 (ja) * 2002-12-09 2009-01-21 ソニー株式会社 通信処理装置、および通信処理方法、並びにコンピュータ・プログラム
US7234004B2 (en) * 2003-12-19 2007-06-19 International Business Machines Corporation Method, apparatus and program product for low latency I/O adapter queuing in a computer system
US7228368B2 (en) * 2004-06-09 2007-06-05 Mediatek, Inc. Polling-based apparatus and system guaranteeing quality of service
US7719482B2 (en) * 2004-11-03 2010-05-18 Sony Corporation Method and system for processing wireless digital multimedia
US20070088874A1 (en) * 2005-10-14 2007-04-19 Hewlett-Packard Development Company, L.P. Offload engine as processor peripheral
JP4882555B2 (ja) * 2006-07-07 2012-02-22 双葉電子工業株式会社 無線ブリッジ通信機
US8125491B1 (en) * 2007-11-06 2012-02-28 Nvidia Corporation Multiple simultaneous unique outputs from a single display pipeline

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000010685A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd 画像入出力装置およびその画像入出力装置用ケーブル
JP2004153403A (ja) * 2002-10-29 2004-05-27 Mitsubishi Electric Corp トランシーバ集積回路及び通信モジュール
JP2004297682A (ja) * 2003-03-28 2004-10-21 Mitsubishi Electric Corp 通信モジュール

Also Published As

Publication number Publication date
US20110153891A1 (en) 2011-06-23
JPWO2010021120A1 (ja) 2012-01-26
WO2010021120A1 (ja) 2010-02-25

Similar Documents

Publication Publication Date Title
RU2384961C2 (ru) Приемник данных, передатчик данных и способ обработки информации и компьютерная программа
JP5395797B2 (ja) 通信装置、及び通信制御方法
US20140211941A1 (en) Source device, content providing method using the source device, sink device and controlling method of the sink device
US20150261718A1 (en) Signal Conditioner Discovery and Control in a Multi-Segment Data Path
JP4667108B2 (ja) データ処理装置
KR100662464B1 (ko) 멀티미디어 단말기
TWI719933B (zh) 使用埠對埠回送提供動態隨機存取記憶體(dram)系統的記憶體訓練及相關方法、系統及裝置
JP2009206995A (ja) 情報処理装置
US20110179462A1 (en) Communication device, communication method, recording medium, and integrated circuit
CN103167334A (zh) 用于经由hdmi信号的广播接收机双显示的便携式终端的装置和方法
JP2009071587A (ja) 映像音声送信装置及び映像音声送信方法
JP2009200536A (ja) 情報処理装置
JP2008251086A (ja) ディスクレコーダ管理装置およびディスクレコーダ管理方法
US20200288195A1 (en) Source device and method of transmitting content
JP2007199952A (ja) データ送信サーバ装置
US20140157043A1 (en) Memories utilizing hybrid error correcting code techniques
JP2010252107A (ja) 半導体集積回路装置
US20140375895A1 (en) Electronic device, television device, and gui information communication method
JP2011138188A (ja) データ処理装置、およびパラメータ設定方法
US20070233960A1 (en) Command processing apparatus and command processing method
KR20120105150A (ko) 이미지 디스플레이 시스템 및 이미지 데이터 처리 방법
JP5055651B2 (ja) コンテンツ送受信システム、コンテンツ送受信装置、コンテンツ受信装置、及びそれらのプログラム、並びにそれらの認証方法
US20110239012A1 (en) Image processing device
KR20140065218A (ko) 반도체 메모리 장치 및 그것의 포스트 패키지 리페어 방법
EP2085876A2 (en) Method for writing data and display apparatus for the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees