JP6697164B2 - 情報処理装置及び情報処理装置の制御方法 - Google Patents

情報処理装置及び情報処理装置の制御方法 Download PDF

Info

Publication number
JP6697164B2
JP6697164B2 JP2017011314A JP2017011314A JP6697164B2 JP 6697164 B2 JP6697164 B2 JP 6697164B2 JP 2017011314 A JP2017011314 A JP 2017011314A JP 2017011314 A JP2017011314 A JP 2017011314A JP 6697164 B2 JP6697164 B2 JP 6697164B2
Authority
JP
Japan
Prior art keywords
display
firmware
circuit
chip
vga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017011314A
Other languages
English (en)
Other versions
JP2018120425A (ja
Inventor
範行 青木
範行 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Priority to JP2017011314A priority Critical patent/JP6697164B2/ja
Priority to PCT/JP2017/044169 priority patent/WO2018139069A1/ja
Priority to DE112017006918.1T priority patent/DE112017006918T5/de
Publication of JP2018120425A publication Critical patent/JP2018120425A/ja
Priority to US16/439,939 priority patent/US10607565B2/en
Application granted granted Critical
Publication of JP6697164B2 publication Critical patent/JP6697164B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/22—Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Human Computer Interaction (AREA)
  • Stored Programmes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、情報処理装置及び情報処理装置の制御方法に関する。
近年、グラフィック機能カードの機能を有する情報処理装置が多数存在する。さらに、そのような情報処理装置においてモニタなどに画面表示を行うための表示信号がデジタル表示信号に変わってきている。デジタル表示信号を出力する情報処理装置は、例えば、ディスプレイポート（ＤＰ：Display Port）に準拠したポートを有する。そして、表示信号がデジタル表示信号に変わったことから、ＶＧＡ（Video Graphic Array）インタフェースに対応する信号がグラフィクス用のチップセットであるグラフィックチップから直接出力されることが少なくなってきた。ＶＧＡインタフェースは、アナログＲＧＢ（Red Green Blue）インタフェースとも呼ばれる。
その一方で、情報処理装置の利用者のアナログＶＧＡ入力のディスプレイの使用頻度は高いままである。このような状況に対応するために、ディスプレイポートに準拠した信号からアナログＶＧＡに準拠した信号へとプロトコル変換するＩＣ（Integrated Circuit）であるＤＰｔｏＶＧＡ変換チップを情報処理装置に搭載させることが一般的となっている。これにより、ディスプレイポートに準拠した信号をＲＧＢ信号に変換するテーブルを用いずに、ＲＧＢ信号の送受信を行うケーブルを用いてＶＧＡインタフェースを有するディスプレイに情報処理装置を接続できる。
ＤＰｔｏＶＧＡ変換チップにはファームウェアが存在する。ＤＰｔｏＶＧＡ変換チップを搭載した情報処理装置の製造時やＤＰｔｏＶＧＡ変換チップのトラブル発生時には、ＤＰｔｏＶＧＡ変換チップのファームウェアをアップデートすることが好ましい。ＤＰｔｏＶＧＡ変換チップのファームウェアをアップデートするには、ＤＰｔｏＶＧＡ変換チップの製造元から提供されるツールを使用する。このツールの多くが、ファームウェアをアップデートするにあたり、ＯＳ（Operating System）用アプリケーションに対応したインタフェースであるＡＰＩ（Application Programming Interface）を経由してアップデートを行う仕組みになっている。そのため、ファームウェアのアップデートは、ＡＰＩの制約を受けてしまうことが多い。
そして、ＡＰＩ経由でファームウェアをアップデートする場合、ファームウェアのアップデートの対象となるポートを指定するために、Ｄ（Double）ＷＯＲＤの識別子であるデバイスＩＤ（Identifier）の指定が行われる。グラフィックチップは、別のＡＰＩ経由でこのデバイスＩＤを取得することになる。そして、ＡＰＩ経由でデバイスＩＤの取得をする場合、ディスプレイを予め接続させておくことで、そのディスプレイを指す一意のＤＷＯＲＤの識別子の値がグラフィックチップに返される。そのため、ファームウェアアップデート用のＡＰＩを使用する場合、ディスプレイを接続させておくことが要求される。
ここで、ファームウェアアップデートの流れを具体的に説明する。グラフィックチップは、ＤＰｔｏＶＧＡ変換チップのファームウェアアップデートの指示をＣＰＵ（Central Processing Unit）から受ける。次に、グラフィックチップは、ディスプレイが接続されているポートを判断するための命令であるＥｎｕｍＡｔｔａｃｈａｂｌｅＤｅｖｉｃｅｓ Ｍｅｔｈｏｄを実行する。ディスプレイが接続されていた場合、グラフィックチップは、ＤＷＯＲＤのポインタで示される値を一意の識別子として取得する。その後、グラフィックチップは、取得した識別子をデバイスＩＤとしてインプットし、さらに、更新用のファームウェアのデータもインプットする。その後、グラフィックチップは、デバイスＩＤ及びファームウェアを用いてＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートを行う。
ここで、デジタル信号の表示データをアナログ信号に変換する技術として、ガンマ補正された複数の階調電圧を生成して、その階調電圧の中から１つを選択してＤ／Ａ変換を行う従来技術がある。また、ソフトウェアのアップデートの技術として、アップデートのデータが格納されたサーバに自動的に接続してアップデートを自動的に行う従来技術がある。
特開２０１５−１０９１１４号公報 特開２００５−２４２２９４号公報
しかしながら、ＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートを行う際に、情報処理装置にディスプレイを接続することは手間がかかり煩雑である。
また、ガンマ補正された階調電圧を用いてアナログ信号に変換する従来技術では、チップのファームウェアのアップデートについては考慮されておらず、アップデート時の作業を軽減することは困難である。また、サーバに自動的に接続してアップデートを行う従来技術を用いても、ＤＰｔｏＶＧＡ変換チップのファームウェアアップデートにはディスプレイの接続を行うこととなり、アップデート時の作業を軽減することは困難である。
開示の技術は、上記に鑑みてなされたものであって、ファームウェアのアップデート時の作業を軽減する情報処理装置及び情報処理装置の制御方法を提供することを目的とする。
本願の開示する情報処理装置及び情報処理装置の制御方法の一つの態様において、変換部は、第１表示装置が接続される経路を有し、制御用プログラムを実行することで入力された映像信号をデジタル信号からアナログ信号に変換し出力し、且つ、前記第１表示装置の接続状態を問い合わせる第１通知を受けた場合、前記経路において前記第１表示装置が接続された状態の抵抗値を検出すると、前記第１表示装置が接続された状態であることを通知する第２通知を送信する。表示制御部は、デジタル信号である映像信号を前記変換部へ出力し、且つ、前記制御用プログラムの更新指示を受けた場合、前記第１通知を前記変換部へ送信し、送信した前記第１通知に対する応答として前記第２通知を前記変換部から受信すると、前記制御用プログラムの更新を実行する。抵抗変更部は、前記経路において前記第１表示装置が接続された状態の抵抗値が前記変換部により検出されない場合、前記第１表示装置が接続された状態の抵抗値を有するように前記経路にダミー抵抗を接続する。
１つの側面では、本発明は、ファームウェアのアップデート時の作業を軽減することができる。
図１は、実施例１に係る情報処理装置のブロック図である。 図２は、動作モード及びアナログディスプレイの接続状態に応じたファームウェアアップデートを説明するための図である。 図３は、実施例１に係るＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートの処理のフローチャートである。 図４は、実施例１の変形例に係るＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートの処理のフローチャートである。 図５は、実施例２に係る情報処理装置のブロック図である。 図６は、表示画面を内蔵パネルへ移行させるために用いる各信号のタイミングチャートである。 図７は、実施例２に係るＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートの処理のフローチャートである。 図８は、実施例３に係る情報処理装置のブロック図である。
以下に、本願の開示する情報処理装置及び情報処理装置の制御方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する情報処理装置及び情報処理装置の制御方法が限定されるものではない。
図１は、実施例１に係る情報処理装置のブロック図である。実施例１では、情報処理装置として、ノート型のパーソナルコンピュータ（ＰＣ：Personal Computer）を用いる場合で説明する。
本実施例では、ＰＣ１に接続されるアナログディスプレイ２及びＤＰディスプレイ３が存在する場合で説明する。図１は、ＰＣ１とＤＰディスプレイ３とは接続されている状態を表す。また、図１は、ＰＣ１とアナログディスプレイ２とは接続されていない状態を表す。
アナログディスプレイ２は、ＲＧＢ信号の入力インタフェースを有する。さらに、アナログディスプレイ２は、抵抗２０を有する。抵抗２０は、本実施例は、７５Ωの抵抗値を有する。このアナログディスプレイ２が、「第１表示装置」の一例にあたる。
アナログディスプレイ２は、後述するＰＣ１が有するＶＧＡポート１７に接続される。アナログディスプレイ２がＶＧＡポート１７に接続されると、抵抗２０がＶＧＡポート１７から後述するＤＰｔｏＶＧＡ変換チップ１６へ延びる経路に接続される。そして、アナログディスプレイ２は、ＰＣ１から入力されたＲＧＢ信号に基づく画像を表示する。
ＤＰディスプレイ３は、ディスプレイポートに準拠した映像信号であるディスプレイポート信号の入出力インタフェースを有する。図１では、ＤＰディスプレイ３は、ＰＣ１に接続された状態で記載されているが、ＰＣ１に対して着脱可能である。
ＤＰディスプレイ３は、ＰＣ１のディスプレイポートの規格に準拠したポートに接続される。そして、ＤＰディスプレイ３は、ＰＣ１から入力されたディスプレイポート信号に基づく画像を表示する。
ＰＣ１は、ＣＰＵ１１、メモリ１２、グラフィクスチップ１３、ＤＰｔｏＶＧＡ変換チップ１６、バス管理回路１４、ハードディスク１５及びＶＧＡポート１７を有する。また、ＰＣ１は、ノート型のパーソナルコンピュータであるので、内蔵パネル１８を有する。また、ＰＣ１は、カバー開閉センサ１９を有する。さらに、ＰＣ１は、抵抗２１、ダミー抵抗２２、ＦＥＴ（Field Effect Transistor）スイッチ２３、抵抗２４、プルアップ電源２５、抵抗２６及びＦＥＴスイッチ２７を有する。
ＣＰＵ１１は、演算処理装置である。ＣＰＵ１１は、ＯＳを動作させ、さらにＯＳ上でアプリケーションを動作させる。ＣＰＵ１１は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの指示の入力を受ける。そして、ＣＰＵ１１は、アナログディスプレイ２が接続されていない場合にダミー抵抗２２を用いてファームウェアのアップデートを実行させる自動モード切替ツールを起動し、自動モード切り替えの実行をバス管理回路１４に通知する。次に、ＣＰＵ１１は、ＯＳ上で動作するアプリケーションを用いて、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの命令をグラフィクスチップ１３へ出力する。このＤＰｔｏＶＧＡ変換チップ１６のファームウェアが、「制御用プログラム」の一例にあたる。
また、ＣＰＵ１１は、ノート型のＰＣ１の閉じられていたカバーが開けられたことを通知するカバーオープンの通知をバス管理回路１４から受けると、アナログディスプレイ２が接続されてから所定時間経過したか否かを判定する。ここで、本実施例では、ＣＰＵ１１は、所定時間として１秒以上経過したか否かを判定する。１秒以上経過している場合、ＣＰＵ１１は、映像信号の出力先を内蔵パネル１８へ切り替える指示をグラフィクスチップ１３へ出力する。この動作は、アナログディスプレイ２を接続後所定時間以上後に閉じられていたカバーが開かれると、新たに内蔵ディスプレイが追加されたとして内蔵パネル１８に表示を戻すという本実施例でＣＰＵ１１が動作させるＯＳの仕様に基づく処理である。
メモリ１２は、ＢＩＯＳ（Basic Input Output System）やＤＰｔｏＶＧＡ変換チップ１６のアップデート用のファームウェアを記憶する。
グラフィクスチップ１３は、映像表示装置に繋がる複数のポートを有する。グラフィクスチップ１３は、例えば、以上に説明した機能を実現するプログラムをバス管理回路１４を介してハードディスク１５から読み出し実行することで各機能を実現する。
グラフィクスチップ１３は、ＣＰＵ１１からの指示を受けて映像を自己が有するポートに接続された内蔵パネル１８、ＤＰディスプレイ３又はアナログディスプレイ２などに表示させる。また、グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６の管理を行う。
グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの命令の入力をＣＰＵ１１から受ける。そして、グラフィクスチップ１３は、自己が有するポートの中でアナログディスプレイ２が接続されているポートを確認する。この時、グラフィクスチップ１３は、アナログディスプレイ２が接続されているか否かをＤＰｔｏＶＧＡ変換チップ１６に問い合わせる。このアナログディスプレイ２が接続されているか否かの問い合わせが、「第１通知」の一例にあたる。
その後、アナログディスプレイ２が接続されている場合、グラフィクスチップ１３は、アナログディスプレイ２が接続されている旨の応答をＤＰｔｏＶＧＡ変換チップ１６から取得する。このアナログディスプレイ２が接続されている旨の応答が、「第２通知」の一例にあたる。
アナログディスプレイ２が接続されている場合、グラフィクスチップ１３は、ＤＯＷＲＤの識別子であるディスプレイＩＤをアナログディスプレイ２に対して発行する。その後、グラフィクスチップ１３は、ディスプレイＩＤを用いてファームウェアアップデートツールを実行する。ファームウェアアップデートツールを実行することで、グラフィクスチップ１３は、メモリ１２からＤＰｔｏＶＧＡ変換チップ１６のファームウェアを取得する。そして、グラフィクスチップ１３は、取得したファームウェアを用いて、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートを行う。
これに対して、アナログディスプレイ２が接続されていない場合、すなわち、アナログディスプレイ２が接続されている旨の応答を受信しない場合、グラフィクスチップ１３は、アナログディスプレイ２の未接続をバス管理回路１４に通知する。その後、グラフィクスチップ１３は、自己が有するポートの中でアナログディスプレイ２が接続されているポートを再度確認する。この場合、グラフィクスチップ１３は、後述するように、アナログディスプレイ２が接続されたことを通知する応答をＤＰｔｏＶＧＡ変換チップ１６から取得する。そして、グラフィクスチップ１３は、ＤＯＷＲＤの識別子であるディスプレイＩＤをアナログディスプレイ２に対して発行する。その後、この場合実際にはアナログディスプレイ２はＶＧＡポート１７に接続されていないが、グラフィクスチップ１３は、アナログディスプレイ２が接続されているものとして、アナログディスプレイ２に向けて映像信号を送信する。
ここで、グラフィクスチップ１３は、前回ファームウェアのアップデートを行ったときの画面表示設定を保持する。画面表示設定とは、ファームウェアのアップデートを実行する場合に、アナログディスプレイ２にのみ画面を表示させる１画面表示にするか、アナログディスプレイ２とは別のディスプレイを用いた２画面表示にするかを決めるための設定である。そして、グラフィクスチップ１３は、ファームウェアのアップデートを行う場合、前回のアップデートで用いた画面表示設定にしたがい画面表示を行う。
例えば、前回のアップデート時に用いた画面表示設定が２画面表示であれば、グラフィクスチップ１３は、アナログディスプレイ２の他に内蔵パネル１８などに向けて映像信号を送信する。その場合、操作者は、アップデートの操作画面を内蔵パネル１８などにより確認することができ、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの操作を行うことができる。
これに対して、前回のアップデート時に用いた画面表示設定が１画面表示の場合、グラフィクスチップ１３は、実際には接続されていないアナログディスプレイ２に向けてしか映像信号を送信しない。そこで、この場合、アップデートの操作画面を確認するために、操作者は、内蔵パネル１８にアップデートの操作画面が表示されるように手動で画面表示設定を切り替えることになる。
グラフィクスチップ１３は、操作者からのアップデートの操作画面を利用したＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデート実行の指示を受ける。そして、グラフィクスチップ１３は、発行したディスプレイＩＤを用いてファームウェアアップデートツールを実行する。ファームウェアアップデートツールを実行することで、グラフィクスチップ１３は、メモリ１２からＤＰｔｏＶＧＡ変換チップ１６のファームウェアを取得する。そして、グラフィクスチップ１３は、取得したファームウェアを用いて、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートを行う。その後、グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデート完了をバス管理回路１４に通知する。
また、グラフィクスチップ１３は、カバーオープンによる映像信号の出力先を内蔵パネル１８へ切り替える指示をＣＰＵ１１から受けた場合、指示にしたがい映像信号を内蔵パネル１８へ出力する。このグラフィクスチップ１３が、「表示制御部」及び「表示制御回路」の一例にあたる。
バス管理回路１４は、例えば、ＰＣＨ（Platform Controller Hub）である。バス管理回路１４は、ＣＰＵ１１又はグラフィクスチップ１３とハードディスク１５との間のデータの転送を中継する。
また、バス管理回路１４は、カバー開閉センサ１９からの信号の入力を受けてカバーの開閉を確認する。バス管理回路１４は、カバー開閉センサ１９から入力された信号から閉じられていたカバーが開かれたことを検出した場合、カバーオープンの通知をＣＰＵ１１へ出力する。
さらに、バス管理回路１４は、自動モード切り替えの実行の通知をＣＰＵ１１から受ける。その後、バス管理回路１４は、アナログディスプレイ２の未接続の通知をグラフィクスチップ１３から受けると、ＦＥＴスイッチ２７のゲートに電圧を印加し、ＦＥＴスイッチ２７をオンにして、ＰＣ１をファームウェアアップデートモードに遷移させる。バス管理回路１４は、ＧＰＩＯ（General Purpose Input Output）信号を用いてＦＥＴスイッチ２７のゲートに電圧の印加を行う。その後、ファームウェアの更新完了の通知をグラフィクスチップ１３から受けると、バス管理回路１４は、ＦＥＴスイッチ２７のゲートへの電圧の印加を停止し、ＦＥＴスイッチ２７をオフにして、ＰＣ１を通常モードに遷移させる。このバス管理回路１４が、「抵抗変更部」及び「管理回路」の一例にあたる。
ハードディスク１５は、補助記憶装置である。ハードディスク１５は、ＯＳやアプリケーションなどのプログラムを記憶する。さらに、ハードディスク１５は、グラフィクスチップ１３の機能を実現するプログラムを含む各種プログラムも記憶する。
ＶＧＡポート１７は、アナログディスプレイ２を接続するためのポートである。ＶＧＡポート１７は、アナログディスプレイ２が接続された場合、ＤＰｔｏＶＧＡ変換チップ１６から出力された信号をアナログディスプレイ２へ転送する。
ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７に接続する経路を有する。ＶＧＡポート１７にアナログディスプレイ２が接続された場合、ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７を介して、アナログディスプレイ２に接続される。このＤＰｔｏＶＧＡ変換チップ１６からＶＧＡポート１７へ延びる経路が、「第１表示装置が接続される経路」である。
ＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを接続する経路には抵抗２１の一端が接続される。本実施例では、抵抗２１は、７５Ωの抵抗である。そして、抵抗２１の他端は、グランドに接続される。
さらに、ＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを接続する経路には、ＦＥＴスイッチ２３を介してダミー抵抗２２の一端が接続される。本実施例では、ダミー抵抗２２は、７５Ωである。そして、ダミー抵抗２２の他端は、グランドに接続される。
ＤＰｔｏＶＧＡ変換チップ１６は、ディスプレイポート信号の入力をグラフィクスチップ１３から受ける。そして、ＤＰｔｏＶＧＡ変換チップ１６は、ディスプレイポート信号をＲＧＢ信号に変換する。その後、ＤＰｔｏＶＧＡ変換チップ１６は、ＲＧＢ信号に変換した映像信号をＶＧＡポート１７に接続されたアナログディスプレイ２に送信する。
また、ＤＰｔｏＶＧＡ変換チップ１６は、自己のファームウェアのアップデートの際に
アナログディスプレイ２が接続されているか否かの問い合わせをグラフィクスチップ１３から受ける。そして、ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７に接続する経路の抵抗を計測する。
例えば、アナログディスプレイ２がＶＧＡポート１７に接続されている場合、ＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを接続する経路には、抵抗２１とアナログディスプレイ２が有する抵抗２０が並列に接続される。その場合、ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７に接続する経路の抵抗の抵抗値を３７．５Ωと計測する。また、例えば、アナログディスプレイ２がＶＧＡポート１７に接続されておらず、ＦＥＴスイッチ２３がオンの場合、ＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを接続する経路には、抵抗２１とダミー抵抗２２が並列に接続される。その場合、ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７に接続する経路の抵抗の抵抗値を３７．５Ωと計測する。
また、例えば、アナログディスプレイ２がＶＧＡポート１７に接続されておらず、ＦＥＴスイッチ２３がオフの場合、ＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを接続する経路には、抵抗２１のみが接続される。その場合、ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７に接続する経路の抵抗の抵抗値を７５Ωと計測する。
そして、ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７に接続する経路の抵抗の計測結果が所定の抵抗値であるか否かを判定する。本実施例では、ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７に接続する経路の抵抗が３７．５Ωであるか否かを判定する。
ＶＧＡポート１７に接続する経路の抵抗が３７．５Ωの場合、ＤＰｔｏＶＧＡ変換チップ１６は、アナログディスプレイ２が接続されていることを通知する応答をグラフィクスチップ１３に返す。
これに対して、ＶＧＡポート１７に接続する経路の抵抗が３７．５Ωでない場合、ＤＰｔｏＶＧＡ変換チップ１６は、アナログディスプレイ２が接続されていないことを通知する応答をグラフィクスチップ１３に返す。このＤＰｔｏＶＧＡ変換チップ１６が、「変換部」及び「変換回路」の一例にあたる。
内蔵パネル１８は、ノート型のＰＣ１に内蔵されたディスプレイである。内蔵パネル１８は、グラフィクスチップ１３から入力された映像信号を基に画像を表示する。この内蔵パネル１８が、「第２表示装置」の一例にあたる。
カバー開閉センサ１９は、内蔵パネル１８が配置されたカバーの開閉を検知する検出器である。カバー開閉センサ１９は、カバーが開かれると、カバーオープンをバス管理回路１４に通知する。また、カバーが閉じられると、カバー開閉センサ１９は、カバーが閉じられた旨を通知するカバークローズをバス管理回路１４に通知する。
プルアップ電源２５は、抵抗２４及びＦＥＴスイッチ２７を介してＦＥＴスイッチ２３のゲートから延びる経路に接続される。プルアップ電源２５は、３．３Ｖの電源である。抵抗２４の抵抗値は、例えば、４．７ｋΩである。
また、抵抗２６の一端が、抵抗２４、プルアップ電源２５及びＦＥＴスイッチ２７と並列にＦＥＴスイッチ２３のゲートから延びる経路に接続される。また、抵抗２６の他端は、グランドに接続される。抵抗２６の抵抗値は、例えば、４７ｋΩである。
ＦＥＴスイッチ２７は、ＰＣ１がファームウェアアップデートモードの場合、バス管理回路１４からゲート電圧の印加を受けてオンになる。また、ＦＥＴスイッチ２７は、ＰＣ１が通常モードの場合、バス管理回路１４からゲート電圧の印加を受けてオフになる。
ＦＥＴスイッチ２７がオンの場合、プルアップ電源２５の抵抗２４及び２６による分圧が固定電圧としてＦＥＴスイッチ２３のゲートに印加される。これにより、ＦＥＴスイッチ２３がオンになり、ダミー抵抗２２がＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路に接続される。すなわち、ＰＣ１がファームウェアアップデートモードの場合、ダミー抵抗２２がＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路に接続される。
また、ＦＥＴスイッチ２７がオフの場合、プルアップ電源２５がＦＥＴスイッチ２３のゲートから延びる経路から切断されるため、ＦＥＴスイッチ２３のゲート電圧は抵抗２６を介して接続されるグランドの電圧に落ちる。これにより、ＦＥＴスイッチ２３がオフになり、ダミー抵抗２２がＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路から切断される。すなわち、ＰＣ１が通常モードの場合、ダミー抵抗２２はＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路から切り離された状態となる。
ここで、図２を参照して、ＰＣ１の各動作モード及びアナログディスプレイ２の接続状態に応じた、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアアップデートについて説明する。図２は、動作モード及びアナログディスプレイの接続状態に応じたファームウェアアップデートを説明するための図である。ＤＰｔｏＶＧＡ変換チップ１６は、図２に示すようにファームウェアＲＯＭ１４１を有する。グラフィクスチップ１３は、ファームウェアＲＯＭ１４１に格納されたファームウェアを書き換えることで、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートを行う。
ＰＣ１が通常モードであり、且つアナログディスプレイ２が接続されていない場合、ＤＰｔｏＶＧＡ変換チップ１６の接続状態は、状態１０１で表される。この場合、ＤＰｔｏＶＧＡ変換チップ１６は、抵抗２１の抵抗値である７５ΩをＶＧＡポート１７に繋がる経路の抵抗値として検出する。そこで、ＤＰｔｏＶＧＡ変換チップ１６は、アナログディスプレイ２が未接続であると判定して判定結果をグラフィクスチップ１３に通知する。この場合、グラフィクスチップ１３は、ファームウェアＲＯＭ１４１の書き換えを行わない。すなわち、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートは行われない。
ＰＣ１が通常モードであり、且つアナログディスプレイ２が接続されている場合、ＤＰｔｏＶＧＡ変換チップ１６の接続状態は、状態１０２で表される。この場合、ＤＰｔｏＶＧＡ変換チップ１６は、抵抗２１とアナログディスプレイ２の抵抗２０とが並列接続された場合の抵抗値である３７．５ΩをＶＧＡポート１７に繋がる経路の抵抗値として検出する。そこで、ＤＰｔｏＶＧＡ変換チップ１６は、アナログディスプレイ２が接続されていると判定して判定結果をグラフィクスチップ１３に通知する。この場合、グラフィクスチップ１３は、ファームウェアＲＯＭ１４１の書き換えを実行する。すなわち、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートが行われる。
アナログディスプレイ２が接続されていないが、ＰＣ１がファームウェアアップデートモードである場合、ＤＰｔｏＶＧＡ変換チップ１６の接続状態は、状態１０３で表される。この場合、ＤＰｔｏＶＧＡ変換チップ１６は、抵抗２１とダミー抵抗２２とが並列接続された場合の抵抗値である３７．５ΩをＶＧＡポート１７に繋がる経路の抵抗値として検出する。そこで、ＤＰｔｏＶＧＡ変換チップ１６は、アナログディスプレイ２が接続されていると判定して判定結果をグラフィクスチップ１３に通知する。この場合、グラフィクスチップ１３は、ファームウェアＲＯＭ１４１の書き換えを実行する。すなわち、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートが行われる。
このように、アナログディスプレイ２がＰＣ１に接続されていれば、通常モードでＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートが行われる。また、アナログディスプレイ２がＰＣ１に接続されていなくても、ファームウェアアップデートモードでＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートが行われる。すなわち、本実施例に係るＰＣ１は、アナログディスプレイ２の接続状態にかかわらずＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートを行うことができる。
次に、図３を参照して、本実施例に係るＰＣ１によるＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの処理の流れについて説明する。図３は、実施例１に係るＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートの処理のフローチャートである。
ＣＰＵ１１は、操作者からＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの指示を受ける。そして、ＣＰＵ１１は、自動モード切替ツールを起動し（ステップＳ１０１）、自動モード切り替えの実行をバス管理回路１４に指示する。その後、ＣＰＵ１１は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの命令をグラフィクスチップ１３へ出力する。
グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの命令の入力をＣＰＵ１１から受ける。そして、グラフィクスチップ１３は、ＥｎｕｍＡｔｔａｃｈａｂｌｅＤｅｖｉｃｅｓ Ｍｅｔｈｏｄを実行して、アナログディスプレイ２の検出処理を実行する（ステップＳ１０２）。具体的には、グラフィクスチップ１３は、自己が有する各ポートにデバイスが接続されているポートを特定し、特定したポートに対してアナログディスプレイ２が接続されているか否かを問い合わせる。アナログディスプレイ２が接続されたポートが存在する場合、グラフィクスチップ１３は、そのポートからアナログディスプレイ２の接続を示す応答の入力を受ける。
グラフィクスチップ１３は、アナログディスプレイ２の接続を示す応答の有無により、アナログディスプレイ２が接続されているか否かを判定する（ステップＳ１０３）。アナログディスプレイ２が接続されている場合（ステップＳ１０３：肯定）、グラフィクスチップ１３は、アナログディスプレイ２に対してＤＷＯＲＤの識別子であるディスプレイＩＤを発行する。そして、グラフィクスチップ１３は、発行したディスプレイＩＤを用いてファームウェアアップデートツールを実行する（ステップＳ１０４）。具体的には、グラフィクスチップ１３は、メモリ１２に格納されたＤＰｔｏＶＧＡ変換チップ１６の最新のファームウェアを取得し、取得したファームウェアにＤＰｔｏＶＧＡ変換チップ１６のファームウェアＲＯＭ１４１が格納するファームウェアを書き換える。
これに対して、アナログディスプレイ２が接続されていない場合（ステップＳ１０３：否定）、グラフィクスチップ１３は、アナログディスプレイ２の未接続をバス管理回路１４に通知する。バス管理回路１４は、アナログディスプレイ２の未接続の通知をグラフィクスチップ１３から受ける。そして、バス管理回路１４は、ＦＥＴスイッチ２７のゲートに電圧を印加する。これにより、ＦＥＴスイッチ２７がオンになり、プルアップ電源２５の分圧がＦＥＴスイッチ２３のゲートに印加され、ＦＥＴスイッチ２３がオンになり、ダミー抵抗２２が、ＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路に接続される。すなわち、バス管理回路１４は、ＰＣ１の動作モードをファームウェアアップデートモードに切り替える（ステップＳ１０５）。その後、バス管理回路１４は、ファームウェアアップデートモードへの切り替えをグラフィクスチップ１３に通知する。
グラフィクスチップ１３は、ファームウェアアップデートモードへの切り替えの通知をバス管理回路１４から受ける。そして、グラフィクスチップ１３は、ＥｎｕｍＡｔｔａｃｈａｂｌｅＤｅｖｉｃｅｓ Ｍｅｔｈｏｄを再度実行して、アナログディスプレイ２の検出処理を実行する。そして、グラフィクスチップ１３は、アナログディスプレイ２の接続の通知を示す応答の入力をＤＰｔｏＶＧＡ変換チップ１６から受ける。この場合、実際にはアナログディスプレイ２はＶＧＡポート１７に接続されていないが、グラフィクスチップ１３は、アナログディスプレイ２が接続されているものとして、アナログディスプレイ２に向けて映像信号を送信する（ステップＳ１０６）。
前回のアップデート時の画面表示設定により内蔵パネル１８にアップデートの操作画面が表示されていない場合、操作者は、内蔵パネル１８にアップデートの操作画面が表示されるように手動で表示画面設定を変更する（ステップＳ１０７）。その後、操作者は、アップデートの操作画面を用いてＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの実行の指示を入力する。
グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの実行の指示を受けて、ファームウェアアップデートツールを実行する（ステップＳ１０８）。
その後、グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデート完了をバス管理回路１４に通知する。バス管理回路１４は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデート完了の通知をグラフィクスチップ１３から受ける。そして、バス管理回路１４は、ＦＥＴスイッチ２７のゲート電圧の印加を停止する。これにより、ＦＥＴスイッチ２７はオフになり、プルアップ電源２５がＦＥＴスイッチ２３のゲートから延びる経路から切り離され、ＦＥＴスイッチ２３のゲート電圧がグランドの電圧に落ちる。そして、ＦＥＴスイッチ２３がオフになり、ダミー抵抗２２がＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路から切り離される。すなわち、バス管理回路１４は、ＰＣ１の動作モードを通常モードに戻す（ステップＳ１０９）。
以上に説明したように、本実施例に係る情報処理装置は、ＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートを実行する際に、アナログディスプレイが接続されていなければダミー抵抗をＤＰｔｏＶＧＡ変換チップから延びる経路に接続する。これにより、情報処理装置は、アナログディスプレイを疑似的に検出し、ＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートを実行する。したがって、ＤＰｔｏＶＧＡ変換チップのファームウェアのアップデート時にアナログディスプレイを情報処理装置に接続する手間を省くことができる。すなわち、ファームウェアのアップデート時の操作者の作業を軽減することができる。
（変形例）
次に、実施例１の変形例について説明する。本変形例では、ファームウェアアップデートモードへの動作モードの切り替えを操作者が手動で行うことが実施例１と異なる。本変形例に係るＰＣ１も図１で表される。以下では、実施例１と同様の各部の動作については説明を省略する。
本実施例では、ＣＰＵ１１は、自動モード切り替えの実行をバス管理回路１４に指示しない。そのため、バス管理回路１４は、アナログディスプレイ２の未接続を通知されても、ＰＣ１のファームウェアアップデートモードへの切り替えは行わない。
グラフィクスチップ１３は、アナログディスプレイ２の接続の応答を受けない場合、操作者にディスプレイにアナログディスプレイ２の未接続を通知する。例えば、グラフィクスチップ１３は、内蔵パネル１８などのその時点で使用中のディスプレイにアナログディスプレイ２の未接続を通知する情報を表示させる。
操作者は、アナログディスプレイ２の未接続が通知された場合、ジャンパスイッチなどを用いて手動でＰＣ１の動作モードをファームウェアアップデートモードに切り替える。すなわち、操作者の操作により、ＦＥＴスイッチ２７へのゲート電圧の印加が行われ、ダミー抵抗２２がＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路に接続される。その後、操作者は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの実行を再度ＣＰＵ１１に対して指示する。
これにより、グラフィクスチップ１３は、ダミー抵抗２２がＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路に接続された状態でアナログディスプレイ２の検出処理を行うので、疑似的にアナログディスプレイ２の接続が確認される。したがって、グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートを行うことができる。
次に、図４を参照して、本変形例に係るＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの処理の流れについて説明する。図４は、実施例１の変形例に係るＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートの処理のフローチャートである。
ＣＰＵ１１は、操作者からＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの指示を受ける。そして、ＣＰＵ１１は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの命令をグラフィクスチップ１３へ出力する。グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの命令の入力をＣＰＵ１１から受ける。そして、グラフィクスチップ１３は、ＥｎｕｍＡｔｔａｃｈａｂｌｅＤｅｖｉｃｅｓ Ｍｅｔｈｏｄを実行して、アナログディスプレイ２の検出処理を実行する（ステップＳ２０１）。
グラフィクスチップ１３は、アナログディスプレイ２の接続を示す応答の有無により、アナログディスプレイ２が接続されているか否かを判定する（ステップＳ２０２）。アナログディスプレイ２が接続されている場合（ステップＳ２０２：肯定）、グラフィクスチップ１３は、アナログディスプレイ２に対してＤＷＯＲＤの識別子であるディスプレイＩＤを発行する。そして、グラフィクスチップ１３は、発行したディスプレイＩＤを用いてファームウェアアップデートツールを実行する（ステップＳ２０３）。
これに対して、アナログディスプレイ２が接続されていない場合（ステップＳ２０２：否定）、グラフィクスチップ１３は、アナログディスプレイ２の未接続を内蔵パネル１８に表示するなどして操作者に通知する。操作者は、ジャンパスイッチなどを利用して手動でＰＣ１の動作モードをファームウェアアップデートモードに変更する（ステップＳ２０４）。これにより、ＦＥＴスイッチ２７のゲートに電圧が印加される。そして、ＦＥＴスイッチ２７がオンになり、プルアップ電源２５の分圧がＦＥＴスイッチ２３のゲートに印加され、ＦＥＴスイッチ２３がオンになり、ダミー抵抗２２が、ＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路に接続される。その後、操作者は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートをＣＰＵ１１に再度指示する。
ＣＰＵ１１は、操作者からＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの指示を受ける。そして、ＣＰＵ１１は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの命令をグラフィクスチップ１３へ出力する。グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの命令の入力をＣＰＵ１１から受ける。グラフィクスチップ１３は、ＥｎｕｍＡｔｔａｃｈａｂｌｅＤｅｖｉｃｅｓ Ｍｅｔｈｏｄを再度実行して、アナログディスプレイ２の検出処理を実行する。そして、グラフィクスチップ１３は、アナログディスプレイ２の接続の通知を示す応答の入力をＤＰｔｏＶＧＡ変換チップ１６から受ける。この場合、実際にはアナログディスプレイ２はＶＧＡポート１７に接続されていないが、グラフィクスチップ１３は、アナログディスプレイ２が接続されているものとして、アナログディスプレイ２に向けて映像信号を送信する（ステップＳ２０５）。
前回のアップデート時の表示画面設定により内蔵パネル１８にアップデートの操作画面が表示されていない場合、操作者は、内蔵パネル１８にアップデートの操作画面が表示されるように手動で表示画面設定を変更する（ステップＳ２０６）。その後、操作者は、アップデートの操作画面を用いてＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの実行の指示を入力する。
グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの実行の指示を受けて、ファームウェアアップデートツールを実行する（ステップＳ２０７）。
その後、グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデート完了を内蔵パネル１８に表示するなどして操作者に通知する。操作者は、アップデート完了の通知を受けて、ジャンパスイッチなどを用いてＰＣ１の動作モードを通常モードに手動で戻す（ステップＳ２０８）。これにより、ＦＥＴスイッチ２７のゲート電圧の印加が停止される。ＦＥＴスイッチ２７はオフになり、プルアップ電源２５がＦＥＴスイッチ２３のゲートから延びる経路から切り離され、ＦＥＴスイッチ２３のゲート電圧がグランドの電圧に落ちる。そして、ＦＥＴスイッチ２３がオフになり、ダミー抵抗２２がＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路から切り離される。
以上に説明したように、本変形例に係る情報処理装置は、ＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートを実行する際に、アナログディスプレイが接続されていなければ、手動でダミー抵抗をＤＰｔｏＶＧＡ変換チップから延びる経路に接続する。これにより、情報処理装置は、アナログディスプレイを疑似的に検出し、ＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートを実行する。このように、手動でダミー抵抗を接続する構成であっても、ＤＰｔｏＶＧＡ変換チップのファームウェアのアップデート時にアナログディスプレイを情報処理装置に接続する手間を省くことができる。すなわち、ファームウェアのアップデート時の操作者の作業を軽減することができる。
図５は、実施例２に係る情報処理装置のブロック図である。本実施例に係るＰＣ１は、内蔵パネル１８への表示画面の移動を自動的に行うことが実施例１と異なる。図５において図１と同様の符号を有する各部は特に説明のない限り実施例１と同様の機能を有するものとする。以下では、各部の実施例１と同様の機能については説明を省略する。
ＦＥＴスイッチ２３のゲートから延びる経路は、ＮＡＮＤ回路３３の一方の入力端子と反転回路３１の入力端子に接続される。
反転回路３１は、ＦＥＴスイッチ２３のゲートに印加される電圧レベルを有する信号の入力を受ける。そして、反転回路３１は、入力された信号の電圧レベルを反転させ遅延回路３２へ出力する。
ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの実行の指示が入力される前の通常モードの状態では、ＦＥＴスイッチ２７がオフであり、ＦＥＴスイッチ２３のゲートに印加される電圧レベルはＬｏｗである。この場合、反転回路３１には、Ｌｏｗの値を有する信号が入力される。そして、反転回路３１は、Ｈｉｇｈの値を有する信号を出力する。
また、ファームウェアアップデートモードに遷移した状態では、ＦＥＴスイッチ２７はオンとなり、ＦＥＴスイッチ２３のゲートに印加される電圧レベルはＨｉｇｈとなる。この場合、反転回路３１には、Ｈｉｇｈの値を有する信号が入力される。そして、反転回路３１は、Ｌｏｗの値を有する信号を出力する。
また、ファームウェアのアップデート完了後に通常モードに戻った状態では、ＦＥＴスイッチ２７がオフとなり、ＦＥＴスイッチ２３のゲートに印加される電圧レベルはＬｏｗである。この場合、反転回路３１には、Ｌｏｗの値を有する信号が入力される。そして、反転回路３１は、Ｈｉｇｈの値を有する信号を出力する。
遅延回路３２は、ＦＥＴスイッチ２３のゲートに印加される電圧レベルと反対の電圧レベルを有する信号の入力を反転回路３１から受ける。そして、遅延回路３２は、入力された信号に所定の遅延を与える。ここで、上述したように、ＣＰＵ１１は、アナログディスプレイ２が接続されてから所定時間の経過後にカバーオープンが行われることで内蔵パネル１８への表示画面の切り替えを実行する。そこで、遅延回路３２は、所定時間以上の遅延を信号に与える。本実施例では、ＣＰＵ１１は、アナログディスプレイ２が接続されてから１秒以上経過した後にカバーオープンが行われることで内蔵パネル１８への表示画面の切り替えを実行する。このため、本実施例では、遅延回路３２は、所定の遅延として１秒の遅延を信号に与える。その後、遅延回路３２は、１秒の遅延を与えた信号をＮＡＮＤ回路３３の他方の入力端子に入力する。
ＮＡＮＤ回路３３は、一方の端子がＦＥＴスイッチ２３のゲートから延びる経路に接続される。また、ＮＡＮＤ回路３３は、他方の端子が遅延回路３２の出力端子に接続される。
ＮＡＮＤ回路３３は、ＦＥＴスイッチ２３のゲートに印加される電圧レベルを有する信号が一方の端子に入力される。また、ＮＡＮＤ回路３３は、ＦＥＴスイッチ２３のゲートに印加される電圧レベルと反対の電圧レベルを有する信号に１秒の遅延が与えられた信号が他方の端子に入力される。そして、ＮＡＮＤ回路３３は、ＦＥＴスイッチ２３のゲートに印加される電圧レベルを有する信号とＦＥＴスイッチ２３のゲートに印加される電圧レベルと反対の電圧レベルを有する信号に１秒の遅延が与えられた信号との否定論理積をＡＮＤ回路３４へ出力する。
ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの実行の指示が入力される前の通常モードの状態では、ＮＡＮＤ回路３３は、ＦＥＴスイッチ２３のゲートに印加される電圧レベルを有する信号としてＬｏｗの値を有する信号が入力される。また、ＮＡＮＤ回路３３は、１秒遅れのＨｉｇｈの値を有する信号の入力を遅延回路３２から受ける。この場合、ＮＡＮＤ回路３３は、Ｈｉｇｈの値の信号を出力する。
また、ファームウェアアップデートモードに遷移した状態で、ＮＡＮＤ回路３３は、ＦＥＴスイッチ２３のゲートに印加される電圧レベルを有する信号としてＨｉｇｈの値を有する信号が入力される。また、ファームウェアアップデートモードに遷移した後１秒間は、ＮＡＮＤ回路３３は、Ｈｉｇｈの値を有する信号の入力を遅延回路３２から受ける。この場合、ＮＡＮＤ回路３３は、Ｌｏｗの値を有する信号を出力する。また、ファームウェアアップデートモードに遷移した後１秒経過後は、ＮＡＮＤ回路３３は、Ｌｏｗの値を有する信号の入力を遅延回路３２から受ける。この場合、ＮＡＮＤ回路３３は、Ｈｉｇｈの値を有する信号を出力する。
また、ファームウェアのアップデート完了後に通常モードに戻った状態では、ＮＡＮＤ回路３３は、ＦＥＴスイッチ２３のゲートに印加される電圧レベルを有する信号としてＬｏｗの値を有する信号が入力される。また、通常モードに遷移した後１秒間は、ＮＡＮＤ回路３３は、Ｌｏｗの値を有する信号の入力を遅延回路３２から受ける。この場合、ＮＡＮＤ回路３３は、Ｈｉｇｈの値を有する信号を出力する。また、通常モードに遷移した後１秒経過後は、ＮＡＮＤ回路３３は、Ｈｉｇｈの値を有する信号の入力を遅延回路３２から受ける。この場合、ＮＡＮＤ回路３３は、Ｈｉｇｈの値を有する信号を出力する。
ＡＮＤ回路３４は、カバー開閉センサ１９から出力された信号がバス管理回路１４へ入力される経路上に配置される。ＡＮＤ回路３４の一方の入力端子にはカバー開閉センサ１９から出力された信号が入力される。また、ＡＮＤ回路３４の他方の入力端子にはＮＡＮＤ回路３３から出力された信号が入力される。
ＡＮＤ回路３４は、カバー開閉センサ１９から出力された信号とＮＡＮＤ回路３３から出力された信号との論理積をバス管理回路１４へ出力する。
ＡＮＤ回路３４は、カバーが開いている場合、カバーオープンを表す信号としてＨｉｇｈの値を有する信号の入力をカバー開閉センサ１９から受ける。また、カバーが閉じている場合、ＡＮＤ回路３４は、カバークローズを表す信号としてＬｏｗの値を有する信号の入力をカバー開閉センサ１９から受ける。
そして、ＡＮＤ回路３４には、ファームウェアアップデートモードに遷移した後１秒間のみＬｏｗの値を有する信号がＮＡＮＤ回路３３から入力され、それ以外のタイミングではＨｉｇｈの値を有する信号がＮＡＮＤ回路３３から入力される。
すなわち、カバーが開いている状態で、ファームウェアアップデートモードへ遷移すると、ＡＮＤ回路３４が出力する信号の電圧レベルは、ＨｉｇｈからＬｏｗに変わった後１秒後にＨｉｇｈに戻る。
また、カバーが閉じている状態で、ファームウェアアップデートモードへ遷移しても、ＡＮＤ回路３４が出力する信号の電圧レベルはＬｏｗのままである。しかし、この場合には、操作者は表示画面を確認するためカバーを開く。カバーが開かれると、ＡＮＤ回路３４には、Ｈｉｇｈの値を有する信号がカバー開閉センサ１９から入力される。そして、ＮＡＮＤ回路３３からはＨｉｇｈの信号が入力されているため、ＡＮＤ回路３４は、Ｈｉｇｈの信号を出力する。この場合、ＣＰＵ１１は、カバーのオープンの通知をバス管理回路１４から受ける。この場合、ＣＰＵ１１は、内蔵パネル１８が新たに追加されたとして表示画面を内蔵パネル１８へ移す。
バス管理回路１４は、ファームウェアアップデートが開始され、アナログディスプレイ２が接続されたとグラフィクスチップ１３が判定した後、１秒後にカバーオープンを検出する。これにより、バス管理回路１４は、疑似的にアナログディスプレイ２が接続されたと判断されてから１秒後にカバーが開かれたことをＣＰＵ１１に通知する。
ＣＰＵ１１は、ファームウェアアップデートが開始される前にグラフィクスチップ１３からアナログディスプレイ２の接続の通知を受ける。その後、１秒以上経過した後に、ＣＰＵ１１は、カバーのオープンの通知をバス管理回路１４から受ける。この場合、ＣＰＵ１１は、内蔵パネル１８が新たに追加されたとして内蔵パネル１８への映像信号の出力をグラフィクスチップ１３へ通知する。
グラフィクスチップ１３は、アナログディスプレイ２の未接続を検出した場合、アナログディスプレイ２の未検出をバス管理回路１４に通知する。その後、グラフィクスチップ１３は、ファームウェアアップデートモードへの遷移完了の通知をバス管理回路１４から受け、アナログディスプレイ２の接続を検出する。そして、グラフィクスチップ１３は、アナログディスプレイ２の接続をＣＰＵ１１に通知する。さらに、グラフィクスチップ１３は、実際には接続されていないアナログディスプレイ２へ向けて映像信号を出力する。
その後、グラフィクスチップ１３は、内蔵パネル１８への映像信号の出力をＣＰＵ１１から受ける。そして、グラフィクスチップ１３は、内蔵パネル１８へ映像信号を出力する。本実施例では、グラフィクスチップ１３は、アナログディスプレイ２への映像信号の出力を停止し、内蔵パネル１８へのみ映像信号を出力する。ただし、これに限らず、グラフィクスチップ１３は、アナログディスプレイ２の複製画面を内蔵パネル１８に表示させてもよいし、アナログディスプレイ２の拡張画面を内蔵パネル１８に表示させてもよい。
その後、グラフィクスチップ１３は、内蔵パネル１８に表示されたアップデートの操作画面を用いた操作者からの入力にしたがって、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの処理を実行する。
次に、図６を参照して、本実施例で追加した表示画面を内蔵パネル１８へ移行させるために用いる信号の遷移を説明する。図６は、表示画面を内蔵パネルへ移行させるために用いる各信号のタイミングチャートである。
グラフ２０１は、モード切替のための信号、すなわち、バス管理回路１４がＦＥＴスイッチ２７のゲートに出力する信号の電圧レベルの遷移を表すグラフである。また、グラフ２０２は、ＦＥＴスイッチ２３のゲートに印加される信号、すなわち反転回路３１及びＮＡＮＤ回路３３に入力される信号の電圧レベルの遷移を表すグラフである。また、グラフ２０３は、遅延回路３２が出力する信号の電圧レベルの遷移を表すグラフである。また、グラフ２０４は、ＮＡＮＤ回路３３が出力する信号の電圧レベルの遷移を表すグラフである。また、グラフ２０５は、カバー開閉センサ１９が出力する信号の電圧レベルの遷移を表すグラフである。また、グラフ２０６は、ＡＮＤ回路３４が出力する信号の電圧レベルの遷移を表す号である。グラフ２０１〜２０６は、右に進むにしたがい時間が経過することを表す。
グラフ２０１に示すように、時刻Ｔ０においてバス管理回路１４により通常モードからファームウェアアップデートモードにＰＣ１の動作モードが切り替えられる。すなわち、時刻Ｔ０で、ＦＥＴスイッチ２７のゲートにＨｉｇｈの電圧が印加されて、ＦＥＴスイッチ２７はオンになる。
ＦＥＴスイッチ２７がオンになった時刻Ｔ０で、ＦＥＴスイッチ２３のゲートにもＨｉｇｈの電圧が印加されて、ＦＥＴスイッチ２３はオンになる。その後、期間Ｔ２を経過すると、ファームウェアのアップデートが完了し、ＦＥＴスイッチ２３のゲート電圧がＬｏｗになり、ＦＥＴスイッチ２３はオフになる。すなわち、期間Ｔ１では、ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７に接続する経路の抵抗の抵抗値を７５Ωとして検出する。また、期間Ｔ２では、ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７に接続する経路の抵抗の抵抗値を３７．５Ωとして検出する。また、期間Ｔ３では、ＤＰｔｏＶＧＡ変換チップ１６は、ＶＧＡポート１７に接続する経路の抵抗の抵抗値を７５Ωとして検出する。
遅延回路３２は、グラフ２０３に示すように、ファームウェアアップデートモードに遷移した時刻Ｔ０から期間Ｔ４が経過後に出力する信号の電圧レベルがＨｉｇｈからＬｏｗに変わる。本実施例では、この期間Ｔ４は１秒である。
ＮＡＮＤ回路３３は、ファームウェアアップデートモードに遷移する前は、Ｈｉｇｈの値を有する信号を出力する。そして、ＮＡＮＤ回路３３は、ファームウェアアップデートモードに遷移した時刻Ｔ０から期間Ｔ５の間、すなわち１秒間だけＬｏｗの値を有する信号を出力する。その後、ＮＡＮＤ回路３３は、Ｈｉｇｈの値を有する信号を出力する。
また、カバーが開閉されると、グラフ２０５の期間Ｔ６に示すように、カバーが閉じている間は、カバー開閉センサ１９は、Ｌｏｗの値を有する信号を出力する。それ以外のカバーが開いている状態では、カバー開閉センサ１９は、Ｈｉｇｈの値を有する信号を出力する。
ＡＮＤ回路３４は、通常モードでカバーが閉じられた場合、グラフ２０６の期間Ｔ７に示すようにカバーが閉じられている間はＬｏｗの値を有する信号を出力する。また、通常モードでカバーが開けられていれば、ＡＮＤ回路３４は、Ｈｉｇｈの値を有する信号を出力する。
そして、ファームウェアアップデートモードに遷移すると、ＡＮＤ回路３４は、Ｌｏｗの値を有する信号を出力し、期間Ｔ８経過後、Ｈｉｇｈの値を有する信号を出力する。期間Ｔ８は、期間Ｔ４と一致する期間であり、１秒間である。すなわち、前回のアップデート時の画面表示設定が１画面表示であった場合、期間Ｔ８では、アナログディスプレイ２に映像信号が送られる。そして、期間Ｔ９では、内蔵パネル１８に映像信号が送られ、内蔵パネル１８にアップデート操作画面が表示されるので、操作者は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの操作を行うことができる。
次に、図７を参照して、実施例に係るＰＣ１によるＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの処理の流れについて説明する。図７は、実施例２に係るＤＰｔｏＶＧＡ変換チップのファームウェアのアップデートの処理のフローチャートである。
ＣＰＵ１１は、操作者からＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの指示を受ける。そして、ＣＰＵ１１は、自動モード切替ツールを起動し（ステップＳ３０１）、自動モード切り替えの実行をバス管理回路１４に指示する。その後、ＣＰＵ１１は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの命令をグラフィクスチップ１３へ出力する。
グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの命令の入力をＣＰＵ１１から受ける。そして、グラフィクスチップ１３は、ＥｎｕｍＡｔｔａｃｈａｂｌｅＤｅｖｉｃｅｓ Ｍｅｔｈｏｄを実行して、アナログディスプレイ２の検出処理を実行する（ステップＳ３０２）。
グラフィクスチップ１３は、アナログディスプレイ２の接続を示す応答の有無により、アナログディスプレイ２が接続されているか否かを判定する（ステップＳ３０３）。アナログディスプレイ２が接続されている場合（ステップＳ３０３：肯定）、グラフィクスチップ１３は、アナログディスプレイ２に対してＤＷＯＲＤの識別子であるディスプレイＩＤを発行する。そして、グラフィクスチップ１３は、発行したディスプレイＩＤを用いてファームウェアアップデートツールを実行する（ステップＳ３０４）。
これに対して、アナログディスプレイ２が接続されていない場合（ステップＳ３０３：否定）、グラフィクスチップ１３は、アナログディスプレイ２の未接続をバス管理回路１４に通知する。バス管理回路１４は、アナログディスプレイ２の未接続の通知をグラフィクスチップ１３から受ける。そして、バス管理回路１４は、ＦＥＴスイッチ２７のゲートに電圧を印加し、ＰＣ１の動作モードをファームウェアアップデートモードに切り替える（ステップＳ３０５）。その後、バス管理回路１４は、ファームウェアアップデートモードへの切り替えをグラフィクスチップ１３に通知する。
グラフィクスチップ１３は、ファームウェアアップデートモードへの切り替えの通知をバス管理回路１４から受ける。そして、グラフィクスチップ１３は、ＥｎｕｍＡｔｔａｃｈａｂｌｅＤｅｖｉｃｅｓ Ｍｅｔｈｏｄを再度実行して、アナログディスプレイ２の検出処理を実行する。そして、グラフィクスチップ１３は、アナログディスプレイ２の接続の通知を示す応答の入力をＤＰｔｏＶＧＡ変換チップ１６から受ける。グラフィクスチップ１３は、アナログディスプレイ２の接続をＣＰＵ１１に通知する。さらに、この場合、実際にはアナログディスプレイ２はＶＧＡポート１７に接続されていないが、グラフィクスチップ１３は、アナログディスプレイ２が接続されているものとして、アナログディスプレイ２に向けて映像信号を送信する（ステップＳ３０６）。
バス管理回路１４は、ＦＥＴスイッチ２７へのゲート電圧を印加してから１秒後にカバーオープンの割り込みをＡＮＤ回路３４から受ける（ステップＳ３０７）。
バス管理回路１４は、カバーオープンをＣＰＵ１１に通知する（ステップＳ３０８）。ＣＰＵ１１は、カバーオープンの通知を受けて、内蔵パネル１８への映像信号の出力をグラフィクスチップ１３に指示する。
グラフィクスチップ１３は、内蔵パネル１８への映像信号の出力の指示をＣＰＵ１１から受ける。そして、グラフィクスチップ１３は、内蔵パネル１８に映像信号を出力し、アップデートの操作画面を内蔵パネル１８に表示させる（ステップＳ３０９）。その後、操作者は、アップデートの操作画面を用いてＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの実行の指示を入力する。
グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの実行の指示を受けて、ファームウェアアップデートツールを実行する（ステップＳ３１０）。
その後、グラフィクスチップ１３は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデート完了をバス管理回路１４に通知する。バス管理回路１４は、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデート完了の通知をグラフィクスチップ１３から受ける。そして、バス管理回路１４は、ＦＥＴスイッチ２７のゲート電圧の印加を停止する。これにより、ＦＥＴスイッチ２７はオフになり、プルアップ電源２５がＦＥＴスイッチ２３のゲートから延びる経路から切り離され、ＦＥＴスイッチ２３のゲート電圧がグランドの電圧に落ちる。そして、ＦＥＴスイッチ２３がオフになり、ダミー抵抗２２がＤＰｔｏＶＧＡ変換チップ１６とＶＧＡポート１７とを結ぶ経路から切り離される。すなわち、バス管理回路１４は、ＰＣ１の動作モードを通常モードに戻す（ステップＳ３１１）。
以上に説明したように、本実施例に係る情報処理装置は、ファームウェアアップデートモードへ遷移後に、内蔵パネルに画面表示を行わせる。これにより、操作画面が表示されない状態を回避することができ、操作者は手動での画面の切り替えを行わなくても、ファームウェアのアップデートを容易に且つ確実に行うことができる。すなわち、ファームウェアアップデート時の操作者の作業をより軽減することができる。
図８は、実施例３に係る情報処理装置のブロック図である。実施例３では、情報処理装置として、デスクトップ型のパーソナルコンピュータ（ＰＣ）を用いる場合で説明する。図８において図５と同様の符号を有する各部は特に説明のない限り実施例２と同様の機能を有するものとする。以下では、各部の実施例２と同様の機能については説明を省略する。
本実施例に係るＰＣ１は、デスクトップ型であるため、内蔵のディスプレイを有さない。そのため、カバーオープンの信号を用いてアナログディスプレイ２以外の表示装置に表示させることは困難である。そこで、他の方法を用いてＤＰディスプレイ３に操作画面を表示させる。
ＤＰディスプレイ３は、自己のＰＣ１への接続を通知するホットプラグ信号及びＤＤＣ（Display Data Channel）によりＤＰディスプレイ３についての情報を通知する信号をグラフィクスチップ１３へ送信するための経路を有する。ＤＰディスプレイ３は、ＰＣ１に接続された場合、Ｈｉｇｈの値を有するホットプラグ信号をグラフィクスチップ１３へ出力する。そして、ＤＰディスプレイ３がホットプラグ信号をグラフィクスチップ１３へ送信するための経路に、ＡＮＤ回路３４の一端が接続される。
バス管理回路１４は、ＦＥＴスイッチ２７をオンにしてから１秒後にＡＮＤ回路３４からＨｉｇｈのホットプラグ信号の入力を受ける。これにより、バス管理回路１４は、ＤＰディスプレイ３の接続を把握する。そして、バス管理回路１４は、ＤＰディスプレイ３の接続をＣＰＵ１１へ通知する。
ＣＰＵ１１は、ＰＣ１がファームウェアアップデートモードへ遷移後、グラフィクスチップ１３からアナログディスプレイ２の接続の通知を受ける。さらに、その１秒以上経過後に、ＣＰＵ１１は、ＤＰディスプレイ３の接続の通知をバス管理回路１４から受ける。ＤＰディスプレイ３の接続の通知を受けると、ＣＰＵ１１は、アナログディスプレイ２の接続後、１秒以上経過したか否かを判定する。１秒以上経過している場合、ＣＰＵ１１は、ＤＰディスプレイ３への映像信号の出力の指示をグラフィクスチップ１３へ出力する。
グラフィクスチップ１３は、アナログディスプレイ２の未接続を検出した場合、アナログディスプレイ２の未検出をバス管理回路１４に通知する。その後、グラフィクスチップ１３は、ファームウェアアップデートモードへの遷移完了の通知をバス管理回路１４から受け、アナログディスプレイ２の接続を検出する。そして、グラフィクスチップ１３は、アナログディスプレイ２の接続をＣＰＵ１１に通知する。さらに、グラフィクスチップ１３は、実際には接続されていないアナログディスプレイ２へ向けて映像信号を出力する。
その後、グラフィクスチップ１３は、ＤＰディスプレイ３への映像信号の出力をＣＰＵ１１から受ける。そして、グラフィクスチップ１３は、ＤＰディスプレイ３へ映像信号を出力する。
その後、グラフィクスチップ１３は、ＤＰディスプレイ３に表示されたアップデートの操作画面を用いた操作者からの入力にしたがって、ＤＰｔｏＶＧＡ変換チップ１６のファームウェアのアップデートの処理を実行する。
以上に説明したように、本実施例に係る情報処理装置は、ファームウェアアップデートモードへ遷移後に、外部に接続されたＤＰディスプレイに画面表示を行わせる。これにより、内蔵パネルを有さない場合でも、操作画面が表示されない状態を回避することができ、操作者は手動での画面の切り替えを行わなくても、ファームウェアのアップデートを容易に且つ確実に行うことができる。すなわち、ファームウェアアップデート時の操作者の作業をより軽減することができる。
１ ＰＣ
２ アナログディスプレイ
３ ＤＰディスプレイ
１１ ＣＰＵ
１２ メモリ
１３ グラフィクスチップ
１４ バス管理回路
１５ ハードディスク
１６ ＤＰｔｏＶＧＡ変換チップ
１７ ＶＧＡポート
１８ 内蔵パネル
１９ カバー開閉センサ
２０，２１ 抵抗
２２ ダミー抵抗
２３ ＦＥＴスイッチ
２４ 抵抗
２５ プルアップ電源
２６ 抵抗
２７ ＦＥＴスイッチ
３１ 反転回路
３２ 遅延回路
３３ ＮＡＮＤ回路
３４ ＡＮＤ回路

Claims (4)

  1. 第１表示装置が接続される経路を有し、制御用プログラムを実行することで入力された映像信号をデジタル信号からアナログ信号に変換して出力し、且つ、前記第１表示装置の接続状態を問い合わせる第１通知を受けた場合、前記経路において前記第１表示装置が接続された状態の抵抗値を検出すると、前記第１表示装置が接続された状態であることを通知する第２通知を送信する変換部と、
    デジタル信号である映像信号を前記変換部へ出力し、且つ、前記制御用プログラムの更新指示を受けた場合、前記第１通知を前記変換部へ送信し、送信した前記第１通知に対する応答として前記第２通知を前記変換部から受信すると、前記制御用プログラムの更新を実行する表示制御部と、
    前記経路において前記第１表示装置が接続された状態の抵抗値が前記変換部により検出されない場合、前記第１表示装置が接続された状態の抵抗値を有するように前記経路にダミー抵抗を接続する抵抗変更部と
    を備えたことを特徴とする情報処理装置。
  2. 前記表示制御部は、前記経路において前記第１表示装置が接続された状態の抵抗値が前記変換部により検出されない場合、前記抵抗変更部により前記経路に前記ダミー抵抗が接続された後、前記第１通知を前記変換部へ再度送信することを特徴とする請求項１に記載の情報処理装置。
  3. 第２表示装置をさらに備え、
    前記表示制御部は、前記制御用プログラムを更新する場合、前記変換部へ出力する映像信号を前記第２表示装置へ出力し映像を表示させる
    ことを特徴とする請求項１又は２に記載の情報処理装置。
  4. 第１表示装置が接続される経路を有し、制御用プログラムを実行することで入力された映像信号をデジタル信号からアナログ信号に変換して出力する変換回路、デジタル信号である映像信号を前記変換回路へ出力する表示制御回路、及び前記経路の抵抗値を管理する管理回路を有する情報処理装置の制御方法であって、
    前記表示制御回路に、前記制御用プログラムの更新指示を受けた場合、前記第１表示装置の接続状態を問い合わせる第１通知を前記変換回路へ送信させ、
    前記変換回路に、前記第１通知を受信した場合、前記経路における抵抗値を検出させ、
    前記経路において前記第１表示装置が接続された状態の抵抗値が前記変換回路により検出されない場合、前記管理回路に、前記第１表示装置が接続された状態の抵抗値を有するように前記経路にダミー抵抗を接続させ、前記変換回路に前記経路における抵抗値を再度検出させ、
    前記変換回路に、前記経路において前記第１表示装置が接続された状態の抵抗値が検出された場合、前記第１表示装置が接続された状態であることを通知する第２通知を前記表示制御回路に通知させ、
    前記表示制御回路に、前記第２通知を受信した場合、前記制御用プログラムの更新を実行させる
    ことを特徴とする情報処理装置の制御方法。
JP2017011314A 2017-01-25 2017-01-25 情報処理装置及び情報処理装置の制御方法 Expired - Fee Related JP6697164B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017011314A JP6697164B2 (ja) 2017-01-25 2017-01-25 情報処理装置及び情報処理装置の制御方法
PCT/JP2017/044169 WO2018139069A1 (ja) 2017-01-25 2017-12-08 情報処理装置及び情報処理装置の制御方法
DE112017006918.1T DE112017006918T5 (de) 2017-01-25 2017-12-08 Informationsverarbeitungsvorrichtung und Verfahren zum Steuern einer Informationsverarbeitungsvorrichtung
US16/439,939 US10607565B2 (en) 2017-01-25 2019-06-13 Information processing device and method for enabling update in convertor that connects with first display device without connecting first display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017011314A JP6697164B2 (ja) 2017-01-25 2017-01-25 情報処理装置及び情報処理装置の制御方法

Publications (2)

Publication Number Publication Date
JP2018120425A JP2018120425A (ja) 2018-08-02
JP6697164B2 true JP6697164B2 (ja) 2020-05-20

Family

ID=62979235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017011314A Expired - Fee Related JP6697164B2 (ja) 2017-01-25 2017-01-25 情報処理装置及び情報処理装置の制御方法

Country Status (4)

Country Link
US (1) US10607565B2 (ja)
JP (1) JP6697164B2 (ja)
DE (1) DE112017006918T5 (ja)
WO (1) WO2018139069A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7198986B2 (ja) * 2019-07-18 2023-01-05 パナソニックＩｐマネジメント株式会社 部品実装装置
JP7463949B2 (ja) * 2020-11-19 2024-04-09 株式会社明電舎 切り替え回路及びコントローラ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819305B2 (en) * 1999-01-28 2004-11-16 Conexant Systems, Inc. Method and apparatus for detection of a video display device
JP4263153B2 (ja) 2004-01-30 2009-05-13 Ｎｅｃエレクトロニクス株式会社 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス
US7477247B2 (en) * 2005-02-11 2009-01-13 Microsoft Corporation Detecting attachment or removal of a display monitor
JP5677811B2 (ja) 2010-06-11 2015-02-25 任天堂株式会社 携帯型情報端末、携帯情報システム、携帯型情報端末制御プログラム
KR20130078502A (ko) 2011-12-30 2013-07-10 삼성전자주식회사 디스플레이장치, 업그레이드장치, 디스플레이 시스템 및 이들의 제어방법
JP5894495B2 (ja) 2012-04-27 2016-03-30 キヤノン株式会社 情報処理装置、情報処理装置におけるファームウエアの更新方法およびプログラム
JP6041588B2 (ja) * 2012-09-07 2016-12-14 キヤノン株式会社 画像形成装置、プログラム更新方法及びプログラム

Also Published As

Publication number Publication date
DE112017006918T5 (de) 2019-10-02
US10607565B2 (en) 2020-03-31
JP2018120425A (ja) 2018-08-02
US20190295501A1 (en) 2019-09-26
WO2018139069A1 (ja) 2018-08-02

Similar Documents

Publication Publication Date Title
US11086635B2 (en) Electronic device, method for controlling electronic device, and program
US20090077222A1 (en) Kvm switch and multi-computer system incorporating the same
JP2010256392A (ja) 外部ディスプレイの接続が可能な携帯式コンピュータ
JP2000089930A (ja) コンピュ―タシステム及びビデオアダプタ
JP2009151242A (ja) 情報処理装置および表示制御方法
US20100097357A1 (en) Computer and method for controlling external display device
JP6697164B2 (ja) 情報処理装置及び情報処理装置の制御方法
US20070296714A1 (en) Display apparatus and control method thereof
JP4240019B2 (ja) グラフィックスコントローラ、グラフィックスコントローラを含むシステム及び、そのシステムにおける周辺装置への電力切断制御方法
US20110016335A1 (en) Computer Device and Method for Controlling Supply of Power to an Internet Protocol
US11113221B2 (en) Mode switching system and mode switching method using the same
CN111399922B (zh) 一种双系统显示装置、系统
JP2005084881A (ja) 画像表示制御方法、画像表示装置、画像処理装置および画像表示制御システム
JP2007171586A (ja) 情報処理装置および映像信号振幅制御方法
JP5060979B2 (ja) 携帯情報装置およびそのモード切替方法
US11006070B2 (en) Display device and video display method therefor
JP5775958B1 (ja) 接続回路、接続装置および接続切り換え装置
CN113467729B (zh) 电子装置与多屏幕显示方法
JP6371153B2 (ja) 電子装置、電子システム、および、方法
JP7463949B2 (ja) 切り替え回路及びコントローラ
TWI754852B (zh) 顯示器及其控制方法
KR100508596B1 (ko) 접속된 영상 기기의 전원 온/오프 제어 기능을 갖는디스플레이 장치 및 그 방법
US9824051B2 (en) Access appliance providing direct display data channel (DDC) interface connection and stored monitor calibration information
JPWO2010109598A1 (ja) 映像表示装置
JP2002158732A (ja) 通信装置の切り換え制御システム及び切り換え制御方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200406

R150 Certificate of patent or registration of utility model

Ref document number: 6697164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees