JP4483751B2 - 電源逆接続保護回路 - Google Patents

Description

本発明は、電子制御装置に外部の電源が正常とは逆に接続された電源逆接続時において、その電子制御装置を保護するための電源逆接続保護回路に関するものである。

例えば自動車に搭載される電子制御装置は、車載バッテリを電源として動作するようになっており、そのバッテリのプラス端子に接続される電源端子と、バッテリのマイナス端子に接続されるグランド端子とを備えている。そして、この種の電子制御装置では、バッテリからの電力が、上記電源端子及びグランド端子を介して、内部の制御回路や外部の電気負荷といった電源供給対象に供給される。

ところで、この種の電子制御装置においては、バッテリが逆に接続される（即ち、電源端子にバッテリのマイナス端子が接続され、グランド端子にバッテリのプラス端子が接続される）可能性があり、そのようなバッテリの逆接続に対して何ら対策をしていないと、制御回路などの電源供給対象に通常とは逆方向の電流が流れて、その電源供給対象にダメージを与えてしまう虞がある。

そこで、従来より、バッテリの逆接続時に電子制御装置を保護するために、下記（１）又は（２）の対策が採られていた。
（１）電源端子とグランド端子との各々から伸びて、バッテリからの電力を電源供給対象に供給する給電用経路のうち、電源端子と電源供給対象とを結ぶ方の高電位側給電用経路（即ち、電源配線）上に、ダイオードを、それのアノードが電源端子側となるように挿入する。つまり、バッテリの逆接続時に流れる電流の方向とは逆方向となるように、ダイオード（以下、このダイオードを逆流防止ダイオードという）を挿入する。

（２）グランド端子と電源端子との間に、ダイオードを、それのアノードがグランド端子側となるように接続して、バッテリの逆接続時には、そのダイオードに電流が直接流れるようにし、更に、そのダイオードが破壊する前に、車両上のヒューズが溶断するようにしておく。

一方、特許文献１には、バッテリのプラス端子が接続される電源端子と、バッテリのマイナス端子が接続されるグランド端子との間に、電気負荷とスイッチとを直列に接続した通電回路において、そのスイッチとグランド端子との間に、ドレインをグランド端子側にしてＮチャンネル型のＦＥＴ（電界効果トランジスタ）を挿入し、更に、一端が電源端子に接続された抵抗と、その抵抗の他端と上記ＦＥＴのゲートとにカソードが接続されたツェナーダイオードと、そのツェナーダイオードのアノードにアノードが接続され、カソードがグランド端子に接続されたダイオードとを設けた構成が記載されている。

そして、この構成では、バッテリの正常接続時には、ツェナーダイオードのカソードに生じる電圧により上記ＦＥＴがオンして電気負荷への通電が許可されるが、バッテリの逆接続時には、上記ＦＥＴがオンせずに、電気負荷に正常時とは逆方向の電流が流れてしまうことが防止される。
米国特許第６５５２５９９号明細書（ＦＩＧ１）

しかしながら、上記（１）の対策では、電子制御装置の通常動作時において、逆流防止ダイオードに常時電流が流れることになるため、その逆流防止ダイオードでの損失及び発熱が問題となる。

例えば、ダイオードの順方向電圧Ｖｆを０．６Ｖとすると、２Ａ程度の電流が流れる場合、「２Ａ×０．６Ｖ＝１．２Ｗ」の電力が逆流防止ダイオードで消費されることとなり、更に１０Ａ程度の電流が流れるとすると、「１０Ａ×０．６Ｖ＝６Ｗ」もの電力が逆流防止ダイオードで消費されてしまう。そして、逆接続保護のためだけに常にこれだけの電力損失が発生すると、電子制御装置の熱設計が困難になってしまう。

また、上記（２）の対策では、車両内配線（ワイヤハーネス）を設計する上での自由度を低下させてしまうという問題がある。
例えば、ＪＡＳＯ規格において、ブレード型ヒューズは、通常流れる電流の７０％で使用する必要があるため、１０Ａが流れる場合、「１０Ａ×（１／０．７）＝１４Ａ」となり、ヒューズとしては１５Ａ定格のものが用いられる。

そして、ヒューズの溶断条件としては、定格電流（この例の場合１５Ａ）の２００％の電流（この例の場合３０Ａ）が５秒間継続して成立する。
このように、通常時の電流が増えてくるとヒューズ溶断のための電流が増加することとなり、このような電流にグランド端子と電源端子との間に設けたダイオードが耐える必要があることと、それだけの電流を流すことが可能なワイヤハーネスを設計することが必要となるのである。

特に、バッテリの電圧が低いほど、この電流を流すワイヤハーネスの設計が困難になってくる。例えば、ヒューズに関しては、他の溶断条件として、定格電流の６００％の電流が０．２秒間流れる、といったものがあるが、定格電流が１５Ａである場合、その６００％である９０Ａの電流がワイヤハーネスに流れるようにする必要があり、仮に１２Ｖ系バッテリの１０Ｖ時であれば、約０．１Ωでのワイヤハーネス設計が必要となる。そして、ワイヤハーネスを構成する電線同士の接続部等における電気抵抗も考えると、ワイヤハーネスの設計自由度が著しく低下してしまうのである。

一方、上記特許文献１の構成では、スイッチとグランド端子との間に設けたＦＥＴがバッテリの正常接続時には完全にオンするため、そのＦＥＴでの電力損失を低減することができる。

しかし、上記特許文献１の構成は、一般の電子制御装置には向かない。つまり、通常、電子制御装置においては、耐ノイズ性能を高めたり、他の装置との入出力電位を合わせるために、グランド端子に接続されるグランド配線のインピーダンスは出来るだけ小さくして、そのグランド配線の電位を出来る限りバッテリのマイナス端子の電位と一致させることが好ましい。このため、グランド配線に相当する部位に逆接続保護用の素子を設ける上記特許文献１の構成は実質的に適用できない。

そこで、本発明は、電源逆接続時に電子制御装置を保護するのに好適な電源逆接続保護回路の提供を目的としている。

本発明の電源逆接続保護回路が用いられる電子制御装置は、電源のプラス端子に接続される電源端子と、電源のマイナス端子に接続されるグランド端子と、その電源端子とグランド端子との各々から伸びて、電源からの電力を電源供給対象に供給する給電用経路とを備えている。そして、本発明の電源逆接続保護回路は、電子制御装置において、電源端子に電源のマイナス端子が接続され、グランド端子に電源のプラス端子が接続された状態の電源逆接続時に、電源供給対象に正常時とは逆方向の電流が流れるのを防止するものである。

そのため、請求項１の電源逆接続保護回路は、２つの出力端子の間に寄生ダイオードを有した逆接続保護用ＦＥＴと、その逆接続保護用ＦＥＴをオンさせる駆動回路とを備えている。

そして、逆接続保護用ＦＥＴの２つの出力端子は、電子制御装置における給電用経路のうち、電源端子と電源供給対象とを結ぶ方の高電位側給電用経路上に、当該ＦＥＴの寄生ダイオードのアノードが電源端子側となるように、直列に接続されている。

また、駆動回路は、電源端子に電源のプラス端子が接続され、グランド端子に電源のマイナス端子が接続された状態の電源正常接続時には、逆接続保護用ＦＥＴをオンさせ、電源逆接続時には、逆接続保護用ＦＥＴをオフさせる。そして更に、その駆動回路は、逆接続保護用ＦＥＴの２つの出力端子のうち、寄生ダイオードのカソード側の出力端子（即ち、電源正常接続時に電流の下流側となる方の出力端子であり、以下、下流側出力端子という）に接続され、その下流側出力端子から出力される電圧を電源として、逆接続保護用ＦＥＴをオンさせるように構成されている。

このような電源逆接続保護回路によれば、下記（ａ）〜（ｄ）の効果が得られる。
（ａ）電源逆接続時には、逆接続保護用ＦＥＴがオフし、グランド端子から電源供給対象を経由して電源端子へと逆電流（正常時とは逆方向の電流）が流れようとしても、その逆電流を逆接続保護用ＦＥＴの寄生ダイオードによって阻止することができ、その結果、電源供給対象にダメージを与えてしまうことを回避することができる。そして、電源正常接続時であって、電子制御装置が正常に動作する際には、逆接続保護用ＦＥＴがオンするため、その逆接続保護用ＦＥＴでの電力損失及び発熱を上記（１）の対策よりも大幅に低減することができる。

（ｂ）上記（２）の対策のようにヒューズを溶断させる必要がないため、電源と電子制御装置とを接続する装置外配線の設計自由度を低下させない。
（ｃ）電子制御装置における給電用経路のうち、グランド端子と電源供給対象とを結ぶ方の低電位側給電用経路（即ち、グランド配線）上には、逆接続保護用の素子を設ける必要がないため、その低電位側給電用経路のインピーダンスを出来るだけ小さくして、その経路の電位を出来る限り電源のマイナス端子の電位と一致させることができ、延いては、電子制御装置の耐ノイズ性能を高めたり、他の装置との入出力電位を容易に合わせることができる。

（ｄ）駆動回路は、逆接続保護用ＦＥＴの下流側出力端子（寄生ダイオードのカソード側の出力端子）から出力される電圧を電源として、逆接続保護用ＦＥＴをオンさせるように構成されているため、電源逆接続時には、その駆動回路に逆電流が流れてしまうことも、逆接続保護用ＦＥＴの寄生ダイオードによって防止することができる。よって、駆動回路の電源逆接続に対する保護について追加の素子を設ける必要がなく、回路の小型化及び低コスト化を達成し易い。

更に、請求項１の電源逆接続保護回路では、前記高電位側給電用経路のうち、逆接続保護用ＦＥＴの下流側出力端子と電源供給対象との間の経路に、その経路を連通又は遮断させるための電源オン／オフ切換用ＦＥＴの２つの出力端子が、その２つの出力端子間にある寄生ダイオードのカソードが逆接続保護用ＦＥＴ側となるように、直列に接続されている。

そして、駆動回路は、電源スイッチがオンされた際に発生する起動信号を受けると、逆接続保護用ＦＥＴの下流側出力端子から出力される電圧を電源として、電源オン／オフ切換用ＦＥＴをオンさせるように構成されている。

このため、電源スイッチがオンされて起動信号が発生した場合にだけ、電源オン／オフ切換用ＦＥＴがオンされて、電源供給対象に電源からの電力を供給することができる。

よって、電源供給対象が動作しなくても良い場合に無駄な電流が電子制御装置に流れ込むことを防止することができる。尚、電源オン／オフ切換用ＦＥＴがオフしている場合には、その電源オン／オフ切換用ＦＥＴの寄生ダイオードにより、電源端子から電源供給対象へと電流が流れ込むことが防止される。

尚、駆動回路は、電源正常接続時に、前記電源スイッチがオンされた際に発生する起動信号を受けると、逆接続保護用ＦＥＴをオンさせるように構成されていても良い（請求項２）。

このような構成によれば、電源オン／オフ切換用ＦＥＴがオンされて電源供給対象に電源からの電力を供給する場合（即ち、電子制御装置の動作時）にだけ、逆接続保護用ＦＥＴをオンさせることができる。このため、電子制御装置の非動作時においては、逆接続保護用ＦＥＴをオンさせるための駆動回路での消費電流を削減することができ、その点において有利である。

一方、駆動回路は、電源正常接続時に、逆接続保護用ＦＥＴを常時オンさせるように構成されていても良い（請求項３）。

このような構成によれば、電源正常接続時において、電源オン／オフ切換用ＦＥＴがオンされる時点では、逆接続保護用ＦＥＴが既にオンしていることとなるため、その逆接続保護用ＦＥＴの寄生ダイオードを介して電源供給対象に電流が流れる機会を無くすことができる。

つまり、請求項２のように構成した場合、仮に電源オン／オフ切換用ＦＥＴが逆接続保護用ＦＥＴよりも先にオンしたとすると、その時点から逆接続保護用ＦＥＴがオンするまでの間は、逆接続保護用ＦＥＴの寄生ダイオードを介して電源供給対象に電流が流れることとなり、その寄生ダイオードで電力損失が発生するが、請求項３の構成によれば、そのような寄生ダイオードでの電力損失を確実に無くすことができる。

ここで、請求項１の電源逆接続保護回路の説明に戻る。請求項１の電源逆接続保護回路は、更に、前記電源スイッチを介して電源のプラス端子の電圧が入力される信号入力端子と、逆接続保護用ＦＥＴの下流側出力端子から出力される電圧により動作し、前記信号入力端子の電圧と閾値電圧とを比較して、前記信号入力端子の電圧が閾値電圧よりも高い場合に、アクティブレベルの信号を出力する比較器とを備えている。そして、その比較器から出力されるアクティブレベルの信号が、前記起動信号になっている。

このような電源逆接続保護回路によれば、信号入力端子の電圧を起動信号として用いる構成と比較すると、電源オン／オフ切換用ＦＥＴ、或いは、電源オン／オフ切換用ＦＥＴと逆接続保護用ＦＥＴが、ノイズ等により誤ってオンされてしまう可能性を低くすることができる。

また、比較器は、逆接続保護用ＦＥＴの下流側出力端子から出力される電圧によって動作するため、電源逆接続時には、その比較器に逆電流が流れてしまうことも、逆接続保護用ＦＥＴの寄生ダイオードによって防止することができる。よって、比較器の電源逆接続に対する保護について追加の素子を設ける必要がない。

ところで、請求項１〜３の電源逆接続保護回路において、電源供給対象が、電子制御装置の外部に設けられた電気負荷である場合、電源オン／オフ切換用ＦＥＴとしては、そのＦＥＴに流れる電流が異常値になったことを検知すると強制的にオフする保護機能を有したＦＥＴ（いわゆるインテリジェントパワーデバイス）を用いることが好ましい。電気負荷の上流側端子（即ち、電源オン／オフ切換用ＦＥＴを介して電圧が印加される端子）が電源のマイナス端子の電位に短絡したり、電気負荷自身が短絡故障して、電源オン／オフ切換用ＦＥＴに過大な電流が流れても、その電源オン／オフ切換用ＦＥＴが故障してしまうのを確実に防止することができるからである。

一方、逆接続保護用ＦＥＴとしては、Ｐチャネル型のＦＥＴと、Ｎチャネル型のＦＥＴとの何れを用いても良いが、逆接続保護用ＦＥＴとしてＰチャネル型のＦＥＴを用いれば、そのＦＥＴを駆動する駆動回路を簡素なものにすることができる。

また、一般に、Ｐチャネル型のＦＥＴよりもＮチャネル型のＦＥＴの方が、オン抵抗が小さいため、逆接続保護用ＦＥＴとしてＮチャネル型のＦＥＴを用いれば、そのＦＥＴのオン時の電力損失及び発熱を一層低減することができ、その点において有利である。

また、このため、逆接続保護用ＦＥＴと電源オン／オフ切換用ＦＥＴとの両方が、Ｎチャネル型のＦＥＴであれば、その２つのＦＥＴが設けられる高電位側給電用経路での電力損失及び発熱を一層小さく抑えることができる。

以下に、本発明が適用された実施形態の電子制御装置について説明する。尚、本実施形態の電子制御装置は、自動車に搭載されるものであり、その自動車のバッテリを電源として動作する。また、以下に説明する各実施形態及び変形例のうち、第５実施形態以外は、請求項２〜７の記載内容を具体的に表した参考例であるが、それら参考例に対しても第５実施形態の構成は適用可能である。
［第１実施形態］
まず図１は、第１実施形態の電子制御装置（以下、ＥＣＵという）１の構成を表す構成図である。

図１に示すように、第１実施形態のＥＣＵ１は、バッテリ３のプラス端子に接続される電源端子５と、バッテリ３のマイナス端子に接続されるグランド端子７と、電源スイッチとしてのイグニッションキースイッチ９を介してバッテリ３のプラス端子の電圧（以下、バッテリ電圧という）ＶＢが入力される信号入力端子１１とを備えている。

そして、このＥＣＵ１では、バッテリ３からの電力が、電源端子５及びグランド端子７を介して、内部の制御回路１３に供給される。
即ち、電源端子５と制御回路１３との間には、高電位側給電用経路としての電源配線１５が配設され、グランド端子７と制御回路１３との間には、低電位側給電用経路としてのグランド配線１７が配設されており、その電源配線１５とグランド配線１７とにより、バッテリ３からの電力が制御回路１３に供給される。

制御回路１３は、制御対象（例えばエンジンやトランスミッション等の車載機器）を制御するための処理やアクチュエータ駆動を実施するものである。そして、制御回路１３は、電源配線１５を介して入力されるバッテリ電圧ＶＢから一定の電源電圧（例えば５Ｖ）を生成する電源回路（図示省略）や、その電源回路で生成される電源電圧を受けて動作するマイコンを始めとした各種のＩＣ１９や、そのＩＣ１９からの信号に基づいてアクチュエータを駆動する出力回路（図示省略）などから構成されている。

また、ＥＣＵ１は、イグニッションキースイッチ９がオンされると、制御動作を行うようになっており、そのため、制御回路１３には、イグニッションキースイッチ９がオンされることで、バッテリ電圧ＶＢが供給されるようになっている。

ここで、このＥＣＵ１には、バッテリ３の逆接続時、即ち、電源端子５にバッテリ３のマイナス端子が接続され、グランド端子７にバッテリ３のプラス端子が接続された時に、電源供給対象としての制御回路１３に正常時とは逆方向の電流が流れるのを防止するため、以下の各素子からなる回路が設けられている。

まず、電源端子５と制御回路１３とを結ぶ電源配線１５上に、２つのＦＥＴ２１，２２が直列に接続されている。
より詳しく説明すると、２つのＦＥＴ２１，２２は、両方共にＰチャネル型のＭＯＳＦＥＴであり、電源端子５にＦＥＴ２１のドレイン（Ｄ）が接続され、そのＦＥＴ２１のソース（Ｓ）にＦＥＴ２２のソースが接続され、そのＦＥＴ２２のドレインが、電源配線１５のうち、制御回路１３へと伸びた部分に接続されている。

つまり、ＦＥＴ２１は、電源配線１５上において、そのＦＥＴ２１のドレイン・ソース間に形成された寄生ダイオードＤ１のアノードが電源端子５側となるように設けられ、ＦＥＴ２２は、電源配線１５上のＦＥＴ２１よりも下流側（制御回路１３側）において、そのＦＥＴ２２のドレイン・ソース間に形成された寄生ダイオードＤ２のカソードがＦＥＴ２１側となるように設けられている。

そして、ＦＥＴ２１，２２のゲートには抵抗Ｒ１の一端が共通に接続され、その抵抗Ｒ１の他端は、ＮＰＮトランジスタ２３のコレクタに接続されている。更に、そのＮＰＮトランジスタ２３のエミッタはグランド配線１７に接続されている。

また、ＦＥＴ２１のソース（寄生ダイオードＤ１のカソード側の出力端子であり、下流側出力端子に相当）には、ツェナーダイオード２５のカソードと、抵抗Ｒ２の一端とが接続されている。そして、抵抗Ｒ２の他端は、ＮＰＮトランジスタ２３のコレクタに接続され、ツェナーダイオード２５のアノードは、ＦＥＴ２１，２２のゲートに接続されている。

更に、信号入力端子１１にダイオード２７のアノードが接続されており、そのダイオード２７のカソードが、ＮＰＮトランジスタ２３のベースに接続されている。
また、ダイオード２７のカソードには、ダイオード２９のカソードが接続されており、そのダイオード２９のアノードには、ＮＰＮトランジスタ２３をオンさせるための制御回路１３からの駆動信号Ｓｄが供給されるようになっている。

尚、制御回路１３からの駆動信号Ｓｄは、ハイアクティブの信号である。また、ＮＰＮトランジスタ２３は、ベース抵抗（ベース電流制限用抵抗）と、ベース・エミッタ間抵抗とが内蔵されたトランジスタ（いわゆる抵抗内蔵型トランジスタ）である。

以上のような構成のＥＣＵ１において、バッテリ３が図１の如く正常に接続されている場合には、バッテリ３からの電力が制御回路１３へ以下のように供給される。
まず、イグニッションキースイッチ９がオフされ、且つ、制御回路１３から駆動信号Ｓｄが出力されていなければ、ＮＰＮトランジスタ２３がオフ状態となり、両ＦＥＴ２１，２２のゲートとソースが抵抗Ｒ１，Ｒ２によって同電位になる。よって、両ＦＥＴ２１，２２がオフ状態となり、制御回路１３へはバッテリ電圧ＶＢ（バッテリ３の電力）が供給されない。

尚、この状態において、ＦＥＴ２１のソース側には、寄生ダイオードＤ１を介してバッテリ電圧ＶＢが伝達されている。しかし、制御回路１３へ電流が流れ込むことは、ＦＥＴ２２の寄生ダイオードＤ２によって阻止される。

そして、このような状態において、イグニッションキースイッチ９がオンされると、信号入力端子１１からダイオード２７を介してＮＰＮトランジスタ２３にベース電流が流れ、そのＮＰＮトランジスタ２３がオンする。

すると、ＦＥＴ２１の寄生ダイオードＤ１を通って、そのＦＥＴ２１のソースから、ツェナーダイオード２５及び抵抗Ｒ１に電流が流れる。そして、ＦＥＴ２１，２２のゲート・ソース間に、ツェナーダイオード２５のツェナー電圧Ｖｚ分だけ電位差が生じて、両ＦＥＴ２１，２２がオンする。ツェナーダイオード２５のツェナー電圧Ｖｚは、ＦＥＴ２１，２２がオンするゲート・ソース間電圧よりも大きく、且つ、バッテリ電圧ＶＢよりは小さい値に設定されている。

また、ＦＥＴ２１がオンすると、それまで寄生ダイオードＤ１を通って流れていた電流が、ＦＥＴ２１のドレイン・ソース間に流れることとなり、これで制御回路１３へバッテリ３からの電力を少ない損失で供給する状態となる。

尚、制御回路１３は、ＦＥＴ２２がオンしてバッテリ３からの電力を受けると、動作を開始する。そして、制御回路１３は、動作を開始すると、駆動信号Ｓｄを出力して、イグニッションキースイッチ９がオフされてもＮＰＮトランジスタ２３及びＦＥＴ２１，２２がオンしたままになるようにする。

また、図示は省略しているが、制御回路１３は、イグニッションキースイッチ９のオン／オフ状態を検出するために信号入力端子１１の電圧をモニタするようになっている。
そして、制御回路１３は、信号入力端子１１の電圧に基づいてイグニッションキースイッチ９がオフされたことを検知し、更にその後、データ退避等の動作停止前処理が終了して、動作を停止しても良い条件が成立すると、上記駆動信号Ｓｄの出力を停止するようになっている。

すると、ＮＰＮトランジスタ２３がオフし、それに伴い、ＦＥＴ２１，２２もオフする。そして、ＦＥＴ２２がオフすることにより、電源端子５から制御回路１３へ電流が流れ込むことが、ＦＥＴ２２の寄生ダイオードＤ２によって阻止され、その結果、制御回路１３への給電が遮断した状態に戻ることとなる。

一方、ＥＣＵ１において、バッテリ３の逆接続時には、ＮＰＮトランジスタ２３がオンせず、両ＦＥＴ２１，２２のゲートとソースは抵抗Ｒ１，Ｒ２によって同電位に保持されるため、両ＦＥＴ２１，２２がオフ状態となる。

よって、バッテリ３の逆接続時に、グランド端子７から制御回路１３におけるＩＣ１９内部の寄生ダイオード２０等を経由して電源端子５へと、正常時とは逆方向の電流（逆電流）が流れようとしても、そのような逆電流はＦＥＴ２１の寄生ダイオードＤ１によって阻止される。このため、制御回路１３が逆電流によってダメージを受けてしまうことが防止される。

尚、本第１実施形態では、ＦＥＴ２１が逆接続保護用ＦＥＴに相当し、ＦＥＴ２２が電源オン／オフ切換用ＦＥＴに相当している。そして、ＮＰＮトランジスタ２３、ツェナーダイオード２５、抵抗Ｒ１，Ｒ２、及びダイオード２７，２９からなる回路が、駆動回路に相当している。また、イグニッションキースイッチ９のオンによって信号入力端子１１から入力されるバッテリ電圧ＶＢと、制御回路１３から出力される駆動信号Ｓｄとの、ダイオード２７，２９によるワイヤードオア信号（即ち、ダイオード２７，２９のカソード電圧）が、電源スイッチがオンされた際に発生する起動信号に相当している。

以上のようなＥＣＵ１によれば、まず、前述した（ａ）〜（ｄ）の効果であって、下記の第１〜第４の効果が得られる。
第１に、バッテリ３の逆接続時には、ＦＥＴ２１がオフし、グランド端子７から制御回路１３を経由して電源端子５へと逆電流が流れようとしても、その逆電流をＦＥＴ２１の寄生ダイオードＤ１によって阻止することができ、その結果、制御回路１３にダメージを与えてしまうことを回避することができる。そして、バッテリ３の正常接続時であって、ＥＣＵ１が正常に動作する際には、ＦＥＴ２１がオンするため、そのＦＥＴ２１での電力損失及び発熱を前述した（１）の対策よりも大幅に低減することができる。

第２に、前述した（２）の対策のようにヒューズを溶断させる必要がないため、バッテリ３とＥＣＵ１とを接続するワイヤハーネスの設計自由度を低下させない。
第３に、グランド配線１７上には、逆接続保護用の素子を設ける必要がないため、そのグランド配線１７のインピーダンスを出来るだけ小さくして、そのグランド配線１７の電位を出来る限りバッテリ３のマイナス端子の電位と一致させることができ、延いては、ＥＣＵ１の耐ノイズ性能を高めたり、他の装置との入出力電位を容易に合わせることができる。

第４に、ＦＥＴ２１，２２をオン／オフさせる駆動回路（ＮＰＮトランジスタ２３、ツェナーダイオード２５、抵抗Ｒ１，Ｒ２、及びダイオード２７，２９からなる回路）は、ＦＥＴ２１のソースから出力される電圧を電源として、ＦＥＴ２１，２２をオンさせるように構成されているため、バッテリ３の逆接続時には、その駆動回路に逆電流が流れてしまうことも、ＦＥＴ２１の寄生ダイオードＤ１によって防止することができる。

例えば、バッテリ３の逆接続時には、グランド端子７から、ＮＰＮトランジスタ２３に内蔵されたベース・エミッタ間抵抗→ＮＰＮトランジスタ２３のベース・コレクタ間→抵抗Ｒ２、又は、抵抗Ｒ１及びツェナーダイオード２５を経由して、電源端子５へと逆電流が流れようとするが、そのような逆電流も、ＦＥＴ２１の寄生ダイオードＤ１で阻止することができる。よって、その駆動回路について、逆接続保護用の素子を別に設ける必要がなく、回路の小型化及び低コスト化を達成し易い。

また、第５の効果として、本第１実施形態のＥＣＵ１によれば、イグニッションキースイッチ９がオンされて、ダイオード２７，２９のカソード電圧がＮＰＮトランジスタ２３をオンさせることが可能な所定電圧（例えば３Ｖ）以上になった場合にだけ、ＦＥＴ２２がオンされて制御回路１３へバッテリ３からの電力が供給されるため、制御回路１３が動作しなくても良い場合に無駄な電流がＥＣＵ１に流れ込むことを防止することができる。

更に、第６の効果として、本第１実施形態のＥＣＵ１では、ＦＥＴ２２がオンされて制御回路１３に電力を供給する場合（即ち、ＥＣＵ１が動作する場合）にだけ、ＦＥＴ２１をオンさせるようになっているため、ＥＣＵ１の非動作時においては、ＦＥＴ２１をオンさせるための電流を削減することができ、有利である。

尚、上記第１実施形態において、抵抗Ｒ２は、ツェナーダイオード２５と並列に設けても良い。
［第２実施形態］
次に図２は、第２実施形態のＥＣＵ３１の構成を表す構成図である。

第２実施形態のＥＣＵ３１では、第１実施形態のＥＣＵ１と比較すると、ＦＥＴ２１のゲートが、ＦＥＴ２２のゲート（換言すれば、ツェナーダイオード２５のアノードと抵抗Ｒ１との接続点）に接続されておらず、抵抗Ｒ３を介してグランド配線１７に接続されている。更に、ＦＥＴ２１のソースには、ツェナーダイオード３３のカソードが接続されており、そのツェナーダイオード３３のアノードは、ＦＥＴ２１のゲートに接続されている。また、ツェナーダイオード３３のアノードには、ダイオード３５のカソードが接続されており、そのダイオード３５のアノードはグランド配線１７に接続されている。尚、ツェナーダイオード３３は、ツェナーダイオード２５と同じ特性のものである。

以上のような構成のＥＣＵ３１において、バッテリ３が図２の如く正常に接続されている場合には、ＦＥＴ２１が常時オンする。
つまり、ＥＣＵ１にバッテリ３を接続すると、まず、ＦＥＴ２１の寄生ダイオードＤ１→ツェナーダイオード３３→抵抗Ｒ３の経路で電流が流れ、ＦＥＴ２１のゲート・ソース間に、ツェナーダイオード３３のツェナー電圧Ｖｚ分だけ電位差が生じて、ＦＥＴ２１がオンする。そして、以後は、寄生ダイオードＤ１を通っていた電流が、ＦＥＴ２１のドレイン・ソース間に流れて、ＦＥＴ２１がオンし続けることとなる。

また、バッテリ３の逆接続時には、ＦＥＴ２１のゲート・ソース間電圧が、最大でもツェナーダイオード３３の順方向電圧（約０．６Ｖ）にしかならないため、ＦＥＴ２１はオフすることとなる。尚、この逆接続時においては、グランド端子７から、抵抗Ｒ３又はダイオード３５→ツェナーダイオード３３を経由して、電源端子５へと逆電流が流れようとするが、そのような逆電流も、ＦＥＴ２１の寄生ダイオードＤ１で阻止される。

そして、他の動作については、第１実施形態のＥＣＵ１と同じである。
以上のような第２実施形態のＥＣＵ３１では、ＮＰＮトランジスタ２３、ツェナーダイオード２５，３３、抵抗Ｒ１〜Ｒ３、及びダイオード２７，２９，３５からなる回路が、駆動回路に相当している。

そして、このＥＣＵ３１によれば、第１実施形態のＥＣＵ１と比較すると、バッテリ３の正常接続時において、イグニッションキースイッチ９のオンに伴いＦＥＴ２２がオンされる時点では、ＦＥＴ２１が既にオンしていることとなるため、前述した第６の効果の代わりに、ＦＥＴ２１の寄生ダイオードＤ１を介して制御回路１３に電流が流れる機会を無くすことができる。

つまり、第１実施形態の場合、仮にＦＥＴ２２がＦＥＴ２１よりも先にオンしたとすると、その時点からＦＥＴ２１がオンするまでの間は、微小な時間ではあるが、ＦＥＴ２１の寄生ダイオードＤ１を介して制御回路１３に電流が流れることとなり、その寄生ダイオードＤ１で電力損失が発生するが、第２実施形態の構成によれば、そのような寄生ダイオードＤ１での電力損失を確実に無くすことができる。

尚、ダイオード３５は、バッテリ３の逆接続時において、仮に、ＦＥＴ２１の寄生ダイオードＤ１にリークが生じても、制御回路１３を構成するＩＣ１９に逆電流が流れてしまうことを防ぐために設けられている。

つまり、一般に、ＩＣ１９の入出力部には、図２に示す如く寄生ダイオード２０が２個直列に形成されるため、グランド配線１７からＩＣ１９を経由してＦＥＴ２１のソースへ至る経路上には、ＩＣ１９内の２個直列の寄生ダイオード２０と、ＦＥＴ２２の寄生ダイオードＤ２との、合計３個のダイオードが直列に存在していることとなる。

このため、ダイオードの順方向電圧をＶｆとすると、バッテリ３の逆接続時において、グランド配線１７とＦＥＴ２１のソースとの電位差が「３×Ｖｆ」以上になると、ＩＣ１９内の２個直列の寄生ダイオード２０に電流（逆電流）が流れてしまうこととなる。

そこで、ダイオード３５を設けることにより、バッテリ３の逆接続時において、仮にＦＥＴ２１の寄生ダイオードＤ１に電流リークが生じても、ダイオード３５とツェナーダイオード３３との直列経路により、グランド配線１７とＦＥＴ２１のソースとの間に「２×Ｖｆ」の電位差しか生じないようにして、ＩＣ１９内の寄生ダイオード２０に電流が流れないようにしているのである。こうしたことから、ダイオード３５は削除することも可能である。
［第３実施形態］
次に図３は、第３実施形態のＥＣＵ４１の構成を表す構成図である。

第３実施形態のＥＣＵ４１では、第１実施形態のＥＣＵ１と比較すると、下記の２点が異なっている。
まず、第１の相違点として、ＦＥＴ２１がＮチャネル型のＭＯＳＦＥＴである。そして、そのＦＥＴ２１のソースが電源端子５に接続され、そのＦＥＴ２１のドレインにＦＥＴ２２のソースが接続されている。

つまり、Ｎチャネル型のＦＥＴ２１は、第１実施形態と同様に、電源配線１５上において、そのＦＥＴ２１の寄生ダイオードＤ１のアノードが電源端子５側となるように設けられている。このため、本第３実施形態では、ＦＥＴ２１のドレインが、寄生ダイオードＤ１のカソード側の出力端子である下流側出力端子に相当している。

次に、第２の相違点として、ＦＥＴ２１のゲートが、ＦＥＴ２２のゲートに接続されておらず、その代わりに、ＥＣＵ４１には、バッテリ電圧ＶＢよりも高い電圧を生成して、その生成した昇圧電圧をＦＥＴ２１のゲートに駆動電圧として印加することにより該ＦＥＴ２１をオンさせるチャージポンプ回路４３が備えられている。

チャージポンプ回路４３は、電源入力端子と、電圧出力端子と、動作／非動作を切り換えるためのイネーブル端子と備えており、電源入力端子がＦＥＴ２１のドレインに接続され、電圧出力端子がＦＥＴ２１のゲートに接続され、イネーブル端子がダイオード２７，２９のカソードに接続されている。

そして、チャージポンプ回路４３は、バッテリ３の正常接続時において、イグニッションキースイッチ９がオンされ、ダイオード２７，２９のカソード電圧が規定電圧（０Ｖより高く、制御回路１３から出力される駆動信号Ｓｄの電圧よりは低い電圧であり、例えば３Ｖ）以上になると、ＦＥＴ２１のドレインから上記電源入力端子を介して入力される電圧を電源として動作し、ＦＥＴ２１をオンさせる。

詳しく説明すると、チャージポンプ回路４３は、発振回路と、その発振回路の発振によって順次充放電される多段のコンデンサ群とを内部に備え、コンデンサ群の最終段のコンデンサに蓄えられた電圧（＞ＶＢ）が、当該チャージポンプ回路４３の電圧出力端子から出力される周知のものである。

そして、チャージポンプ回路４３では、バッテリ３の正常接続時において、イグニッションキースイッチ９がオンされ、ダイオード２７，２９のカソード電圧が上記規定電圧以上になると、上記発振回路が発振動作すると共に、上記最終段のコンデンサに蓄えられた電圧が電圧出力端子から出力される。そして、その電圧出力端子から出力される電圧によりＦＥＴ２１がオンする。逆に、ダイオード２７，２９のカソード電圧が上記規定電圧以上でない場合（即ち、イグニッションキースイッチ９がオフで、且つ、制御回路１３が駆動信号Ｓｄを出力していない場合）には、発振回路の発振動作が停止すると共に、電圧出力端子の電圧がＦＥＴ２１のドレイン電圧と同じか０Ｖとなって、ＦＥＴ２１がオフする。

また、バッテリ３の逆接続時には、チャージポンプ回路４３に正常に電源が供給されず、チャージポンプ回路４３は昇圧動作しないため、ＦＥＴ２１はオフする。
尚、このようなバッテリ３の逆接続時において、グランド端子７からチャージポンプ回路４３内を経由して電源端子５へと逆電流が流れようとするが、そのような逆電流も、ＦＥＴ２１の寄生ダイオードＤ１で阻止される。また、第３実施形態では、チャージポンプ回路４３、ＮＰＮトランジスタ２３、ツェナーダイオード２５、抵抗Ｒ１，Ｒ２、及びダイオード２７，２９からなる回路が、駆動回路に相当している。

以上のような構成のＥＣＵ４１では、第１実施形態のＥＣＵ１と比較すると、ＦＥＴ２１がチャージポンプ回路４３によってオンされる点だけが異なる。
そして、このＥＣＵ４１によれば、第１実施形態のＥＣＵ１と同じ効果が得られる上に、ＦＥＴ２１のオン時の電力損失及び発熱を一層低減することができるという点において有利である。つまり、一般に、ＦＥＴのオン抵抗は、Ｐチャネル型よりもＮチャネル型の方が小さいからである。
［第４実施形態］
次に図４は、第４実施形態のＥＣＵ４５の構成を表す構成図である。

第４実施形態のＥＣＵ４５では、第３実施形態のＥＣＵ４１と比較すると、下記の２点が異なっている。
まず、第１の相違点として、ＦＥＴ２２もＮチャネル型のＭＯＳＦＥＴである。そして、そのＦＥＴ２２のドレインがＦＥＴ２１のドレインに接続され、そのＦＥＴ２２のソースが、電源配線１５のうち、制御回路１３へと伸びた部分に接続されている。

つまり、Ｎチャネル型のＦＥＴ２２は、前述した他の実施形態と同様に、電源配線１５上のＦＥＴ２１よりも下流側（制御回路１３側）において、そのＦＥＴ２２の寄生ダイオードＤ２のカソードがＦＥＴ２１側となるように設けられている。

次に、第２の相違点として、ＮＰＮトランジスタ２３、ツェナーダイオード２５、及び抵抗Ｒ１，Ｒ２からなる回路が設けられておらず、その代わりに、ＥＣＵ４５には、バッテリ電圧ＶＢよりも高い電圧を生成して、その生成した昇圧電圧をＦＥＴ２２のゲートに駆動電圧として印加することにより該ＦＥＴ２２をオンさせるチャージポンプ回路４７が備えられている。

チャージポンプ回路４７は、チャージポンプ回路４３と同じ構成のものである。そして、チャージポンプ回路４３と同様に、電源入力端子がＦＥＴ２１のドレインに接続され、イネーブル端子がダイオード２７，２９のカソードに接続されている。また、チャージポンプ回路４７の電圧出力端子はＦＥＴ２２のゲートに接続されている。

そして、チャージポンプ回路４７も、チャージポンプ回路４３と同様に、バッテリ３の正常接続時において、イグニッションキースイッチ９がオンされ、ダイオード２７，２９のカソード電圧が規定電圧以上になると、ＦＥＴ２１のドレインから電源入力端子を介して入力される電圧を電源として動作し、ＦＥＴ２２をオンさせる。

また、バッテリ３の逆接続時には、チャージポンプ回路４７に正常に電源が供給されず、チャージポンプ回路４７は昇圧動作しないため、ＦＥＴ２２はオフする。
尚、このようなバッテリ３の逆接続時において、グランド端子７からチャージポンプ回路４７内を経由して電源端子５へと逆電流が流れようとするが、そのような逆電流も、ＦＥＴ２１の寄生ダイオードＤ１で阻止される。また、本第４実施形態では、２つのチャージポンプ回路４３，４７及びダイオード２７，２９からなる回路が、駆動回路に相当している。

以上のような構成のＥＣＵ４５では、第３実施形態のＥＣＵ４１と比較すると、ＦＥＴ２２がチャージポンプ回路４７によってオンされる点だけが異なる。
そして、このＥＣＵ４５によれば、第３実施形態のＥＣＵ４１と同じ効果が得られる上に、ＦＥＴ２２のオン時の電力損失及び発熱を低減することができるという点において有利である。

尚、例えば、チャージポンプ回路４７を設けずに、チャージポンプ回路４３の電圧出力端子から２つのＦＥＴ２１，２２のゲートへ駆動電圧を供給するように構成しても良い。そして、このことは、次に説明する第５実施形態についても同様である。
［第５実施形態］
次に図５は、第５実施形態のＥＣＵ５１の構成を表す構成図である。

第５実施形態のＥＣＵ５１は、第４実施形態のＥＣＵ４５に対して、比較器５３、抵抗Ｒ４，Ｒ５，Ｒ６、及びダイオード５５を追加して備えている。
そして、比較器５３の電源入力端子は、ＦＥＴ２１のドレインに接続されている。つまり、比較器５３は、ＦＥＴ２１のドレインから出力される電圧によって動作する。

また、ＦＥＴ２１のドレインとグランド配線１７との間に、抵抗Ｒ４と抵抗Ｒ５が直列に接続されている。このため、抵抗Ｒ４，Ｒ５同士の接続点には、ＦＥＴ２１のドレイン電圧を抵抗Ｒ４，Ｒ５の抵抗比で分圧した電圧が発生する。尚、本第５実施形態において、抵抗Ｒ４，Ｒ５の抵抗値は、同じ値に設定されており、抵抗Ｒ４，Ｒ５同士の接続点には、ＦＥＴ２１のドレイン電圧を二分の一に分圧した電圧（＝ほぼＶＢ／２）が発生する。

そして、抵抗Ｒ４，Ｒ５同士の接続点の電圧が、比較器５３の反転入力端子（−端子）に閾値電圧として入力され、また、信号入力端子１１の電圧が、ダイオード５５を介して比較器５３の非反転入力端子（＋端子）に入力されるようになっている。

そして更に、本第５実施形態のＥＣＵ５１において、ダイオード２７のアノードには、信号入力端子１１ではなく、比較器５３の出力端子が接続されている。また、比較器５３の出力端子とＦＥＴ２１のドレインとの間に、抵抗Ｒ６が接続されている。

このようなＥＣＵ５１において、比較器５３は、バッテリ３が正常に接続されている場合に動作する。そして、比較器５３は、ダイオード５５を介して非反転入力端子に入力される信号入力端子１１の電圧と、反転入力端子に入力される閾値電圧とを比較して、信号入力端子１１の電圧（厳密には、その電圧−Ｖｆ）が閾値電圧よりも高い場合に、当該比較器５３の電源入力端子の電圧（即ち、ＦＥＴ２１のドレイン電圧）と同じ電圧の信号を、アクティブレベルの信号として出力する。また、比較器５３は、信号入力端子１１の電圧が閾値電圧よりも高くなければ、ほぼ０Ｖの電圧を、非アクティブレベルの信号として出力する。

このため、バッテリ３の正常接続時において、イグニッションキースイッチ９がオンされると、比較器５３からアクティブレベルの信号が出力され、その信号により、ダイオード２７，２９のカソード電圧が規定電圧以上となって、チャージポンプ回路４３，４７が昇圧動作し、その結果、ＦＥＴ２１，２２がオンすることとなる。つまり、このＥＣＵ５１では、比較器５３から出力されるアクティブレベルの信号を、ＦＥＴ２１，２２をオンさせるための起動信号として用いている。

以上のような第５実施形態のＥＣＵ５１によれば、イグニッションキースイッチ９がオフであるにも拘わらず、信号入力端子１１にノイズが乗って、その信号入力端子１１にバッテリ電圧ＶＢの半分近い電圧が発生したとしても、ダイオード２７，２９のカソード電圧は規定電圧以上にならない。よって、信号入力端子１１の電圧をダイオード２７のアノードに入力する第４実施形態の構成と比較すると、信号入力端子１１にノイズが乗った際にＦＥＴ２１，２２が誤ってオンしてしまう可能性を低くすることができる。

また、比較器５３の電源電圧は、ＦＥＴ２１のドレインから供給されるようにしているため、バッテリ３の逆接続時において、その比較器５３に逆電流が流れてしまうことも、ＦＥＴ２１の寄生ダイオードＤ１によって防止することができる。

尚、ダイオード５５は、バッテリ３の逆接続時において、イグニッションキースイッチ９がオンされても、グランド配線１７→比較器５３の非反転入力端子→信号入力端子１１の経路で逆電流が流れないようにするために設けられている。

また、第５実施形態のように比較器５３、抵抗Ｒ４，Ｒ５，Ｒ６、及びダイオード５５を設ける構成は、第４実施形態以外の他の実施形態のＥＣＵに対しても適用することができる。
［第６実施形態］
次に図６は、第６実施形態のＥＣＵ６１の構成を表す構成図である。

第６実施形態のＥＣＵ６１は、第３実施形態のＥＣＵ４１（図３）と比較すると、当該ＥＣＵ６１の外部に設けられた電気負荷６２のプラス側端子に接続される端子６３と、その電気負荷６２のマイナス側端子に接続される端子６４と、電気負荷６２のプラス側端子に端子６３を介してバッテリ電圧ＶＢを供給するための負荷用電源端子５’とを追加して備えている。そして、負荷用電源端子５’は、電源端子５と同様に、バッテリ３のプラス端子に接続される。尚、電気負荷６２は、例えば電磁弁のコイルやランプなどである。

ここで、第６実施形態のＥＣＵ６１において、制御回路１３へは、図示は省略しているが、第３実施形態のＥＣＵ４１と同じ構成により、バッテリ３からの電力が供給される。
そして更に、図６の如く、電気負荷６２に対しても、第３実施形態のＥＣＵ４１と同じ構成により、バッテリ３からの電力が供給されるようになっている。

つまり、図６において、「’」が付された符号の構成要素は、図３に示した構成要素のうち、その「’」を除いた数字の符号の構成要素と同じ役割のものである。
具体的に説明すると、ＥＣＵ６１では、電気負荷６２を駆動する際に、バッテリ３のプラス端子→負荷用電源端子５’→負荷用電源配線１５’→端子６３→電気負荷６２→端子６４→負荷駆動用ＦＥＴ６７→電流検出抵抗６９→グランド配線１７→グランド端子７→バッテリ３のマイナス端子という経路で電流が流れるが、負荷用電源配線１５’上には、図３のＦＥＴ２１，２２と同様の、ＦＥＴ２１’，２２’が直列に設けられている。

そして、その２つのＦＥＴ２１’，ＦＥＴ２２’は、バッテリ３の正常接続時において、イグニッションキースイッチ９がオンされると、チャージポンプ回路４３’、ＮＰＮトランジスタ２３’、ツェナーダイオード２５’、抵抗Ｒ１’，Ｒ２’、及びダイオード２７’からなる駆動回路によってオンされるようになっている。

尚、ＦＥＴ２１’をオンさせるチャージポンプ回路４３’のイネーブル端子には、ダイオード２７’のみのカソード電圧が入力され、また、ＮＰＮトランジスタ２３’は、制御回路１３からの駆動信号Ｓａのみによってオンされるようになっている。

これは、電気負荷６２の駆動に関しては、制御回路１３へ電力を供給するのと若干考え方が異なるためである。
つまり、本第６実施形態において、制御回路１３は、イグニッションキースイッチ９がオンされて動作を開始すると、ＮＰＮトランジスタ２３’のベースに駆動信号Ｓａを出力して、そのＮＰＮトランジスタ２３’をオンさせる。すると、ＦＥＴ２２’がオンすることとなる。また、ＦＥＴ２１’は、イグニッションキースイッチ９がオンされると、チャージポンプ回路４３’によりオンされる。

そして、制御回路１３は、電気負荷６２を駆動する際には、負荷駆動用ＦＥＴ６７のゲートに駆動信号Ｓｂを出力して、その負荷駆動用ＦＥＴ６７をオンさせる。すると、電気負荷６２に電流が流れることとなる。尚、この例において、負荷駆動用ＦＥＴ６７は、Ｎチャネル型のＭＯＳＦＥＴである。

また、制御回路１３は、負荷駆動用ＦＥＴ６７をオンさせている間、電流検出抵抗６９に生じる電圧を、電気負荷６２に流れる電流として検出し、その検出電流が異常判定値以上になったと判断すると、上記駆動信号Ｓａ，Ｓｂの出力を止めて、ＮＰＮトランジスタ２３’と負荷駆動用ＦＥＴ６７とをオフさせる。

つまり、電気負荷６２のプラス側端子がバッテリ３のマイナス端子の電位（グランド電位）に短絡したり電気負荷６２自身が短絡故障して、ＦＥＴ２２’に過大な電流が流れても、ＮＰＮトランジスタ２３’をオフさせて、ＦＥＴ２２’をオフさせることにより、そのＦＥＴ２２’やＦＥＴ２１’が過電流により故障してしまうのを防止しているのである。

そして、以上のような第６実施形態のＥＣＵ６１によれば、バッテリ３の逆接続時に、グランド端子７側から電流検出抵抗６９、負荷駆動用ＦＥＴ６７の寄生ダイオードＤ３、及び電気負荷６２を経由して負荷用電源端子５’側へと逆電流が流れようとしても、その逆電流はＦＥＴ２１’の寄生ダイオードＤ１’によって阻止されることとなる。

よって、電気負荷６２の抵抗値が小さくて、ＦＥＴ６７の寄生ダイオードＤ３等が上記の逆電流によってダメージを受けてしまう、という問題を回避することができる。
尚、本第６実施形態では、ＦＥＴ２１’に関しては、信号入力端子１１の電圧（換言すれば、信号入力端子１１から入力されるキースイッチ信号）が起動信号となっており、ＦＥＴ２２’に関しては、制御回路１３から出力される駆動信号Ｓａが起動信号になっているが、その何れの信号も、イグニッションキースイッチ９のオンによって発生するものである。

また、上記第６実施形態において、ＦＥＴ２２’としては、そのＦＥＴに流れる電流が異常値になったことを検知すると強制的にオフする保護機能を有したＦＥＴ（いわゆるインテリジェントパワーデバイス：ＩＰＤ）を用いるようにしても良い。そして、ＦＥＴ２２’として、そのようなＩＰＤを用いれば、ＮＰＮトランジスタ２３’を制御回路１３によって制御する必要が無くなる。つまり、ＦＥＴ２２’としてのＩＰＤ自身に過電流保護機能があるため、ＮＰＮトランジスタ２３’を信号入力端子１１からの信号でオンさせるように構成することができる。

また、ＦＥＴ２２’としては、Ｎチャネル型のＦＥＴを用いたり、Ｎチャネル型のＦＥＴからなるＩＰＤを用いても良い。また更に、ＦＥＴ２１’として、Ｐチャネル型のＦＥＴを用いても良い。

以上、本発明の一実施形態について説明したが、本発明は上記の実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施し得ることは勿論である。

例えば、電子制御装置の電源としては、バッテリに限らず、燃料電池などの発電機能を有した電源でも良い。

第１実施形態のＥＣＵ（電子制御装置）の構成を表す構成図である。 第２実施形態のＥＣＵの構成を表す構成図である。 第３実施形態のＥＣＵの構成を表す構成図である。 第４実施形態のＥＣＵの構成を表す構成図である。 第５実施形態のＥＣＵの構成を表す構成図である。 第６実施形態のＥＣＵの構成を表す構成図である。

符号の説明

１，３１，４１，４５，５１，６１…ＥＣＵ（電子制御装置）、３…バッテリ、５…電源端子、５’…負荷用電源端子、７…グランド端子、９…イグニッションキースイッチ、１１…信号入力端子、１３…制御回路、１５…電源配線、１５’…負荷用電源配線、１７…グランド配線、２１，２１’…逆接続保護用ＦＥＴ、２２，２２’…電源オン／オフ切換用ＦＥＴ、Ｄ１，Ｄ１’，Ｄ２，Ｄ２’，Ｄ３，２０…寄生ダイオード、２３，２３’…ＮＰＮトランジスタ、２５，２５’，３３…ツェナーダイオード、２７，２７’，２９，３５，５５…ダイオード、Ｒ１〜Ｒ６，Ｒ１’，Ｒ２’，６９…抵抗、４３，４３’，４７…チャージポンプ回路、５３…比較器、６２…電気負荷、６７…負荷駆動用ＦＥＴ

Claims (7)

1. 電源のプラス端子に接続される電源端子と、
   前記電源のマイナス端子に接続されるグランド端子と、
   前記電源端子と前記グランド端子との各々から伸びて、前記電源からの電力を電源供給対象に供給する給電用経路と、
   を備えた電子制御装置に用いられ、
   前記電源端子に前記電源のマイナス端子が接続され、前記グランド端子に前記電源のプラス端子が接続された状態の電源逆接続時に、前記電源供給対象に正常時とは逆方向の電流が流れるのを防止する電源逆接続保護回路であって、
   ２つの出力端子の間に寄生ダイオードを有し、前記給電用経路のうち、前記電源端子と前記電源供給対象とを結ぶ方の高電位側給電用経路上に、前記寄生ダイオードのアノードが前記電源端子側となるように、前記２つの出力端子が直列に接続された逆接続保護用ＦＥＴと、
   前記電源端子に前記電源のプラス端子が接続され、前記グランド端子に前記電源のマイナス端子が接続された状態の電源正常接続時には、前記逆接続保護用ＦＥＴをオンさせ、前記電源逆接続時には、前記逆接続保護用ＦＥＴをオフさせる駆動回路とを備え、
   前記駆動回路は、前記逆接続保護用ＦＥＴの２つの出力端子のうち、前記寄生ダイオードのカソード側の出力端子（以下、下流側出力端子という）に接続され、その下流側出力端子から出力される電圧を電源として、前記逆接続保護用ＦＥＴをオンさせるように構成されており、
   更に、前記高電位側給電用経路のうち、前記逆接続保護用ＦＥＴの下流側出力端子と前記電源供給対象との間の経路には、その経路を連通又は遮断させるための電源オン／オフ切換用ＦＥＴの２つの出力端子が、その２つの出力端子間にある寄生ダイオードのカソードが前記逆接続保護用ＦＥＴ側となるように、直列に接続されており、
   前記駆動回路は、電源スイッチがオンされた際に発生する起動信号を受けると、前記逆接続保護用ＦＥＴの下流側出力端子から出力される電圧を電源として、前記電源オン／オフ切換用ＦＥＴをオンさせるように構成されており、
   しかも、前記電源スイッチを介して前記電源のプラス端子の電圧が入力される信号入力端子と、
   前記逆接続保護用ＦＥＴの下流側出力端子から出力される電圧により動作し、前記信号入力端子の電圧と閾値電圧とを比較して、前記信号入力端子の電圧が前記閾値電圧よりも高い場合に、アクティブレベルの信号を出力する比較器とを備え、
   前記比較器から出力される前記アクティブレベルの信号が、前記起動信号になっていること、
   を特徴とする電源逆接続保護回路。
2. 請求項１に記載の電源逆接続保護回路において、
   前記駆動回路は、前記電源正常接続時に、前記起動信号を受けると、前記逆接続保護用ＦＥＴをオンさせるように構成されていること、
   を特徴とする電源逆接続保護回路。
3. 請求項１に記載の電源逆接続保護回路において、
   前記駆動回路は、前記電源正常接続時に、前記逆接続保護用ＦＥＴを常時オンさせるように構成されていること、
   を特徴とする電源逆接続保護回路。
4. 請求項１ないし請求項３の何れか１項に記載の電源逆接続保護回路において、
   前記電源供給対象は、前記電子制御装置の外部に設けられた電気負荷であり、
   前記電源オン／オフ切換用ＦＥＴは、当該ＦＥＴに流れる電流が異常値になったことを検知すると強制的にオフする保護機能を有したＦＥＴであること、
   を特徴とする電源逆接続保護回路。
5. 請求項１ないし請求項４の何れか１項に記載の電源逆接続保護回路において、
   前記逆接続保護用ＦＥＴは、Ｐチャネル型のＦＥＴであること、
   を特徴とする電源逆接続保護回路。
6. 請求項１ないし請求項４の何れか１項に記載の電源逆接続保護回路において、
   前記逆接続保護用ＦＥＴは、Ｎチャネル型のＦＥＴであること、
   を特徴とする電源逆接続保護回路。
7. 請求項１ないし請求項４の何れか１項に記載の電源逆接続保護回路において、
   前記逆接続保護用ＦＥＴと前記電源オン／オフ切換用ＦＥＴは、Ｎチャネル型のＦＥＴであること、
   を特徴とする電源逆接続保護回路。

Images