JP5747727B2 - 電源逆接保護装置 - Google Patents

Description

本発明は、直流電源から通電制御用半導体素子を用いて負荷への通電を制御する通電制御装置において直流電源の極性を誤って逆接続された場合に、通電制御用半導体素子の破損を回避する電源逆接保護装置に関するものであり、特に、ディーゼル燃焼機関に設けたグロープラグの通電制御装置における電源逆接保護装置として好適なものである。

従来、グロープラグや、ラジエータファン等の負荷に流れる大電流を制御するパワーコントロールユニットにおいて、大容量の電流制御には、パワーＭＯＳＦＥＴ等の半導体パワーデバイスが用いられている。
このような半導体パワーデバイスを使用するに際して、電源の逆接続があると、パワーＭＯＳＦＥＴのソース・ドレイン間に形成された寄生ダイオードが順方向にバイアスされるため、負荷への意図しない連続通電が起こり、負荷の熱破壊及び／又はパワーＭＯＳＦＥＴの熱破壊が起こる虞がある。
このため、従来、半導体パワーデバイスの上流側にダイオード等を直列に介挿して電源の逆接があった場合に連続通電を阻止し、半導体パワーデバイス及び／又は負荷の熱破壊を防止することが行われている。

例えば、特許文献１には、逆接続されたバッテリに対する保護デバイスとして、バッテリと負荷とに直列に接続されたＭＯＳＦＥＴがバッテリと順接続されたときには、ＭＯＳＦＥＴを導通状態にバイアスする第１手段と、バッテリと逆接続されたときには、ＭＯＳＦＥＴを非導通状態にバイアスする第２手段とを有し、第１手段及び第２手段が逆接続されたバッテリから保護されていることを特徴とするバッテリの逆接続に対して負荷を保護する保護回路が開示されている。
また、特許文献２には、制御対象機器から離隔配置され、制御対象機器に検出信号を出力するセンサの内蔵電源回路と、その直流電源入力端子の間に挿入接続される電源逆接続破壊防止回路であって、抵抗ＲとコンデンサＣから構成され、直流電源入力端子に接続されたサージ吸収回路と、このサージ吸収回路の次段に設けられ、内蔵電源回路側にソース電極を接続し、ゲート電極を抵抗を介して接地し、直流電源入力端子の能動端子側にドレイン電極接続したＰ（外部電源が負電源の場合にはＮ）チャンネルのＦＥＴと、このＦＥＴのソース〜ゲート電極間に逆バイアス接続されたツェナーダイオードとから構成されたセンサの電源逆接破壊防止回路が開示されている。

ところが、特許文献１の図３にあるように、負荷の上流側に設けたＭＯＳＦＥＴを逆接保護する第１手段を、フローティング状態でＭＯＳＦＥＴのゲートに接続したゲートドライバで構成して、さらに、電源逆接時にＭＯＳＦＥＴのゲートとソースとを短絡する第２手段としてデプリーション型デバイスを用いた場合、負荷を制御するＭＯＳＦＥＴのゲート電圧をバッテリ電圧よりも高くするためのチャージポンプが必要となるのに加え、保護回路を構成するデプリーション型デバイスのゲート駆動をするためのチャージポンプも必要となり、回路規模が大きくなって、必然的に装置全体の体格が大きくなるので、車両等への搭載が困難となる虞がある。

このような問題に対して、特許文献２にあるような装置では、電源の逆接続に対して整合素子等を保護する電源逆接保護回路として比較的電力損失の少ないＰ-チャンネルＭＯＳＦＥＴを用いることで複雑なゲートドライバを用いることなく、比較的小さな回路規模で、電源逆接保護を可能としている。
ところが、このような電源逆接保護回路を、自動車エンジン等の内燃機関の着火補助や排気温度加熱等に用いられるグロープラグへの通電を制御するグロープラグ通電制御装置の電源逆接保護に用いた場合、負荷であるグロープラグは、エンジンヘッドに載置され、負荷への通電を制御する通電制御装置は、負荷から長い距離を離隔されたコンソールパネルの内側等に載置され、その間がワイヤハーネスを介して接続されることになる。
このため、比較的長い距離を接続するワイヤハーネスは寄生インダクタンスを含むことになる。
一方、グロープラグ通電制御装置には、グロープラグの地絡や端子間ショート等により、１００Ａを超える過電流が流れる虞があり、このような過電流による制御素子やグロープラグ等の破損を防ぐために過電流保護回路が設けられている。
このため、何らかの原因で１００Ａを超えるような大電流が流れ、過電流保護回路が作動し、グロープラグへの通電を開閉制御しているＮ-チャンネルＭＯＳＦＥＴの導通が瞬時に遮断されると、負荷と通電制御装置との間の寄生インダクタンスにより逆起電力が発生する。
このとき、Ｎ−チャンネルＭＯＳＦＥＴの寄生ダイオードを介して、大きな電力が逆接保護のために設けたＰ-チャンネルＭＯＳＦＥＴのゲート・ソース間に加わる。
このため、特許文献２にあるように、ＰチャンネルＭＯＳＦＥＴのゲート・ソース間に逆バイアス接続したツェナーダイオードを設けて電源逆接保護回路を形成した場合に、過電流保護回路が作動して負荷の誘導成分に起因して発生した、大きな電力の逆起電力に対抗するためには、ゲート・ソース間に大電力容量のツェナーダイオードを介装する必要があり、製造コストの増加を招いていた。
また、ラジエータファン、ブロワー等、誘導成分としてコイルを含む負荷への通電を制御する通電制御装置の電源逆接保護においても、同様の問題が避けられないものと考えられる。

そこで、本発明は、かかる実情に鑑み、エネルギ損失が少なく、簡素な回路構成により、誘導性の負荷への通電を制御する場合においても、電源逆接保護用半導体素子のゲート破壊を招く虞のない信頼性の高い電源逆接保護装置を提供することを目的とする。

請求項１の発明では、少なくとも、直流電源と、上記直流電源から負荷への通電を開閉制御する通電制御用半導体素子と、上記直流電源から上記負荷への過電流を遮断する過電流保護回路と、上記直流電源の逆接続に対して該通電制御用半導体素子、及び／又は、上記負荷の破壊を回避する電源逆接保護用半導体素子とを有する電源逆接保護装置において、上記負荷が誘導成分を含み、上記電源逆接保護用半導体素子として、Ｐ-チャンネルパワーＭＯＳＦＥＴを上記通電制御用半導体素子の上流側に配設すると共に、所定の抵抗値を有するゲート抵抗を介して、上記Ｐ-チャンネルパワーＭＯＳＦＥＴのゲートを接地せしめ、上記ゲート抵抗の抵抗値を、その値と上記Ｐ-チャンネルパワーＭＯＳＦＥＴの入力容量との積によって決まる時定数が、上記過電流保護回路が作動し、上記通電制御用半導体素子が遮断された瞬間に上記誘導成分に充電されたエネルギから発生したフライバック電流が上記通電制御用半導体素子のゲート・ソース間に印加され、上記通電制御用半導体素子がアバランシェブレークダウンを引き起こしているアバランシェ時間より長くなる範囲に設定する。

具体的には、請求項２の発明のように、上記ゲート抵抗の抵抗値をＲ_Ｇとし、上記誘電成分のインダクタンスをＬとし、上記Ｐ-チャンネルパワーＭＯＳＦＥＴの入力容量をＣ
_ｉｓｓとし、上記通電制御用半導体素子がアバランシェブレークダウンしたときにドレイン・ソース間に流れるアバランシェ電流をＩ_ＡＶとし、上記通電制御用半導体素子のドレイン・ソース間耐圧をＢＶ_ＤＳＳとし、上記直流電源の電圧をＶ_Ｂとしたとき、Ｒ_Ｇを下記式で示される範囲の値に設定する。

請求項３の発明では、上記誘導成分が上記負荷と上記通電制御用半導体素子、及び／又は、上記直流電源との間を繋ぐ配線の寄生インダクタンスである。

請求項４の発明では、上記負荷が通電により発熱する発熱体である。

請求項５の発明では、上記発熱体が内燃機関に設けたグロープラグである。

請求項６の発明では、上記通電制御用半導体素子が、大容量の電流を制御可能なＮ-チ
ャンネルパワーＭＯＳＦＥＴである。

請求項７の発明では、上記通電制御用半導体素子が、大容量の電流を制御可能なＰ-チャンネルパワーＭＯＳＦＥＴである。

本発明によれば、極性を誤って上記直流電源が逆向きに接続された場合には、上記逆接保護用半導体素子のゲート電圧がソース電圧より高くなるので、Ｐ-チャンネルパワーＭＯＳＦＥＴが導通状態となることがなく、上記通電制御用半導体素子に不可避的に形成され、ドレイン・ソース間を逆バイアスする寄生ダイオードを介して、逆向きの電流が流れることがなく、電源の逆接続により、上記通電制御用半導体素子及び／または負荷が破壊される虞がない。
さらに、本発明によれば、上記直流電源が正常に接続された状態で、上記負荷及び／またはその配線に誘導成分が含まれているときに、上記負荷に過電流が通電され過電流保護回路が作動し、上記通電制御用半導体素子がオフされた瞬間に、上記誘導成分に蓄えられたエネルギが電磁誘導によってフライバック電圧となって上記逆接保護用半導体素子として設けたＰ−チャンネルパワーＭＯＳＦＥＴに印加されるが、上記ゲート抵抗と上記ＰチャンネルパワーＭＯＳＦＥＴの入力容量によって定まる時定数によって、Ｐ−チャンネルパワーＭＯＳＦＥＴのゲートへの充電が制限されることでゲート・ソース間電圧の上昇が抑えられ、ＰチャンネルパワーＭＯＳＦＥＴのゲート・ソース間耐圧を超えることがなく、Ｐ−チャンネルパワーＭＯＳＦＥＴのゲート酸化膜が破壊される虞がない。
この場合において、上記ゲート抵抗の抵抗値を、その値と上記Ｐ-チャンネルパワーＭＯＳＦＥＴの入力容量との積によって決まる時定数を、上記過電流保護回路の作動により上記通電制御用半導体素子をオフした瞬間に上記誘導成分によって発生した逆起電力が上記通電制御用半導体素子のゲートドレイン・ソース間に印加されクランプされている時間より長くなる範囲に設定することにより、具体的には、ゲート抵抗を上記式で限定される値とすることにより、確実に、上記Ｐ-チャンネルＭＯＳＦＥＴのゲート・ソース間に印加される電圧をゲート酸化膜耐圧以下とし、ゲート破壊を確実に防止することができる。
したがって、簡易な構成により、極めて信頼性の高い電源逆接防止装置の実現が可能となる。
本発明は、負荷として、内燃機関に設けられる発熱体の通電制御装置の電源逆接保護装置として好適であり、グロープラグのように、制御部との配線距離が離れており誘導成分を形成し易く、しかも、配線を大電流が流れ、パワーＭＯＳＦＥＴを通電制御用半導体素子として用いる場合に、特に効果的である。
また、上記通電制御用半導体素子として用いるパワーＭＯＳＦＥＴは、ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴとのいずれでも良い。

（ａ）は、本発明の実施形態における電源逆接保護用半導体素子として設けたＰ−チャンネルＭＯＳＦＥＴを含むグロープラグ通電制御装置の概要を示すブロック図、（ｂ）は、駆動ドライバの一例を示す回路図、（ｃ）は、過電流保護回路の一例を示す回路図、（ｄ）は、アバランシェ電流Ｉ_ＶＡとＰ−チャンネルＭＯＳＦＥＴとの関係を示す等価回路図。 実施例としてゲート抵抗Ｒ_Ｇを１０ｋΩに設定した、本発明の効果を発揮する場合における特性図であって、（ａ）は、ドレイン電流Ｉ_Ｄの変化を示し、（ｂ）は、ＮｃｈＭＯＳのＤ・Ｓ間電圧Ｖ_ＤＳの変化を示し、（ｃ）は、ＰｃｈＭＯＳのＧ・Ｓ間電圧Ｖ_ＧＳの変化を示す。 比較例としてゲート抵抗Ｒ_Ｇを１０Ωに設定した、本発明の効果を発揮しない場合における特性図であって、（ａ）は、ドレイン電流Ｉ_Ｄの変化を示し、（ｂ）は、ＮｃｈｎＭＯＳのＤ・Ｓ間電圧Ｖ_ＤＳの変化を示し、（ｃ）は、ＰｃｈＭＯＳのＧ・Ｓ間電圧Ｖ_ＧＳの変化を示す。

図１を参照して、本発明の第１の実施形態における電源逆接保護装置として、電源逆接保護用半導体素子１１を設けたグロープラグ通電制御装置１について説明する。
図１（ａ）は、グロープラグ通電制御装置１の全体概要を示す回路図、本図（ｂ）は、本図（ａ）に示すドライバ１６に用いられる昇圧回路１６０の一例を示す回路図、（ｃ）は、過電流保護回路１６１の一例を示す回路図であり、（ｄ）は、アバランシェ電流Ｉ_ＶＡとＰ−チャンネルＭＯＳＦＥＴとの関係を示す等価回路図である。
グロープラグ通電制御装置１は、図略の内燃機関の燃焼室に設けられ、通電により発熱するグロープラグ１８を負荷とし、配線１７を介して直流電源１０から供給される電源電圧Ｖ_Ｂを開閉制御する通電制御用半導体素子１４の開閉により、グロープラグ１８の温度を所望の温度に調整する。
なお、本実施形態においては、内燃機関に設けられた発熱体としてグロープラグ１８への通電を制御するグロープラグ通電制御装置１において直流電源を誤って逆接続した場合に、通電制御用半導体素子１４の破壊を回避する電源逆接保護装置１１について説明するが、内燃機関に設けられる発熱体として、グロープラグに限らず、インテークマニホールドに設けられ、吸気を加熱するインテークヒータへの通電を保護するインテークヒータ通電制御装置にも、本発明の電源逆接保護装置は効果を発揮し得るものである。

本実施形態において、通電制御用半導体素子１４（以下、適宜、ＮｃｈＭＯＳ１４と称す。）には、グロープラグ１８に流れる大容量の電流を通電制御可能なＮ-チャンネルパワーＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）が用いられ、そのドレインＤ_１４が、本発明の要部であり、ＮｃｈＭＯＳ１４の上流側に配設された電源逆接保護用半導体素子１１を介して電源１０側に接続され、ソースＳ_１４が、誘導成分として有限の寄生インダクタンスＬ（２〜１０μＨ、典型的には４μＨ）を有する配線１７を介して、グロープラグ１８に接続され、ゲートＤ_１４は、ドライバ１６に接続されている。
配線１７の寄生インダクタンスＬとグロープラグ１８とは、直列に接続された誘電成分を有する負荷とみなすことができる。
また、ＮｃｈＭＯＳ１４のドレインＤ_１４とソースＳ_１４との間には、逆方向にバイアスする寄生ダイオード１５が形成されている。
本発明の要部である電源逆接保護用半導体素子１１（以下、適宜、ＰｃｈＭＯＳ１１と称す。）には、Ｐ-チャンネルパワーＭＯＳＦＥＴが用いられ、そのソースＳ_１１が電源１０に接続され、ドレインＤ_１１がＮｃｈＭＯＳ１４のドレインＤ_１４に接続され、ゲートＧ_１１が、所定の抵抗値（例えば、２００Ω以上、５０ｋΩ以下程度）を有するゲート抵抗Ｒ_Ｇを介して接地されており、ＮｃｈＭＯＳ１４のドレインＤ_１４とソースＳ_１４との間には、順方向にバイアスする寄生ダイオード１５が形成されている。

なお、本発明は、通電制御用半導体素子１４を、Ｎ−チャンネルパワーＭＯＳＦＥＴに限定するものではなく、Ｐ−チャンネルパワーＭＯＳＦＥＴやＭＥＳＦＥＴ等寄生ダイオードを含む電界効果トランジスタ（ＦＥＴ）である場合に適宜採用できる。
通電制御用半導体素子１４としてＮ−チャンネルパワーＭＯＳＦＥＴを用いた場合には、負荷であるグロープラグ１８のハイサイドで通電制御を行うことができ、グロープラグ１８の接地が容易となる。
また、通電制御用半導体素子１４としてＰ−チャンネルパワーＭＯＳＦＥＴを用いた場合には、Ｐ−チャンネルパワーＭＯＳＦＥＴを駆動するためにチャージポンプを設ける必要がないので、さらに、装置の小型化を図ることができる。
一方、本発明の要部である電源逆接保護用半導体素子１１（以下、適宜ＰｃｈＭＯＳ１１と称す。）は、Ｐ−チャンネルパワーＭＯＳＦＥＴを用いることにより駆動電圧を昇圧するための昇圧回路が不要となり回路規模を小さくできる上に、ゲート抵抗Ｒ_ＧとＰｃｈＭＯＳ１１の入力容量Ｃ_ｉＳＳとの積によって求められる時定数τが、寄生インダクタンスＬとアバランシェ電流Ｉ_ＡＶとドレイン・ソース耐圧ＢＶ_ＤＳＳ、電源電圧ＶＢによって決まるアバランシェ時間ｔ_ＡＶよりも長くなるようにゲート抵抗Ｒ_Ｇを設定することにより、負荷が誘導成分を含み、過電流保護回路が作動し、通電制御半導体素子が瞬間的に遮断されフライバック電圧が発生した場合でも、ゲート酸化膜の破壊を起こすことがなく、簡易な構成で、しかも、信頼性の高い電源逆接続保護装置が実現できる。

ドライバ１６は、本図（ｂ）に示すようなチャージポンプ等の昇圧回路を含み、図略のエンジン制御装置（ＥＣＵ）から、エンジンの運転状況に応じて出力される駆動信号ＳＩに従って、チャージコンデンサＣ_１への電源電圧Ｖ_Ｂ充電と放電とを繰り返し、出力コンデンサＣ_２に蓄えたエネルギを重畳して放電することにより、駆動電圧として電源電圧Ｖ_Ｂの２倍の電圧に昇圧したゲート電圧Ｖ_ＧＧを通電制御用半導体素子１１のゲート・ソース間に印加する。
また、本図（ｃ）に示すように、駆動ドライバ１６には、過電流保護回路１６１が設けられ、グロープラグ１８に印加されるプラグ電流（ドレイン電流Ｉ_Ｄに等しい。）と、プラグ電圧（ソース電圧Ｖ_ＳＳに等しい。）とから、グロープラグ１８の異常の有無を閾値判定し、過電流と判断された場合には、ＮｃｈＭＯＳ１４をターンオフさせて、グロープラグ１８の過電流による破損を防止している。
このとき、ＮｃｈＭＯＳ１４と負荷として設けられたグロープラグ１８との間をつなぐハーネス１７の寄生インダクタンスＬによってフライバック電流圧が発生し、大電流がＮｃｈＭＯＳ１４の寄生ダイオード１５を介して、電源逆接保護用半導体素子として設けられたＰｃｈＭＯＳ１１のゲート・ソース間に印加されることになるが、ＰｃｈＭＯＳ１１のゲートＧ_１１には後述するように、所定の抵抗値を有するゲート抵抗Ｒ_Ｇが設けられており、ゲート酸化膜の破壊が回避されている。

電源逆接保護回路として、通電制御用半導体素子（ＮｃｈＭＯＳ）１４の上流側にＰｃｈＭＯＳ１１を有するグロープラグ通電制御装置１では、電源１０が逆接続された場合には、ＰｃｈＭＯＳ１１のゲートＧ_１１がバイアスされ、ドレインＤ_１１とソースＳ_１１との間がオフとなり、ＰｃｈＭＯＳ１１の寄生ダイオード１２は逆接続された電源１０に対しては逆方向となるので、グロープラグ１８には全く電流が流れることがない。
電源１０が正しく接続されている場合、ＰｃｈＭＯＳ１１のゲートＧ_１１は、ソースに対して深くバイアスされ（典型的には、−１２Ｖ）、低い抵抗でオンとなる。このため、ＰｃｈＭＯＳ１１の駆動には、従来用いているようなチャージポンプを要せず、体格を小さくできる。
機関の運転状況に応じて図略のＥＣＵから駆動信号ＳＩが発振されると駆動回路１６において、電源電圧Ｖ_Ｂが、チャージポンプ１６０によってゲート電圧Ｖ_ＧＧに昇圧されて、ＮｃｈＭＯＳ１４のゲートＧ_１４に印加されＮｃｈＭＯＳ１４が駆動信号ＳＩに従って開閉駆動され、グロープラグ１８への通電が制御される。
ここで、グロープラグが短絡した際等に過電流保護回路１６１が作動し、ＮｃｈＭＯＳ１４がターンオフされたとき、グロープラグ１８とＮｃｈＭＯＳ１４との間の配線１７の寄生インダクタンスＬにより蓄えられたフライバックエネルギによって、アバランシェブレークダウンを起こして、ドレイン・ソース間の電圧Ｖ_ＤＳは、ドレイン・ソース耐圧ＢＶ_ＤＳＳ付近まで上昇する。
これが、ＰｃｈＭＯＳ１１のゲート・ソース間に印加されるが、このとき、本図（ｄ）に等価回路で示すように、本発明の要部であるＰｃｈＭＯＳ１１のゲートＧ１１には、所定の抵抗値を有するゲート抵抗Ｒ_Ｇ（例えば、１０ｋΩ）が設けられており、ＰｃｈＭＯＳ１１の入力容量Ｃ_ｉｓｓ（例えば１００００ｐＦ）との積によって決まる時定数τ（例えば、６３０μｓ）が、ＮｃｈＭＯＳ１４がアバランシェブレークダウンを起こしている間の時間ｔ_ＡＶ（例えば、約４０μｓ）よりも十分長い時間であれば、ＰｃｈＭＯＳ１１のソース電位（ソース・グランド間電位）は上がらず、結果としてＰｃｈＭＯＳ１１のゲートＧ_１１とソースＳ_１１との間の電圧Ｖ_ＧＳは、一定値（例えば、−１５Ｖ）以上とならず、ＰｃｈＭＯＳ１１のゲート酸化膜破壊を起こす虞がない。

ここで、図２、図３を参照して、本発明の実施例と比較例とにおけるアバランシェ動作波形の違いについて説明する。
図２は、本発明の実施例として、図１に示した回路において、ゲート抵抗Ｒ_Ｇを１０ｋΩに設定した場合のアバランシェ動作波形を示し、（ａ）は、ドレイン電流Ｉ_Ｄの変化を示す特性図、（ｂ）は、ＮｃｈＭＯＳ１４のドレイン・ソース間電圧Ｖ_ＤＳの変化を示す特性図、（ｃ）は、ＰｃｈＭＯＳ１１のゲート・ソース間電圧Ｖ_ＧＳの変化を示す特性図である。
図３は、比較例として、図１に示した回路において、ゲート抵抗Ｒ_Ｇを１０Ωに設定した場合のアバランシェ動作波形を示し、（ａ）は、ドレイン電流Ｉ_Ｄの変化を示す特性図、（ｂ）は、ＮｃｈＭＯＳ１４のドレイン・ソース間電圧Ｖ_ＤＳの変化を示す特性図、（ｃ）は、ＰｃｈＭＯＳ１１のゲート・ソース間電圧Ｖ_ＧＳの変化を示す特性図である。

本発明の実施例においては、ＰｃｈＭＯＳ１１の入力容量Ｃ_ｉＳＳとゲート抵抗Ｒ_Ｇとの積によって決まる時定数τが、上述のアバランシェ時間Ｔ_ＡＶよりも大きくなるようにゲート抵抗Ｒ_Ｇが設定されている。
本実施例においては、例えば、図２（ａ）に示すように、グロープラグ１８に１００Ａを超す過電流が流れドライバ１６内に設けた保護回路により、ＮｃｈＭＯＳ１４がターンオフされた場合、配線１７の寄生インダクタンスＬ開より蓄えられたフライバックエネルギによって発生する逆起電力Ｖ_ＦＬＢによって、アバランシェブレークダウンを起こして、ドレイン・ソース間の電圧Ｖ_ＤＳは、略耐圧（例えば、４５Ｖ）まで上昇する。
しかし、本実施例においては、ＰｃｈＭＯＳ１１のゲートＧ１１には、１０ｋΩの抵抗値を有するゲート抵抗Ｒ_Ｇが設けられているので、ＰｃｈＭＯＳ１１の入力容量Ｃ_ｉｓｓ（例えば１００００ｐＦ）との積によって決まる時定数ｔ０（例えば、６３０μｓ）は、ＮｃｈＭＯＳ１４がアバランシェブレークダウンを起こしている間の時間ｔ_ＡＶ（例えば、約４０μｓ）よりも十分長い時間となり、ＰｃｈＭＯＳ１１のソース電位（ソース・グランド間電位）は上がらず、結果としてＰｃｈＭＯＳ１１のゲートＧ_１１とソースＳ_１１との間の電圧Ｖ_ＧＳは、本図（ｃ）に示すように、一定値（例えば、−１５Ｖ）以上とならず、ＰｃｎＭＯＳ１１のゲート酸化膜破壊を回避できる。

一方、比較例においては、ＰｃｈＭＯＳ１１のゲートＧ_１１と接地との間に設けたゲート抵抗Ｒ_Ｇは本発明の範囲を外れ、入力容量Ｃ_ｉｓｓとの積によって決まる時定数τは、アバランシェ時間ｔ_ＡＶ以下に設定されている。
通常は定常発熱状態において３ないし４Ａ程度通電されるグロープラグであるが、グロープラグ配線の短絡等のいわゆる地絡時には、図３（ａ）に示すように、例えば、約１００Ａのドレイン電流Ｉ_Ｄが流れることで過電流保護回路が動作し、ＮｃｈＭＯＳ１４がターンオフされた瞬間に、配線１７の寄生インダクタンスＬのフライバック電圧Ｖ_ＦＬＢにより、本図（ｂ）に示すように、ＮｃｈＭＯＳ１４のドレイン・ソース間電圧Ｖ_ＤＳがその耐圧である４５Ｖに瞬間的に上昇する。
ＮｃｈＭＯＳ１４のドレイン・ソース間電圧Ｖ_ＤＳが上昇すると、電源逆接保護用半導体素子を構成するＰｃｈＭＯＳ１１のソース電位も瞬時に上昇する。
このとき、ゲート抵抗Ｒ_Ｇが小さく設定されていると、本図（ｃ）に示すように、ＰｃｈＭＯＳ１１のゲート・ソース間電圧Ｖ_ＧＳは、ゲート酸化膜耐圧ＢＶ_ＧＳＳである４０Ｖを瞬時に超え、ゲート酸化膜の絶縁破壊を起こし、ＰｃｈＭＯＳ１１が正常動作をしなくなり、ドレイン電流Ｉ_Ｄを正常に遮断できなくなる。
このようなゲート酸化膜破壊をさけるため、従来技術においては、ゲート・ソース間にツェナーダイオード（典型的には２０Ｖ程度の耐圧を有する。）を介装しているが、ＮｃｈＭＯＳ１４がターンオフしたときのフライバックエネルギＥ_ＦＬＢを吸収する必要があり、許容損失のおおきな大型のパワーツェナーダイオードを用いることとなり、装置の大型化とコスト増を招くことになる。

ここで、ゲート抵抗Ｒ_Ｇの望ましい範囲について説明する。寄生インダクタンスＬの配線１７にアバランシェ電流Ｉ_ＡＶが流れたときに蓄えられるエネルギが、ＮｃｈＭＯＳ１４で熱として消費された場合、そのエネルギＥ_ＡＶ（アバランシェエネルギ）は、下記数式（１）で表すことができる。なお、この数式は、非特許文献１等において導出が説明されている。

過電流保後装置１６１が作動し、フライバックエネルギＥ_ＦＬＢが発生した場合には、アバランシェエネルギＥ_ＡＶは、フライバックエネルギＥ_ＦＬＢに等しく、また、アバランシェエネルギＥ_ＡＶは、ＮｃｈＭＯＳ１４のドレイン・ソース間電圧Ｖ_ＤＳが上昇している時間、即ち、ドレイン電圧Ｖ_Ｄがクランプされている時間ｔ_ＡＶ（アバランシェ時間）を用いて表すことができ、これらの関係を下記数式（２）で表すことができる。

さらに、上記数式（１）と上記数式（２）との関係から、下記数式（３）を導き出すことができる。

アバランシェ時間ｔ_ＡＶがＰｃｈＭＯＳ１１の入力容量Ｃ_ｉｓｓとゲート抵抗Ｒ_Ｇの積で決まる時定数τよりも短ければ、上述のようなゲートＧ１１とソースＳ１１との間のゲート・ソース間電圧Ｖ_ＧＳの上昇が起こらず、ゲート酸化膜の破壊を回避できる。
そこで、下記数式（４）が成立する条件において、ＰｃｈＭＯＳ１１のゲート酸化膜破壊が回避できることがわかる。

上記数式（４）から、ゲート抵抗Ｒ_Ｇを下記数式（５）を満たす範囲に設定するのが望ましいことがわかる。

ここで、ＢＶ_ＤＳＳは、ＮｃｈＭＯＳ１４のドレイン・ソース間耐圧、Ｖ_Ｂは電源電圧、Ｌは配線１７の寄生インダクタンス、Ｉ_ＡＶは、ＮｃｈＭＯＳ１４、ＰｃｈＭＯＳ１１に共通のドレイン電流、即ち、グロープラグ１８に流れる電流であって、過電流保護回路１６１が作動してＮｃｈＭＯＳ１４がターンオフされた直後に配線１７の寄生インダクタンスに蓄えられたエネルギーがフライバック電圧を発生させ、ＮｃｈＭＯＳ１４がアバランシェブレークダウンを起こした瞬間のアバランシェ電流を示し、Ｃ_ｉｓｓは、ＰｃｈＭＯＳ１１の入力容量を示す。
例えば、グロープラグ通電制御装置１において、過電流保護回路が作動するドレイン電流Ｉ_Ｄは、一般に、５０〜１５０Ａが設定され、ＮｃｈＭＯＳ１４のドレイン・ソース間耐圧ＢＶ_ＤＳＳは、４０〜６０ｖ、Ｌは２〜１０μＨに設定される。 また、Ｃ_ｉｓｓは通常１０００〜１００００ｐＦの値を有する。
したがって、（数５）から、ゲート抵抗Ｒ_Ｇの抵抗値を、通常２００Ω〜５０ｋΩ程度とするのが望ましいことがわかる。

また、本発明は、負荷として、発熱体等の抵抗負荷と制御部とが比較的離れた位置に載置され、その間を繋ぐハーネスが誘導成分を構成する場合のみならず、ラジエータファン、ブロア等のコイルを含む誘導性負荷への通電制御を行う制御装置の電源逆接保護用半導体素子としても利用可能である。

１ グロープラグ通電制御装置
１０ 電源
１１ 電源逆接保護用半導体素子（ＮｃｈＭＯＳ）
１２ 寄生ダイオード
１３ ゲート抵抗
１４ 通電制御用半導体素子（ＰｃｈＭＯＳ）
１５ 寄生ダイオード
１６ 駆動ドライバ
１７ ワイヤの寄生インダクタンス（Ｌ）
１８ 負荷（グロープラグ）
Ｖ_Ｂ 電源電圧
ＢＶ_ＤＳＳ ＮｃｈＭＯＳ１４のドレイン・ソース間耐圧
Ｉ_Ｄ ＮｃｈＭＯＳ１４、ＰｃｈＭＯＳ１１共通のドレイン電流（プラグ電流）
Ｉ_ＡＶ アバランシェ電流
Ｃ_ｉｓｓ ＰｃｈＭＯＳ１１の入力容量
Ｒ_Ｇ ＰｃｈＭＯＳ１１のゲートに接続されるゲート抵抗の抵抗値

特開平７−１８４３１８号公報 特開平２−１３１０２号公報

ルネサスエレクトロニクス アプリケーションノート 「ＰｏｗｅｒＭＯＳＦＥＴのアバランシェ耐量について」Ｄ１８４６４ＪＪ２Ｖ０ＡＮ００（ｈｔｔｐ：／／ｗｗｗ２．ｒｅｎｅｓａｓ．ｃｏｍ／ｍａｐｓ．ｄｏｗｎｌｏａｄ／ｐｄｆ／Ｄ１８４６４ＪＪ２ＶＯＡＮ００．ｐｄｆ）

Claims (7)

1. 少なくとも、直流電源と、上記直流電源から負荷への通電を開閉制御する通電制御用半導体素子と、上記直流電源から上記負荷への過電流を遮断する過電流保護回路と、上記直流電源の逆接続に対して該通電制御用半導体素子及び／又は上記負荷の破壊を回避する電源逆接保護用半導体素子とを有する電源逆接保護装置において、
   上記負荷が誘導成分を含み、
   上記電源逆接保護用半導体素子として、Ｐ-チャンネルパワーＭＯＳＦＥＴを上記通電
   制御用半導体素子の上流側に配設すると共に、所定の抵抗値を有するゲート抵抗を介して、上記Ｐ-チャンネルパワーＭＯＳＦＥＴのゲートを接地せしめ、
   上記ゲート抵抗の抵抗値を、その値と上記Ｐ-チャンネルパワーＭＯＳＦＥＴの入力容
   量との積によって決まる時定数が、上記過電流保護回路が作動し、上記通電制御用半導体素子が遮断された瞬間に上記誘導成分に充電されたエネルギから発生したフライバック電流が上記通電制御用半導体素子のゲート・ソース間に印加され、上記通電制御用半導体素子がアバランシェブレークダウンを引き起こしているアバランシェ時間より長くなる範囲に設定したことを特徴とする電源逆接保護装置。
2. 上記ゲート抵抗の抵抗値をＲ_Ｇとし、上記誘電成分のインダクタンスをＬとし、上記Ｐ-チャンネルパワーＭＯＳＦＥＴの入力容量をＣ_ｉｓｓとし、上記通電制御用半導体素子
   がアバランシェブレークダウンしたときにドレイン・ソース間に流れるアバランシェ電流をＩ_ＡＶとし、上記通電制御用半導体素子のドレイン・ソース間耐圧をＢＶ_ＤＳＳとし、上記直流電源の電圧をＶ_Ｂとしたとき、Ｒ_Ｇを下記式で示される範囲の値に設定した請求項１に記載の電源逆接保護装置。
   
   
3. 上記誘導成分が上記負荷と上記通電制御用半導体素子、及び／又は、上記直流電源との間を繋ぐ配線の寄生インダクタンスである請求項１又は２に記載の電源逆接保護装置。
4. 上記負荷が通電により発熱する発熱体である請求項１ないし３のいずれか記載の電源逆接保護装置。
5. 上記負荷が内燃機関に設けたグロープラグである請求項１ないし４のいずれか記載の電源逆接保護装置。
6. 上記通電制御用半導体素子が、大容量の電流を制御可能なＮ-チャンネルパワーＭＯＳ
   ＦＥＴである請求項１ないし５のいずれか記載の電源逆接保護装置。
7. 上記通電制御用半導体素子が、大容量の電流を制御可能なＰ-チャンネルパワーＭＯＳ
   ＦＥＴである請求項１ないし５のいずれか記載の電源逆接保護装置。