JP4471982B2 - 低可聴ノイズの電源方法およびその制御装置 - Google Patents

Description

本発明は、一般に電子装置に関し、さらに詳しくは半導体装置およびその構造を形成する方法に関する。

過去において、半導体産業は、スイッチング電源システムおよび制御装置を実現する多様な方法および回路を利用した。電力消散を最小限にするために、より低い周波数で電力用トランジスタを切り換える手段、あるいは、短いバースト中に電力用トランジスタをオンオフに切り換える手段が行なわれている。電力消散を最小限にするこのような具体例の１つが、２００１年６月２６日にＤｏｎｇ−Ｙｏｕｎｇらに特許された米国特許番号６，２５２，７８３に開示されている。

このような実施例が具備する１つの問題は、一般的に約２０〜２万（２０−２０，０００）ヘルツの周波数範囲の可聴ノイズが発生することである。電力用トランジスタのスイッチング周波数が低下すると、しばしば可聴周波数範囲にあるノイズを生成する。可聴ノイズは多くの場合好ましいものではなく、電源利用者には厄介なものとなった。

従って、電力消散を削減しつつ、かつ可聴ノイズを最小限に抑えるスイッチング電源を提供することが望ましい。

図面の単純化および明瞭化のために、図中の要素は必ずしも正確に縮尺されたものではなく、また、異なる図中の同じ参照番号は同じ要素を示す。さらに、周知のステップおよび要素は説明を単純化させるためにその詳細は省略されている。ここに用いられているように、電流運搬電極はＭＯＳトランジスタのソースまたはドレインあるいはバイポーラ・トランジスタのエミッタまたはコレクタのような素子を経由して電流を運搬する装置を意味し、また制御電極はＭＯＳトランジスタのゲートまたはバイポーラ・トランジスタのベースのような素子を経由して電流を制御する装置の要素を意味する。

図１は、制御装置２１およびシステム１０双方の動作中に、可聴ノイズを最小限にする電源制御装置２１を含む電源システム１０の一部実施例を概略的に図示する。他のコンポーネントは、典型的にはシステム１０に機能性を提供するために制御装置２１の外部に接続される。例えば、典型的には家庭用メインのようなＡＣ電源から電源電圧を受けるブリッジ整流器１１、変圧器１２、ブロッキング・ダイオード１３、エネルギー貯蔵キャパシタ１４、出力トランジスタ４７、フィードバック・ネットワーク１８、および、電流検出抵抗１９は、制御装置２１の外部から接続される。いくつかの実施例では、トランジスタ４７および抵抗１９は制御装置２１内に含まれることがあるが、トランジスタ４７は、典型的には変圧器１２の一次側脚鉄（leg）の１つと抵抗１９との間に直列に接続されるスイッチング電力用トランジスタである。変圧器１２は、典型的にはバイアス抵抗器８１、ブロッキング・ダイオード８５および貯蔵キャパシタ８２と共に、制御装置２１を動作させる電力を提供するために使用される二次巻線８０を含む。制御装置２１は、電圧入力６１と電圧帰路６４との間で電力を受け取り、そして、システム１０は、出力端子または出力１６，１７の間に出力電圧を提供する。出力電圧に加えてシステム１０から負荷電流を受け取るために、負荷１５は、一般的に出力１６，１７の間に接続される。

制御装置２１は、トランジスタ４７を駆動するために接続される出力６５を有する。電流検出抵抗１９は、トランジスタ４７と帰路６４との間に直列に接続され、トランジスタ４７を経由して流れるスイッチ電流４８を示す電圧である電流検出（ＣＳ）信号をノード６７において提供する。電流検出（ＣＳ）信号は、電流検出（ＣＳ）入力６２で制御装置２１によって受け取られる。フィードバック・ネットワーク１８は、典型的には出力１６，１７の間の出力電圧を示す電流６８を提供する光カプラーである。光カプラーは、典型的には、出力１６と基準電圧への接続２０との間に接続された発光ダイオード、および、制御装置２１のフィードバック（ＦＢ）入力６３に接続されたコレクタ、および、帰路６４に接続されたエミッタを有する光トランジスタを有する。接続２０で受け取られる基準電圧は、基準電圧およびネットワーク１８のダイオード両端の電圧降下の値が出力１６，１７の間の出力電圧の公称値とほぼ等しくなるように選択される。例えば、基準電圧は、出力１７と接続２０との間に接続されるツェナ・ダイオードである。電流６８は、制御装置２１によって受け取られ、抵抗２５によって入力６３でＦＢ電圧に変換される。ネットワーク１８の光カプラーおよび抵抗２５は、出力電圧が減少するにつれＦＢ電圧が増加するようにＦＢ電圧の動作を変換し、その逆もまた同じ動作をする。フィードバック・ネットワーク１８は、抵抗を直列に接続する多種多様の周知のフィードバック回路のうちの任意の１つであってよい。変圧器１２、キャパシタ１４、ダイオード１３およびネットワーク１８は、制御装置２１の動作を説明するのを支援するために示される。ほとんどの実施例では、ネットワーク１８、トランジスタ４７、変圧器１２、キャパシタ１４、および、ダイオード１３は、制御装置２１が形成される半導体ダイの外部にある。

制御装置２１は、パルス幅変調（ＰＷＭ）制御装置またはＰＷＭ２２、参照生成器または参照２６、信号包絡線制御ブロック４０、および、内部レギュレータ２３を含む。制御装置２１は、さらに、不足電圧ロックアウト（ＵＶＬＯ；under voltage lock-out）回路２４、立上り区間ブランキング回路（ＬＥＢ）２７、ＵＶＬＯ制御論理ＯＲゲート４４、および、トランジスタ駆動４６のような制御装置２１に付加的な機能性を提供するために他の回路を含めてもよい。ソフトスタートおよび過電圧保護のような他の周知の機能も、制御装置２１内に含めてもよい。レギュレータ２３は、ＰＷＭ２２、ブロック４０、ＵＶＬＯ回路２４、および、ＬＥＢ２７を含む制御装置２１内の要素に動作電圧を提供する。図面を単純化するために示されなかったが、入力６１に印加される入力電圧を受け取るために、レギュレータ２３は入力６１と帰路６４との間に接続される。ＰＷＭ２２は、周期的な速度でクロック信号を提供するクロック生成器またはクロック４１、リセット優位ＲＳラッチ４２、バースト・モード比較器３９、ＰＷＭ比較器３４、および論理制御ＯＲゲート４３を含む。

制御装置２１は、少なくとも２つの異なる規制された安定したモード、ここではノーマル・モードおよびバースト・モードと呼ばれるモードで動作するために形成され、負荷電流の変化に応答してこれらの２つのモード間で遷移する。比較器３９の出力は、ＦＢ電圧が第１の値から第２の値に変化するのに応答して、制御装置２１をノーマルとバーストの動作モード間で切り換えるために使用される。ノーマル・モードでは、制御装置２１は、出力電圧を所要の出力電圧値へ規制する一方、通常の平均負荷電流を負荷１５に供給する。これを促進させるために、ＰＷＭ２２は、トランジスタ４７に周期的な駆動パルスを供給する。ＰＷＭ２２は、ＦＢ電圧およびＣＳ信号の値に応答して、駆動パルスの期間または幅を、またそれに相応してスイッチ電流４８の期間および振幅を制御する。軽負荷条件下では、負荷１５によって要求される負荷電流は減少することがある。そのような場合では、システム１０の効率を改善するために、トランジスタ４７への駆動パルス数を削減することが望ましい。制御装置２１は、このような軽負荷条件を検出し、かつ制御装置２１の動作モードをバースト・モードに変更するために形成される。バースト・モードにおいて、制御装置２１は、負荷１５によって要求される減少した負荷電流に応答して負荷１５に供給される負荷電流の平均値を低減させるが、出力電圧を所要の出力電圧値へ規制し続ける。バースト・モードにおいて、制御装置２１は、トランジスタ４７に駆動パルスの設定を提供し、可聴ノイズを低減させるためにスイッチ電流４８のパルスの対応する設定の各々に対し非対称な信号包絡線を形成するために各設定内の駆動パルスの幅を制御する。

図２は、制御装置２１の動作中に生成されるいくつかの信号を表わすプロットを示すグラフである。横座標は時間を示し、また、縦座標は電流または電圧のいずれかの値を表わす。プロット７１は、さらに以下に説明されるように、シフトされたＦＢ電圧（シフトＦＢ電圧）の値を表わし、また、プロット７２は、制御装置２１の出力６５で生成される駆動パルスに応答して、トランジスタ４７を経由して流れるスイッチ電流４８を表わす。プロット７３は、ＰＷＭ２２がバースト・モードで動作するときに生成されるスイッチ電流４８の信号包絡線を表わす。プロット７４は、比較器３４の反転入力で受け取られるＦＢ参照電圧の値を表わす。時刻Ｔ０とＴ１の間、制御装置２１はノーマル・モードで規制する。Ｔ１とＴ２の間の時間は、負荷電流の変化に応答して、制御装置２１がノーマル・モードからバースト・モードへ遷移する遷移時間である。時刻Ｔ２とＴ７との間で、制御装置２１はバースト・モードで規制する。時刻Ｔ２とＴ３、Ｔ４とＴ５およびＴ６とＴ７の間、制御装置２１は、バースト・モードでパルスをスキップする。時刻Ｔ７とＴ８の間で、制御装置２１は、負荷電流の変化に応答してバースト・モードでの規制とノーマル・モードでの規制との間の遷移状態にある。時刻Ｔ８の後、制御装置２１はノーマル・モードで規制する。プロット７３はバースト・モード中の信号包絡線を図示し、したがって、時刻Ｔ０−Ｔ１とＴ７−Ｔ８の間に波形はないことに着目すべきである。

本説明は、図１および図２の両方に関する。図１中に図示された典型的な実施例、および、特にブロック４０の実施例は、制御装置２１の動作説明に使用されるが、他の実施例は、以下に説明されるように、バースト・モード動作中に所望の非対称な信号包絡線であるスイッチ電流４８を達成するために異なる実施例を使用してもよい。ブロック４０は、包絡線生成器５９、クランプ参照２８、および、分路調整器クランプ３６を含む。包絡線生成器５９は、出力６０に包絡線信号を生成するために形成される。包絡線信号は、制御装置２１がバースト・モードで動作するときに、スイッチ電流４８の波形または信号包絡線を制御するために使用される。好適な実施例では、生成器５９は、バイアス・トランジスタ５６、出力トランジスタ５４、タイミング・キャパシタ５３、制御トランジスタ４９、電流ミラー構成で接続された電流ミラー・トランジスタ５１，５２を含む。クランプ参照２８は、好ましくは、ホロワー・トランジスタ３１およびプルダウン抵抗３３を含む。分路調整器クランプ３６は、好ましくは、増幅器３７、および、分路調整器構成で接続されたトランジスタ３８を含む。他の回路構成は、バースト・モード動作中に実施例が非対称な信号包絡線であるスイッチ電流４８を達成する限り、ブロック４０を実施するために使用することができる。

参照２６は３つの個別の参照電圧Ｖｒｅｆ１からＶｒｅｆ３を提供し、これら３つの個別の参照電圧は制御装置２１の動作中に使用される。Ｖｒｅｆ１は、生成器５９内にバイアス電流を提供するために生成器５９によって受け取られ、図面の単純化のために示されない他のバイアス電流を提供するために使用されてもよいバイアス電圧である。Ｖｒｅｆ３は比較器３９によって受け取られ、さらに以下で分かるように、制御装置２１がバースト・モードで動作を開始するスレッショルド電圧を設定するために使用される。Ｖｒｅｆ２は、さらに以下で分かるように、信号包絡線の最大値を設定するために、参照２８によって使用される。典型的には、Ｖｒｅｆ２はＶｒｅｆ３より高い電圧値を有する。

ノーマル・モードの動作中に、出力１６，１７間の出力電圧は、第１の値、または所望の動作出力電圧値に接近する。入力６３で受け取られる生成ＦＢ電圧の値は、抵抗８３，８４を経由してシフトされ、シフトＦＢ電圧を生成する。出力電圧の所望値は、シフトＦＢ電圧およびＣＳ信号によって確立される。負荷１５へのノーマル負荷電流のためのシフトＦＢ電圧の所望値は、典型的にはＶｒｅｆ２とＶｒｅｆ３との間にある。ＦＢ電圧はＶｒｅｆ３より大きいので、比較器３９の出力は低となる。比較器３９の低出力は、ゲート４３によって受け取られ、ＰＷＭ比較器３４の出力がゲート４３を経由してラッチ４２を制御することができる。比較器３９の低出力は、さらにインバータ５７を経由してトランジスタ４９をディセーブルにすることにより、包絡線生成器５９をイネーブルにする。したがって、出力６０上の包絡線信号は高となる。高の包絡線信号は、参照２８の制御入力３０で受け取られ、それに応じてトランジスタ３１をイネーブルにする。それに応答して、参照２８はＶｒｅｆ２を参照２８の出力２９に結合し、Ｖｒｅｆ２にほぼ等しい包絡線制御信号を出力２９上に生成する。クランプ３６は、参照２８からの包絡線制御信号およびシフトＦＢ電圧の両方を受け取り、出力３５上にＦＢ参照電圧を生成する。増幅器３７およびトランジスタ３８が分路調整器として接続されるので、包絡線制御信号がシフトＦＢ電圧より大きい限り、クランプ３６は、シフトＦＢ電圧とほぼ等しくなるべきＦＢ参照電圧を形成し、その結果出力３５上のＦＢ参照電圧は、時刻Ｔ０とＴ２の間のプロット７４によって図示されるようなシフトＦＢ電圧とほぼ等しくなる。出力１６上の回路の短絡または他の障害の場合に、クランプ３６はＦＢ参照電圧の値がＶｒｅｆ２より大きくならないことを保証し、それによって、ピークのスイッチ電流を制限し、システム１０が破損することを防止する。

クロック４１はクロックパルスを提供し、それはラッチ４２を設定し、ドライバ４６を介してトランジスタ４７をイネーブルまたはターンオンし、電流４８をトランジスタ４７を経由して流し、そしてＣＳ信号を生成させる。入力６２上のＣＳ信号の値が出力３５上のＦＢ参照電圧と等しい値に増加すると、ＰＷＭ比較器３４の出力は高へ移行しし、ラッチ４２をリセットしトランジスタ４７をターンオフまたはディセーブルにする。これは、時刻Ｔ０とＴ２の間のプロット７２によって図示される。時刻Ｔ０とＴ２の間のプロット７２の電流４８の各パルスは、クロック４１がラッチ４２を設定するとき開始する。トランジスタ４７への各駆動パルスの幅、したがって、スイッチ電流４８の各パルスの幅および生成される振幅は、ＦＢ参照電圧およびＣＳ信号の値によって設定される。出力６５上の駆動パルスの幅が大きいほど、負荷１５およびキャパシタ１４の組合せへのスイッチ電流４８および負荷電流双方の振幅および幅はより大きくなる。

軽負荷条件が生じると、負荷１５によって用いられる負荷電流の量は減少する。システム１０を通過する時間遅れにより、ＰＷＭ２２は一時的により大きな負荷電流を供給し続け、出力１６上の出力電圧を第１の値または所望値から第２の値へ相応する増加を引き起こし、それにより電流６８の増加および入力６３におけるＦＢ電圧の相応の低下となる。ＦＢ電圧が比較器３９のしきい値または第２の電圧値に減少すると、比較器３９の出力はバースト・モードにおける動作の開始を示して高に駆動される。シフトＦＢ電圧は、時刻Ｔ２のプロット７１によって図示されるように、典型的にはＶｒｅｆ３より大きくないしきい値に減少する。バースト・モードにおいて、ＰＷＭ２２は、トランジスタ４７への駆動パルスおよび電流４８の対応するパルスを非対称な信号包絡線を有する電流４８のパルスの各セットをセットへグループ化する。信号包絡線の形、および、各セット内の電流４８のパルスの振幅は、生成器５９によって形成された包絡線信号の形によって制御される。好適な実施例では、生成器５９は、初期値からより大きな値まで時間とともに増加し、その後、急速に初期値に減少するランプまたはスロープまたは三角形の形状である非対称な波形を生成する。このように、ＰＷＭ２２は、ブロック４０から非対称な基準電圧を受け取るように結合され、かつそれに応答して、非対称な信号包絡線を有する電流４８の１セットのパルスを形成するのに適する幅を有する１セットの駆動パルスを生成する。クランプ参照２８は、包絡線信号の非対称な波形を受け取るように形成され、かつそれに応答して、生成器５９からの包絡線信号の波形に続く包絡線制御信号を出力２９上に生成する。クランプ３６は包絡線制御信号およびシフトＦＢ電圧を受け取り、かつそれに応答して、生成器５９によって形成された包絡線信号と同じ波形を有するＦＢ参照電圧を出力３５上に生成する。この三角形かランプ形状の非対称波形は、出力６５上の駆動パルスの幅、および、電流４８のパルスの対応する信号包絡線、幅および振幅を制御するために使用される。図１に図示された生成器５９の特定の実施例は、好ましい非対称な信号包絡線である電流４８を生成することができる回路の１つの例である。しかしながら、好ましい信号包絡線を形成するために他の回路が利用されることがあり、また他の非対称形状の信号包絡線が利用されてもよいことに注意すべきである。非対称な波形は、バースト・モード動作中に可聴ノイズを減少させることを促進する。電流パルスの各セット内にある電流４８のパルスは、ラッチ４２がクロック４１によって設定されるときに開始し、ＣＳ信号およびＦＢ参照電圧の値が比較器３４の出力を高へ移行させるとき終了する。

図１および図２に示された実施例について、時刻Ｔ２で、ＦＢ電圧はＶｒｅｆ３未満の値になり、比較器３９の出力を高にする。比較器３９の出力はゲート４３を経由してラッチ４２をリセットし、出力６５上の駆動パルスを終了させる。その高は、さらに、インバータ５７を経由してトランジスタ４９をイネーブルにし、トランジスタ４９を経由して電流が流れ、ノード５８を低にプルダウンさせる。これにより、出力６０は、トランジスタ５４のゲート−ソース間電圧に駆動される。参照２８におけるホロワー・トランジスタ３１のソース電圧および出力２９は、トランジスタ５４のソース電圧に続き、抵抗３３を経由して低に引き寄せられる。出力２９の低は、出力３５上のＦＢ参照電圧を低にする。ＦＢ電圧が、時刻Ｔ３に示されるようなＶｒｅｆ３と同じかまたはそれより大きな値に増加すると、比較器３９の出力は低になる。その低によって、比較器３４はゲート４３およびラッチ４２を制御することができ、さらに生成器５９のトランジスタ４９をターンオフしてキャパシタ５３の充電を開始する。キャパシタ５３が充電するにつれ、出力６０は、帰路６４にトランジスタ５４のＶｇｓを加えた値にほぼ等しい低い値からＶｒｅｆ２の値に向かって増加する。トランジスタ５４のＶｇｓは出力６０上の包絡線信号のレベルを変え、ホロワー・トランジスタ３１のＶｇｓ降下を補う。したがって、出力２９上の電圧は、ノード５８上の電圧とほぼ等しい。出力２９は、帰路６４にほぼ等しい低い値からＶｒｅｆ２の値へ向かって増加する。増幅器３７およびトランジスタ３８は分路調整器として接続され、かつ包絡線制御信号はシフトＦＢ電圧未満であるるので、出力３５上のＦＢ参照電圧は、それに相応して、帰路６４にほぼ等しい低い値からＶｒｅｆ２の値へ向かって時刻Ｔ３とＴ４の間のプロット７４によって図示されるように増加する。このように、出力３５上のＦＢ参照電圧は、出力６０上の包絡線信号の波形に追従する。

クロック４１のクロックパルスはラッチ４２をそれぞれ設定し、それによりラッチ４２がゲート４３によってリセットに保持されない場合、トランジスタ４７をイネーブルにし、電流４８のパルスを生起させる。ノード６７からの対応するＣＳ信号は、比較器３４によって受け取られる。ＣＳ信号の値が出力３５上のＦＢ参照電圧の値に増加すると、比較器３４の出力は高になってラッチ４２をリセットする。ＦＢ参照電圧が増加し続け、その結果、クロック４１からの次のクロックパルスは、ＦＢ参照電圧の増加した値に起因してより長い期間を有する別のパルスを電流４８に生成する。ＦＢ参照電圧が増加するに従い、電流４８の連続の各パルスはより長い期間流れ、それにより方程式（Ｖ／Ｌ）＝（ｄＩ／ｄＴ）に従うより大きな振幅を達成する、ここで、Ｖは変圧器１２の一次インダクタンス両端の電圧であり、Ｌは一次インダクタンスの値であり、ｄＩは一次電流４８のピークからピークの変化であり、ｄＴは、時刻Ｔ３とＴ４の間のプロット７２によって示されるパルス・セット内における電流４８のパルスによって図示されるように、時間変化である。時刻Ｔ４で、ＦＢ電圧はＶｒｅｆ３より低い値に低下し、比較器３９の出力がは再び低へ移行する。比較器３９の低の出力は、ゲート４３を経由してラッチ４２をリセットし、電流４８のパルスを終了させる。比較器３９の低に出力は、さらにノード５８を低に駆動するトランジスタ４９をイネーブルにする。ホロワー・トランジスタ３１のソースが出力３５に従属するにつれ抵抗３３はそれに応答して出力２９を低にし、それはさらに出力３５を低に導くとともに比較器３４の出力を高にさせ、トランジスタ４７をディセーブルさせる。従って、バースト・モードの間、Ｔ３とＴ４の間のプロット７２によって示されるように、生成器５９からの包絡線信号の波形、すなわち出力３５上のＦＢ参照電圧の振幅および波形は電流４８の各パルスの振幅を制御することが分かる。出力６０上の包絡線信号の振幅が増加するにつれ、電流４８の個々の連続のパルスの振幅も増加する。このように、電流４８のパルスの振幅および信号包絡線の生成形状は、非対称なＦＢ参照電圧の振幅および形状によって制御される。

そのシーケンスは、ＦＢ電圧が比較器３９のしきい値に増加する時間毎に繰り返し、制御装置２１は、時刻Ｔ５とＴ６との間で示されるように、電流４８に別のパルスのセットを生成する。典型的には、そのセットは少なくともクロック４１の１つのパルス間隔にほぼ等しい時間間隔だけ離れて置かれる。

負荷１５がより多くの電力を要求し始める場合、出力電圧は減少し、その結果対応するＦＢ電圧の増加を引き起こす。ＦＢ電圧の増加は比較器３９の出力を低に維持し、生成器５９における出力６０の値はキャパシタ５３が動作電圧へ向かってレギュレータ２３から充電している間増加する。相応して、出力３５上のＦＢ参照電圧は、時刻Ｔ７後にプロット７４が示すようにシフトＦＢ電圧の値に達するまでＶｒｅｆ２へ向かって増加する。ＦＢ電圧がＶｒｅｆ３より大きい限り、比較器３９の出力は低を維持し、また、ＦＢ参照電圧は、出力２９上の包絡線制御信号がシフトＦＢ電圧より大きくなるまで、増加し続ける。その時、ＦＢ参照電圧はシフトＦＢ電圧に従属し始める。シフトＦＢ電圧の値がＶｒｅｆ２より大きくなると、例えば、出力１６と１７との間に短絡回路が生じたような場合、クランプ３６は、ＦＢ参照電圧の値をＶｒｅｆ２へ固定させるであろう。破線の延長は、キャパシタ５３および出力６０の継続的な充電を図示する。

制御装置２１のこの機能性を促進させるために、トランジスタ５６のゲートは参照２６のＶｒｅｆ１出力に接続され、トランジスタ５６のソースはレギュレータ２３の出力に接続され、また、ドレインは出力６０およびトランジスタ５４のドレインおよびゲートに共通に接続される。トランジスタ５４のソースは、トランジスタ５２のドレインおよびキャパシタ５３の第１の端子に共通に接続される。キャパシタ５３の第２の端子は、トランジスタ５１のドレインおよびゲート、およびトランジスタ５２のゲートに共通に接続される。トランジスタ５１，５２のソースは、帰路６４に共通に接続される。トランジスタ４９は、トランジスタ５６のソースに接続されたソース、キャパシタ５３の第２の端子に接続されたドレイン、および、インバータ５７の出力に接続されたゲートを具備する。インバータ５７の入力は、比較器３９の出力およびゲート４３の第１の入力に共通に接続される。比較器３９の非反転入力は、参照２６のＶｒｅｆ３出力に接続される。比較器３９の反転入力は、入力６３、抵抗２５の第１の端子、および、抵抗８３の第１の端子に接続される。抵抗２５の第２の端子は、レギュレータ２３の出力に共通に接続される。抵抗８３の第２の端子は、増幅器３７の非反転入力、抵抗８４の第１の端子、および、トランジスタ３８のドレインに共通に接続される。抵抗８４の第２の端子およびトランジスタ３８のソースは、帰路６４に共通に接続される。増幅器３７の出力は、トランジスタ３８のゲートに接続される。トランジスタ３８のドレインは、出力３５および比較器３４の反転入力に接続される。増幅器３７の反転入力は、抵抗３３の第１の端子、および、トランジスタ３１のソースに共通に接続される。抵抗３３の第２の端子は帰路６４に接続される。トランジスタ３１のドレインは参照２６のＶｒｅｆ２出力に接続され、また、ゲートは入力３０および出力６０に接続される。比較器３４の非反転入力はＬＥＢ２７を経由して入力６２からＣＳ信号を受け取るために接続される。比較器３４の出力はゲート４３の第２の入力に接続され、また、ゲート４３の出力はラッチ４２のリセット入力に接続される。ラッチ４２のセット入力はクロック４１の出力に接続され、また、ラッチ４２の反転出力は、ゲート４４を経由してドライバ４６の入力に接続される。ドライバ４６の出力は出力６５に接続される。いくつかの実施例では、出力６５はトランジスタ４７のゲートに接続される。いくつかの実施例では、生成器５９は制御装置２１のソフトスタート回路の一部であってもよい。

図３は、概略的に図１に示されたシステム１０の代替の実施例である電源システム９５の一部の実施例を図示する。システム９５は、電圧モード制御装置として制御装置２１で動作するＰＷＭ制御装置またはＰＷＭ９７を含む。ＰＷＭ９７は、クロック９６によって提供されるクロック信号に加えてランプ信号を提供するクロック９６を含む。ノーマル・モードの動作では、ランプ信号は、ＰＷＭ電圧モード規制を提供するために、ＰＷＭ９７によって使用される。そのような電圧モード規制は当技術において周知である。バースト・モードにおいて、ＦＢ参照電圧は、電流４８の信号包絡線を制御する。

図４は、典型的な従来の制御装置の動作中において生成された信号のうちのいくつかを図示するプロットを有するグラフである。横座標は時間を示し、また、縦座標は値を表わす。プロット７６は、フィードバック電圧の値を表わし、また、プロット７７は、対応するフィードバック電圧に応じて生成されるスイッチ電流パルスを表わす。プロット７８は、スキップ・サイクル・モードで生成されるスイッチ電流パルスの信号包絡線を表わす。時刻Ｔ２とＴ３との間に見られるように、従来の制御装置は、ＦＢ電圧の振幅によって制御される振幅を有する複数のスイッチ電流パルスを生成し、次に、出力電圧が再び減少し、別のスイッチ電流パルスのセットが必要となる時刻Ｔ４までサイクルをスキップする。この動作は、フィードバック電圧がスレッショルド電圧未満である限り、継続し繰り返す。プロット７８は、スキップ・サイクル・モードで生成されるパルスの各セットによって生成される信号包絡線の形を示す。駆動パルスのセットによって生成される信号包絡線は垂直または角形の端を有しており、図４の中で示される例のように中間点に対してほぼ対称な形を有し、ほぼ長方形の波形であることが容易に理解されるであろう。

図４にプロット７８によって示される対称な信号包絡線の長方形の形は、制御装置２１によって生成される非対称な信号包絡線によって生成される可聴周波数の信号より大きな振幅を有する可聴周波数内の信号を生成することはフーリエ変換による数理解析によって示されるであろう。さらに、数理解析は、さらに図４のプロット７８によって示される対称な信号包絡線の長方形の形状が制御装置２１によって生成される非対称な信号包絡線より高い周波数の高調波を生成することを示す。より高い周波数の高調波の減少によって、より単純で廉価なフィルタリングをもたらし、それによりシステム・コストを低下させる。

図５は、概略的に半導体ダイ９１上に形成された半導体装置９０の実施例の一部を示す拡大平面図を図示する。制御装置２１はダイ９１上に形成される。ダイ９１は、さらに図面の単純化のための図５中に示されない他の回路を含めてもよい。制御装置２１は、当業者に周知な半導体生産技術によってダイ９１上に形成される。

上記すべてを考慮して、斬新な装置および方法が開示されたことは明白である。他の機能を含めて、非対称な包絡線信号の包絡線を有する電流の１セットのパルスを形成するトランジスタへ１セットの駆動パルスを生成する電力制御器を形成する。非対称な包絡線は、他の信号包絡線より少ない可聴ノイズおよびより低い振幅高調波をもたらす。

本発明は、特定の好適な実施例をもって説明する一方、多くの代替および変更が半導体技術当業者には明らかであることは明白である。本発明は、特定の信号包絡線の制御ブロック実施例のために、またＰＷＭ制御セクションへの特定の接続のためにより明確に説明されたが、本方法は、非対称な信号包絡線を生成するための他の実施例に直接に適用可能である。

本発明に従って、電源制御装置を有する電源システムの実施例の一部を概略的に図示する。 本発明に従って、図１の電源制御装置における信号および動作シーケンスの一部のタイミング・ダイヤグラムを図示するグラフである。 本発明に従って、電源制御装置を有する電源システムの別の実施例の一部を概略的に図示する。 従来の電源制御装置中にあるいくつかの信号のタイミング・ダイヤグラムを図示するグラフである。 本発明に従って、電源制御装置を含む半導体装置の拡大平面図を概略的に図示する。

Claims (19)

1. 電力システム制御装置を形成する方法において、
   ＰＷＭ制御装置によって形成された駆動パルスのスイッチング・サイクルより長い時間間隔に亘って連続的に増加する非対称な波形を有する参照信号を受け取り、かつそれに応答して、幅が増加する複数の駆動パルスを有する１セットの駆動パルスを前記時間間隔に亘って生成するためにＰＷＭ制御装置を結合する段階と、
   前記複数の駆動パルスを前記時間間隔の間使用し、前記参照信号における前記増加に応答して連続的に増加する振幅を有する複数の電流パルスを形成するために電力スイッチを制御する前記ＰＷＭ制御装置を動作可能に結合する段階であって、前記連続的に増加する振幅は、前記電流パルスのための非対称な信号包絡線を形成する、段階と、
   を含むことを特徴とする方法。
2. 第１の値から第２の値へ増加する出力電圧を表わす制御信号に応答して、前記非対称な波形を有する参照信号を生成するための制御ブロックを結合する段階をさらに含むことを特徴とする請求項１記載の方法。
3. 前記参照信号を生成するための前記制御ブロックを結合する段階は、三角形の形状をした参照信号を生成するために前記制御ブロックを結合する段階を含むことを特徴とする請求項２記載の方法。
4. 前記三角形の形状をした参照信号を生成するために前記制御ブロックを結合する段階は、垂直のカットオフを有する前記三角形の形状をした参照信号を生成するために前記制御ブロックを結合する段階を含むことを特徴とする請求項３記載の方法。
5. 前記参照信号を受け取るために前記ＰＷＭ制御装置を結合する段階は、前記非対称な参照信号を受け取るために前記ＰＷＭ制御装置の比較器を結合する段階を含むことを特徴とする請求項１記載の方法。
6. 前記参照信号を受け取り、かつそれに応答して、１セットの駆動パルスを生成するためにＰＷＭ制御装置を結合する段階は、前記非対称な参照信号を受け取り、かつそれに応答して、前記セット内の前の駆動パルスより大きな幅を備える前記セット内の各駆動パルスを生成するために前記ＰＷＭ制御装置を結合する段階を含むことを特徴とする請求項１記載の方法。
7. 電源制御装置を動作する方法において、
   前記電源制御装置の出力駆動パルスを各セットが複数の駆動パルスを備える複数のセットに構成する段階であって、前記複数のセットは時間的に離間されている、段階と、
   前記複数の駆動パルスの少なくとも２つの駆動パルスのサイクルより長い時間間隔に亘って値が連続的に増加する値を備える参照信号を形成する段階と、
   連続的に増加するパルス幅を有する前記複数の駆動パルスを前記時間間隔の間の少なくとも１つのセット内に生成する段階であって、各駆動パルスの前記増加したパルス幅は、前記参照信号の前記値の増加に応答し、前記連続的に増加するパルス幅は、振幅が増加する連続した電流パルスを生成し、かつ前記連続した電流パルスのための非対称な信号包絡線を形成し、前記非対称な信号包絡線の少なくとも一部は、前記連続的な電流パルスの振幅の増加に応答して振幅が増加する、段階と、
   を含むことを特徴とする方法。
8. 前記複数の駆動パルスを形成する段階は、前記複数の駆動パルスを受け取るトランジスタを経由して前記電流のための非対称な信号包絡線を生成するために適合する幅を有する前記複数の駆動パルスを少なくとも１つのセット内に形成する段階を含むことを特徴とする請求項７記載の方法。
9. 前記複数の駆動パルスを少なくとも１つのセット内に形成する段階は、三角形の形状をした信号包絡線を生成するために前記複数の駆動パルスを形成する段階を含むことを特徴とする請求項７記載の方法。
10. 前記複数の駆動パルスを少なくとも１つのセット内に形成する段階は、隣接した駆動パルスより大きな幅を有する前記複数の駆動パルスの各駆動パルスを形成する段階を含むことを特徴とする請求項７記載の方法。
11. 前記電源制御装置の出力駆動パルスを複数の駆動パルスを備える複数のセットに構成する段階は、前記複数のセットを少なくとも１つの駆動パルスの時間間隔だけ時間的に離間して置く段階を含むことを特徴とする請求項７記載の方法。
12. 前記電源制御装置の出力駆動パルスを複数の駆動パルスを備える複数のセットに構成する段階は、第１の値から第２の値へ増加する出力電圧を表わす制御信号に応答して前記出力駆動パルスを前記複数のセットへ構成する段階を含むことを特徴とする請求項７記載の方法。
13. 前記参照信号を形成する段階は、非対称な参照信号として前記参照信号を形成する段階を含むことを特徴とする請求項７記載の方法。
14. 非対称な基準電圧を形成する段階をさらに含むことを特徴とする請求項１３記載の方法。
15. 電力制御装置の半導体装置において、
    時間間隔に亘って増加する値を有する非対称な参照信号を生成するために結合された制御ブロックであって、前記時間間隔は前記電力制御装置のスイッチング・サイクルより長い、制御ブロックと、
    前記非対称な参照信号を受け取り、かつ複数の駆動パルスを含む１セットの駆動パルスを前記時間間隔の間生成するために結合されたＰＷＭ制御装置であって、前記複数の駆動パルスは前記時間間隔に亘って連続的に増加する幅を有し、各駆動パルスの前記増加した幅は、直前の駆動パルスの間の前記参照信号の値を越える前記参照信号の値の増加に応答し、前記ＰＷＭ制御装置は、電力スイッチを制御するために前記複数の駆動パルスを使用し、前記複数の駆動パルスの全てに応答して振幅が増加する非対称な信号包絡線を有する電流を生成するために構成されるＰＷＭ制御装置と、
    を含むことを特徴とする電力制御装置の装置。
16. 前記非対称な参照信号を生成するために結合された制御ブロックは、第１の値から第２の値に変化する出力電圧を表わす制御信号に応答して、前記非対称な参照信号を生成するために結合された前記制御ブロックを含むことを特徴とする請求項１５記載の電力制御装置の半導体装置。
17. 前記非対称な参照信号を生成するために結合された制御ブロックは、非対称な基準電圧を生成するために結合された前記制御ブロックを含むことを特徴とする請求項１６記載の電力制御装置の半導体装置。
18. 前記制御信号を示す前記参照信号を形成し、かつ前記電力スイッチを制御するとともに前記第２の値より小さい値を有する前記制御信号に応答して前記出力電圧を所望の値に規制するために前記参照信号を使用する前記電力システム制御装置を構成する段階と、
    前記参照信号を１セットの駆動パルスの最初の値に設定し、前記１セットの駆動パルスの期間に形成される前記複数の駆動パルスの各駆動パルスを前記複数の駆動パルスの直前の駆動パルスより長い幅を持たせる制御ブロックを構成する段階と、
    含むことを特徴とする請求項２記載の方法。
19. 前記制御ブロックは、前記期間間隔に亘って連続的に値が増加する前記参照信号を形成するために構成されることを特徴とする請求項１５記載の方法。

Images