JP4446260B2 - 半導体素子収納用トレイ - Google Patents
半導体素子収納用トレイ Download PDFInfo
- Publication number
- JP4446260B2 JP4446260B2 JP14122599A JP14122599A JP4446260B2 JP 4446260 B2 JP4446260 B2 JP 4446260B2 JP 14122599 A JP14122599 A JP 14122599A JP 14122599 A JP14122599 A JP 14122599A JP 4446260 B2 JP4446260 B2 JP 4446260B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- tray
- support surface
- support
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68309—Auxiliary support including alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
Description
【発明の属する技術分野】
本発明は、半導体素子収納用トレイに関し、さらに詳しくは、導電性プラスチックス材料により射出成形される半導体素子収納用トレイに関する。
【0002】
【従来の技術】
近年、半導体素子(IC)は高集積化による小型化が進み、ピングリッドアレイ(以下、PGAと称する)タイプから、ボールグリッドアレイ(以下、BGA)タイプ、さらにはランドグリッドアレイ(LGA)タイプへと移行しつつある。
【0003】
これら半導体素子をストックしたり、搬送するために、専用の収納トレイ(以下、単にトレイと云う。)が用いられている。これは半導体素子を取り扱い上保護することはもちろん、取り扱いを容易にし、手動、自動による装填作業においても扱い易くするために用いられる。また、このトレイの製造においては、半導体素子の開発スピードに追従できる迅速な対応が要求されており、さらには、コストダウンに加えて、納期の短縮が要求されている。
【0004】
前記PGAタイプ、BGAタイプ及びLGAタイプなどの半導体素子を収納するトレイは、半導体素子の形状に適したものが数多く開発提供されており、その代表的なものが図11、図12に示されている。これらの図は、トレイ全体を示すものではなく、多数配列収納される半導素子の内、その1つを収容する1区画のみを示している。図11の(a)はこの区画の平面図を、(b)はこの(a)におけるM−N−M−N線に沿う断面図を示し、図12の(a)は図11(a)におけるO−P−O−P線に沿う断面図を、(b)は図11(a)の底面図を示している。なお、このトレイに収納される半導体素子はBGAタイプである。
【0005】
このトレイは全体としては長方形であって、トレイの外形に沿った枠体(図示せず)の内側に縦横、つまり梁が格子状に形成されて支持部101及び102を形成している。これら支持部101、102によって、開口したポケット103が形成されている。各支持部101及び102の裏側には平板状のリブ101a、102aが垂下状態で形成されている。半導体素子105は、該ポケット103の周縁に沿って各支持部101、102に形成された平面上の支持面101b、102bによって半導体素子105の基板部105aの外周部を支えている。
【0006】
また、図11(b)に示されているように、前記各支持部101、102の裏側に形成されたリブ101a及び102aには支持部101c、102cが形成されており、これら支持部101c、102cの先端部に形成された斜面及び平面からなる支持面101d、102dも半導体素子105を支持できる。この支持面101d及び102dは、トレイを重ねて上下反転させたときに半導体素子を支持するもので、半導体素子105の封止樹脂部105bの外周部を支持する。
【0007】
前記半導体素子105は、多数がトレイの表側、つまり前記支持面101b、102b上に載置されて収納される。そして、この収納済みのトレイ上に他のトレイが積み重ねられ、互いに係合状態におかれてストック、さらには、搬送等が行われる。
【0008】
ところで、前記半導体素子105に関しては、検査等の作業が前記トレイ上に載せられた状態で行われる。この検査等の作業は、半導体素子105の表側のみならず裏側に対しても行われる。半導体素子の表側に対して検査等を施す場合には、前記トレイをその姿勢を保って、つまり表側を上にしたまま作業工程に送ればよい。一方、半導体素子の裏側に対して検査等を行う場合には、次のようになされる。すなわち、表側を上にして積み重ねられているトレイ群を全て一緒に上下反転させる。これにより、あるトレイ上に支持されている半導体素子は、その下側になったトレイの裏側の支持面101d、102dによって支持されることとなる(図11のb参照)。
【0009】
【発明が解決しようとする課題】
前記のようなトレイを使用することによって、半導体素子105のストック及び搬送、並びに半導体素子105に対する各種作業を容易になし得る。しかしながら、前述のトレイは、格子状の支持部101及び102に加えて多種のリブを有し、これら梁状支持部及びリブ上に半導体素子を支持するようになっていて、このトレイは、鋭利な角部を持っているため、成形に用いる金型は高価な放電加工等を必要とし、コストの低減を図ることが困難であった。
【0010】
また、かかる形状のトレイは、全体にわったて肉厚を均一化し難く、そり、ひけを生じ易いと共に、微細なリブでショートショット(溶融樹脂が完全に行き渡らない現象)が発生するなどの問題があった。
【0011】
また、半導体素子105の表側の検査等を行うときには半導体素子の基板部105aの外周部を支持し、裏側の検査等を施す際には封止樹脂部105bの外周部を支持するようになっていることから、双方の支持状態で若干の差が生じ得る。詳しくは、半導体素子105の表及び裏を検査等するときの半導体素子105の姿勢が一定せず、トレイ上の半導体素子105の姿勢がその表裏で異なってしまうことがあり、トレイの反転により半導体素子105を移転させた場合、その姿勢が変わってしまう問題があった。この点は、扱う半導体素子105が小さいものであるほど著しい。
【0012】
さらに、外形が同一な複数種の半導体素子105を扱うことを考えた場合、前述のトレイでは、半導体素子105のボール(端子部)の配置状況によっては、このボール配置部が前記ポケット103内に収まるものは扱えるが、収まらないものには使用できないこととなる。また、トレイを反転させて半導体素子105を支持する際には封止樹脂部105bの外周を支えるから、この封止樹脂部の形状によっても扱う半導体素子105の種類が限られるという問題がある。
【0013】
本発明は、前記従来技術の問題点に鑑みてなされたものであって、その目的とするところは、簡単な構成でコストが安く、且つ、そり等の変形を防ぎ、半導体の表裏両側からの測定等において好適であり、さらに、扱える半導体素子の種類が多い汎用性の高い半導体素子収納用トレイを提供することである。
【0014】
【課題を解決するための手段】
前記目的を達成するために、本発明は、フラットタイプの半導体素子を配列して収納する半導体素子収納用トレイにおいて、表側の平板状支持部に半導体素子の下面を支持する第1支持面を設けるとともに当該第1支持面に半導体素子を囲むようにして外周に係合する複数の第1柱状突起を一体に形成し、第1支持面と対向する裏側に半導体素子の上面を支持し得る第2支持面を設けるとともにこの第2支持面にも第1柱状突起に対して互いに支持面の中心周りの角度位置が所定角度ずらされて半導体素子を囲むようにして外周に係合する複数の第2柱状突起を一体に形成し、裏側の第2支持面が支持部の裏面に一体に突設された枠状リブの先端に形成されていることを特徴とするものである。また、本発明は、半導体素子収納用トレイにおいて、第2柱状突起が、トレイ同士が重ねられたときに下層側のトレイに形成された第1柱状突起と共に当該トレイに収納された半導体素子の外周に沿って列をなして係合して半導体素子を囲み且つ先端部が当該トレイの第1支持面に突き当たることを特徴とするものである。さらに、本発明は、半導体素子収納用トレイにおいて、第1柱状突起と第2柱状突起が、それぞれ円錐状であると共に先端部が球面状に形成されていることを特徴とするものである。さらにまた、本発明は、半導体素子収納用トレイにおいて、枠状リブ間に板状リブが一体に設けられていることを特徴とするものである。加えて、本願発明は、半導体素子収納用トレイにおいて、平板状支持部の第1支持面を形成した以外の部位に、肉抜きが施されていることを特徴とするものである。
【0015】
本発明によれば、第1柱状突起と第2柱状突起が半導体素子を囲むようにしてその外周に係合し、支持面上に半導体素子を位置決めする。また、本発明によれば、第1柱状突起と第2柱状突起が支持面の中心周りの角度位置を例えば90°回転させた状態で設け、トレイを重ね合わせた状態で互いに干渉せずに隣合った状態となり、半導体素子の表及び裏を検査等するときの半導体素子の姿勢が一定し、表裏の両面の検査を支障なく行うことができる。さらに、本発明によれば、具体的には、トレイ表側の第1支持面を有する支持部を平板状とし、この平板状支持部の裏面に枠状リブを一体に突設し、この枠状リブの先端にトレイ裏側の第2支持面を形成した構成を採用することにより、トレイは実質的にこの平板状支持部、枠状リブ、柱状突起により構成され、構造が簡単である。さらにまた、本発明によれば、第2柱状突起が、トレイ同士が重ねられたときにトレイ表側の第1柱状突起と共に半導体素子の外周に沿って列をなして半導体素子を囲み、且つ先端部が下層側のトレイの第1支持面に突き当たることから、半導体素子の裏側の検査等を行う際、重ねられたトレイを上下反転させて半導体素子を新たに下側となるトレイに移すときに、半導体素子がズレを生ずることなくそのまま移行する。さらに、本発明によれば、第1柱状突起及び第2柱状突起が円錐状であり、先端部が球面状に形成されているから、トレイ上に半導体素子を載置する際に半導体素子が所定位置に円滑に案内される。本発明によれば、枠状リブ間に設けた板状リブが補強となり、トレイ全体の剛性が高まっている。さらに加えて、本発明によれば、平板状支持部の第1支持面以外の部位に、肉抜きが施されているから、トレイの軽量化が達成され、搬送する際など、取り扱いが容易となる。
【0016】
【発明の実施の形態】
次に、本発明による半導体素子収納用トレイの実施形態を添付した図面を参照して説明する。
【0017】
先ず、図1の(a)(b)及び(c)は各々、本発明に係る半導体素子収納用トレイ(以下、単にトレイと略称する)1の平面図、左側面図及び正面図であり、図2は底面図である。このトレイ1は、導電性プラスチックを素材として射出成形によって得られ、全体として矩形板状に形成されている。詳しくは、トレイ1は全体としての外形部を構成する矩形枠形の枠体2と、この枠体2の内側全域にわたって一体に形成された平板状の支持部3とを有している。この支持部3の全面上がトレイ1の長手方向で30、短手方向で12に略均等の寸法で区画されており、1区画に1個の半導体素子5を支持でき、合計で366個の半導体素子5を配列して収納することができる。これら各区画における半導体素子5の支持状態はほぼ同様であるので、以下、数個の区画に関して詳しく説明する。具体的には、トレイ1の一つの角部の4区画について説明する。なお、支持する半導体素子5の数は収納する半導体素子5の数、大きさなどで決められる。
【0018】
ここで、説明の便宜上、各図の説明を簡単に行う。図3は、図1における部分A−1の拡大図で、説明しようとする4区画を示すものである。また、図4及び図5は、図3における夫々、B−B断面及びC−C断面を示すものである。なお、図2における部分A−2は、この部分A−1の背面部分を示す。更に、図1及び図3における部分D−1の拡大図を図6に示し、図2における部分D−2の拡大図を図7に示す。この図6に示すD−1部分と図7に示すD−2部分とは、互いに同じ1区画についての平面図及び背面図となっている。また、図8及び図9は各々、図6及び図7に関するE−E断面及びF−F断面を示し、図10は、図8における部分Gの拡大図である。
【0019】
なお、本実施例においてトレイ1上に納められる半導体素子5は、BGAタイプのものであり、外形はほぼ正方形をしている。LGAタイプの半導体素子を収容支持することもある。
【0020】
図3ないし図6に示すように、前記支持部3の1区画の支持面3a上に、1個の半導体素子5が載置される。但し、このBGAタイプの半導体素子5は、そのボール(端子部)を下側にして支持部3上に置かれる。つまり、支持部3は、半導体素子5の下面全面を支持している。支持部3には、1個の半導体素子5毎に、その外周に係合する複数、本実施形態の場合6本の柱状突起7が一体に形成されており、半導体素子5を囲むように配置されている。これらの柱状突起7は、互いに同形状、同寸法であり、その高さは半導体素子5の高さよりも高く、しかもトレイ1の深さを越えないものになっている。各柱状突起の配置を具体的に述べると、略正方形の半導体素子5の1組の対向する辺に1本ずつ、他の対向する1組の辺に2本ずつが配置されている。これはトレイ1を重ね合せたとき下向き上向きの柱状突起が互いに干渉することのないようにするためである。
【0021】
前記各柱状突起7は円錐状であり、その先端部が球面状に形成されている。この形態は、後述するトレイ裏側の柱状突起に関しても同様である。柱状突起をこのように形成したので、トレイ1上に半導体素子を載置する際に半導体素子5が所定位置に円滑に案内される。円柱突起の形状は円錐台形でもよく、また、平面視上3角形、星形などを自由に選択することができる。
【0022】
一方、図4、図5及び図7に示すように、トレイ1にはその裏側にも半導体素子5を支持し得る支持面3bが設けられている。この支持面3bは、トレイ表側の前記支持面3aの正反対面に位置している。この支持面3bは、平板状の支持部3の裏面に突設形成された枠状のリブ3cの先端面に形成されている。
【0023】
前記したトレイ裏側の支持面3bに、半導体素子5の外周に沿って他の柱状突起8が複数、この場合6本が半導体素子5を囲んで形成されている。これら柱状突起8は詳しくは、半導体素子5の1組の対向する辺に1本ずつ、他の対向する1組の辺に2本ずつが配置されている。
【0024】
半導体素子5に関しては、検査等の作業が行われ、トレイ1上に載せられた状態で作業に供される。検査等は多くは、半導体素子5の表側のみならず裏側に対しても行われる。トレイ裏側のこれら支持面3b及び柱状突起8は、半導体素子5の裏側に対して検査等を行う際に用いられるものである。
【0025】
半導体素子5の表側に対して検査等を施す場合には、トレイ1をその姿勢を保って、つまり表側を上にしたまま作業工程に移せばよい。一方、半導体素子5の裏側に対して検査等を行う場合には、次のように行われる。支持面3a上に半導体素子5を載置した状態のトレイ1を複数段重ね合わせ、これらを一斉に反転させることで、支持面3a上の半導体素子5を支持面3b上に移すことになる。これにより、あるトレイ上に支持されている半導体素子5は、その下側になったトレイ1の裏側の支持面3b上によって支持され、素子の裏側が上面の状態になる。
【0026】
ここで、トレイ表側の各柱状突起7とトレイ裏側の各柱状突起8とは、互いに支持面3a、3bの中心周りの角度位置が所定角度、本実施例の場合90°、互いにずらされている。これは次の理由による。
【0027】
半導体素子5を反転させる必要が発生したとき、半導体素子5が収容されたトレイ1を重ね合せ、これを一体的に反転することで半導体素子5の上下姿勢を逆転させることができる。この反転作業の際にはトレイ1を上下方向に積み重ね合わせるのであって、このときトレイ1の表裏両面に形成してある柱上突起の端部と端部とが突き当たることで干渉現象が生じないことが必要である。そこで、この干渉現象を防ぐため、さらに詳しくは柱上突起が互いに当たらず、互いに噛み合う状態になるようにその位置が90度分だけオフセットしている。
【0028】
また、図6ないし図10から明らかなように、前記トレイ裏側の各柱状突起8は、トレイ1同士が上下に重ねられたときにトレイ表側の柱状突起7と共に半導体素子5の外周に沿って列をなして半導体素子5を囲み且つ先端部がトレイ表側の柱状突起7の先端域に達する(図8ないし図10参照)。これにより、半導体素子5の裏側の検査等を行う際、重ねられたトレイ1を上下反転させて半導体素子5を新たに下側となるトレイ1に移すときに、半導体素子が横へのズレを生ずることなくそのまま移行させることができる。したがって、トレイ1を重ねた状態で柱状突起7、8で囲まれる空間中に半導体素子5が収納されて移動、輸送に供される。これにより、トレイ1が重ね合されている限りでは半導体素子5が脱落することはない。以上は、半導体素子が正方形あるいはこれに近い場合であって、長方形の場合には円柱突起の配置が変更される。
【0029】
要するに、トレイ1を重ねた状態でトレイ表側の円柱突起7と、トレイ裏側の円柱突起8とが干渉することのない(当たることのない)位置関係に配置されるのであって、その関係は、図6と図7に示してある。
【0030】
ところで、このトレイ1には、更に下記の構成が付加されていて、詳しくは、図2、図4、図5、図7に示すように、トレイ裏側に設けられた前記枠状リブ3c間に板状リブ3dが一体に設けられている。この板状リブ3dが補強となり、トレイ全体の剛性を高めている。
【0031】
また、図2ないし図7に示すように、トレイ1の平板状支持部3の支持面3a以外の部位に、例えば円形の肉抜き3eが施されている。よって、トレイの軽量化が図られ、搬送や、取り扱い上便利である。
【0032】
なお、本実施例においては、BGAタイプの半導体素子5の全面を支持面で支持するようにしているが、ボール(端子部)とトレイ1の支持面とが接触することで、その半導体素子は支持される。以上の説明においてトレイ1の表、裏の表現をしているが、これは国語における表裏の意味ではなく、第1面、第2面の意味に解するものである。
【0033】
【発明の効果】
以上の説明から明らかなように、本発明による半導体素子収納用トレイは、表側に半導体素子の下面を支持する第1支持面を有する平板状支持部を形成するとともに第1支持面に半導体素子を囲むようにしてその外周に係合する複数の第1柱状突起を一体に形成し、裏側に半導体素子の上面を支持し得る第2支持面を設けるとともこの第2支持面に第1柱状突起に対して支持面の中心回りの角度位置がずらされて半導体素子を囲むようにしてその外周に係合する複数の第2柱状突起を一体に形成し、裏側の前記第2支持面が、前記支持部の裏面に一体に突設された枠状リブの先端に形成されている。したがって、本発明による半導体素子収納用トレイは、実質的に平板状支持部、枠状リブ、第1柱状突起及び第2柱状突起からなる簡易な構成になっている。本発明による半導体素子収納用トレイは、射出成形するための金型が簡単であり、金型の製造が極めて簡単となり、コストが低減され、全体にわったて肉厚を均一化し易く、そりなどの変形が生じ難い。本発明による半導体素子収納用トレイは、収納した半導体素子に対してその表裏両側から検査測定等を行う場合に、半導体素子が表の状態と裏の状態とで支持状態に差を無くして角度位置が一定となり、検査事項を関連させる必要等があって相互の角度位置を一定にしなければならない場合に好適である。本発明による半導体素子収納用トレイは、外形が同一な複数種の半導体素子に対して支持面上にそれぞれの全面を支持するとともに外周囲を第1柱状突起と第2柱状突起により位置決めするから、例えばBGAタイプの半導体素子の場合にそのボール(端子部)の配置状況の影響は全くなく、扱うことができる半導体素子の種類が多く、汎用性が高いなどの効果がある。
【図面の簡単な説明】
【図1】 本発明に係る半導体素子収納用トレイを示す図であり、(a)(b)及び(c)は各々、半導体素子収納用トレイの平面図、左側面図及び正面図である。
【図2】 図1に示した半導体素子収納用トレイの底面図である。
【図3】 図1における部分A−1の拡大図である。
【図4】 図3におけるB−B断面図である。
【図5】 図3におけるC−C断面図である。
【図6】 図1及び図3における部分D−1の拡大図である。
【図7】 図2における部分D−2の拡大図である。
【図8】 図6及び図7に関するE−E断面図である。
【図9】 図6及び図7に関するF−F断面図である。
【図10】 図8における部分Gの拡大図である。
【図11】 (a)はトレイの1区画の平面図、(b)は(a)におけるM−N−M−N線に沿う断面図である。
【図12】 (a)は図11(a)におけるO−P−O−P線に沿う断面図、(b)は図11(a)の底面図である。
【符号の説明】
1 トレイ
2 (トレイの)枠体
3 支持部
3a、3b 支持面
3c 枠状のリブ
3d 板状リブ
5 半導体素子
7、8 柱状突起
Claims (5)
- フラットタイプの半導体素子を配列して収納する半導体素子収納用トレイにおいて、
表側の平板状支持部に前記半導体素子の下面を支持する第1支持面を設けるとともに、当該第1支持面に前記半導体素子を囲むようにして外周に係合する複数の第1柱状突起が一体に形成され、
前記第1支持面と対向する裏側に、前記半導体素子の上面を支持し得る第2支持面が設けられ、この第2支持面にも前記第1柱状突起に対して互いに支持面の中心周りの角度位置が所定角度ずらされて前記半導体素子を囲むようにして外周に係合する複数の第2柱状突起が一体に形成され、
裏側の前記第2支持面が、前記支持部の裏面に一体に突設された枠状リブの先端に形成されていることを特徴とする半導体素子収納用トレイ。 - 前記第2柱状突起は、トレイ同士が重ねられたときに下層側のトレイに形成された前記第1柱状突起と共に当該トレイに収納された前記半導体素子の外周に沿って列をなして係合して前記半導体素子を囲み且つ先端部が当該トレイの第1支持面に突き当たることを特徴とする請求項1に記載の半導体素子収納用トレイ。
- 前記第1柱状突起と前記第2柱状突起が、それぞれ円錐状であると共に先端部が球面状に形成されていることを特徴とする請求項1又は請求項2に記載の半導体素子収納用トレイ。
- 前記枠状リブ間に板状リブが一体に設けられていることを特徴とする請求項1ないし請求項3のうちいずれか1項に記載の半導体素子収納用トレイ。
- 前記平板状支持部の前記第1支持面を形成した以外の部位に、肉抜きが施されていることを特徴とする請求項1ないし請求項4のうちいずれか1項に記載の半導体素子収納用トレイ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14122599A JP4446260B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体素子収納用トレイ |
US09/708,730 US6505741B1 (en) | 1999-05-21 | 2000-11-09 | Tray for receiving semiconductor devices |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14122599A JP4446260B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体素子収納用トレイ |
US09/708,730 US6505741B1 (en) | 1999-05-21 | 2000-11-09 | Tray for receiving semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000326948A JP2000326948A (ja) | 2000-11-28 |
JP4446260B2 true JP4446260B2 (ja) | 2010-04-07 |
Family
ID=26473510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14122599A Expired - Fee Related JP4446260B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体素子収納用トレイ |
Country Status (2)
Country | Link |
---|---|
US (1) | US6505741B1 (ja) |
JP (1) | JP4446260B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101750095B1 (ko) | 2015-12-08 | 2017-07-03 | (주) 루리텍 | 트레이 장치 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104495736A (zh) * | 2005-11-29 | 2015-04-08 | 派特纳立德雪平股份有限公司 | 用于分销和分配饮料的系统和方法 |
GB0801820D0 (en) * | 2008-02-01 | 2008-03-05 | Univ Coventry | Container for waste electrical and electronic equipment |
US10315821B2 (en) | 2016-11-15 | 2019-06-11 | Nxp B.V. | Component carrier |
USD895607S1 (en) * | 2019-05-31 | 2020-09-08 | Apple Inc. | Electronic device |
EP4092721A1 (en) * | 2021-05-21 | 2022-11-23 | STMicroelectronics S.r.l. | Containment and transportation tray for electronic components having small dimensions and low weight |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE32344E (en) * | 1981-01-28 | 1987-02-03 | Bigelow-Sanford, Inc. | Shipping pallet and a package formed therefrom |
JPH0245381A (ja) | 1988-07-29 | 1990-02-15 | Nec Corp | 半導体装置の包装容器 |
US5746319A (en) * | 1990-09-25 | 1998-05-05 | R.H. Murphy Co., Inc. | Tray for integrated circuits |
JP2588332B2 (ja) | 1991-10-22 | 1997-03-05 | 積水化学工業株式会社 | 家屋ユニットの据付け調整治具 |
US5400904C1 (en) | 1993-10-15 | 2001-01-16 | Murphy R H Co Inc | Tray for ball terminal integrated circuits |
US5492223A (en) * | 1994-02-04 | 1996-02-20 | Motorola, Inc. | Interlocking and invertible semiconductor device tray and test contactor mating thereto |
US5418692A (en) * | 1994-08-22 | 1995-05-23 | Shinon Denkisangyo Kabushiki-Kaisha | Tray for semiconductor devices |
US5988394A (en) * | 1996-11-28 | 1999-11-23 | Kabushiki Kaisha Toshiba | Tray for containing parts for storage and transportation |
-
1999
- 1999-05-21 JP JP14122599A patent/JP4446260B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-09 US US09/708,730 patent/US6505741B1/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101750095B1 (ko) | 2015-12-08 | 2017-07-03 | (주) 루리텍 | 트레이 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP2000326948A (ja) | 2000-11-28 |
US6505741B1 (en) | 2003-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5400904A (en) | Tray for ball terminal integrated circuits | |
US3534862A (en) | Semiconductor wafer transporting jig | |
US5791486A (en) | Integrated circuit tray with self aligning pocket | |
US20020003101A1 (en) | Tray for semiconductor integrated circuit device | |
US5971156A (en) | Semiconductor chip tray with rolling contact retention mechanism | |
TW200402389A (en) | Tray for electronic components | |
US5848702A (en) | Tray with flippable cover | |
KR20010098728A (ko) | 반도체장치의 제조방법 및 그것에 이용되는 트레이 | |
JP4446260B2 (ja) | 半導体素子収納用トレイ | |
JP2007182237A (ja) | 収納容器 | |
JP2006076617A (ja) | 収納トレイおよび収納装置 | |
US11387124B2 (en) | Wafer container and method for holding wafer | |
JP6990873B2 (ja) | 半導体ウェハ容器 | |
JP2003276790A (ja) | 電子部品等の収納トレー | |
JP2528853B2 (ja) | 製品収納容器 | |
JPH11208764A (ja) | 電子部品収納用トレイ | |
JPH0584680U (ja) | 電子部品収納トレイ | |
TWI796984B (zh) | 具抵持元件之可伸縮基板承載裝置 | |
JP7361614B2 (ja) | 半導体チップトレイ及び半導体チップの収容方法 | |
JP2005162307A (ja) | 半導体装置用トレイ | |
JP6501723B2 (ja) | 支持トレイ | |
JP6938255B2 (ja) | 収納トレイ | |
KR101770461B1 (ko) | 반도체 칩 트레이 | |
JPH08222622A (ja) | ウェハキャリア | |
JPH03124043A (ja) | ウェハーカセット収納box |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060502 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20091221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |