JP2000326948A - 半導体素子収納用トレイ - Google Patents
半導体素子収納用トレイInfo
- Publication number
- JP2000326948A JP2000326948A JP14122599A JP14122599A JP2000326948A JP 2000326948 A JP2000326948 A JP 2000326948A JP 14122599 A JP14122599 A JP 14122599A JP 14122599 A JP14122599 A JP 14122599A JP 2000326948 A JP2000326948 A JP 2000326948A
- Authority
- JP
- Japan
- Prior art keywords
- tray
- semiconductor element
- semiconductor
- support
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68309—Auxiliary support including alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Packaging Frangible Articles (AREA)
- Stackable Containers (AREA)
- Containers Having Bodies Formed In One Piece (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成でコストが安く、且つ、そり等の
変形や「す」が生じ難く、又、半導体の表裏両側からの
測定等において好適であり、更に、扱える半導体素子の
種類が多い汎用性の高い半導体素子収納用トレイを提供
すること。 【解決手段】 フラットタイプの半導体素子５を配列し
て収納する半導体素子収納用トレイにおいて、半導体素
子を支持する支持面３ａに半導体素子５の外周に係合す
る複数の柱状突起７を半導体素子を囲むように一体に形
成し、以て前記の効果を得る。
変形や「す」が生じ難く、又、半導体の表裏両側からの
測定等において好適であり、更に、扱える半導体素子の
種類が多い汎用性の高い半導体素子収納用トレイを提供
すること。 【解決手段】 フラットタイプの半導体素子５を配列し
て収納する半導体素子収納用トレイにおいて、半導体素
子を支持する支持面３ａに半導体素子５の外周に係合す
る複数の柱状突起７を半導体素子を囲むように一体に形
成し、以て前記の効果を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子用収納
トレイに関し、さらに詳しくは、導電性プラスチックス
料により射出成形される半導体素子収納用トレイに関す
る。
トレイに関し、さらに詳しくは、導電性プラスチックス
料により射出成形される半導体素子収納用トレイに関す
る。
【０００２】
【従来の技術】近年、半導体素子（ＩＣ）は高集積化に
よる小型化が進み、ピングリッドアレイ（以下、ＰＧＡ
と称する）タイプから、ボールグリッドアレイ（以下、
ＢＧＡ）タイプ、さらにはランドグリッドアレイ（ＬＧ
Ａ）タイプへと移行しつつある。
よる小型化が進み、ピングリッドアレイ（以下、ＰＧＡ
と称する）タイプから、ボールグリッドアレイ（以下、
ＢＧＡ）タイプ、さらにはランドグリッドアレイ（ＬＧ
Ａ）タイプへと移行しつつある。
【０００３】これら半導体素子をストックしたり、搬送
するために、専用の収納トレイ（以下、単にトレイと云
う。）が用いられている。これは半導体素子を取り扱い
上保護することはもちろん、取り扱いを容易にし、手
動、自動による装填作業においても扱い易くするために
用いられる。また、このトレイの製造においては、半導
体素子の開発スピードに追従できる迅速な対応が要求さ
れており、さらには、コストダウンに加えて、納期の短
縮が要求されている。
するために、専用の収納トレイ（以下、単にトレイと云
う。）が用いられている。これは半導体素子を取り扱い
上保護することはもちろん、取り扱いを容易にし、手
動、自動による装填作業においても扱い易くするために
用いられる。また、このトレイの製造においては、半導
体素子の開発スピードに追従できる迅速な対応が要求さ
れており、さらには、コストダウンに加えて、納期の短
縮が要求されている。
【０００４】前記ＰＧＡタイプ、ＢＧＡタイプ及びＬＧ
Ａタイプなどの半導体素子を収納するトレイは、半導体
素子の形状に適したものが数多く開発提供されており、
その代表的なものが図１１、図１２に示されている。こ
れらの図は、トレイ全体を示すものではなく、多数配列
される半導素子の内、その１つを収容する１区画のみを
示している。図１１の（ａ）はこの区画の平面図を、
（ｂ）はこの（ａ）におけるＭ−Ｎ−Ｍ−Ｎ線に沿う断
面図を示し、図１２の（ａ）は図１１（ａ）におけるＯ
−Ｐ−Ｏ−Ｐ線に沿う断面図を、（ｂ）は図１１（ａ）
の底面図を示している。なお、このトレイに収納される
半導体素子はＢＧＡタイプである。
Ａタイプなどの半導体素子を収納するトレイは、半導体
素子の形状に適したものが数多く開発提供されており、
その代表的なものが図１１、図１２に示されている。こ
れらの図は、トレイ全体を示すものではなく、多数配列
される半導素子の内、その１つを収容する１区画のみを
示している。図１１の（ａ）はこの区画の平面図を、
（ｂ）はこの（ａ）におけるＭ−Ｎ−Ｍ−Ｎ線に沿う断
面図を示し、図１２の（ａ）は図１１（ａ）におけるＯ
−Ｐ−Ｏ−Ｐ線に沿う断面図を、（ｂ）は図１１（ａ）
の底面図を示している。なお、このトレイに収納される
半導体素子はＢＧＡタイプである。
【０００５】このトレイは全体としては長方形であっ
て、トレイの外形に沿った枠体（図示せず）の内側に縦
横、つまり梁が格子状に形成されて支持部１０１及び１
０２を形成している。これら支持部１０１、１０２によ
って、開口したポケット１０３が形成されている。各支
持部１０１及び１０２の裏側には平板状のリブ１０１
ａ、１０２ａが垂下状態で形成されている。半導体素子
１０５は、該ポケット１０３の周縁に沿って各支持部１
０１、１０２に形成された平面上の支持面１０１b、１
０２b によって半導体素子１０５の基板部１０５ａの外
周部を支えている。
て、トレイの外形に沿った枠体（図示せず）の内側に縦
横、つまり梁が格子状に形成されて支持部１０１及び１
０２を形成している。これら支持部１０１、１０２によ
って、開口したポケット１０３が形成されている。各支
持部１０１及び１０２の裏側には平板状のリブ１０１
ａ、１０２ａが垂下状態で形成されている。半導体素子
１０５は、該ポケット１０３の周縁に沿って各支持部１
０１、１０２に形成された平面上の支持面１０１b、１
０２b によって半導体素子１０５の基板部１０５ａの外
周部を支えている。
【０００６】また、図１１（ｂ）に示されているよう
に、前記各支持部１０１、１０２の裏側に形成されたリ
ブ１０１ａ及び１０２ａには支持部１０１ｃ、１０２ｃ
が形成されており、これら支持部１０１ｃ、１０２ｃの
先端部に形成された斜面及び平面からなる支持面１０１
ｄ、１０２ｄも半導体素子１０５を支持できる。この支
持面１０１ｄ及び１０２ｄは、トレイを重ねて上下反転
させたときに半導体素子を支持するもので、半導体素子
１０５の封止樹脂部１０５ｂの外周部を支持する。
に、前記各支持部１０１、１０２の裏側に形成されたリ
ブ１０１ａ及び１０２ａには支持部１０１ｃ、１０２ｃ
が形成されており、これら支持部１０１ｃ、１０２ｃの
先端部に形成された斜面及び平面からなる支持面１０１
ｄ、１０２ｄも半導体素子１０５を支持できる。この支
持面１０１ｄ及び１０２ｄは、トレイを重ねて上下反転
させたときに半導体素子を支持するもので、半導体素子
１０５の封止樹脂部１０５ｂの外周部を支持する。
【０００７】前記半導体素子１０５は、多数がトレイの
表側、つまり前記支持面１０１ｂ、１０２ｂ上に載置さ
れて収納される。そして、この収納済みのトレイ上に他
のトレイが積み重ねられ、互いに係合状態におかれてス
トック、さらには、搬送等が行われる。
表側、つまり前記支持面１０１ｂ、１０２ｂ上に載置さ
れて収納される。そして、この収納済みのトレイ上に他
のトレイが積み重ねられ、互いに係合状態におかれてス
トック、さらには、搬送等が行われる。
【０００８】ところで、前記半導体素子１０５に関して
は、検査等の作業が前記トレイ上に載せられた状態で行
われる。この検査等の作業は、半導体素子１０５の表側
のみならず裏側に対しても行われる。半導体素子の表側
に対して検査等を施す場合には、前記トレイをその姿勢
を保って、つまり表側を上にしたまま作業工程に送れば
よい。一方、半導体素子の裏側に対して検査等を行う場
合には、次のようになされる。すなわち、表側を上にし
て積み重ねられているトレイ群を全て一緒に上下反転さ
せる。これにより、あるトレイ上に支持されている半導
体素子は、その下側になったトレイの裏側の支持面１０
１ｄ、１０２ｄによって支持されることとなる（図１１
のｂ参照）。
は、検査等の作業が前記トレイ上に載せられた状態で行
われる。この検査等の作業は、半導体素子１０５の表側
のみならず裏側に対しても行われる。半導体素子の表側
に対して検査等を施す場合には、前記トレイをその姿勢
を保って、つまり表側を上にしたまま作業工程に送れば
よい。一方、半導体素子の裏側に対して検査等を行う場
合には、次のようになされる。すなわち、表側を上にし
て積み重ねられているトレイ群を全て一緒に上下反転さ
せる。これにより、あるトレイ上に支持されている半導
体素子は、その下側になったトレイの裏側の支持面１０
１ｄ、１０２ｄによって支持されることとなる（図１１
のｂ参照）。
【０００９】
【発明が解決しようとする課題】前記のようなトレイを
使用することによって、半導体素子１０５のストック及
び搬送、並びに半導体素子１０５に対する各種作業を容
易になし得る。しかしながら、前述のトレイは、格子状
の支持部１０１及び１０２に加えて多種のリブを有し、
これら梁状支持部及びリブ上に半導体素子を支持するよ
うになっていて、このトレイは、鋭利な角部を持ってい
るため、成形に用いる金型は高価な放電加工等を必要と
し、コストの低減を図ることが困難であった。
使用することによって、半導体素子１０５のストック及
び搬送、並びに半導体素子１０５に対する各種作業を容
易になし得る。しかしながら、前述のトレイは、格子状
の支持部１０１及び１０２に加えて多種のリブを有し、
これら梁状支持部及びリブ上に半導体素子を支持するよ
うになっていて、このトレイは、鋭利な角部を持ってい
るため、成形に用いる金型は高価な放電加工等を必要と
し、コストの低減を図ることが困難であった。
【００１０】また、かかる形状のトレイは、全体にわっ
たて肉厚を均一化し難く、そり、ひけを生じ易いと共
に、微細なリブでショートショット（溶融樹脂が完全に
行き渡らない現象）が発生するなどの問題があった。
たて肉厚を均一化し難く、そり、ひけを生じ易いと共
に、微細なリブでショートショット（溶融樹脂が完全に
行き渡らない現象）が発生するなどの問題があった。
【００１１】また、半導体素子１０５の表側の検査等を
行うときには半導体素子の基板部１０５ａの外周部を支
持し、裏側の検査等を施す際には封止樹脂部１０５ｂの
外周部を支持するようになっていることから、双方の支
持状態で若干の差が生じ得る。詳しくは、半導体素子の
表及び裏を検査等するときの半導体素子の姿勢が一定せ
ず、トレイ状の半導体素子の姿勢がその表裏で異なって
しまうことがあり、トレイの反転により半導体素子を移
転させた場合、その姿勢が変わってしまう問題があっ
た。この点は、扱う半導体素子が小さいものであるほど
著しい。
行うときには半導体素子の基板部１０５ａの外周部を支
持し、裏側の検査等を施す際には封止樹脂部１０５ｂの
外周部を支持するようになっていることから、双方の支
持状態で若干の差が生じ得る。詳しくは、半導体素子の
表及び裏を検査等するときの半導体素子の姿勢が一定せ
ず、トレイ状の半導体素子の姿勢がその表裏で異なって
しまうことがあり、トレイの反転により半導体素子を移
転させた場合、その姿勢が変わってしまう問題があっ
た。この点は、扱う半導体素子が小さいものであるほど
著しい。
【００１２】さらに、外形が同一な複数種の半導体素子
を扱うことを考えた場合、前述のトレイでは、半導体素
子のボール（端子部）の配置状況によっては、このボー
ル配置部が前記ポケット１０３内に収まるものは扱える
が、収まらないものには使用できないこととなる。ま
た、トレイを反転させて半導体素子を支持する際には封
止樹脂部１０５ｂの外周を支えるから、この封止樹脂部
の形状によっても扱う半導体素子の種類が限られるとい
う問題がある。
を扱うことを考えた場合、前述のトレイでは、半導体素
子のボール（端子部）の配置状況によっては、このボー
ル配置部が前記ポケット１０３内に収まるものは扱える
が、収まらないものには使用できないこととなる。ま
た、トレイを反転させて半導体素子を支持する際には封
止樹脂部１０５ｂの外周を支えるから、この封止樹脂部
の形状によっても扱う半導体素子の種類が限られるとい
う問題がある。
【００１３】本発明は、前記従来技術の問題点に鑑みて
なされたものであって、その目的とするところは、簡単
な構成でコストが安く、且つ、そり等の変形を防ぎ、半
導体の表裏両側からの測定等において好適であり、さら
に、扱える半導体素子の種類が多い汎用性の高い半導体
素子収納用トレイを提供することである。
なされたものであって、その目的とするところは、簡単
な構成でコストが安く、且つ、そり等の変形を防ぎ、半
導体の表裏両側からの測定等において好適であり、さら
に、扱える半導体素子の種類が多い汎用性の高い半導体
素子収納用トレイを提供することである。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、フラットタイプの半導体素子を配列して
収納する半導体素子収納用トレイにおいて、半導体素子
を支持する支持面に半導体素子の外周に係合する複数の
柱状突起が半導体素子を囲むように一体に形成されてい
ることを特徴とするものである。また、前記半導体素子
収納用トレイにおいて、トレイ裏側にも前記半導体素子
を支持し得る支持面が設けられ、この裏側の支持面に半
導体素子の外周に係合する複数の他の柱状突起が半導体
素子を囲み得るように一体に形成され、トレイ表側の柱
状突起と裏側の他の柱状突起とが、互いに支持面の中心
周りの角度位置が所定角度ずらされていることを特徴と
するものである。さらに、前記半導体素子収納用トレイ
において、トレイ表側の支持面を有する支持部は平板状
となされ、トレイ裏側の支持面は、該平板状支持部の裏
面に一体に突設された枠状リブの先端に形成されている
ことを特徴とするものである。さらにまた、前記半導体
素子収納用トレイにおいて、トレイ裏側の他の柱状突起
は、トレイ同士が重ねられたときにトレイ表側の柱状突
起と共に半導体素子の外周に沿って列をなして半導体素
子を囲み且つ先端部がトレイ表側の柱状突起の先端域に
達することを特徴とするものである。加えて、前記半導
体素子収納用トレイにおいて、トレイ表側及び裏側の各
柱状突起は円錐状であり、先端部が球面状、あるいは、
断面形状が台形状に形成されていることを特徴とするも
のである。さらに加えて、前記半導体素子収納用トレイ
において、トレイ裏側の前記枠状リブ間に板状リブが一
体に設けられていることを特徴とするものである。そし
て、前記半導体素子収納用トレイにおいて、前記平板状
支持部の支持面以外の部位に、肉抜きが施されているこ
とを特徴とするものである。
に、本発明は、フラットタイプの半導体素子を配列して
収納する半導体素子収納用トレイにおいて、半導体素子
を支持する支持面に半導体素子の外周に係合する複数の
柱状突起が半導体素子を囲むように一体に形成されてい
ることを特徴とするものである。また、前記半導体素子
収納用トレイにおいて、トレイ裏側にも前記半導体素子
を支持し得る支持面が設けられ、この裏側の支持面に半
導体素子の外周に係合する複数の他の柱状突起が半導体
素子を囲み得るように一体に形成され、トレイ表側の柱
状突起と裏側の他の柱状突起とが、互いに支持面の中心
周りの角度位置が所定角度ずらされていることを特徴と
するものである。さらに、前記半導体素子収納用トレイ
において、トレイ表側の支持面を有する支持部は平板状
となされ、トレイ裏側の支持面は、該平板状支持部の裏
面に一体に突設された枠状リブの先端に形成されている
ことを特徴とするものである。さらにまた、前記半導体
素子収納用トレイにおいて、トレイ裏側の他の柱状突起
は、トレイ同士が重ねられたときにトレイ表側の柱状突
起と共に半導体素子の外周に沿って列をなして半導体素
子を囲み且つ先端部がトレイ表側の柱状突起の先端域に
達することを特徴とするものである。加えて、前記半導
体素子収納用トレイにおいて、トレイ表側及び裏側の各
柱状突起は円錐状であり、先端部が球面状、あるいは、
断面形状が台形状に形成されていることを特徴とするも
のである。さらに加えて、前記半導体素子収納用トレイ
において、トレイ裏側の前記枠状リブ間に板状リブが一
体に設けられていることを特徴とするものである。そし
て、前記半導体素子収納用トレイにおいて、前記平板状
支持部の支持面以外の部位に、肉抜きが施されているこ
とを特徴とするものである。
【００１５】前述の半導体素子収納用トレイでは、前記
各柱状突起が半導体素子を囲むようにして位置し、支持
面上に半導体素子を位置決めする。また、トレイ裏側の
支持面は表側の柱状突起に対して支持面中心周りの角度
位置を例えば９０°回転させた状態で設け、トレイを重
ね合わせた状態で表裏の柱状突起が互いに干渉せずに隣
合った状態となり、半導体素子の表及び裏を検査等する
ときの半導体素子の姿勢が一定し、表裏の両面の検査を
支障なく行うことができる。さらに、具体的には、トレ
イ表側の支持面を有する支持部を平板状とし、この平板
状支持部の裏面に枠状リブを一体に突設し、この枠状リ
ブの先端にトレイ裏側の支持面を形成した構成を採用す
ることにより、トレイは実質的にこの平板状支持部、枠
状リブ、前記柱状突起により構成され、構造が簡単であ
る。さらにまた、前述のトレイ裏側の他の柱状突起は、
トレイ同士が重ねられたときにトレイ表側の柱状突起と
共に半導体素子の外周に沿って列をなして半導体素子を
囲み、且つ先端部がトレイ表側の柱状突起の先端域に達
することから、半導体素子の裏側の検査等を行う際、重
ねられたトレイを上下反転させて半導体素子を新たに下
側となるトレイに移すときに、半導体素子がズレを生ず
ることなくそのまま移行する。さらに、トレイ表側及び
裏側の各柱状突起は円錐状であり、先端部が球面状に形
成され、あるいは、先端部が平坦な円錐台形に形成され
ているから、トレイ上に半導体素子を載置する際に半導
体素子が所定位置に円滑に案内される。この柱状突起の
平面視上の形状は３角形または星形などを選択すること
ができる。加えて、トレイ裏側の前記枠状リブ間に設け
た板状リブが補強となり、トレイ全体の剛性が高まって
いる。さらに加えて、前記平板状支持部の支持面以外の
部位に、肉抜きが施されているから、トレイの軽量化が
達成され、搬送する際など、取り扱いが容易となる。
各柱状突起が半導体素子を囲むようにして位置し、支持
面上に半導体素子を位置決めする。また、トレイ裏側の
支持面は表側の柱状突起に対して支持面中心周りの角度
位置を例えば９０°回転させた状態で設け、トレイを重
ね合わせた状態で表裏の柱状突起が互いに干渉せずに隣
合った状態となり、半導体素子の表及び裏を検査等する
ときの半導体素子の姿勢が一定し、表裏の両面の検査を
支障なく行うことができる。さらに、具体的には、トレ
イ表側の支持面を有する支持部を平板状とし、この平板
状支持部の裏面に枠状リブを一体に突設し、この枠状リ
ブの先端にトレイ裏側の支持面を形成した構成を採用す
ることにより、トレイは実質的にこの平板状支持部、枠
状リブ、前記柱状突起により構成され、構造が簡単であ
る。さらにまた、前述のトレイ裏側の他の柱状突起は、
トレイ同士が重ねられたときにトレイ表側の柱状突起と
共に半導体素子の外周に沿って列をなして半導体素子を
囲み、且つ先端部がトレイ表側の柱状突起の先端域に達
することから、半導体素子の裏側の検査等を行う際、重
ねられたトレイを上下反転させて半導体素子を新たに下
側となるトレイに移すときに、半導体素子がズレを生ず
ることなくそのまま移行する。さらに、トレイ表側及び
裏側の各柱状突起は円錐状であり、先端部が球面状に形
成され、あるいは、先端部が平坦な円錐台形に形成され
ているから、トレイ上に半導体素子を載置する際に半導
体素子が所定位置に円滑に案内される。この柱状突起の
平面視上の形状は３角形または星形などを選択すること
ができる。加えて、トレイ裏側の前記枠状リブ間に設け
た板状リブが補強となり、トレイ全体の剛性が高まって
いる。さらに加えて、前記平板状支持部の支持面以外の
部位に、肉抜きが施されているから、トレイの軽量化が
達成され、搬送する際など、取り扱いが容易となる。
【００１６】
【発明の実施の形態】次に、本発明による半導体素子収
納用トレイの実施形態を添付した図面を参照して説明す
る。
納用トレイの実施形態を添付した図面を参照して説明す
る。
【００１７】先ず、図１の（ａ）（ｂ）及び（ｃ）は各
々、本発明に係る半導体素子収納用トレイ（以下、単に
トレイと略称する）１の平面図、左側面図及び正面図で
あり、図２は底面図である。このトレイ１は、導電性プ
ラスチックを素材として射出成形によって得られ、全体
として矩形板状に形成されている。詳しくは、トレイ１
は全体としての外形をした枠体２と、この枠体２の内側
全域にわたる平板状の支持部３とを有している。この支
持部３の全面上がトレイ１の長手方向で３０、短手方向
で１２に略均等の寸法で区画されており、１区画に１個
の半導体素子を支持でき、合計で３６６個の半導体素子
を配列して収納することができる。これら各区画におけ
る半導体素子の支持状態はほぼ同様であるので、以下、
数個の区画に関して詳しく説明する。具体的には、トレ
イ１の一つの角部の４区画について説明する。なお、支
持する半導体素子の数は半導体素子の数、大きさなどで
決められる。
々、本発明に係る半導体素子収納用トレイ（以下、単に
トレイと略称する）１の平面図、左側面図及び正面図で
あり、図２は底面図である。このトレイ１は、導電性プ
ラスチックを素材として射出成形によって得られ、全体
として矩形板状に形成されている。詳しくは、トレイ１
は全体としての外形をした枠体２と、この枠体２の内側
全域にわたる平板状の支持部３とを有している。この支
持部３の全面上がトレイ１の長手方向で３０、短手方向
で１２に略均等の寸法で区画されており、１区画に１個
の半導体素子を支持でき、合計で３６６個の半導体素子
を配列して収納することができる。これら各区画におけ
る半導体素子の支持状態はほぼ同様であるので、以下、
数個の区画に関して詳しく説明する。具体的には、トレ
イ１の一つの角部の４区画について説明する。なお、支
持する半導体素子の数は半導体素子の数、大きさなどで
決められる。
【００１８】ここで、説明の便宜上、各図の説明を簡単
に行う。図３は、図１における部分Ａ−１の拡大図で、
説明しようとする４区画を示すものである。また、図４
及び図５は、図３における夫々、Ｂ−Ｂ断面及びＣ−Ｃ
断面を示すものである。なお、図２における部分Ａ−２
は、この部分Ａ−１の背面部分を示す。更に、図１及び
図３における部分Ｄ−１の拡大図を図６に示し、図２に
おける部分Ｄ−２の拡大図を図７に示す。この図６に示
すＤ−１部分と図７に示すＤ−２部分とは、互いに同じ
１区画についての平面図及び背面図となっている。ま
た、図８及び図９は各々、図６及び図７に関するＥ−Ｅ
断面及びＦ−Ｆ断面を示し、図１０は、図８における部
分Ｇの拡大図である。
に行う。図３は、図１における部分Ａ−１の拡大図で、
説明しようとする４区画を示すものである。また、図４
及び図５は、図３における夫々、Ｂ−Ｂ断面及びＣ−Ｃ
断面を示すものである。なお、図２における部分Ａ−２
は、この部分Ａ−１の背面部分を示す。更に、図１及び
図３における部分Ｄ−１の拡大図を図６に示し、図２に
おける部分Ｄ−２の拡大図を図７に示す。この図６に示
すＤ−１部分と図７に示すＤ−２部分とは、互いに同じ
１区画についての平面図及び背面図となっている。ま
た、図８及び図９は各々、図６及び図７に関するＥ−Ｅ
断面及びＦ−Ｆ断面を示し、図１０は、図８における部
分Ｇの拡大図である。
【００１９】なお、本実施例においてトレイ１上に納め
られる半導体素子５は、ＢＧＡタイプのものであり、外
形はほぼ正方形をしている。ＬＧＡタイプの半導体素子
を収容支持することもある。
られる半導体素子５は、ＢＧＡタイプのものであり、外
形はほぼ正方形をしている。ＬＧＡタイプの半導体素子
を収容支持することもある。
【００２０】図３ないし図６に示すように、前記支持部
３の１区画の支持面３ａ上に、１個の半導体素子５が載
置される。但し、このＢＧＡタイプの半導体素子５は、
そのボール（端子部）を下側にして支持部３上に置かれ
る。つまり、支持部３は、半導体素子５の下面全面を支
持している。支持部３には、１個の半導体素子５毎に、
その外周に係合する複数、本実施形態の場合６本の柱状
突起７が一体に形成されており、半導体素子５を囲むよ
うに配置されている。これらの柱状突起７は、互いに同
形状、同寸法であり、その高さは半導体素子５の高さよ
りも高く、しかもトレイ１の深さを越えないものになっ
ている。各柱状突起の配置を具体的に述べると、略正方
形の半導体素子５の１組の対向する辺に１本ずつ、他の
対向する１組の辺に２本ずつが配置されている。これは
トレイ１を重ね合せたとき下向き上向きの柱状突起が互
いに干渉することのないようにするためである。
３の１区画の支持面３ａ上に、１個の半導体素子５が載
置される。但し、このＢＧＡタイプの半導体素子５は、
そのボール（端子部）を下側にして支持部３上に置かれ
る。つまり、支持部３は、半導体素子５の下面全面を支
持している。支持部３には、１個の半導体素子５毎に、
その外周に係合する複数、本実施形態の場合６本の柱状
突起７が一体に形成されており、半導体素子５を囲むよ
うに配置されている。これらの柱状突起７は、互いに同
形状、同寸法であり、その高さは半導体素子５の高さよ
りも高く、しかもトレイ１の深さを越えないものになっ
ている。各柱状突起の配置を具体的に述べると、略正方
形の半導体素子５の１組の対向する辺に１本ずつ、他の
対向する１組の辺に２本ずつが配置されている。これは
トレイ１を重ね合せたとき下向き上向きの柱状突起が互
いに干渉することのないようにするためである。
【００２１】前記各柱状突起７は円錐状であり、その先
端部が球面状に形成されている。この形態は、後述する
トレイ裏側の柱状突起に関しても同様である。柱状突起
をこのように形成したので、トレイ１上に半導体素子を
載置する際に半導体素子５が所定位置に円滑に案内され
る。円柱突起の形状は円錐台形でもよく、また、平面視
上３角形、星形などを自由に選択することができる。
端部が球面状に形成されている。この形態は、後述する
トレイ裏側の柱状突起に関しても同様である。柱状突起
をこのように形成したので、トレイ１上に半導体素子を
載置する際に半導体素子５が所定位置に円滑に案内され
る。円柱突起の形状は円錐台形でもよく、また、平面視
上３角形、星形などを自由に選択することができる。
【００２２】一方、図４、図５及び図７に示すように、
トレイ１にはその裏側にも半導体素子５を支持し得る支
持面３ｂが設けられている。この支持面３ｂは、トレイ
表側の前記支持面３ａの正反対面に位置している。この
支持面３ｂは、平板状の支持部３の裏面に突設形成され
た枠状のリブ３ｃの先端面に形成されている。
トレイ１にはその裏側にも半導体素子５を支持し得る支
持面３ｂが設けられている。この支持面３ｂは、トレイ
表側の前記支持面３ａの正反対面に位置している。この
支持面３ｂは、平板状の支持部３の裏面に突設形成され
た枠状のリブ３ｃの先端面に形成されている。
【００２３】前記したトレイ裏側の支持面３ｂに、半導
体素子５の外周に沿って他の柱状突起８が複数、この場
合６本が半導体素子５を囲んで形成されている。これら
柱状突起８は詳しくは、半導体素子５の１組の対向する
辺に１本ずつ、他の対向する１組の辺に２本ずつが配置
されている。
体素子５の外周に沿って他の柱状突起８が複数、この場
合６本が半導体素子５を囲んで形成されている。これら
柱状突起８は詳しくは、半導体素子５の１組の対向する
辺に１本ずつ、他の対向する１組の辺に２本ずつが配置
されている。
【００２４】半導体素子５に関しては、検査等の作業が
行われ、トレイ１上に載せられた状態で作業に供され
る。検査等は多くは、半導体素子５の表側のみならず裏
側に対しても行われる。トレイ裏側のこれら支持面３ｂ
及び柱状突起８は、半導体素子５の裏側に対して検査等
を行う際に用いられるものである。
行われ、トレイ１上に載せられた状態で作業に供され
る。検査等は多くは、半導体素子５の表側のみならず裏
側に対しても行われる。トレイ裏側のこれら支持面３ｂ
及び柱状突起８は、半導体素子５の裏側に対して検査等
を行う際に用いられるものである。
【００２５】半導体素子５の表側に対して検査等を施す
場合には、トレイ１をその姿勢を保って、つまり表側を
上にしたまま作業工程に移せばよい。一方、半導体素子
５の裏側に対して検査等を行う場合には、次のように行
われる。支持面３ａ上に半導体素子５を載置した状態の
トレイ１を複数段重ね合わせ、これらを一斉に反転させ
ることで、支持面３ａ上の半導体素子５を支持面３ｂ上
に移すことになる。これにより、あるトレイ上に支持さ
れている半導体素子５は、その下側になったトレイ１の
裏側の支持面３ｂ上によって支持され、素子の裏側が上
面の状態になる。
場合には、トレイ１をその姿勢を保って、つまり表側を
上にしたまま作業工程に移せばよい。一方、半導体素子
５の裏側に対して検査等を行う場合には、次のように行
われる。支持面３ａ上に半導体素子５を載置した状態の
トレイ１を複数段重ね合わせ、これらを一斉に反転させ
ることで、支持面３ａ上の半導体素子５を支持面３ｂ上
に移すことになる。これにより、あるトレイ上に支持さ
れている半導体素子５は、その下側になったトレイ１の
裏側の支持面３ｂ上によって支持され、素子の裏側が上
面の状態になる。
【００２６】ここで、トレイ表側の各柱状突起７とトレ
イ裏側の各柱状突起８とは、互いに支持面３ａ、３ｂの
中心周りの角度位置が所定角度、本実施例の場合９０
°、互いにずらされている。これは次の理由による。
イ裏側の各柱状突起８とは、互いに支持面３ａ、３ｂの
中心周りの角度位置が所定角度、本実施例の場合９０
°、互いにずらされている。これは次の理由による。
【００２７】半導体素子５を反転させる必要が発生した
とき、半導体素子５が収容されたトレイ１を重ね合せ、
これを一体的に反転することで半導体素子５の上下姿勢
を逆転させることができる。この反転作業の際にはトレ
イ１を上下方向に積み重ね含ませるのであって、このと
きトレイ１の表裏両面に形成してある柱上突起の端部と
端部とが突き当たることで干渉減少が生じないことが必
要である。そこで、この干渉現象を防ぐため、さらに詳
しくは柱上突起が互いに当たらず、互いに噛み合う状態
になるようにその位置が９０度分だけオフセットしてい
る。
とき、半導体素子５が収容されたトレイ１を重ね合せ、
これを一体的に反転することで半導体素子５の上下姿勢
を逆転させることができる。この反転作業の際にはトレ
イ１を上下方向に積み重ね含ませるのであって、このと
きトレイ１の表裏両面に形成してある柱上突起の端部と
端部とが突き当たることで干渉減少が生じないことが必
要である。そこで、この干渉現象を防ぐため、さらに詳
しくは柱上突起が互いに当たらず、互いに噛み合う状態
になるようにその位置が９０度分だけオフセットしてい
る。
【００２８】また、図６ないし図１０から明らかなよう
に、前記トレイ裏側の各柱状突起８は、トレイ１同士が
上下に重ねられたときにトレイ表側の柱状突起７と共に
半導体素子５の外周に沿って列をなして半導体素子５を
囲み且つ先端部がトレイ表側の柱状突起７の先端域に達
する（図８ないし図１０参照）。これにより、半導体素
子５の裏側の検査等を行う際、重ねられたトレイ１を上
下反転させて半導体素子５を新たに下側となるトレイ１
に移すときに、半導体素子が横へのズレを生ずることな
くそのまま移行させることができる。したがって、トレ
イ１を重ねた状態で柱状突起７、８で囲まれる空間中に
半導体素子５が収納されて移動、輸送に供される。これ
により、重量状態のトレイ１が重ね合されている限りで
は半導体素子５が脱落することはない。以上は、半導体
素子が正方形あるいはこれに近い場合であって、長方形
の場合には円柱突起の配置が変更される。
に、前記トレイ裏側の各柱状突起８は、トレイ１同士が
上下に重ねられたときにトレイ表側の柱状突起７と共に
半導体素子５の外周に沿って列をなして半導体素子５を
囲み且つ先端部がトレイ表側の柱状突起７の先端域に達
する（図８ないし図１０参照）。これにより、半導体素
子５の裏側の検査等を行う際、重ねられたトレイ１を上
下反転させて半導体素子５を新たに下側となるトレイ１
に移すときに、半導体素子が横へのズレを生ずることな
くそのまま移行させることができる。したがって、トレ
イ１を重ねた状態で柱状突起７、８で囲まれる空間中に
半導体素子５が収納されて移動、輸送に供される。これ
により、重量状態のトレイ１が重ね合されている限りで
は半導体素子５が脱落することはない。以上は、半導体
素子が正方形あるいはこれに近い場合であって、長方形
の場合には円柱突起の配置が変更される。
【００２９】要するに、トレイ１を重ねた状態でトレイ
表側の円柱突起７と、トレイ裏側の円柱突起８とが干渉
することのない（当たることのない）位置関係に配置さ
れるのであって、その関係は、図６と図７に示してあ
る。
表側の円柱突起７と、トレイ裏側の円柱突起８とが干渉
することのない（当たることのない）位置関係に配置さ
れるのであって、その関係は、図６と図７に示してあ
る。
【００３０】ところで、このトレイ１には、更に下記の
構成が付加されていて、詳しくは、図２、図４、図５、
図７に示すように、トレイ裏側に設けられた前記枠状リ
ブ３ｃ間に板状リブ３ｄが一体に設けられている。この
板状リブ３ｄが補強となり、トレイ全体の剛性を高めて
いる。
構成が付加されていて、詳しくは、図２、図４、図５、
図７に示すように、トレイ裏側に設けられた前記枠状リ
ブ３ｃ間に板状リブ３ｄが一体に設けられている。この
板状リブ３ｄが補強となり、トレイ全体の剛性を高めて
いる。
【００３１】また、図２ないし図７に示すように、トレ
イ１の平板状支持部３の支持面３ａ以外の部位に、例え
ば円形の肉抜き３ｅが施されている。よって、トレイの
軽量化が図られ、搬送や、取り扱い上便利である。
イ１の平板状支持部３の支持面３ａ以外の部位に、例え
ば円形の肉抜き３ｅが施されている。よって、トレイの
軽量化が図られ、搬送や、取り扱い上便利である。
【００３２】なお、本実施例においては、ＢＧＡタイプ
の半導体素子５の全面を支持面で支持するようにしてい
るが、ボール（端子部）とトレイ１の支持面とが接触す
ることで、その半導体素子は支持される。以上の説明に
おいてトレイ１の表、裏の表現をしているが、これは国
語における表裏の意味ではなく、第１面、第２面の意味
に解するものである。
の半導体素子５の全面を支持面で支持するようにしてい
るが、ボール（端子部）とトレイ１の支持面とが接触す
ることで、その半導体素子は支持される。以上の説明に
おいてトレイ１の表、裏の表現をしているが、これは国
語における表裏の意味ではなく、第１面、第２面の意味
に解するものである。
【００３３】
【発明の効果】以上の説明から明らかなように、本発明
による半導体素子収納用トレイは、半導体素子を支持す
る支持面に半導体素子の外周に係合する複数の柱状突起
が半導体素子を囲むように形成されている。したがっ
て、トレイの構成が簡単になっている。具体的には、ト
レイ表側の支持面を有する支持部を平板状となし、この
平板状支持部の裏面には枠状リブを突設形成し、この枠
状リブの先端面にトレイ裏側の支持面を形成した構成を
採用したので、トレイは実質的にこの平板状支持部、枠
状リブ、前記柱状突起にて構成されることとなる。よっ
て、トレイを射出成形するための金型が簡単であり、金
型の製造がきわめて簡単となり、コストが低減される。
また、トレイの構造が簡単であるから、トレイ全体にわ
ったて肉厚を均一化し易く、そりなどの変形が生じ難
い。また、半導体素子の表裏両側から検査測定等を行う
場合、半導体が表の状態と裏の状態とで支持状態に差が
なく、半導体素子の角度位置が一定となり、検査事項を
関連させる必要等があって相互の角度位置を一定にしな
ければならない場合に好適である。更に、外形が同一な
複数種の半導体素子を扱うことを考えた場合、半導体素
子はその全面を支持され、外周囲は柱状突起で位置決め
されるから、例えばＢＧＡタイプの半導体素子の場合に
そのボール（端子部）の配置状況の影響は全くなく、扱
うことができる半導体素子の種類が多く、汎用性が高い
などの効果がある。
による半導体素子収納用トレイは、半導体素子を支持す
る支持面に半導体素子の外周に係合する複数の柱状突起
が半導体素子を囲むように形成されている。したがっ
て、トレイの構成が簡単になっている。具体的には、ト
レイ表側の支持面を有する支持部を平板状となし、この
平板状支持部の裏面には枠状リブを突設形成し、この枠
状リブの先端面にトレイ裏側の支持面を形成した構成を
採用したので、トレイは実質的にこの平板状支持部、枠
状リブ、前記柱状突起にて構成されることとなる。よっ
て、トレイを射出成形するための金型が簡単であり、金
型の製造がきわめて簡単となり、コストが低減される。
また、トレイの構造が簡単であるから、トレイ全体にわ
ったて肉厚を均一化し易く、そりなどの変形が生じ難
い。また、半導体素子の表裏両側から検査測定等を行う
場合、半導体が表の状態と裏の状態とで支持状態に差が
なく、半導体素子の角度位置が一定となり、検査事項を
関連させる必要等があって相互の角度位置を一定にしな
ければならない場合に好適である。更に、外形が同一な
複数種の半導体素子を扱うことを考えた場合、半導体素
子はその全面を支持され、外周囲は柱状突起で位置決め
されるから、例えばＢＧＡタイプの半導体素子の場合に
そのボール（端子部）の配置状況の影響は全くなく、扱
うことができる半導体素子の種類が多く、汎用性が高い
などの効果がある。
【図１】本発明に係る半導体素子収納用トレイを示す図
であり、 （ａ）（ｂ）及び（ｃ）は各々、半導体素子
収納用トレイの平面図、左側面図及び正面図である。
であり、 （ａ）（ｂ）及び（ｃ）は各々、半導体素子
収納用トレイの平面図、左側面図及び正面図である。
【図２】図１に示した半導体素子収納用トレイの底面図
である。
である。
【図３】図１における部分Ａ−１の拡大図でである。
【図４】図３におけるＢ−Ｂ断面図である。
【図５】図３におけるＣ−Ｃ断面図である。
【図６】図１及び図３における部分Ｄ−１の拡大図であ
る。
る。
【図７】図２における部分Ｄ−２の拡大図である。
【図８】図６及び図７に関するＥ−Ｅ断面図である。
【図９】図６及び図７に関するＦ−Ｆ断面図である。
【図１０】図８における部分Ｇの拡大図である。
【図１１】（ａ）はトレイの１区画の平面図、（ｂ）は
（ａ）におけるＭ−Ｎ−Ｍ−Ｎ線に沿う断面図である。
（ａ）におけるＭ−Ｎ−Ｍ−Ｎ線に沿う断面図である。
【図１２】（ａ）は図１１（ａ）におけるＯ−Ｐ−Ｏ−
Ｐ線に沿う断面図、（ｂ）は図１１（ａ）の底面図であ
る。
Ｐ線に沿う断面図、（ｂ）は図１１（ａ）の底面図であ
る。
１ トレイ ２ （トレイの）枠体 ３ 支持部 ３ａ、３ｂ 支持面 ３ｃ 枠状のリブ ３ｄ 板状リブ ５ 半導体素子 ７、８ 柱状突起
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3E006 AA02 BA01 CA01 DA01 DB05 3E033 AA10 BA13 CA17 DA08 DD01 DE01 DE13 EA07 EA20 FA02 GA03 3E096 AA09 BA08 BB05 CA06 CB03 DA01 DA23 DB08 DC01 EA02X EA02Y FA07 FA19 FA23 FA27 GA05 GA09
Claims (7)
- 【請求項１】 フラットタイプの半導体素子を配列して
収納する半導体素子収納用トレイにおいて、半導体素子
を支持する支持面に半導体素子の外周に係合する複数の
柱状突起が半導体素子を囲むように一体に形成されてい
ることを特徴とする半導体素子収納用トレイ。 - 【請求項２】 トレイ裏側にも前記半導体素子を支持し
得る支持面が設けられ、この裏側の支持面に半導体素子
の外周に係合する複数の他の柱状突起が半導体素子を囲
み得るように一体に形成され、トレイ表側の柱状突起と
裏側の他の柱状突起とが、互いに支持面の中心周りの角
度位置が所定角度ずらされていることを特徴とする請求
項１記載の半導体素子収納用トレイ。 - 【請求項３】 トレイ表側の支持面を有する支持部は平
板状となされ、トレイ裏側の支持面は、該平板状支持部
の裏面に一体に突設された枠状リブの先端に形成されて
いることを特徴とする請求項１又は請求項２記載の半導
体素子収納用トレイ。 - 【請求項４】 トレイ裏側の他の柱状突起は、トレイ同
士が重ねられたときにトレイ表側の柱状突起と共に半導
体素子の外周に沿って列をなして半導体素子を囲み且つ
先端部がトレイ表側の柱状突起の先端域に達することを
特徴とする請求項１ないし請求項３記載のうちいずれか
１記載の半導体収納用トレイ。 - 【請求項５】 トレイ表側及び裏側の各柱状突起は円錐
状であり、先端部が球面状に形成されていることを特徴
とする請求項１ないし請求項４のうちいずれか１記載の
半導体素子収納用トレイ。 - 【請求項６】 トレイ裏側の前記枠状リブ間に板状リブ
が一体に設けられていることを特徴とする請求項３ない
し請求項５のうちいずれか１記載の半導体素子収納用ト
レイ。 - 【請求項７】 前記平板状支持部の支持面以外の部位
に、肉抜きが施されていることを特徴とする請求項１な
いし請求項６のうちいずれか１記載の半導体素子収納用
トレイ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14122599A JP4446260B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体素子収納用トレイ |
| US09/708,730 US6505741B1 (en) | 1999-05-21 | 2000-11-09 | Tray for receiving semiconductor devices |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14122599A JP4446260B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体素子収納用トレイ |
| US09/708,730 US6505741B1 (en) | 1999-05-21 | 2000-11-09 | Tray for receiving semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000326948A true JP2000326948A (ja) | 2000-11-28 |
| JP4446260B2 JP4446260B2 (ja) | 2010-04-07 |
Family
ID=26473510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14122599A Expired - Fee Related JP4446260B2 (ja) | 1999-05-21 | 1999-05-21 | 半導体素子収納用トレイ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6505741B1 (ja) |
| JP (1) | JP4446260B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517301A (ja) * | 2005-11-29 | 2009-04-30 | レクサム・ペタイナー・リドチエピング・アー・ベー | 飲料を分配し小出しするシステムおよび方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0801820D0 (en) * | 2008-02-01 | 2008-03-05 | Univ Coventry | Container for waste electrical and electronic equipment |
| KR101750095B1 (ko) | 2015-12-08 | 2017-07-03 | (주) 루리텍 | 트레이 장치 |
| US10315821B2 (en) | 2016-11-15 | 2019-06-11 | Nxp B.V. | Component carrier |
| USD895607S1 (en) * | 2019-05-31 | 2020-09-08 | Apple Inc. | Electronic device |
| EP4092721A1 (en) * | 2021-05-21 | 2022-11-23 | STMicroelectronics S.r.l. | Containment and transportation tray for electronic components having small dimensions and low weight |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE32344E (en) * | 1981-01-28 | 1987-02-03 | Bigelow-Sanford, Inc. | Shipping pallet and a package formed therefrom |
| JPH0245381A (ja) | 1988-07-29 | 1990-02-15 | Nec Corp | 半導体装置の包装容器 |
| US5746319A (en) * | 1990-09-25 | 1998-05-05 | R.H. Murphy Co., Inc. | Tray for integrated circuits |
| JP2588332B2 (ja) | 1991-10-22 | 1997-03-05 | 積水化学工業株式会社 | 家屋ユニットの据付け調整治具 |
| US5400904C1 (en) | 1993-10-15 | 2001-01-16 | Murphy R H Co Inc | Tray for ball terminal integrated circuits |
| US5492223A (en) * | 1994-02-04 | 1996-02-20 | Motorola, Inc. | Interlocking and invertible semiconductor device tray and test contactor mating thereto |
| US5418692A (en) * | 1994-08-22 | 1995-05-23 | Shinon Denkisangyo Kabushiki-Kaisha | Tray for semiconductor devices |
| US5988394A (en) * | 1996-11-28 | 1999-11-23 | Kabushiki Kaisha Toshiba | Tray for containing parts for storage and transportation |
-
1999
- 1999-05-21 JP JP14122599A patent/JP4446260B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-09 US US09/708,730 patent/US6505741B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517301A (ja) * | 2005-11-29 | 2009-04-30 | レクサム・ペタイナー・リドチエピング・アー・ベー | 飲料を分配し小出しするシステムおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4446260B2 (ja) | 2010-04-07 |
| US6505741B1 (en) | 2003-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100390324B1 (ko) | 반도체 집적회로장치용 트레이 | |
| JP4261411B2 (ja) | 積重ね可能な集積回路用トレイ | |
| US5400904A (en) | Tray for ball terminal integrated circuits | |
| US5791486A (en) | Integrated circuit tray with self aligning pocket | |
| US5725101A (en) | Thin-plate supporting container | |
| US6981595B2 (en) | Carrier tape for electronic components | |
| JP2000326948A (ja) | 半導体素子収納用トレイ | |
| JP2007109763A (ja) | 半導体チップ収容トレイ及び半導体チップの搬送方法 | |
| JP2006076617A (ja) | 収納トレイおよび収納装置 | |
| US11387124B2 (en) | Wafer container and method for holding wafer | |
| US20070068846A1 (en) | Wafer packing | |
| JP4106225B2 (ja) | 電子部品等の収納トレー | |
| JPH08156944A (ja) | 部品トレー | |
| JP2001278238A (ja) | 電子部品収納用トレイ | |
| TWI424525B (zh) | 晶片封裝體的承載裝置及承載組件 | |
| JP7361614B2 (ja) | 半導体チップトレイ及び半導体チップの収容方法 | |
| KR101030006B1 (ko) | 전자 소자 적재용 트레이 | |
| JPH11208764A (ja) | 電子部品収納用トレイ | |
| TW202340045A (zh) | 具抵持元件之可伸縮基板承載裝置 | |
| CN210140085U (zh) | 运载装置 | |
| KR101898477B1 (ko) | 캐리어 커버를 세정하기 위한 커버 홀더 | |
| JP4591679B2 (ja) | 半導体チップ収容トレイ、半導体チップの収容方法、及び半導体チップ搬送体 | |
| JP6501723B2 (ja) | 支持トレイ | |
| KR20200076436A (ko) | 전자 소자 적재용 트레이 | |
| JP2000109169A (ja) | Ｉｃパッケージ用トレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20091221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |