JP2000109169A - Ｉｃパッケージ用トレイ - Google Patents
Ｉｃパッケージ用トレイInfo
- Publication number
- JP2000109169A JP2000109169A JP10280932A JP28093298A JP2000109169A JP 2000109169 A JP2000109169 A JP 2000109169A JP 10280932 A JP10280932 A JP 10280932A JP 28093298 A JP28093298 A JP 28093298A JP 2000109169 A JP2000109169 A JP 2000109169A
- Authority
- JP
- Japan
- Prior art keywords
- package
- bump electrode
- substrate
- accommodation space
- tray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Packaging Frangible Articles (AREA)
Abstract
(57)【要約】
【課題】 トレイの種類の低減により、トレイの設計、
製造、管理に要するコストを低減させることができ、且
つ、収容したパッケージ下面のバンプ電極の汚損を防止
することのできるトレイを提供すること。 【解決手段】 基板４上の複数個のパッケージ収容部６
は、開口寸法の異なる収容空間６０２，６０４，６０
６，６０８が開口寸法の大きい順に基板４の上面側にか
ら複数段に連続する構造とし、且つ、上下に隣接する収
容空間相互間において、上層の収容空間の底面６０２２
が、収容するＩＣパッケージ１０の下面の電極非装備領
域１０Ｓ２，１０Ｓ３を支えると共に、ＩＣパッケージ
１０の下面のバンプ電極形成領域１０Ｓ１に突設される
バンプ電極１００４が下層の収容空間内に非接触状態で
収まるように、各収容空間６０２，６０４，６０６，６
０８の縦横及び深さ寸法を設定する。
製造、管理に要するコストを低減させることができ、且
つ、収容したパッケージ下面のバンプ電極の汚損を防止
することのできるトレイを提供すること。 【解決手段】 基板４上の複数個のパッケージ収容部６
は、開口寸法の異なる収容空間６０２，６０４，６０
６，６０８が開口寸法の大きい順に基板４の上面側にか
ら複数段に連続する構造とし、且つ、上下に隣接する収
容空間相互間において、上層の収容空間の底面６０２２
が、収容するＩＣパッケージ１０の下面の電極非装備領
域１０Ｓ２，１０Ｓ３を支えると共に、ＩＣパッケージ
１０の下面のバンプ電極形成領域１０Ｓ１に突設される
バンプ電極１００４が下層の収容空間内に非接触状態で
収まるように、各収容空間６０２，６０４，６０６，６
０８の縦横及び深さ寸法を設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、パッケージ収容部
にＩＣパッケージを収容保持し、搬送や出荷などの際に
ＩＣパッケージを保護するＩＣパッケージ用トレイに関
するものである。
にＩＣパッケージを収容保持し、搬送や出荷などの際に
ＩＣパッケージを保護するＩＣパッケージ用トレイに関
するものである。
【０００２】
【従来の技術】組み立てが完了したＩＣパッケージは、
搬送や出荷の際に破損しないように、合成樹脂製のトレ
イに形成されているパッケージ収容部に一個ずつ収容さ
れる。このようなトレイは、通常、単一の基板上に同一
形状のパッケージ収容部を複数個整列配備した構造であ
る。組み立てが完了してトレイのパッケージ収容部に収
容されたＩＣパッケージは、トレイに収容した状態のま
ま、各種試験、検査工程に搬送される。そして、試験や
検査工程を終えて完成品となったＩＣパッケージは、ト
レイに収容された状態のまま防湿梱包され、ユーザーに
向けて出荷される。
搬送や出荷の際に破損しないように、合成樹脂製のトレ
イに形成されているパッケージ収容部に一個ずつ収容さ
れる。このようなトレイは、通常、単一の基板上に同一
形状のパッケージ収容部を複数個整列配備した構造であ
る。組み立てが完了してトレイのパッケージ収容部に収
容されたＩＣパッケージは、トレイに収容した状態のま
ま、各種試験、検査工程に搬送される。そして、試験や
検査工程を終えて完成品となったＩＣパッケージは、ト
レイに収容された状態のまま防湿梱包され、ユーザーに
向けて出荷される。
【０００３】これまでこのようなトレイは、１種類の限
られたＩＣパッケージ専用として、ＩＣパッケージの設
計時にその都度、パッケージ収容部の形状や寸法を設計
していた。
られたＩＣパッケージ専用として、ＩＣパッケージの設
計時にその都度、パッケージ収容部の形状や寸法を設計
していた。
【０００４】
【発明が解決しようとする課題】しかし、近年では、Ｉ
Ｃパッケージを搭載する機器の多様化等に伴い、ＩＣパ
ッケージの多品種少量化が進み、形状や寸法が異なる他
種類のＩＣパッケージが生産されるようになっている。
そのため、従来のようにＩＣパッケージ毎に専用のトレ
イを準備する方法では、ＩＣパッケージの種類分だけ多
種のトレイを設計・製造しなければならず、トレイ用の
金型の設計・制作費の増大による製造コストの増大や、
保管場所や管理種目の増大による運用コストの増大とい
う問題が生じた。
Ｃパッケージを搭載する機器の多様化等に伴い、ＩＣパ
ッケージの多品種少量化が進み、形状や寸法が異なる他
種類のＩＣパッケージが生産されるようになっている。
そのため、従来のようにＩＣパッケージ毎に専用のトレ
イを準備する方法では、ＩＣパッケージの種類分だけ多
種のトレイを設計・製造しなければならず、トレイ用の
金型の設計・制作費の増大による製造コストの増大や、
保管場所や管理種目の増大による運用コストの増大とい
う問題が生じた。
【０００５】前記不具合を解消するため、特開平５−３
３０５８４号や特開平１０−７９４１９号に多段式のパ
ッケージ収容部も提供されている。しかしながら、収容
するＩＣパッケージが下面にボール形のバンプ電極を配
設したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッ
ケージなどでは、バンプ電極がパッケージ収容部の底面
との接触によって汚損し、その結果、パッケージの実装
時にソルダビリティの劣化等の不都合を招く虞もあっ
た。
３０５８４号や特開平１０−７９４１９号に多段式のパ
ッケージ収容部も提供されている。しかしながら、収容
するＩＣパッケージが下面にボール形のバンプ電極を配
設したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッ
ケージなどでは、バンプ電極がパッケージ収容部の底面
との接触によって汚損し、その結果、パッケージの実装
時にソルダビリティの劣化等の不都合を招く虞もあっ
た。
【０００６】本発明は前記事情に鑑み案出されたもので
あって、本発明の目的は、一種類のＩＣパッケージ用ト
レイを寸法の異なる複数種のＩＣパッケージに共用でき
て、ＩＣパッケージ用トレイの種類の低減により、トレ
イの設計、製造、管理に要するコストを低減させること
ができ、且つ、収容するＩＣパッケージが下面にバンプ
電極を持つ構造の場合でも、バンプ電極の汚損を防止し
て、パッケージの実装時にソルダビリティの劣化等の不
都合の発生を防止することのできるＩＣパッケージ用ト
レイを提供することにある。
あって、本発明の目的は、一種類のＩＣパッケージ用ト
レイを寸法の異なる複数種のＩＣパッケージに共用でき
て、ＩＣパッケージ用トレイの種類の低減により、トレ
イの設計、製造、管理に要するコストを低減させること
ができ、且つ、収容するＩＣパッケージが下面にバンプ
電極を持つ構造の場合でも、バンプ電極の汚損を防止し
て、パッケージの実装時にソルダビリティの劣化等の不
都合の発生を防止することのできるＩＣパッケージ用ト
レイを提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明のＩＣパッケージ用トレイは、単一の基板上
に複数個のパッケージ収容部が縦横に整列装備され、前
記各パッケージ収容部は、内周部をパッケージ収容部の
中央に向かって下る階段状に形成することで、矩形枠状
に延在する側面と底面により開口寸法の異なる収容空間
が開口寸法の大きい順に基板の上面側にから三段以上の
複数段に連続して形成され、且つ、上下に隣接する収容
空間相互間においては、下層の収容空間の上端に連なる
上層の収容空間の底面が、収容するＩＣパッケージの下
面のバンプ電極形成領域の外側に位置する電極非装備領
域を支えると共に、前記バンプ電極形成領域に突設され
るバンプ電極が下層の収容空間内に収容空間の側面や底
面と非接触状態で収まるように、各収容空間の縦横及び
深さ寸法が設定されていることを特徴とする。
め、本発明のＩＣパッケージ用トレイは、単一の基板上
に複数個のパッケージ収容部が縦横に整列装備され、前
記各パッケージ収容部は、内周部をパッケージ収容部の
中央に向かって下る階段状に形成することで、矩形枠状
に延在する側面と底面により開口寸法の異なる収容空間
が開口寸法の大きい順に基板の上面側にから三段以上の
複数段に連続して形成され、且つ、上下に隣接する収容
空間相互間においては、下層の収容空間の上端に連なる
上層の収容空間の底面が、収容するＩＣパッケージの下
面のバンプ電極形成領域の外側に位置する電極非装備領
域を支えると共に、前記バンプ電極形成領域に突設され
るバンプ電極が下層の収容空間内に収容空間の側面や底
面と非接触状態で収まるように、各収容空間の縦横及び
深さ寸法が設定されていることを特徴とする。
【０００８】本発明では、各パッケージ収容部内には開
口寸法の異なる収容空間が三段以上の階段状に連続形成
されていて、収容するＩＣパッケージが下面にバンプ電
極を有する構造の場合、三段以上に連続する収容空間の
内の上下に隣接する二段分の収容空間を使ってパッケー
ジを収容する。その場合に、収容したパッケージは、上
層の収容空間における底面でＩＣパッケージの下面のバ
ンプ電極形成領域の外側の電極非装備領域のみを支え、
バンプ電極形成領域に形成されるバンプ電極は、非接触
状態で下層の収容空間に収容される。即ち、パッケージ
収容部の内壁に対してバンプ電極が非接触状態となるよ
うにＩＣパッケージの支持するため、パッケージ収容部
の内面との接触によるバンプ電極の汚損を防止すること
ができ、パッケージの実装時にソルダビリティの劣化等
の不都合の発生を防止することができる。また、各パッ
ケージ収容部内には開口寸法の異なる収容空間が三段以
上の階段状に連続形成されていて、ＩＣパッケージの収
容に使う収容空間の選択を変えることで、一種類のＩＣ
パッケージ用トレイを寸法の異なる多種のＩＣパッケー
ジに共用できて、トレイの種類の低減により、トレイの
設計、製造、管理に要するコストを低減させることがで
きる。
口寸法の異なる収容空間が三段以上の階段状に連続形成
されていて、収容するＩＣパッケージが下面にバンプ電
極を有する構造の場合、三段以上に連続する収容空間の
内の上下に隣接する二段分の収容空間を使ってパッケー
ジを収容する。その場合に、収容したパッケージは、上
層の収容空間における底面でＩＣパッケージの下面のバ
ンプ電極形成領域の外側の電極非装備領域のみを支え、
バンプ電極形成領域に形成されるバンプ電極は、非接触
状態で下層の収容空間に収容される。即ち、パッケージ
収容部の内壁に対してバンプ電極が非接触状態となるよ
うにＩＣパッケージの支持するため、パッケージ収容部
の内面との接触によるバンプ電極の汚損を防止すること
ができ、パッケージの実装時にソルダビリティの劣化等
の不都合の発生を防止することができる。また、各パッ
ケージ収容部内には開口寸法の異なる収容空間が三段以
上の階段状に連続形成されていて、ＩＣパッケージの収
容に使う収容空間の選択を変えることで、一種類のＩＣ
パッケージ用トレイを寸法の異なる多種のＩＣパッケー
ジに共用できて、トレイの種類の低減により、トレイの
設計、製造、管理に要するコストを低減させることがで
きる。
【０００９】
【発明の実施の形態】以下、図１乃至図３に基づいて本
発明の実施の形態を説明する。図１は実施の形態に係る
ＩＣパッケージ用トレイの平面図、図２は図１のＡ部の
拡大図、図３は図２のＢ−Ｂ線に沿う断面図である。
発明の実施の形態を説明する。図１は実施の形態に係る
ＩＣパッケージ用トレイの平面図、図２は図１のＡ部の
拡大図、図３は図２のＢ−Ｂ線に沿う断面図である。
【００１０】この実施の形態のＩＣパッケージ用トレイ
２は、合成樹脂による一体成形品で、単一の矩形の基板
４上に縦横に行列状に複数個のパッケージ収容部６が整
列装備されている。そして、前記基板４は、外周の一部
（詳しくは、４個の角部の内の一つ）に、基板４の向き
を判別するための面取り部８を設けている。
２は、合成樹脂による一体成形品で、単一の矩形の基板
４上に縦横に行列状に複数個のパッケージ収容部６が整
列装備されている。そして、前記基板４は、外周の一部
（詳しくは、４個の角部の内の一つ）に、基板４の向き
を判別するための面取り部８を設けている。
【００１１】各パッケージ収容部６は、図２及び図３に
示すように、内周部６００を収容部中央に向かって下る
階段状に形成することで、開口寸法の異なる矩形の４個
の収容空間６０２，６０４，６０６，６０８が、開口寸
法の大きい順に基板４の上面４０２側にから４段に連続
形成された構造とされている。詳細には、前記内周部６
００は、上下に延在するとともに矩形の輪郭に沿って延
在する側面６０２１、６０４１、６０６１、６０８１
と、各側面６０２１、６０４１、６０６１の下端に接続
され水平に矩形の輪郭に沿って延在する底面６０２２，
６０４２，６０６２とで構成され、各底面６０２２，６
０４２，６０６２上で各側面６０２１、６０４１、６０
４２の内側により前記３個の収容空間６０２，６０４，
６０６が形成され、底面６０６２の下方で側面６０８１
の内側により前記収容空間６０８形成されている。そし
て、最下層の収容空間６０８は、基板４の下面側に貫通
して形成されている。
示すように、内周部６００を収容部中央に向かって下る
階段状に形成することで、開口寸法の異なる矩形の４個
の収容空間６０２，６０４，６０６，６０８が、開口寸
法の大きい順に基板４の上面４０２側にから４段に連続
形成された構造とされている。詳細には、前記内周部６
００は、上下に延在するとともに矩形の輪郭に沿って延
在する側面６０２１、６０４１、６０６１、６０８１
と、各側面６０２１、６０４１、６０６１の下端に接続
され水平に矩形の輪郭に沿って延在する底面６０２２，
６０４２，６０６２とで構成され、各底面６０２２，６
０４２，６０６２上で各側面６０２１、６０４１、６０
４２の内側により前記３個の収容空間６０２，６０４，
６０６が形成され、底面６０６２の下方で側面６０８１
の内側により前記収容空間６０８形成されている。そし
て、最下層の収容空間６０８は、基板４の下面側に貫通
して形成されている。
【００１２】各パッケージ収容部６において、上下に隣
接する収容空間相互間においては、下層の収容空間の上
端に連なる上層の収容空間の底面が、収容するＩＣパッ
ケージの下面のバンプ電極形成領域の外側に位置する電
極非装備領域を支えると共に、前記バンプ電極形成領域
に突設されるボール形のバンプ電極が下層の収容空間内
に収容空間の側面や底面と非接触状態で収まるように、
各収容空間の縦横の寸法及び深さ寸法を設定している。
接する収容空間相互間においては、下層の収容空間の上
端に連なる上層の収容空間の底面が、収容するＩＣパッ
ケージの下面のバンプ電極形成領域の外側に位置する電
極非装備領域を支えると共に、前記バンプ電極形成領域
に突設されるボール形のバンプ電極が下層の収容空間内
に収容空間の側面や底面と非接触状態で収まるように、
各収容空間の縦横の寸法及び深さ寸法を設定している。
【００１３】例えば、最上位の収容空間６０２とその直
下の収容空間６０４との間では、下層の収容空間６０４
の上端に連なる上層の収容空間６０２の底面６０２２
が、収容するＩＣパッケージ１０の下面１００２のバン
プ電極形成領域１０Ｓ１の外側に位置する電極非装備領
域１０Ｓ２，１０Ｓ３を支えると共に、前記バンプ電極
形成領域１０Ｓ１に突設されるボール形のバンプ電極１
００４が下層の収容空間６０４内にその収容空間６０４
の側面６０４１や底面６０４２と非接触状態で収まるよ
うに、各収容空間６０２，６０４の縦横の寸法及び深さ
寸法６０２ｔ，６０４ｔを設定している。
下の収容空間６０４との間では、下層の収容空間６０４
の上端に連なる上層の収容空間６０２の底面６０２２
が、収容するＩＣパッケージ１０の下面１００２のバン
プ電極形成領域１０Ｓ１の外側に位置する電極非装備領
域１０Ｓ２，１０Ｓ３を支えると共に、前記バンプ電極
形成領域１０Ｓ１に突設されるボール形のバンプ電極１
００４が下層の収容空間６０４内にその収容空間６０４
の側面６０４１や底面６０４２と非接触状態で収まるよ
うに、各収容空間６０２，６０４の縦横の寸法及び深さ
寸法６０２ｔ，６０４ｔを設定している。
【００１４】また、例えば、上から３番目の収容空間６
０６とその直下の収容空間６０８との間では、下層の収
容空間６０８の上端に連なる上層の収容空間６０６の底
面６０６２が、収容するＩＣパッケージ１２の下面１２
０２のバンプ電極形成領域１２Ｓ１の外側に位置する電
極非装備領域１２Ｓ２，１２Ｓ３を支えると共に、前記
バンプ電極形成領域１２Ｓ１に突設されるボール形のバ
ンプ電極１２０４が下層の収容空間６０８内にその収容
空間６０８の側面６０８１や底面（最下層の収容空間の
場合は存在しない）と非接触状態で収まるように、各収
容空間６０６，６０８の縦横の寸法及び深さ寸法６０６
ｔ，６０８ｔを設定している。
０６とその直下の収容空間６０８との間では、下層の収
容空間６０８の上端に連なる上層の収容空間６０６の底
面６０６２が、収容するＩＣパッケージ１２の下面１２
０２のバンプ電極形成領域１２Ｓ１の外側に位置する電
極非装備領域１２Ｓ２，１２Ｓ３を支えると共に、前記
バンプ電極形成領域１２Ｓ１に突設されるボール形のバ
ンプ電極１２０４が下層の収容空間６０８内にその収容
空間６０８の側面６０８１や底面（最下層の収容空間の
場合は存在しない）と非接触状態で収まるように、各収
容空間６０６，６０８の縦横の寸法及び深さ寸法６０６
ｔ，６０８ｔを設定している。
【００１５】本実施の形態では、各パッケージ収容部６
内には開口寸法の異なる収容空間６０２，６０４，６０
６，６０８が４段の階段状に連続形成されていて、収容
するＩＣパッケージ１０，１２が下面にバンプ電極１０
０４，１２０４を有する構造の場合、上下に隣接する二
段分の収容空間を使ってこれらのパッケージ１０，１２
を収容する。その場合に、収容したパッケージ１０，１
２は、いずれも、上層の収容空間における底面でパッケ
ージ下面の電極非装備領域１０Ｓ２，１０Ｓ３，１２Ｓ
２，１２Ｓ３のみを支え、バンプ電極形成領域１０Ｓ
１，１２Ｓ１に形成されるバンプ電極１００４，１２０
４は、非接触状態で下層の収容空間に収容される。即
ち、パッケージ収容部６の内壁に対してバンプ電極１０
０４，１２０４が非接触状態となるようにＩＣパッケー
ジ１０の支持するため、パッケージ収容部６の内面との
接触によるバンプ電極１００４，１２０４の汚損を防止
することができ、パッケージ１０，１２の実装時にソル
ダビリティの劣化等の不都合の発生を防止することがで
きる。
内には開口寸法の異なる収容空間６０２，６０４，６０
６，６０８が４段の階段状に連続形成されていて、収容
するＩＣパッケージ１０，１２が下面にバンプ電極１０
０４，１２０４を有する構造の場合、上下に隣接する二
段分の収容空間を使ってこれらのパッケージ１０，１２
を収容する。その場合に、収容したパッケージ１０，１
２は、いずれも、上層の収容空間における底面でパッケ
ージ下面の電極非装備領域１０Ｓ２，１０Ｓ３，１２Ｓ
２，１２Ｓ３のみを支え、バンプ電極形成領域１０Ｓ
１，１２Ｓ１に形成されるバンプ電極１００４，１２０
４は、非接触状態で下層の収容空間に収容される。即
ち、パッケージ収容部６の内壁に対してバンプ電極１０
０４，１２０４が非接触状態となるようにＩＣパッケー
ジ１０の支持するため、パッケージ収容部６の内面との
接触によるバンプ電極１００４，１２０４の汚損を防止
することができ、パッケージ１０，１２の実装時にソル
ダビリティの劣化等の不都合の発生を防止することがで
きる。
【００１６】また、各パッケージ収容部６内には開口寸
法の異なる収容空間が４段の階段状に連続形成されてい
て、ＩＣパッケージ１０の収容に使う収容空間の選択を
変えることで、一種類のＩＣパッケージ用トレイ２を寸
法の異なる多種のＩＣパッケージ１０、１２に共用でき
て、トレイの種類の低減により、トレイの設計、製造、
管理に要するコストを低減させることができる。
法の異なる収容空間が４段の階段状に連続形成されてい
て、ＩＣパッケージ１０の収容に使う収容空間の選択を
変えることで、一種類のＩＣパッケージ用トレイ２を寸
法の異なる多種のＩＣパッケージ１０、１２に共用でき
て、トレイの種類の低減により、トレイの設計、製造、
管理に要するコストを低減させることができる。
【００１７】また、本実施の形態におけるＩＣパッケー
ジ用トレイ２では、最下層の収容空間６０８は、基板４
の下面に貫通した状態で設けられていて、パッケージ収
容部６に底壁が存在していないため、ＩＣパッケージ用
トレイ２の軽量化を図る上でも有利となっている。
ジ用トレイ２では、最下層の収容空間６０８は、基板４
の下面に貫通した状態で設けられていて、パッケージ収
容部６に底壁が存在していないため、ＩＣパッケージ用
トレイ２の軽量化を図る上でも有利となっている。
【００１８】更に、本実施の形態におけるＩＣパッケー
ジ用トレイ２は、基板４の一部に基板４の向きを判別す
るための面取り部８を装備しているため、ＩＣパッケー
ジ用トレイ２へのＩＣパッケージの収容作業を自動化す
る場合や、トレイ上のＩＣパッケージ２の検査等を自動
化する場合に、前記面取り部８を利用して、ＩＣパッケ
ージ用トレイ２を正確に位置決めすることができ、搬送
や出荷時の自動化が図り易い。
ジ用トレイ２は、基板４の一部に基板４の向きを判別す
るための面取り部８を装備しているため、ＩＣパッケー
ジ用トレイ２へのＩＣパッケージの収容作業を自動化す
る場合や、トレイ上のＩＣパッケージ２の検査等を自動
化する場合に、前記面取り部８を利用して、ＩＣパッケ
ージ用トレイ２を正確に位置決めすることができ、搬送
や出荷時の自動化が図り易い。
【００１９】なお、パッケージ収容部６を構成する収容
空間の段数は、以上の実施の形態に限定するものではな
く、三段以上の任意数に設定することが可能である。
空間の段数は、以上の実施の形態に限定するものではな
く、三段以上の任意数に設定することが可能である。
【００２０】
【発明の効果】以上に説明したように、本発明のＩＣパ
ッケージ用トレイは、各パッケージ収容部内に開口寸法
の異なる収容空間が三段以上の階段状に連続形成してい
て、収容するＩＣパッケージが下面にバンプ電極を有す
る構造の場合、三段以上に連続する収容空間の内の上下
に隣接する二段分の収容空間を使ってパッケージを収容
する。その場合に、収容したパッケージは、上層の収容
空間における底面でＩＣパッケージの下面のバンプ電極
形成領域の外側の電極非装備領域のみを支え、バンプ電
極形成領域に形成されるバンプ電極は、非接触状態で下
層の収容空間に収容される。即ち、パッケージ収容部の
内壁に対してバンプ電極が非接触状態となるようにＩＣ
パッケージの支持するため、パッケージ収容部の内面と
の接触によるバンプ電極の汚損を防止することができ、
パッケージの実装時にソルダビリティの劣化等の不都合
の発生を防止することができる。また、各パッケージ収
容部内には開口寸法の異なる収容空間が三段以上の階段
状に連続形成されていて、ＩＣパッケージの収容に使う
収容空間の選択を変えることで、一種類のＩＣパッケー
ジ用トレイを寸法の異なる多種のＩＣパッケージに共用
できて、トレイの種類の低減により、トレイの設計、製
造、管理に要するコストを低減させることができる。
ッケージ用トレイは、各パッケージ収容部内に開口寸法
の異なる収容空間が三段以上の階段状に連続形成してい
て、収容するＩＣパッケージが下面にバンプ電極を有す
る構造の場合、三段以上に連続する収容空間の内の上下
に隣接する二段分の収容空間を使ってパッケージを収容
する。その場合に、収容したパッケージは、上層の収容
空間における底面でＩＣパッケージの下面のバンプ電極
形成領域の外側の電極非装備領域のみを支え、バンプ電
極形成領域に形成されるバンプ電極は、非接触状態で下
層の収容空間に収容される。即ち、パッケージ収容部の
内壁に対してバンプ電極が非接触状態となるようにＩＣ
パッケージの支持するため、パッケージ収容部の内面と
の接触によるバンプ電極の汚損を防止することができ、
パッケージの実装時にソルダビリティの劣化等の不都合
の発生を防止することができる。また、各パッケージ収
容部内には開口寸法の異なる収容空間が三段以上の階段
状に連続形成されていて、ＩＣパッケージの収容に使う
収容空間の選択を変えることで、一種類のＩＣパッケー
ジ用トレイを寸法の異なる多種のＩＣパッケージに共用
できて、トレイの種類の低減により、トレイの設計、製
造、管理に要するコストを低減させることができる。
【図１】本発明に係るＩＣパッケージ用トレイの一実施
形態の平面図である。
形態の平面図である。
【図２】図１のＡ部の拡大図である。
【図３】図２のＢ−Ｂ線に沿う断面図である。
２……ＩＣパッケージ用トレイ、４……基板、６……パ
ッケージ収容部、８……面取り部、１０，１２……ＩＣ
パッケージ、１００４，１２０４……バンプ電極、１０
Ｓ１，１２Ｓ１……バンプ電極形成領域、１０Ｓ２，１
０Ｓ３，１２Ｓ２，１２Ｓ３……電極非装備領域、６０
０……内周部、６０２，６０４，６０６，６０８……収
容空間、６０２１，６０４１，６０６１，６０８１……
側面、６０２２，６０４２，６０６２……底面。
ッケージ収容部、８……面取り部、１０，１２……ＩＣ
パッケージ、１００４，１２０４……バンプ電極、１０
Ｓ１，１２Ｓ１……バンプ電極形成領域、１０Ｓ２，１
０Ｓ３，１２Ｓ２，１２Ｓ３……電極非装備領域、６０
０……内周部、６０２，６０４，６０６，６０８……収
容空間、６０２１，６０４１，６０６１，６０８１……
側面、６０２２，６０４２，６０６２……底面。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年８月２５日（１９９９．８．２
５）
５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明のＩＣパッケージ用トレイは、単一の基板上
に複数個のパッケージ収容部が縦横に整列装備され、前
記各パッケージ収容部は、内周部をパッケージ収容部の
中央に向かって下る階段状に形成することで、矩形枠状
に延在する側面と底面により開口寸法の異なる収容空間
が開口寸法の大きい順に基板の上面側から三段以上の複
数段に連続して形成され、且つ、上下に隣接する収容空
間相互間においては、下層の収容空間の上端に連なる上
層の収容空間の底面が、収容するＩＣパッケージの下面
のバンプ電極形成領域の外側に位置する電極非装備領域
を支えると共に、前記バンプ電極形成領域に突設される
バンプ電極が下層の収容空間内に収容空間の側面や底面
と非接触状態で収まるように、各収容空間の縦横及び深
さ寸法が設定され、前記各パッケージ収容部の開口寸法
の異なる各収容空間に、寸法の異なる複数種のＩＣパッ
ケージがそれぞれ収容される、ことを特徴とする。
め、本発明のＩＣパッケージ用トレイは、単一の基板上
に複数個のパッケージ収容部が縦横に整列装備され、前
記各パッケージ収容部は、内周部をパッケージ収容部の
中央に向かって下る階段状に形成することで、矩形枠状
に延在する側面と底面により開口寸法の異なる収容空間
が開口寸法の大きい順に基板の上面側から三段以上の複
数段に連続して形成され、且つ、上下に隣接する収容空
間相互間においては、下層の収容空間の上端に連なる上
層の収容空間の底面が、収容するＩＣパッケージの下面
のバンプ電極形成領域の外側に位置する電極非装備領域
を支えると共に、前記バンプ電極形成領域に突設される
バンプ電極が下層の収容空間内に収容空間の側面や底面
と非接触状態で収まるように、各収容空間の縦横及び深
さ寸法が設定され、前記各パッケージ収容部の開口寸法
の異なる各収容空間に、寸法の異なる複数種のＩＣパッ
ケージがそれぞれ収容される、ことを特徴とする。
Claims (3)
- 【請求項１】 単一の基板上に複数個のパッケージ収容
部が縦横に整列装備され、 前記各パッケージ収容部は、内周部をパッケージ収容部
の中央に向かって下る階段状に形成することで、矩形枠
状に延在する側面と底面により開口寸法の異なる収容空
間が開口寸法の大きい順に基板の上面側にから三段以上
の複数段に連続して形成され、 且つ、上下に隣接する収容空間相互間においては、下層
の収容空間の上端に連なる上層の収容空間の底面が、収
容するＩＣパッケージの下面のバンプ電極形成領域の外
側に位置する電極非装備領域を支えると共に、前記バン
プ電極形成領域に突設されるバンプ電極が下層の収容空
間内に収容空間の側面や底面と非接触状態で収まるよう
に、各収容空間の縦横及び深さ寸法が設定されている、 ことを特徴とするＩＣパッケージ用トレイ。 - 【請求項２】 最下層の収容空間は、基板の下面側に貫
通して形成されていることを特徴とする請求項１に記載
のＩＣパッケージ用トレイ。 - 【請求項３】 前記基板の外周の一部に、基板の向きを
判別する面取り部が設けられているとを特徴とする請求
項１又は２に記載のＩＣパッケージ用トレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28093298A JP3457549B2 (ja) | 1998-10-02 | 1998-10-02 | Ｉｃパッケージ用トレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28093298A JP3457549B2 (ja) | 1998-10-02 | 1998-10-02 | Ｉｃパッケージ用トレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000109169A true JP2000109169A (ja) | 2000-04-18 |
| JP3457549B2 JP3457549B2 (ja) | 2003-10-20 |
Family
ID=17631943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28093298A Expired - Fee Related JP3457549B2 (ja) | 1998-10-02 | 1998-10-02 | Ｉｃパッケージ用トレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3457549B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009051510A (ja) * | 2007-08-23 | 2009-03-12 | Haruchika Seimitsu:Kk | レンズ搬送容器 |
| JP2019172402A (ja) * | 2018-03-27 | 2019-10-10 | 日清食品ホールディングス株式会社 | 物品収納枠体 |
-
1998
- 1998-10-02 JP JP28093298A patent/JP3457549B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009051510A (ja) * | 2007-08-23 | 2009-03-12 | Haruchika Seimitsu:Kk | レンズ搬送容器 |
| JP2019172402A (ja) * | 2018-03-27 | 2019-10-10 | 日清食品ホールディングス株式会社 | 物品収納枠体 |
| JP7194504B2 (ja) | 2018-03-27 | 2022-12-22 | 日清食品ホールディングス株式会社 | 物品収納枠体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3457549B2 (ja) | 2003-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5957293A (en) | Tray to ship ceramic substrates and ceramic BGA packages | |
| US5400904A (en) | Tray for ball terminal integrated circuits | |
| US5335771A (en) | Spacer trays for stacking storage trays with integrated circuits | |
| US5103976A (en) | Tray for integrated circuits with supporting ribs | |
| US5481438A (en) | Tray for semiconductor devices | |
| KR100685348B1 (ko) | 집적회로 부품 트레이 | |
| US5746319A (en) | Tray for integrated circuits | |
| US7163104B2 (en) | Tray for semiconductor device and semiconductor device | |
| US5890599A (en) | Tray for integrated circuits | |
| TW200804153A (en) | Housing for electronic components | |
| US6857524B2 (en) | Tray for semiconductors | |
| CN1845860B (zh) | 低成本晶片盒的改进 | |
| JP2000109169A (ja) | Ｉｃパッケージ用トレイ | |
| JPH1149276A (ja) | Ｉｃパッケージ基板の保持体 | |
| JP2001278238A (ja) | 電子部品収納用トレイ | |
| TWI847803B (zh) | 晶圓儲存盒 | |
| KR100364843B1 (ko) | 반도체 패키지 운송용 트레이의 트레이월 구조 | |
| JPH1111572A (ja) | 半導体集積回路装置収納用トレイ | |
| JPH11208764A (ja) | 電子部品収納用トレイ | |
| EP4106506A1 (en) | Substrate tray | |
| JP2005212797A (ja) | 半導体チップ搬送用トレイ | |
| JP3730384B2 (ja) | 半導体集積回路用トレー | |
| US6527998B1 (en) | Method of fabricating integrated circuit pack trays using modules | |
| JPH11220015A (ja) | 半導体装置チップ用トレー及び半導体装置チップの保管・運搬方法 | |
| KR100389828B1 (ko) | 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |