JP2005212797A - 半導体チップ搬送用トレイ - Google Patents

Abstract

【課題】 チッピングやトレイ削れ等の発生を防止することができ、かつ、トレイ一枚あたりの半導体チップの収容数をできるだけ多く確保する技術を提供することにある。
【解決手段】 トレイポケット１ｃに半導体チップを収容した場合に、半導体チップの角部の側面にはリブ１ｄが存在しない空間を確保し、隣り合うトレイポケット１ｃを区画する共通のリブ１ｄ２，１ｄ３の形状を、棒状とした。これにより、チッピングやトレイ削れ等の発生を防止することができ、かつ、トレイ一枚あたりの半導体チップの収容数をできるだけ多く確保することができる。
【選択図】 図１

Description

本発明は、半導体チップ搬送用トレイ（以下、トレイという）に適用して有効な技術に関するものである。

半導体装置の製造工程や出荷工程では、半導体ウエハから切り出された半導体チップを次の工程に搬送する方法として、複数の半導体チップをトレイと呼ばれる板状の容器に収容した状態で搬送する方法がある。

半導体チップをトレイによって搬送する方法では、同一構成の複数枚のトレイを多段に積み重ね、その複数枚の積み重ねられたものをさらに幾つかまとめて専用のビニール袋に収容して持ち運ぶようにしている。その各トレイの主面および裏面には、半導体チップを収容するための断面凹状の収容部（以下、トレイポケットという）が形成されており、そのトレイを積み重ねると、下段となるトレイの主面のトレイポケットと、上段（蓋側）となるトレイの裏面のトレイポケットとが重なったところに空間が形成されるようになっていて、その空間に半導体チップを収容することができるようになっている。

ここで、図７〜図９は従来のトレイ３を示す。図７は平面図、図８は図７のＸ３−Ｘ３線の断面図、図９はトレイポケット３ｃに半導体チップ２が収容された一状態の拡大平面図である。

図７、８に示すように、トレイ３の外観は、平面略正方形であって、このトレイ３の主面の外周よりも内側の領域には、その主面に対して垂直な方向に凹む複数のトレイポケット３ｃがマトリクス状に配置されている。このトレイポケット３ｃは、その壁面を構成し、トレイポケット３ｃを区画する枠（以下、リブという）３ｄによって形成される空間である。なお、トレイ３は、絶縁樹脂材料を用いて、一つの金型により成形されている。

図９に示すように、このような従来のトレイ形状では、半導体チップの搬送中にトレイポケット３ｃに収容された半導体チップ２の角部とリブ３ｄ（トレイ３）とが接触すると（図９の丸囲い部）、チッピング（半導体チップのエッジの欠け）や、トレイ削れ等の異物が発生する問題があった。

この発生した異物が半導体チップの主面もしくは裏面に付着した場合、例えば、半導体チップの主面に露出された状態で形成されている複数のボンディングパッド（外部端子）に、発生した異物がそのボンディングパッド間を跨がるように付着して、ボンディングパッド間が短絡した状態となり、半導体チップの特性試験では特性不良と判断され、また、半導体チップの外観試験では外観不良と判断されることにもなる。

なお、トレイを用いた搬送方法については、例えば、特開２００２−１１０７７８号公報（特許文献１参照）に記載があり、搬送中の半導体チップの損傷などを防止するために、蓋側のトレイに突起を設け、その突起で半導体チップを押さえつけた状態で半導体チップを搬送する技術が開示されている。
特開２００２−１１０７７８号公報

そこで、上記のチッピングや、トレイ削れ等の異物が発生する問題に対して、本発明者は、半導体チップをトレイポケットに収容した場合に、半導体チップの角部とリブ（トレイ）とが接触しない空間を確保するために、トレイポケットの角部に円弧状の窪みを設けた新規なトレイを開発中である。図１０および図１１は開発中のトレイ４を示す。図１０は平面図、図１１はトレイポケット４ｃに半導体チップ２が収容された一状態の拡大平面図である。

しかしながら、上記トレイポケットの角部に円弧状の窪みを設けるトレイ形状では、以下の課題があることを本発明者は見出した。

一般に、金型で所望のトレイポケット形状を得るためには、トレイポケットを区画するリブの頂部の幅は、金型加工の精度に起因する。このため、図１１に示したように、トレイポケット４ｃの角部に円弧状の窪み４ｒを設けた場合、隣り合う円弧状の窪み４ｒの間隔にはある程度の幅Ｗｒが必要となる。この幅Ｗｒは、金型加工の精度のため、円弧状の窪み４ｒを設けないトレイ３のリブ頂部の幅Ｗ３（図７参照）と同程度となる。

したがって、開発中のトレイでは、円弧状の窪みを確保するために、リブの頂部の幅が太くなってしまうことに課題があることを本発明者は見出した。

また、同一の半導体チップサイズ、同一のトレイサイズで比較した場合、円弧状の窪みを設けたトレイ一枚あたりの半導体チップの収容数は、円弧状の窪みを設けないトレイよりも減少する、という課題があることを本発明者は見出した。

本発明の目的は、チッピングやトレイ削れ等の発生を防止することができ、かつ、トレイ一枚あたりの半導体チップの収容数をできるだけ多く確保する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本発明によるトレイは、トレイポケットに半導体チップを収容した場合に、半導体チップの角部の側面にはリブが存在しない空間を確保し、隣り合う収容部を区画する共通のリブの形状を、他のリブと繋がることがない棒状とするものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

すなわち、トレイポケットに半導体チップを収容した場合に、半導体チップの角部の側面にはリブが存在しない空間を確保するために、隣り合う収容部を区画する共通のリブの形状を、他のリブと繋がっていない棒状とすることで、チッピングやトレイ削れ等の発生を防止することができ、かつ、トレイ一枚あたりの半導体チップの収容数をできるだけ多く確保することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

以下の実施の形態において、要素の数（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原始的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

また、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。

また、以下の実施の形態において、搬送は、工程間の搬送と、その他に出荷のための搬送など、種々の目的のための搬送を含むものとする。

また、同一の半導体チップサイズ、同一のトレイサイズにおいて、トレイ一枚あたりのトレイポケットの個数、すなわち、半導体チップの収容数を多く確保するためには、リブの頂部の幅が短ければ短いほどよいが、金型加工の精度のため、以下の実施の形態においては、リブの頂部の幅を、０．８ｍｍ程度とする。

（実施の形態１）
まず、本実施の形態１によるトレイの一例を図１〜図３に示す。図１は主面の全体平面図、図２は図１のＸ１−Ｘ１線の断面図、図３はトレイポケット１ｃに半導体チップ２が収容された一状態の拡大平面図である。

図１に示すように、トレイ１の外観は、例えば、１つの角部にインデックス用の面取り部１ａが形成された平面略正方形の板状とされており、その外形寸法は、例えば、縦５０ｍｍ程度、横５０ｍｍ程度、厚さ４ｍｍ程度とされている。

トレイ１の構成材料は、例えば、ＡＡＳ（アクリルニトリル−アクリレート−スチレン）樹脂、ＡＢＳ（アクリルニトリル−ブタジエン−スチレン）樹脂またはＰＳ（ポリスチレン）樹脂等のような絶縁材料からなり、静電気の帯電を低減し半導体チップの静電破壊を抑制または防止する観点から、例えば、親水性ポリマーが含有されている。この静電破壊対策として、トレイ１にカーボンを添加したり、トレイ１に導体パターンを形成したりしても良いが、親水性ポリマーを添加した場合は、カーボンの添加に比べて異物の発生を低減でき、また、導体パターンの形成に比べて形成方法が容易でありトレイ１のコストを低減できる。なお、トレイ１は、一つの金型により成形される。

このトレイ１の主面の外周よりも寸法Ａ１だけ内側の領域には、トレイ１の主面に対して垂直な方向に突出する凸部１ｂが形成されている。寸法Ａ１は、例えば、２ｍｍ程度である。凸部１ｂの主面に対して垂直な方向に凹部を形成され、半導体チップを収容するためのトレイポケット１ｃがマトリクス状に配置されている。このトレイポケット１ｃは、リブ１ｄによって区画された空間である。

このトレイポケット１ｃは、特に限定されるわけではないが、例えば、７．５ｍｍ×６．０ｍｍ程度の平面寸法を有する半導体チップを収容する場合には、５×６個の半導体チップを収容することができる場合が図１に例示されている。

図１では、リブ１ｄの形状によって、リブ１ｄ１、リブ１ｄ２、リブ１ｄ３と分けて示している。リブ１ｄ１は、略口の字状をしており、トレイ１の主面の外側に形成されているものである。リブ１ｄ２は、収容する半導体チップの長手方向を区画し、他のリブ１ｄと繋がることがない棒状に形成されているものである。リブ１ｄ３は、収容する半導体チップの短方向を区画し、他のリブ１ｄと繋がることがない棒状に形成されているものである。したがって、トレイ１は、隣り合うトレイポケット１ｃの角部には、リブ１ｄが存在しない共通の空間を有することとなる。

なお、各トレイポケット１ｃの底面は、半導体チップの裏面（素子や配線が形成されていない面）が接触する面であり、梨地（粗面）仕上げ処理が施されている。すなわち、トレイポケット１ｃの底面は、その全面に微細な凹凸が密集した状態で形成されている。この梨地仕上げ処理は、複数枚のトレイ１を多段に積み重ねて搬送する時に半導体チップが静電気の作用によって上段のトレイ１の裏側に貼り付いてしまうのを防止する効果がある。

一方、図２に示すように、このトレイ１の裏面の外周よりも寸法Ａ２だけ内側の領域には、トレイ１の裏面に対して垂直な方向に凹む凹部１ｅが形成されている。寸法Ａ２は上記寸法Ａ１と等しく、凹部１ｅは、その凹部１ｅ内に上記凸部１ｂを収まり良く嵌め込むことができるように形成されているため、同一構成の複数枚のトレイ１を多段に積み重ねて、半導体チップを搬送することができることになる。

ここで、本実施の形態１で示すトレイ１の効果を説明するために、トレイ１の外形寸法を５０ｍｍ×５０ｍｍ程度、７．５ｍｍ×６．０ｍｍ程度の平面寸法を有する半導体チップ２を収容する場合について、図１０および図１１で示したトレイ４との比較を行う。

図１１に示したように、角部に円弧状の窪み４ｒを設けたトレイポケット４ｃの場合、隣り合う円弧状の窪み４ｒの間隔にはある程度の幅Ｗｒが必要となる。この幅Ｗｒは、金型の加工精度のため最小で０．８ｍｍ程度の幅をもって形成される。また、トレイ１を成形するにも、この金型の加工精度が適用されるので、トレイ１のリブ１ｄ頂部の幅Ｗ１も最小で０．８ｍｍ程度の幅をもって形成される。

したがって、角部に円弧状の窪み４ｒを設けたトレイポケット４ｃの場合、幅Ｗｒに、円弧状の窪み４ｒの半径ｒ４を加えた幅を確保しなければならないため、トレイ４のリブ頂部の幅Ｗ４より、トレイ１のリブ１ｄ頂部の幅Ｗ１を細くすることができる。

これにより、トレイ一枚あたりの半導体チップの収容数を多く確保することができ、トレイ４の半導体チップの収容数は、４×５個であるのに対し、トレイ１の半導体チップの収容数は、５×６個であり、トレイ一枚あたりの半導体チップの収容数をトレイ４の収容数よりも１０個多く確保することができる。

また、図３に示すように、トレイ１を半導体チップの搬送に用いても、半導体チップ２の搬送中にトレイポケット１ｃに収容された半導体チップ２の角部とリブ１ｄ（トレイ１）とが接触することがないので、チッピングやトレイ削れ等の異物を発生することがない。

また、図１０に示したようなトレイポケット４ｃの角部に円弧状の窪み４ｒを設けたトレイ４でも、上記のチッピングや、トレイ削れ等の異物が発生する問題に対処できるが、トレイ１の方が、トレイ形状を成形するための金型加工は簡略化できる。

このように、本実施の形態１によれば、搬送中にトレイポケット内で半導体チップが移動したとしても、半導体チップの角およびトレイ削れによる異物を発生することを防止することができる。なお、本発明者らが実際に半導体チップの搬送でも半導体チップおよびトレイ削れによる異物が発生しなかったことが確認されている。

（実施の形態２）
次に、本発明の実施の形態２によるトレイの一例を図４〜図６に示す。図４は主面の全体平面図、図５は図４のＸ２−Ｘ２線の断面図、図６は裏面の全体平面図である。なお、本実施の形態２では、実施の形態１で示したトレイ１の裏側の形状のみが相違するため、裏面の形状についてのみの説明を行う。

図５に示すように、このトレイ１の裏面の外周よりも寸法Ａ２だけ内側の領域には、トレイ１の裏面に対して垂直な方向に凹む凹部１ｅが形成されている。寸法Ａ２はトレイ１の主面の外周からの寸法Ａ１と等しく、凹部１ｅは、その凹部１ｅ内に上記凸部１ｂを収まり良く嵌め込むことができるように形成されている。この凹部１ｅの底面には、その主面に対して半導体チップを収容するための複数のトレイポケット１ｆがマトリクス状に配置されている（図６参照）。このトレイポケット１ｆの配置、形状および平面寸法は、実施の形態１で示した凸部１ｂの主面に形成されたトレイポケット１ｃの配置、形状および平面寸法と同一とされている。各トレイポケット１ｆの底面は、半導体チップの主面（素子や配線が形成される面）が対向または接触する面であり、トレイポケット１ｆの底面は、半導体チップの裏面（素子や配線が形成されていない面）が接触する面であり、梨地（粗面）仕上げ処理が施されている。すなわち、トレイポケット１ｆの底面は、その全面に微細な凹凸が密集した状態で形成されている。

このように、本実施の形態２で示したトレイ１を用いた半導体チップの搬送では、トレイ１を多段に重ねられた積層体を裏返しにし、半導体チップをトレイ１の裏側に位置するトレイポケット１ｆの底面に載置した状態（すなわち、半導体チップを裏返した状態）で、半導体チップをトレイ１から取り出したり、半導体チップの外観等を検査したりすることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態１および２では、トレイポケット１ｃおよび１ｆの底面には、梨地（粗面）仕上げ処理を施した場合について説明したが、例えば、分散された状態で配置するように、孤立半径状の微細な突起を形成してもよい。

以上の説明では主として発明者によってなされた発明をその背景となった利用分野である半導体チップ搬送用トレイに適用した場合について説明したが、例えば、半導体チップの角部が露出しているＣＳＰ（Chip Size Package）のチッピング対策の搬送用トレイとして適用できる。

本発明は、半導体チップの搬送業および製造業に適用できる。

本発明の実施の形態１であるトレイの一例を示した図であり、その主面の全体平面図である。 図１に示したトレイのＸ１−Ｘ１線の断面図である。 図１に示したトレイポケットに半導体チップが収容された一状態の拡大平面図である。 本発明の実施の形態２である半導体チップ搬送用トレイの一例を示した図であり、その主面の全体平面図である。 図４に示したトレイのＸ２−Ｘ２線の断面図である。 図４に示したトレイの裏面の全体平面図である。 従来の半導体搬送用トレイの一例を示した図であり、その主面の全体平面図である。 図７に示したトレイのＸ３−Ｘ３線の断面図である。 図７に示したトレイポケットに半導体チップが収容された一状態の拡大平面図である。 本発明者が開発中のトレイの一例を示した図であり、その主面の全体平面図である。 図１０に示したトレイポケットに半導体チップが収容された一状態の拡大平面図である。

符号の説明

１ トレイ
１ａ 面取り部
１ｂ 凸部
１ｃ トレイポケット
１ｄ、１ｄ１、１ｄ２、１ｄ３ リブ
１ｅ 凹部
１ｆ トレイポケット
２ 半導体チップ
３ トレイ
３ｃ トレイポケット
３ｄ リブ
４ トレイ
４ｃ トレイポケット
４ｄ リブ
４ｒ 円弧状の窪み
Ａ１、Ａ２ 寸法
Ｗ１、Ｗ３、Ｗ４、Ｗｒ 幅

Claims (4)

1. 支持板の主面にマトリクス状に配置された複数のリブによって、半導体チップを収容する複数の収容部が形成され、
   隣り合う前記収容部の角部には、前記リブが存在しない共通の空間を有することを特徴とする半導体チップ搬送用トレイ。
2. 請求項１の半導体チップ搬送用トレイにおいて、
   隣り合う前記収容部を区画する共通の前記リブの形状は、他の前記リブと繋がっていない形状とすることを特徴とする半導体チップ搬送用トレイ。
3. 請求項１の半導体チップ搬送用トレイにおいて、
   前記トレイの主面および裏面に前記収容部を有することを特徴とする半導体チップ搬送用トレイ。
4. 請求項１の半導体チップ搬送用トレイにおいて、
   前記支持板と前記リブとを一体成形されていることを特徴とする半導体チップ搬送用トレイ。
   
   

Images