JP2007109763A - 半導体チップ収容トレイ及び半導体チップの搬送方法 - Google Patents

半導体チップ収容トレイ及び半導体チップの搬送方法 Download PDF

Info

Publication number
JP2007109763A
JP2007109763A JP2005297270A JP2005297270A JP2007109763A JP 2007109763 A JP2007109763 A JP 2007109763A JP 2005297270 A JP2005297270 A JP 2005297270A JP 2005297270 A JP2005297270 A JP 2005297270A JP 2007109763 A JP2007109763 A JP 2007109763A
Authority
JP
Japan
Prior art keywords
semiconductor chip
base plate
chip storage
rib
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005297270A
Other languages
English (en)
Other versions
JP4687366B2 (ja
Inventor
Kazuo Yazawa
和夫 矢澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005297270A priority Critical patent/JP4687366B2/ja
Publication of JP2007109763A publication Critical patent/JP2007109763A/ja
Application granted granted Critical
Publication of JP4687366B2 publication Critical patent/JP4687366B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stackable Containers (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】 従来と比べて半導体チップの搬送コストを低くすることができる半導体チップ収容トレイを提供する。
【解決手段】 本発明に係る半導体チップ収容トレイ1は、複数積み重ねて使用される半導体チップ収容トレイであって、ベース板1aと、ベース板1aの上面に設けられ、半導体チップを収容する複数のエリア1bの境界に沿って部分的に設けられた上面リブ2と、ベース板1aの下面に、エリア1bの境界に沿って部分的に設けられることにより、半導体チップ収容トレイ1が複数積み重ねられた場合に上面リブ2と噛み合う、下面リブとを具備する。積み重ねられた場合に上段のベース板1aと下段のベース板1aの間隔が従来と比べて小さくなるため、紙を用いる必要がなくなる。
【選択図】 図1

Description

本発明は、半導体チップ収容トレイ及び半導体チップの搬送方法に関する。特に本発明は、従来と比べて半導体チップの搬送コストを低くすることができる半導体チップ収容トレイ及び半導体チップの搬送方法に関する。
図6は、従来の半導体チップ収容トレイ100の構成及び使用方法を説明する為の斜視図である。半導体チップ収容トレイ100はリバーシブルであり、積み重ねて使用される。図7は、半導体チップ収容トレイ100の使用時の断面図である。
半導体チップ収容トレイ100は、上面に格子状の上面リブ102を有しており、また、下面に格子状の下面リブ103を有している。半導体チップ収容トレイ100が積み重ねられた場合、下段の半導体チップ収容トレイ100の上面リブ102と、上段の半導体チップ収容トレイ100の下面リブ103は、端面が相互に向き合う。そして、上面リブ102及び下面リブ103によって、半導体チップ110を収容するエリア101aが、相互に分離される。半導体チップ110は、能動面を上にした状態で、エリア101aに収容される。
半導体チップ110を、裏面が上を向いた状態で半導体チップ収容トレイ100から取り出す場合、積み重ねられた半導体チップ収容トレイ100の上下を反転させる必要がある。この場合、搬送時及び反転時に、半導体チップ110がエリア101a内で上下動することを抑制する必要がある。従来は、積み重ねられた半導体チップ収容トレイ100の相互間に紙120を挟んでいた。
上記した従来技術では、積み重ねられた半導体チップ収容トレイの相互間に紙を挟む必要があった。このため、半導体チップを半導体チップ収容トレイに収容する場合、紙そのもののコスト及び紙を挟むための作業コストを要していた。また、半導体チップを半導体チップ収容トレイから取り出す場合、紙を取り外すための作業コストを要していた。従って、半導体チップの搬送コストが高くなっていた。
本発明は上記のような事情を考慮してなされたものであり、その目的は、従来と比べて半導体チップの搬送コストを低くすることができる半導体チップ収容トレイ及び半導体チップの搬送方法を提供することにある。
上記課題を解決するため、本発明に係る半導体チップ収容トレイは、複数積み重ねて使用される半導体チップ収容トレイであって、
ベース板と、
前記ベース板の上面に設けられ、該ベース板上の空間を複数のエリアに分割するために、該エリアの境界に沿って部分的に設けられた上面リブと、
前記ベース板の下面に設けられ、該ベース板下の空間を分割し、前記半導体チップ収容トレイが複数積み重ねられた場合に前記上面リブに嵌る下面リブとを具備する。
この半導体チップ収容トレイによれば、前記半導体チップ収容トレイが複数積み重ねられた場合に、前記上面リブに前記下面リブが嵌るため、上段の前記ベース板と下段の前記ベース板の間隔は、従来と比べて小さくなる。このため、紙を間に挟まなくても、半導体チップが前記エリア内で上下動することを抑制できる。従って、半導体チップの搬送コストを低くすることができる。
なお、前記下面リブは、平面的な位置関係において前記上面リブと重ならない位置に配置され、かつ、該下面リブの高さは前記上面リブの高さと略同一であるのが好ましい。
前記エリアの平面形状が略長方形である場合、前記上面リブ及び前記下面リブそれぞれは、前記エリアの4辺それぞれに沿って設けられているのが好ましい。このようにすると、前記半導体チップを前記エリア内に収容する際、及び前記半導体チップ収容トレイの上下を反転させた後に前記エリアから取り出す際それぞれにおいて、前記半導体チップが回転することを抑制できる。
前記上面リブ及び前記下面リブの一方は、例えば前記エリアの4隅それぞれに設けられたL字状、T字状、又は十字状のリブであり、前記上面リブ及び前記下面リブの他方は、例えば前記エリアの4辺それぞれの略中央部に設けられた直線状のリブである。
本発明に係る他の半導体チップ収容トレイは、複数積み重ねて使用される半導体チップ収容トレイであって、
ベース板と、
前記ベース板の上面に設けられ、該ベース板上の空間を複数のエリアに分割するために、該エリアの境界に沿って設けられた複数の上面ピン部材と、
前記ベース板の下面に設けられ、該ベース板下の空間を分割し、前記半導体チップ収容トレイが複数積み重ねられた場合に前記上面ピン部材と重ならない位置にある複数の下面ピン部材とを具備する。
前記上面ピン部材の高さは前記下面ピン部材の高さと略同一であるのが好ましい。
前記エリアの平面形状が略長方形である場合、前記上面ピン部材及び前記下面ピン部材それぞれは、前記エリアの4辺それぞれに配置されているのが好ましい。この場合、前記上面ピン部材及び前記下面ピン部材の一方は、例えば前記エリアの4隅それぞれの近傍に設けられており、前記上面ピン部材及び前記下面ピン部材の他方は、例えば前記エリアの4辺それぞれの中央部に設けられている。
本発明に係る半導体チップの搬送方法は、
ベース板と、
前記ベース板の上面に設けられ、該ベース板上の空間を複数のエリアに分割するために、該エリアの境界に沿って部分的に設けられた上面リブと、
前記ベース板の下面に設けられ、該ベース板下の空間を分割し、前記半導体チップ収容トレイが複数積み重ねられた場合に前記上面リブに嵌る下面リブと、
を具備する半導体チップ収容トレイを複数準備し、
前記複数の半導体チップ収容トレイそれぞれの前記複数のエリアそれぞれに、半導体チップを、上面が上を向いた状態で収容し、
前記半導体チップを収容した前記複数の半導体チップ収容トレイを積み重ね、積み重ねた状態で前記複数の半導体チップ収容トレイを搬送し、
積み重ねた状態の前記複数の半導体チップ収容トレイの上下を反転させた後、前記複数の半導体チップ収容トレイそれぞれを取り外しつつ、前記半導体チップを、下面が上を向いた状態で、前記複数の半導体チップ収容トレイそれぞれから取り出すものである。
本発明に係る他の半導体チップの搬送方法は、
ベース板と、
前記ベース板の上面に設けられ、該ベース板上の空間を複数のエリアに分割するために、該エリアの境界に沿って設けられた複数の上面ピン部材と、
前記ベース板の下面に設けられ、該ベース板下の空間を分割し、前記半導体チップ収容トレイが複数積み重ねられた場合に前記上面ピン部材と重ならない位置にある複数の下面ピン部材と、
を具備する半導体チップ収容トレイを複数準備し、
前記複数の半導体チップ収容トレイそれぞれに、複数の半導体チップを、上面が上を向いた状態で収容し、
前記複数の半導体チップ収容トレイを積み重ね、積み重ねた状態で前記複数の半導体チップ収容トレイを前記複数の半導体チップとともに搬送し、
積み重ねた状態の前記複数の半導体チップ収容トレイの上下を反転させた後、前記複数の半導体チップ収容トレイそれぞれを取り外しつつ、前記半導体チップを、下面が上を向いた状態で、前記複数の半導体チップ収容トレイそれぞれから取り出すものである。
発明を実施するための形態
以下、図面を参照して本発明の実施形態について説明する。図1は、本発明の第1の実施形態に係る半導体チップ収容トレイ1を斜め上方から見た図であり、図2は、半導体チップ収容トレイ1を斜め下方から見た図である。半導体チップ収容トレイ1は、略正方形のベース板1aの上面に上面リブ2を設け、かつベース板1aの下面に下面リブ3を設けたものである。半導体チップ収容トレイ1の上面には、半導体チップを収容するためのエリア1bが複数マトリックス状に設けられている。エリア1bの平面形状は略長方形であるが、上面リブ2及び下面リブ3は、それぞれエリア1b相互間の境界に沿って、互いに重ならないように部分的に設けられている。
なお、半導体チップ収容トレイ1は、例えばポリスチレン等のプラスチック樹脂で形成され、金型を用いた射出成形により製造される。
本実施形態において、上面リブ2は直線状であり、エリア1bの4辺それぞれの略中央部に配置されている。下面リブ3は、十字状、L字状又はT字状であり、エリア1bの4つの角それぞれに配置されている。
半導体チップ収容トレイ1は、複数のエリア1bそれぞれに半導体チップを収容した後、複数積み重ねられる。上面リブ2はエリア1bの4辺それぞれに配置されているため、半導体チップがエリア1b内で回転することが抑制される。その後、半導体チップ収容トレイ1は、複数積み重ねられた状態で搬送される。
複数の半導体チップ収容トレイ1が積み重ねられた状態において、下段側の半導体チップ収容トレイ1の上面リブ2は、上段側の半導体チップ収容トレイ1の下面リブ3の隙間に嵌る。また、上段側の下面リブ3は、下段側の上面リブ2の隙間に嵌る。このようにして、下段側の上面リブ2と、上段側の下面リブ2とが噛み合い、エリア1b相互間の境界を略隙間無く囲む。これにより、エリア1bに収容された半導体チップが、搬送時に隣のエリア1bに移動することが防止される。
複数の半導体チップ収容トレイ1は、搬送先で、積み重ねられた状態で上下を反転させられる。これにより、半導体チップを、裏面が上に向いた状態で半導体チップ収容トレイ1から取り出すことができる。なお、下面リブ3はエリア1bの4辺それぞれに配置されているため、取り出し時に半導体チップがエリア1b内で回転することが抑制される。
図3は、半導体チップ収容トレイ1の使用時の状態を説明する為の断面図である。上記したように、半導体チップ収容トレイ1は、使用時に複数積み重ねられる。上面リブ2と下面リブ3の高さは略同一であり、かつ、上面リブ2及び下面リブ3は、平面配置において相互に重ならないように配置されている。このため、上段のベース板1aと下段のベース板1aの間隔は、上面リブ2の高さに等しくなり、従来と比べて小さくなる(例えば半分)。従って、紙を使用しなくても、搬送時及び反転時に半導体チップ10がエリア1b内で上下動することを、抑制できる。
以上、本発明の第1の実施形態によれば、半導体チップ収容トレイ1の上面に設けられた上面リブ2、及び下面に設けられた下面リブ3それぞれを、エリア1b相互間の境界に沿って、相互に重ならないように配置している。このため、複数の半導体チップ収容トレイ1を積み重ねた場合、上段のベース板1aと下段のベース板1aの間隔は、上面リブ2の高さに等しくなり、従来と比べて小さくなる。
従って、紙を使用しなくても、搬送時及び反転時に半導体チップ10がエリア1b内で上下動することを、抑制できる。このため、半導体チップの搬送コストを低くすることができる。
図4は、本発明の第2の実施形態に係る半導体チップ収容トレイ1を斜め上方から見た図であり、図5は、図4に示した半導体チップ収容トレイ1を斜め下方から見た図である。本実施形態に係る半導体チップ収容トレイ1は、上面リブ2の代わりに上面ピン2aを有している点、及び下面リブ3の代わりに下面リブ3aを有している点を除いて、第1の実施形態に係る半導体チップ収容トレイ1と同一の構成である。また、本実施形態に係る半導体チップ収容トレイ1の使用方法も、第1の実施形態に係る半導体チップ収容トレイ1の使用方法と同一である。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
上面ピン2a及び下面ピン3aそれぞれは、エリア1bの4辺それぞれに、相互に重ならないように配置されている。上面ピン2aは、エリア1bの4辺それぞれの略中央部に複数(例えば2本)配置されている。下面ピン3aは、エリア1bの4つの角それぞれの近傍に、角を挟むように配置されている。
本実施形態によっても、第1の実施形態と同一の効果を得ることができる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第1の実施形態において、上面リブ2及び下面リブ3の配置を、互いが重ならない範囲で変えてもよい。この場合、上面リブ2及び下面リブ3それぞれが、エリア1bの4辺それぞれに位置するようにするのが好ましい。また、第2の実施形態において、上面ピン2a及び下面ピン3aの配置を、互いに重ならない範囲で変えてもよい。
第1の実施形態に係る半導体チップ収容トレイ1を斜め上方から見た図。 半導体チップ収容トレイ1を斜め下方から見た図。 半導体チップ収容トレイ1の使用時の状態を説明する為の断面図。 第2の実施形態に係る半導体チップ収容トレイ1を斜め上方から見た図。 図4に示した半導体チップ収容トレイ1を斜め下方から見た図。 従来の半導体チップ収容トレイ100の構成及び使用方法を説明する斜視図。 半導体チップ収容トレイ100の使用時の断面図。
符号の説明
1,100…半導体チップ収容トレイ、1a,101a…ベース板、1b…エリア、2,102…上面リブ、2a…上面ピン、3,103…下面リブ、3a…下面ピン、10,110…半導体チップ,120…紙

Claims (10)

  1. 複数積み重ねて使用される半導体チップ収容トレイであって、
    ベース板と、
    前記ベース板の上面に設けられ、該ベース板上の空間を複数のエリアに分割するために、該エリアの境界に沿って部分的に設けられた上面リブと、
    前記ベース板の下面に設けられ、該ベース板下の空間を分割し、前記半導体チップ収容トレイが複数積み重ねられた場合に前記上面リブに嵌る下面リブと、
    を具備する半導体チップ収容トレイ。
  2. 前記下面リブは、前記ベース板の上面と下面との平面的な位置関係において前記上面リブと重ならない位置に配置され、該下面リブの高さは前記上面リブの高さと略同一である請求項1に記載の半導体チップ収容トレイ。
  3. 前記エリアの平面形状は略長方形であり、
    前記上面リブ及び前記下面リブそれぞれは、前記エリアの4辺それぞれに沿って設けられている請求項1又は2に記載の半導体チップ収容トレイ。
  4. 前記上面リブ及び前記下面リブの一方は、前記エリアの4隅それぞれに設けられたL字状、T字状、又は十字状のリブであり、
    前記上面リブ及び前記下面リブの他方は、前記エリアの4辺それぞれの略中央部に設けられた直線状のリブである請求項3に記載の半導体チップ収容トレイ。
  5. 複数積み重ねて使用される半導体チップ収容トレイであって、
    ベース板と、
    前記ベース板の上面に設けられ、該ベース板上の空間を複数のエリアに分割するために、該エリアの境界に沿って設けられた複数の上面ピン部材と、
    前記ベース板の下面に設けられ、該ベース板下の空間を分割し、前記半導体チップ収容トレイが複数積み重ねられた場合に前記上面ピン部材と重ならない位置にある複数の下面ピン部材と、
    を具備する半導体チップ収容トレイ。
  6. 前記上面ピン部材の高さは前記下面ピン部材の高さと略同一である請求項5に記載の半導体チップ収容トレイ。
  7. 前記エリアの平面形状は略長方形であり、
    前記上面ピン部材及び前記下面ピン部材それぞれは、前記エリアの4辺それぞれに配置されている請求項5又は6に記載の半導体チップ収容トレイ。
  8. 前記上面ピン部材及び前記下面ピン部材の一方は、前記エリアの4隅それぞれの近傍に設けられており、
    前記上面ピン部材及び前記下面ピン部材の他方は、前記エリアの4辺それぞれの中央部に設けられている請求項7に記載の半導体チップ収容トレイ。
  9. ベース板と、
    前記ベース板の上面に設けられ、該ベース板上の空間を複数のエリアに分割するために、該エリアの境界に沿って部分的に設けられた上面リブと、
    前記ベース板の下面に設けられ、該ベース板下の空間を分割し、前記半導体チップ収容トレイが複数積み重ねられた場合に前記上面リブに嵌る下面リブと、
    を具備する半導体チップ収容トレイを複数準備し、
    前記複数の半導体チップ収容トレイそれぞれの前記複数のエリアそれぞれに、半導体チップを、上面が上を向いた状態で収容し、
    前記半導体チップを収容した前記複数の半導体チップ収容トレイを積み重ね、積み重ねた状態で前記複数の半導体チップ収容トレイを搬送し、
    積み重ねた状態の前記複数の半導体チップ収容トレイの上下を反転させた後、前記複数の半導体チップ収容トレイそれぞれを取り外しつつ、前記半導体チップを、下面が上を向いた状態で、前記複数の半導体チップ収容トレイそれぞれから取り出す、半導体チップの搬送方法。
  10. ベース板と、
    前記ベース板の上面に設けられ、該ベース板上の空間を複数のエリアに分割するために、該エリアの境界に沿って設けられた複数の上面ピン部材と、
    前記ベース板の下面に設けられ、該ベース板下の空間を分割し、前記半導体チップ収容トレイが複数積み重ねられた場合に前記上面ピン部材と重ならない位置にある複数の下面ピン部材と、
    を具備する半導体チップ収容トレイを複数準備し、
    前記複数の半導体チップ収容トレイそれぞれに、複数の半導体チップを、上面が上を向いた状態で収容し、
    前記複数の半導体チップ収容トレイを積み重ね、積み重ねた状態で前記複数の半導体チップ収容トレイを前記複数の半導体チップとともに搬送し、
    積み重ねた状態の前記複数の半導体チップ収容トレイの上下を反転させた後、前記複数の半導体チップ収容トレイそれぞれを取り外しつつ、前記半導体チップを、下面が上を向いた状態で、前記複数の半導体チップ収容トレイそれぞれから取り出す、半導体チップの搬送方法。
JP2005297270A 2005-10-12 2005-10-12 半導体チップ収容トレイ及び半導体チップの搬送方法 Expired - Fee Related JP4687366B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005297270A JP4687366B2 (ja) 2005-10-12 2005-10-12 半導体チップ収容トレイ及び半導体チップの搬送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005297270A JP4687366B2 (ja) 2005-10-12 2005-10-12 半導体チップ収容トレイ及び半導体チップの搬送方法

Publications (2)

Publication Number Publication Date
JP2007109763A true JP2007109763A (ja) 2007-04-26
JP4687366B2 JP4687366B2 (ja) 2011-05-25

Family

ID=38035412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005297270A Expired - Fee Related JP4687366B2 (ja) 2005-10-12 2005-10-12 半導体チップ収容トレイ及び半導体チップの搬送方法

Country Status (1)

Country Link
JP (1) JP4687366B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065015A (ja) * 2007-09-07 2009-03-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7757862B2 (en) 2007-08-20 2010-07-20 Seiko Epson Corporation Semiconductor chip housing tray
US8292079B2 (en) 2009-09-09 2012-10-23 Seiko Epson Corporation Semiconductor chip holding tray
JP2013018532A (ja) * 2011-07-14 2013-01-31 Toppan Printing Co Ltd 包装体
KR101619912B1 (ko) 2011-03-07 2016-05-12 한화테크윈 주식회사 반도체 칩 이송 장치
CN113682627A (zh) * 2021-08-25 2021-11-23 苏州长光华芯光电技术股份有限公司 一种储存装置
WO2022115223A1 (en) * 2020-11-24 2022-06-02 Applied Materials, Inc. Carrier mechanism for cleaning and handling
WO2022185647A1 (ja) * 2021-03-01 2022-09-09 東レエンジニアリング株式会社 チップトレイ、チップ保持装置、および外観検査装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1149276A (ja) * 1997-08-07 1999-02-23 Sumitomo Kinzoku Electro Device:Kk Icパッケージ基板の保持体
JP2001044269A (ja) * 2000-01-01 2001-02-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005197628A (ja) * 2003-12-09 2005-07-21 Renesas Technology Corp 半導体装置の搬送方法および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1149276A (ja) * 1997-08-07 1999-02-23 Sumitomo Kinzoku Electro Device:Kk Icパッケージ基板の保持体
JP2001044269A (ja) * 2000-01-01 2001-02-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005197628A (ja) * 2003-12-09 2005-07-21 Renesas Technology Corp 半導体装置の搬送方法および半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7757862B2 (en) 2007-08-20 2010-07-20 Seiko Epson Corporation Semiconductor chip housing tray
JP2009065015A (ja) * 2007-09-07 2009-03-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8292079B2 (en) 2009-09-09 2012-10-23 Seiko Epson Corporation Semiconductor chip holding tray
KR101619912B1 (ko) 2011-03-07 2016-05-12 한화테크윈 주식회사 반도체 칩 이송 장치
JP2013018532A (ja) * 2011-07-14 2013-01-31 Toppan Printing Co Ltd 包装体
WO2022115223A1 (en) * 2020-11-24 2022-06-02 Applied Materials, Inc. Carrier mechanism for cleaning and handling
US11698506B2 (en) 2020-11-24 2023-07-11 Applied Materials, Inc. Carrier mechanism for cleaning and handling
WO2022185647A1 (ja) * 2021-03-01 2022-09-09 東レエンジニアリング株式会社 チップトレイ、チップ保持装置、および外観検査装置
CN113682627A (zh) * 2021-08-25 2021-11-23 苏州长光华芯光电技术股份有限公司 一种储存装置

Also Published As

Publication number Publication date
JP4687366B2 (ja) 2011-05-25

Similar Documents

Publication Publication Date Title
JP4687366B2 (ja) 半導体チップ収容トレイ及び半導体チップの搬送方法
JP4360431B2 (ja) 半導体チップ収容トレイ
KR20040019065A (ko) 300mm 단일 적층 가능한 필름 프레임 캐리어
JP5983988B2 (ja) 輸送用トレイ、それを用いた輸送資材及び輸送方法
JP2007182237A (ja) 収納容器
TW201226277A (en) A box for transporting
US20110132789A1 (en) Tray for storing and transporting workpieces
JP2008100693A (ja) 収納トレイ
TWI703075B (zh) 緩衝包裝裝置
JP2007109764A (ja) 半導体チップ収容トレイ及び半導体チップの搬送方法
JP2000072147A (ja) 搬送用容器
CN102024728B (zh) 半导体芯片收容托盘
JPH10197855A (ja) 透明電極付基板用の搬送トレイ
JP2006143246A (ja) 収納用治具およびそれを用いた半導体製造方法
JPH0584680U (ja) 電子部品収納トレイ
JP2000326948A (ja) 半導体素子収納用トレイ
CN217576092U (zh) 一种多用途周转盘
JP2005212797A (ja) 半導体チップ搬送用トレイ
JP3939126B2 (ja) 折り畳み容器
TW201020184A (en) Tray of backlight
JPH11208764A (ja) 電子部品収納用トレイ
JP2003170963A (ja) 瓶体収容箱
JP2005212797A5 (ja)
US8041196B2 (en) Heat radiating plate storage tray
EP4098584A1 (en) Packing container for transporting ceramic substrates

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees