KR101619912B1 - 반도체 칩 이송 장치 - Google Patents

반도체 칩 이송 장치 Download PDF

Info

Publication number
KR101619912B1
KR101619912B1 KR1020110019946A KR20110019946A KR101619912B1 KR 101619912 B1 KR101619912 B1 KR 101619912B1 KR 1020110019946 A KR1020110019946 A KR 1020110019946A KR 20110019946 A KR20110019946 A KR 20110019946A KR 101619912 B1 KR101619912 B1 KR 101619912B1
Authority
KR
South Korea
Prior art keywords
chip
cover plate
semiconductor chip
hole
plate
Prior art date
Application number
KR1020110019946A
Other languages
English (en)
Other versions
KR20120101868A (ko
Inventor
김용준
Original Assignee
한화테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한화테크윈 주식회사 filed Critical 한화테크윈 주식회사
Priority to KR1020110019946A priority Critical patent/KR101619912B1/ko
Publication of KR20120101868A publication Critical patent/KR20120101868A/ko
Application granted granted Critical
Publication of KR101619912B1 publication Critical patent/KR101619912B1/ko

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 칩 이송 장치에 관한 것으로서, 웨이퍼(10)에서 반도체 칩을 픽업한 후 플립하여 인쇄회로기판에 마운팅하는 공정에 있어서, 웨이퍼(10)에서 픽업된 복수 개의 반도체 칩을 플레이트에 탑재하여 이동시키면서 플레이트를 상하 반전시켜 반도체 칩의 전극 배치 면이 인쇄회로기판을 향하도록 하는 반도체 칩 이송 장치에 관한 것이다.
본 발명의 실시예에 따른 반도체 칩 이송 장치는 적어도 하나 이상의 관통홀을 구비한 중간 플레이트 및 상기 중간 플레이트의 상하면에 각각 밀착되어 구비되는 덮개 플레이트로 구성되는데, 상기 관통홀의 내면과 상기 덮개 플레이트가 형성하는 공간에 반도체 칩이 수용되는 칩 수용부와, 상기 칩 수용부를 이동시키는 운반부 및 상기 칩 수용부가 이동하는 도중 상기 칩 수용부를 수직 방향으로 회전시켜 상하 반전시키는 회전부를 포함한다.

Description

반도체 칩 이송 장치{Semiconductor chip transferring apparatus}
본 발명은 반도체 칩 이송 장치에 관한 것으로서, 더욱 상세하게는 웨이퍼에서 반도체 칩을 픽업한 후 플립하여 인쇄회로기판에 마운팅하는 공정에 있어서, 웨이퍼에서 픽업된 복수 개의 반도체 칩을 플레이트에 탑재하여 이동시키면서 플레이트를 상하 반전시켜 반도체 칩의 전극 배치 면이 인쇄회로기판을 향하도록 하는 반도체 칩 이송 장치에 관한 것이다.
전자, 통신 기술의 발달로 각종 전자기기는 더욱 소형화, 경량화 되고 있다. 이에 따라, 각종 전자기기에 내장되는 반도체 칩과 같은 전자 부품은 고집적화, 초소형화가 필수적이다.
이와 같은 추세에 따라 등장하게 된 것이 플립 칩(flip chip)인데, 플립 칩은 인쇄회로기판(PCB; Printed Circuit Board)에 반도체 칩을 부착시킬 때 와이어(wire)와 같은 금속 선이나 볼 그리드 어레이(BGA; Ball Grid Array)와 같은 중간 매체를 사용하지 않고 칩의 아래 면에 배치된 전극 패턴을 이용하여 그대로 접합시킬 수 있도록 한 반도체 칩을 의미한다.
이러한 플립 칩의 등장으로 인하여 두께가 얇은 외관을 가진 디지털 제품의 생산이 활발하게 되었다.
한편, 볼 그리드 어레이 칩 또는 플립 칩은 전극이 형성되지 않은 면(이하, 전극 면이라 한다)이 웨이퍼의 상부 면에 맞닿은 형태로 생성된다. 다시 말해, 볼 그리드 어레이 칩 또는 플립 칩의 전극이 위쪽을 향해 웨이퍼에 탑재되어 있는 것으로서, 인쇄회로기판에 칩을 마운팅하기 위해서는 상하 반전 과정이 수반되어야 한다.
칩을 상하 반전시켜 마운팅하는 방법으로는, 노즐을 구비하는 플리퍼(flipper)라는 장치가 노즐을 전극 면에 접촉시켜 웨이퍼상의 칩을 픽업하고 자신의 몸체를 수직 방향으로 180도 회전시켜 전극 면의 반대 면(이하, 상부 면이라 한다)이 위쪽을 향하도록 하면, 칩의 상부 면을 스핀들이 흡착하여 수평 방향으로 이동한 후 인쇄회로기판에 칩을 마운팅하는 방법이 이용되고 있다.
그러나, 이와 같은 방법에 따르면 플리퍼에 의한 흡착 과정 및 회전 과정과 스핀들에 의한 흡착 과정, 이동 과정 및 마운팅 과정이 수반되기 때문에 전체 공정 시간이 길어지게 된다.
더욱이, 플리퍼 및 스핀들은 하나의 반도체 칩만을 흡착할 수 있기 때문에 위와 같은 종래의 기술에 따르면 대량의 반도체 칩을 마운팅함에 있어서 생산량을 증가시키기 어렵게 된다.
따라서, 반도체 칩을 웨이퍼상에서 픽업하고 인쇄회로기판에 마운팅하는 공정 시간을 감소시킬 수 있는 발명의 등장이 요구된다.
본 발명은 웨이퍼에서 반도체 칩을 픽업한 후 플립하여 인쇄회로기판에 마운팅하는 공정에 있어서, 웨이퍼에서 픽업된 복수 개의 반도체 칩을 플레이트에 탑재하여 이동시키면서 플레이트를 상하 반전시켜 반도체 칩의 전극 배치 면이 인쇄회로기판을 향하도록 하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 반도체 칩 이송 장치는 적어도 하나 이상의 관통홀을 구비한 중간 플레이트 및 상기 중간 플레이트의 상하면에 각각 밀착되어 구비되는 덮개 플레이트로 구성되는데, 상기 관통홀의 내면과 상기 덮개 플레이트가 형성하는 공간에 반도체 칩이 수용되는 칩 수용부와, 상기 칩 수용부를 이동시키는 운반부 및 상기 칩 수용부가 이동하는 도중 상기 칩 수용부를 수직 방향으로 회전시켜 상하 반전시키는 회전부를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
상기한 바와 같은 본 발명의 반도체 칩 이송 장치에 따르면 웨이퍼에서 픽업된 복수 개의 반도체 칩을 플레이트에 탑재하여 이동시키면서 플레이트를 상하 반전시켜 반도체 칩의 전극 배치 면이 인쇄회로기판을 향하도록 함으로써, 반도체 칩의 픽업에서 마운팅까지 소요되는 시간을 절감하는 장점이 있다.
도 1은 본 발명의 실시예에 따른 칩 수용부에 반도체 칩이 삽입되는 것을 나타낸 도면이다.
도 2는 도 1의 칩 수용부가 수직 방향으로 회전하여 상하 반전되는 것을 나타낸 도면이다.
도 3은 본 발명의 다른 실시예에 따른 칩 수용부를 나타낸 도면이다.
도 4는 도 3의 칩 수용부에 구비된 덮개 플레이트가 슬라이딩되는 것을 나타낸 도면이다.
도 5는 본 발명의 실시예에 따라 덮개 플레이트가 제거된 칩 수용부로 반도체 칩이 삽입되는 것을 나타낸 도면이다.
도 6은 본 발명의 실시예에 따라 반도체 칩이 삽입된 칩 수용부의 덮개 플레이트가 슬라이딩하여 결합되는 것을 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 칩 수용부의 단면도를 나타낸 도면이다.
도 8은 본 발명의 실시예에 따른 반도체 칩이 수용된 칩 수용부가 상하 반전된 후 덮개 플레이트가 제거되는 것을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 칩 수용부에 반도체 칩이 삽입되는 것을 나타낸 도면이다.
플립 칩(flip chip) 또는 볼 그리드 어레이 칩(ball grid array chip)은 칩의 한쪽 면에 전극 또는 볼(35)이 구비된 것을 의미하는데, 이와 같은 반도체 칩(30)이 생산될 때 전극 또는 볼(35)이 구비되어 있지 않는 반대 면이 웨이퍼(10)에 접촉하여 생산된다. 즉, 플립 칩 또는 볼 그리드 어레이 칩이 생산되는 경우 전극 또는 볼(35)이 위쪽 방향을 향한 상태로 생산되는 것이다.
따라서, 플립 칩 또는 볼 그리드 어레이 칩과 같은 반도체 칩(30)을 인쇄회로기판(PCB; Printed Circuit Board)에 마운팅하기 위해서는 반도체 칩(30)을 상하 반전시키는 회전 과정이 반드시 수반되어야 한다.
한편, 종래에는 하나의 반도체 칩(30)만을 상하 반전시키고 이를 이동 시킨 후 인쇄회로기판에 마운팅하였기 때문에 제품 생산에 있어서 많은 시간이 소요되었다.
이에 따라, 본 발명의 실시예에 따른 반도체 이송 장치는 웨이퍼(10) 상에 배치된 복수 개의 반도체 칩(30)을 동시에 이동시키면서 상하 반전시키기 때문에 제품 생산에 소요되는 시간을 절감할 수 있게 한다.
한편, 본 발명에서 언급하는 반도체 칩(30)은 마운팅을 위하여 생산 시의 자세를 상하 반전시켜야 하는 플립 칩 또는 볼 그리드 어레이 칩을 가정하나 이에 한정되지는 않는다.
반도체 칩(30)이 생산되어 웨이퍼(10)에 배치되면 노즐(25)을 구비한 복수 개의 스핀들(20)이 반도체 칩(30)을 흡착하기 위하여 수직 하강한다(S110). 여기서, 반도체 칩(30)의 배치와 스핀들(20)의 배치는 동일한 것이 바람직하다.
전술한 바와 같이, 본 발명에서의 반도체 칩(30)은 플립 칩 또는 볼 그리드 어레이 칩을 가정하였기 때문에 S110 단계에서 웨이퍼(10)에 배치된 반도체 칩(30)은 전극 또는 볼(35)이 위쪽을 향하는 것을 나타내고 있다.
웨이퍼(10) 상에 배치된 복수 개의 반도체 칩(30)을 흡착한 스핀들(20)은 수직 상승한 후 칩 수용부(40)가 있는 방향으로 수평 이동한다(S120).
그리하여, 칩 수용부(40)가 있는 위치에 도달한 스핀들(20)은 흡착한 반도체 칩(30)을 칩 수용부(40)의 수용 공간(45)에 삽입한다(S130).
칩 수용부(40)에는 복수 개의 수용 공간(45)이 구비되어 있는데, 복수 개의 수용 공간(45)과 복수 개의 스핀들(20)의 배치는 동일한 것이 바람직하다.
도 2는 도 1의 칩 수용부(40)가 수직 방향으로 회전하여 상하 반전되는 것을 나타낸 도면이다.
칩 수용부(40)에 복수 개의 반도체 칩(30)이 삽입되면(S210), 칩 수용부(40)는 수직 방향으로 회전하여 상하 반전되어(S220, S230, S240, S250), 최초에 반도체 칩(30)이 삽입될 때 위를 향하고 있던 일면(41)이 아래를 향하게 되고, 아래를 향하고 있던 다른 일면(42)이 위를 향하게 된다.
도 2의 S250 단계는 칩 수용부(40)가 상하 반전됨에 따라 반도체 칩(30)의 전극(35)이 없는 면(32)이 위쪽을 향하는 것을 나타내고 있다. 전극(35)이 없는 면(32)이 위쪽을 향하고 있음에 따라 스핀들(20)이 전극(35)이 없는 면(32)을 흡착하여 인쇄회로기판에 마운팅하는데 용이하게 된다. 이하, 전극 또는 볼(35)이 구비되어 있는 반도체의 일면(31)을 전극 면이라 하고, 전극 또는 볼(35)이 구비되어 있지 않는 반대 면(32)을 상부 면이라 한다.
한편, 도 2는 칩 수용부의 길이 방향이 형성하는 가상 선(43)을 축으로 회전하는 것을 도시하고 있으나, 길이 방향의 가상 선(43)을 포함하는 수직 면을 따라 칩 수용부가 회전할 수도 있다. 예를 들어, S210단계의 칩 수용부는 B 측면은 그대로 정지한 상태로 회전 축이 되고 A 측면이 상승하여 B 측면을 축으로 반원 회전함으로써 상하 반전될 수 있는 것이다.
도 1 내지 도 2에 도시된 바와 같이 칩 수용부의 수용 공간은 관통홀로 구성되어 있는데, 이에 따라 반도체 칩(30)을 수용 공간에 고정시킬 수 있는 수단이 필요하게 된다.
이를 위하여, 본 발명의 실시예에 따른 칩 수용부의 관통홀은 반도체 칩(30)의 크기와 유사하게 형성되어 있는 것이 바람직하다. 또한, 관통홀의 내부 면은 고무와 같이 탄성이 있는 재질로 구성되어 있는 것이 바람직하다.
도 3은 본 발명의 다른 실시예에 따른 칩 수용부를 나타낸 도면으로서, 관통홀(55)에 삽입된 반도체 칩(30)을 견고하게 수용하기 위하여 상하 방향에서 지지하는 플레이트(51, 53)가 구비된 것을 나타낸 도면이다.
칩 수용부(50)는 적어도 하나 이상의 관통홀(55)을 구비한 중간 플레이트(52) 및 중간 플레이트(52)의 상하면에 각각 밀착되어 구비되는 덮개 플레이트로 구성되는데, 관통홀(55)의 내면과 덮개 플레이트가 형성하는 공간에 반도체 칩(30)이 수용된다.
본 발명에서 덮개 플레이트는 관통홀(55)에 반도체 칩(30)이 수용될 수 있도록 지지하는 역할을 하는데, 반도체 칩(30)을 삽입하거나 추출하기 위해서는 위쪽을 향하는 덮개 플레이트가 제거되는 것이 바람직하다.
이를 위하여, 본 발명의 실시예에 따른 덮개 플레이트는 관통홀(55)을 밀폐하거나 관통홀(55)이 외부로 노출되도록 개폐될 수 있다. 예를 들어, 덮개 플레이트가 중간 플레이트(52)에 힌지 결합되는 경우, 힌지를 축으로 덮개 플레이트가 회전함으로써 개폐될 수 있는 것이다.
또한, 덮개 플레이트는 중간 플레이트(52)에 밀착된 상태로 슬라이딩되어 개폐될 수도 있는데, 도 4는 도 3의 칩 수용부(50)에 구비된 덮개 플레이트가 슬라이딩되는 것을 나타낸 도면이다.
본 발명의 실시예에 따른 반도체 칩 이송 장치는 고정부(60, 70)를 구비하는데, 고정부(60, 70)는 칩 수용부(50)가 이동하는 도중 덮개 플레이트(51, 53) 중 하나의 이동을 저지하여, 이동이 저지된 덮개 플레이트(51, 53)가 중간 플레이트(52)상에서 슬라이딩되도록 하는 역할을 수행한다.
도 4는 덮개 플레이트(51, 53)가 중간 플레이트(52)에 완전히 밀착된 상태로 칩 수용부(50)가 수평 이동하다가(S410) 관통홀(55)을 외부로 노출시켜 반도체 칩(30)을 삽입하기 위하여 고정부(60)에 의하여 위쪽의 덮개 플레이트(51)가 슬라이딩 되는 것을 도시하고 있다(S410, S420).
일단, 위쪽의 덮개 플레이트(51)가 슬라이딩되더라도 고정부(60)에 의하여 저지되지 않는 아래쪽의 덮개 플레이트(53)는 중간 플레이트(52)와 함께 계속 이동한다(S420). 따라서, 슬라이딩이 계속 지속되면 위쪽의 덮개 플레이트(51)는 중간 플레이트(52)와 완전히 분리될 수 있는데, 이에 따라 관통홀(55)의 일면이 완전히 외부로 노출된다(S430).
본 발명에서 칩 수용부(50)의 이동은 운반부(미도시)에 의하여 수행될 수 있는데, 운반부는 컨베이어 벨트의 형태일 수 있다.
도 5는 본 발명의 실시예에 따라 덮개 플레이트가 제거된 칩 수용부(50)로 반도체 칩(30)이 삽입되는 것을 나타낸 도면이다.
도 1에 도시된 S110 단계 및 S120 단계를 통하여 복수 개의 스핀들(20)은 웨이퍼(10)에 배치된 복수 개의 반도체 칩(30)을 흡착하여 칩 수용부(50)가 위치하고 있는 곳으로 이동하여, 도 5에 도시된 바와 같이 외부로 노출된 관통홀(55)의 일면을 통하여 반도체 칩(30)을 삽입한다.
즉, 칩 수용부(50)가 상하 반전되기 전에 덮개 플레이트(51, 53) 중 하나의 덮개 플레이트(51)가 슬라이딩되어 관통홀(55)이 외부로 노출되는 경우, 슬라이딩되지 않은 덮개 플레이트(53)와 관통홀(55)의 내면이 형성하는 공간에 반도체 칩(30)이 삽입되는 것이다.
이하, 반도체 칩(30)이 삽입될 때 슬라이딩되는 덮개 플레이트(51)를 제 1 덮개 플레이트라 하고, 반도체 칩(30)이 추출될 때 슬라이딩되는 덮개 플레이트(53)를 제 2 덮개 플레이트라 한다.
위에서 반도체 칩(30)의 삽입될 수 있도록 관통홀(55)의 내면과 함께 공간을 형성하는 슬라이딩되지 않은 덮개 플레이트는 제 2 덮개 플레이트(53)를 의미한다. 즉, 제 2 덮개 플레이트(53)는 반도체 칩(30)이 삽입될 때에는 슬라이딩되어 개폐되지 않고 그대로 중간 플레이트(52)에 밀착되어 있으나, 반도체 칩(30)이 추출될 때에는 슬라이딩되어 개폐되는 것이다.
이에 따라, 칩 수용부(50)가 상하 반전된 이후에 덮개 플레이트(51, 53) 중 제 2 덮개 플레이트(53)가 슬라이딩되어 관통홀(55)이 외부로 노출되는 경우 제 1 덮개 플레이트(51)와 관통홀(55)의 내면이 형성하는 공간에 수용되어 있는 반도체 칩(30)이 추출될 수 있게 된다. 즉, 반도체 칩(30)이 추출될 때 제 1 덮개 플레이트(51)는 슬라이딩되어 개폐되지 않고 그대로 중간 플레이트(52)에 밀착되어 있을 수 있는 것이다.
반도체 칩(30)이 수용 공간에 원활하게 삽입될 수 있도록 하기 위하여, 관통홀(55)의 크기가 반도체 칩(30)의 크기보다 크게 형성되어 있는 것이 바람직하다.
도 5는 웨이퍼(10)에서 추출된 이후 바로 관통홀(55)에 삽입된 반도체 칩(30)을 도시하고 있기 때문에 전극 면(31)이 위쪽을 향하고 있는 것을 나타내고 있다.
도 6은 본 발명의 실시예에 따라 반도체 칩이 삽입된 칩 수용부의 덮개 플레이트가 슬라이딩하여 결합되는 것을 나타낸 도면이다.
중간 플레이트(52)와 제 2 덮개 플레이트(53)로 구성된 플레이트 그룹(56)은 제 1 덮개 플레이트(51)가 있는 쪽으로 이동한다(S610).
그리하여, 플레이트 그룹(56)이 이동하면서 중간 플레이트(52)의 상면에서 제 1 덮개 플레이트(51)가 슬라이딩되어(S620), 결국 플레이트 그룹(56)과 제 1 덮개 플레이트(51)가 결합하여 완전한 칩 수용부(50)를 구성하게 된다(S630).
여기서, 제 1 덮개 플레이트(51)가 중간 플레이트(52)의 상면에 정확하게 밀착하도록 하기 위하여 제 1 덮개 플레이트(51)의 높이를 고정시켜줄 수 있는 고정 수단(미도시)이 구비될 수 있으며, 제 1 덮개 플레이트(51)가 슬라이딩하면서 뒤로 밀리지 않도록 하기 위하여 고정부(미도시)가 구비될 수도 있다.
또한, 제 1 덮개 플레이트(51)와 중간 플레이트(52)의 각 접촉면에는 직선 방향의 슬라이딩이 이루어질 수 있도록 가이드 홈(미도시)과 가이드 돌기(미도시)가 형성될 수 있다. 예를 들어, 중간 플레이트(52)에는 관통홀(55)을 사이에 두고 양쪽 가장자리에 길이 방향으로 두 개의 가이드 홈이 형성되어 있고, 제 1 덮개 플레이트(51)에는 가이드 홈의 위치에 대응하는 두 개의 가이드 돌기가 형성되어 있음으로써 제 1 덮개 플레이트(51)에 의한 직선 슬라이딩이 구현될 수 있도록 하는 것이다.
전술한 바와 같이, 중간 플레이트(52)의 상면 및 하면에 밀착하여 구비된 두 개의 덮개 플레이트(51, 53)는 모두 슬라이딩이 가능하다. 따라서, 도 6은 제 1 덮개 플레이트(51)가 슬라이딩되는 것을 도시하고 있으나, 도 8을 통하여 후술하는 바와 같이 제 2 덮개 플레이트(53)가 슬라이딩될 수도 있으며, 이 때 중간 플레이트(52)와 제 2 덮개 플레이트(53)에 각각 전술한 가이드 홈 및 가이드 돌기가 형성되어 있을 수도 있다.
한편, 도 4 및 도 6은 관통홀(55)이 완전히 노출된 경우(S430, S610) 제 1 덮개 플레이트(51)가 중간 플레이트(52)에서 이탈한 것을 도시하고 있으나, 제 1 덮개 플레이트(51)가 중간 플레이트(52)의 가장자리에 약간 걸쳐진 형태로 고정될 수도 있다.
즉, 중간 플레이트(52)의 관통홀(55)은 전체 플레이트 면의 안쪽에 형성되어 가장자리에는 약간의 여유 면적이 존재하는데, 제 1 덮개 플레이트(51)가 위치하고 있는 쪽의 가장자리에 제 1 덮개 플레이트(51)가 약간 걸쳐질 수 있는 것으로서, 제 1 덮개 플레이트(51)가 중간 플레이트(52)로부터 이탈하지 않더라도 전체 관통홀(55)은 완전히 외부로 노출될 수도 있는 것이다.
이 때, 전술한 가이드 홈 및 가이드 돌기의 일부가 서로 결합한 상태이기 때문에 도 6의 S610 단계에서 가이드 홈과 가이드 돌기를 체결시키기 위하여 정확한 위치를 조절할 필요 없이 플레이트 그룹을 직선 이동시키는 것만으로 중간 플레이트(52)상에서 제 1 덮개 플레이트(51)가 올바른 방향으로 슬라이딩할 수 있게 된다.
또한, 제 2 덮개 플레이트(53)가 슬라이딩되어 개폐될 때에도 제 1 덮개 플레이트(51)와 마찬가지로, 제 2 덮개 플레이트(53)가 중간 플레이트(52)에 약간 걸쳐질 수도 있음은 물론이다.
제 1 덮개 플레이트(51)가 슬라이딩되어 완전히 결합된 칩 수용부(50)를 구성함에 따라, 칩 수용부(50)가 회전하더라도 반도체 칩(30)이 안전하게 운반될 수 있게 된다.
한편, 덮개 플레이트(51, 53)가 슬라이딩되면서 반도체 칩(30)에 압력을 가하여 손상을 줄 수도 있는데, 본 발명의 실시예에 따른 중간 플레이트(52)는 반도체 칩(30)에 손상이 발생하는 것을 방지하기 위하여 그 두께가 반도체 칩(30)의 두께보다 크게 형성된다.
도 7은 본 발명의 실시예에 따른 칩 수용부의 단면도(700)를 나타낸 도면이다.
도 7에 도시된 바와 같이, 본 발명의 실시예에 따른 중간 플레이트(52)의 두께는 반도체 칩(30)의 두께보다 크게 형성되어 있다. 이에 따라, 제 1 덮개 플레이트(51)가 슬라이딩되더라도 반도체 칩(30)에는 어떠한 손상도 발생하지 않게 된다.
한편, 본 발명의 실시예에 따른 두 개의 덮개 플레이트(51, 53)는 모두 슬라이딩이 가능하다. 그러나, 칩 수용부(50)의 수용 공간에 반도체 칩(30)을 삽입하거나 추출하는 작업은 스핀들(20)에 의하여 수행되는데, 스핀들(20)은 수직 운동을 통하여 반도체 칩(30)을 삽입하거나 추출한다.
다시 말해, 관통홀(55)의 노출된 면은 항상 위쪽을 향하고 있고, 관통홀(55)의 아래쪽 면은 항상 덮개 플레이트(51, 53)에 의하여 지지되고 있는 것으로서, 위쪽의 덮개 플레이트(51, 53)만이 슬라이딩되는 것이다.
따라서, 도 7에 도시된 칩 수용부(50)가 회전하여 상하 반전되는 경우 제 1 덮개 플레이트(51)가 아래쪽을 향하고 제 2 덮개 플레이트(53)가 위를 향하게 되는데, 이 때 수용 공간 내부의 반도체 칩(30)은 중력에 의하여 제 1 덮개 플레이트(51) 쪽으로 떨어지기 때문에 제 2 덮개 플레이트(53)를 슬라이딩함에 있어서도 어떠한 손상도 발생하지 않을 수 있게 된다.
도 8은 본 발명의 실시예에 따른 반도체 칩이 수용된 칩 수용부(50)가 상하 반전된 후 덮개 플레이트가 제거되는 것을 나타낸 도면이다.
반도체 칩(30)을 수용하는 칩 수용부(50)는 인쇄회로기판이 있는 방향으로 수평 이동한다(S810).
이 때, 직선으로 이동하는 도중에 칩 수용부(50)는 수직 방향으로 회전하여 상하 반전된다(S820, S830).
수직 방향의 회전은 회전부에 의하여 수행될 수 있는데, 회전 형태는 도 2를 통하여 전술하였으므로 여기서는 자세한 설명은 생략하기로 한다.
상하 반전됨에 따라 회전 전에 아래쪽을 향하고 있던 제 2 덮개 플레이트(53)가 위쪽을 향하게 되는데, 칩 수용부(50)가 이동하면서 고정부(70)에 의하여 제 2 덮개 플레이트(53)의 이동이 저지되면 중간 플레이트(52)와 제 1 덮개 플레이트(51)로 구성된 플레이트 그룹(57)만이 지속적으로 이동하고 제 2 덮개 플레이트(53)는 이동을 멈추고 중간 플레이트(52)상에서 슬라이딩된다(S840).
그리하여, 슬라이딩이 완료되면 반도체 칩(30)의 상부 면(32)이 완전히 노출되는데(S850), 이를 통하여 스핀들(20)이 반도체 칩(30)을 추출하여 인쇄회로기판에 마운팅할 수 있게 된다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
30: 반도체 칩 40, 50: 칩 수용부
51: 제 1 덮개 플레이트 52: 중간 플레이트
53: 제 2 덮개 플레이트 45, 55: 관통홀
60, 70: 고정부

Claims (8)

  1. 적어도 하나 이상의 관통홀을 구비한 중간 플레이트 및 상기 중간 플레이트의 상하면에 각각 밀착되어 구비되는 덮개 플레이트로 구성되는데, 상기 관통홀의 내면과 상기 덮개 플레이트가 형성하는 공간에 반도체 칩이 수용되는 칩 수용부;
    상기 칩 수용부를 수평 이동시키는 운반부;
    상기 칩 수용부가 이동하는 도중 상기 칩 수용부를 수직 방향으로 회전시켜 상하 반전시키는 회전부; 및
    상기 칩 수용부가 반전된 이후 상기 덮개 플레이트 중 하나의 이동을 저지하여, 상기 이동이 저지된 덮개 플레이트가 상기 중간 플레이트상에서 슬라이딩되도록 하는 고정부를 포함하는 반도체 칩 이송 장치.
  2. 제 1항에 있어서,
    상기 덮개 플레이트는 상기 관통홀을 밀폐하거나 상기 관통홀이 외부로 노출되도록 개폐되는 반도체 칩 이송 장치.
  3. 제 2항에 있어서,
    상기 덮개 플레이트는 상기 중간 플레이트에 밀착된 상태로 슬라이딩되어 개폐되는 반도체 칩 이송 장치.
  4. 삭제
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 3항에 있어서,
    상기 칩 수용부가 상하 반전되기 전에 상기 덮개 플레이트 중 제 1 덮개 플레이트가 슬라이딩되어 상기 관통홀이 외부로 노출되는 경우, 상기 덮개 플레이트 중 슬라이딩되지 않은 제 2 덮개 플레이트와 상기 관통홀의 내면이 형성하는 공간에 상기 반도체 칩이 삽입되는 반도체 칩 이송 장치.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 5항에 있어서,
    상기 칩 수용부가 상하 반전된 이후에 상기 덮개 플레이트 중 상기 제 2 덮개 플레이트가 슬라이딩되어 상기 관통홀이 외부로 노출되는 경우 상기 제 1 덮개 플레이트와 상기 관통홀의 내면이 형성하는 공간에 수용되어 있는 상기 반도체 칩이 추출되는 반도체 칩 이송 장치.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 중간 플레이트의 두께는 상기 반도체 칩의 두께보다 크게 형성되는 반도체 칩 이송 장치.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 1항에 있어서,
    상기 반도체 칩은 플립 칩(flip chip) 또는 볼 그리드 어레이 칩(ball grid array chip)인 반도체 칩 이송 장치.
KR1020110019946A 2011-03-07 2011-03-07 반도체 칩 이송 장치 KR101619912B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110019946A KR101619912B1 (ko) 2011-03-07 2011-03-07 반도체 칩 이송 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110019946A KR101619912B1 (ko) 2011-03-07 2011-03-07 반도체 칩 이송 장치

Publications (2)

Publication Number Publication Date
KR20120101868A KR20120101868A (ko) 2012-09-17
KR101619912B1 true KR101619912B1 (ko) 2016-05-12

Family

ID=47110650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110019946A KR101619912B1 (ko) 2011-03-07 2011-03-07 반도체 칩 이송 장치

Country Status (1)

Country Link
KR (1) KR101619912B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12040208B2 (en) 2021-05-27 2024-07-16 Samsung Electronics Co., Ltd. Guide apparatus for transferring light-emitting devices onto a substrate and method applying the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101893818B1 (ko) 2017-01-09 2018-08-31 이노6 주식회사 이송 장치
KR102572669B1 (ko) 2017-08-14 2023-08-31 삼성전자주식회사 전기 소자 이송 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109763A (ja) 2005-10-12 2007-04-26 Seiko Epson Corp 半導体チップ収容トレイ及び半導体チップの搬送方法
JP2007109764A (ja) * 2005-10-12 2007-04-26 Seiko Epson Corp 半導体チップ収容トレイ及び半導体チップの搬送方法
JP2011037518A (ja) 2009-08-18 2011-02-24 Multitest Elektronische Systeme Gmbh スライド可能に配置された板をもつ、電子コンポーネント整列用担体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109763A (ja) 2005-10-12 2007-04-26 Seiko Epson Corp 半導体チップ収容トレイ及び半導体チップの搬送方法
JP2007109764A (ja) * 2005-10-12 2007-04-26 Seiko Epson Corp 半導体チップ収容トレイ及び半導体チップの搬送方法
JP2011037518A (ja) 2009-08-18 2011-02-24 Multitest Elektronische Systeme Gmbh スライド可能に配置された板をもつ、電子コンポーネント整列用担体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12040208B2 (en) 2021-05-27 2024-07-16 Samsung Electronics Co., Ltd. Guide apparatus for transferring light-emitting devices onto a substrate and method applying the same

Also Published As

Publication number Publication date
KR20120101868A (ko) 2012-09-17

Similar Documents

Publication Publication Date Title
KR101489051B1 (ko) 기판 홀더 및 도금 장치
JP3003656B2 (ja) 微細金属球の搭載治具
US7458499B2 (en) Apparatus and method for filling a ball grid array template
JP2002068471A (ja) チップ部品の搬送装置
TW200414271A (en) Apparatus and method of placing solder balls onto a substrate
KR101619912B1 (ko) 반도체 칩 이송 장치
KR20170006343A (ko) 플립칩 본딩 장치 및 방법
TW201914797A (zh) 保持構件、保持構件的製造方法、保持機構以及製品的製造裝置
KR101640773B1 (ko) 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치
KR20100123411A (ko) 기판 로딩 장치
JPH0997973A (ja) キャリア及び電子部品製造方法ならびに電子部品実装方法
KR20170038188A (ko) 기판 수납 용기, 로드 포트 장치 및 기판 처리 장치
KR101538099B1 (ko) 인쇄회로기판 이송용 캐리어 지그
KR20170127325A (ko) 반도체소자 캐리어 및 이를 포함하는 소자핸들러
JP2018028526A (ja) トレー交換式バーンイン試験ユニット
TWI756517B (zh) 安裝裝置
US6653728B1 (en) Tray for ball grid array semiconductor packages
JP2005026499A (ja) 基板のセンター位置決めキャリア治具、センター位置決め方法およびセンター位置決め後保持方法
JP6178969B1 (ja) トレー交換式バーンイン試験ユニット
KR100806549B1 (ko) 반도체 실장 장비의 솔더볼 카트리지
KR20170127324A (ko) 반도체소자 캐리어, 이의 제조방법 및 이를 포함하는 소자핸들러
KR101577026B1 (ko) 솔더 리플로용 기판 지그의 조립 및 이송장치
JP2005252259A (ja) ビージーエーパッケージ真空パッド
JP3367516B2 (ja) 部品の搭載装置および部品の搭載方法
JPH10107425A (ja) 回路部品実装用治具及び実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee