JP4445360B2 - エンジンの電子スロットル制御装置 - Google Patents

Description

本発明は、例えば自動車用のエンジンを制御するための電子スロットル制御装置に関し、特に比較的低い分解能の安価なＡＤ変換手段を使用してスロットル開度の検出精度を向上させたエンジンの電子スロットル制御装置の改良に関するものである。

エンジンの電子スロットル制御装置は、エンジンの吸入空気量を調整するスロットルバルブを、電子的に制御するものであり、一般に、スロットルバルブと、スロットル開度検出手段と、スロットルバルブ制御回路とを備えている。前記スロットル開度検出手段は、スロットルバルブの開度に比例する大きさのアナログ開度検出信号を発生する。前記スロットルバルブ制御回路は、スロットル開度目標信号と、前記アナログ開度検出信号とを受けて、前記アナログ開度検出信号が前記開度目標信号に対応するように、スロットルバルブの開度を制御する。

前記スロットルバルブ制御回路は、マイクロコンピュータを用いて、ディジタル的にスロットルバルブの開度を制御する。このディジタル制御に対応して、前記スロットル開度検出手段からのアナログ開度検出信号は、ＡＤ変換手段を用いて、ディジタル開度検出信号に変換される。このＡＤ変換手段は、マイクロコンピュータで構成されるが、マイクロコンピュータをより安価にするには、低い分解能の安価なＡＤ変換手段を用いることが望ましい。

特開２００３−２８００１号公報には、この低い分解能のＡＤ変換手段を用い、しかもスロットル開度の検出精度を向上することのできる先行技術が開示されている。この先行技術に示されたＡＤ変換手段は、アナログ入力部に複数の抵抗器を直列に接続したレベル変換回路を有し、またディジタル出力部に加算手段を有する。前記レベル変換回路はアナログ開度検出信号に基づき、複数の互いにレベルの異なるアナログ信号を発生する。ＡＤ変換手段は、この複数のアナログ信号をそれぞれディジタルに変換して複数のディジタル出力を発生し、これらの複数のディジタル出力が前記加算手段で加算される。

前記レベル変換回路により発生された複数のアナログ信号は、オフセット付き電圧と言われる。複数のオフセット付き電圧は、それぞれのアナログレベルが互いに異なるが、すべてのオフセット付き電圧のアナログレベルは、アナログ開度検出信号の変化に伴なって変化する。これらの複数のオフセット付き電圧がそれぞれＡＤ変換手段によりディジタル出力に変換され、加算手段により加算される結果、ＡＤ変換手段はその分解能を超えた高い変換精度を持つことになる。このようなＡＤ変換手段を用いることにより、より安価なＡＤ変換手段を使用しながら、より高い精度でスロットル開度を検出することができる。

特開２００３−２８００１号公報

しかし、前記先行技術では、複数のオフセット付き電圧のそれぞれを所定のサンプリングタイミングでディジタル出力に変換する必要があるため、ＡＤ変換処理に要する時間が長くなる。一般に、自動車において、エンジン制御用のマイクロコンピュータは、エンジンに対する複数の制御に共用されるので、電子スロットル制御のためのＡＤ変換処理時間の増大は、エンジンの他の制御に障害を与えるおそれがある。この障害を回避するには、電子スロットル制御に、処理時間の短いＡＤ変換手段を採用する必要が生じ、このためには高い処理速度の高価なマイクロコンピュータを採用することとなって、前記従来技術を活用できずに、コストアップを招く結果となる。

例えばエンジンへの燃料噴射制御、エンジンの点火制御を行なうマイクロコンピュータを、電子スロットル制御に共用した場合、エンジンの燃焼状態を高精度に制御するためにはエンジンのクランク角を高い分解能で検出する必要があり、クランク角信号（例えばクランク角６ｄｅｇ毎にパルス信号を発生）がエンジン回転速度に比例して、高速でマイコンの割り込み処理に入力されるため、エンジン回転速度に比例してマイコン処理負荷が増大し、低い処理速度のマイクロコンピュータでは処理時間不足によるリセットの発生が懸念され、これを回避するために高い処理速度の高価なマイクロコンピュータを使う必要があり、コストアップを招く結果となる。

この発明の目的は、比較的低い分解能のＡＤ変換手段を使用しながら、しかも他のエンジン制御への障害を防止することのできる改良されたエンジンの電子スロットル制御装置を提案するものである。

この発明によるエンジンの電子スロットル制御装置は、エンジンの吸入空気量を調整するスロットルバルブ、スロットルバルブの開度を検出しスロットルバルブの開度に応じた大きさを持ったアナログ開度検出信号を発生するスロットル開度検出手段、およびスロットルバルブの開度を制御するスロットルバルブ制御ブロックを備えたエンジンの電子スロットル制御装置である。前記スロットルバルブ制御ブロックは、エンジンの他の制御を行なうマイクロコンピュータを共用して構成されている。このスロットルバルブ制御ブロックは、マイクロコンピュータの処理負荷状態を判定する処理負荷判定手段と、アナログ開度検出信号をディジタル出力に変換し、出力点にディジタル開度検出信号を出力するＡＤ変換手段と、スロットルバルブに対するディジタル開度目標信号と、前記ディジタル開度検出信号とに基づいて、前記スロットルバルブの開度を制御するスロットルバルブ制御手段とを有する。前記ＡＤ変換手段は、アナログ開度検出信号を高い変換精度でディジタル出力に変換する第１変換モードと、アナログ開度検出信号を前記第１変換モードよりも低い変換精度でディジタル出力に変換する第２変換モードとを有し、これらの第１変換モードと第２変換モードが切換え可能に構成され、
前記第１変換モードでは、前記アナログ開度検出信号に基づくＮ個（Ｎは２以上の整数）の互いにレベルの異なるアナログ信号をディジタル出力に変換し、これらのＮ個のディジタル出力を加算したディジタル加算信号を前記ディジタル開度検出信号として前記出力点に出力し、
また、前記第２変換モードでは、前記Ｎ個のアナログ信号の中で、最もレベルの高い単に１個のアナログ信号をディジタル出力に変換し、このディジタル出力を前記ディジタル開度検出信号として前記出力点に出力するとともに、前記Ｎ個のディジタル出力を加算する加算動作が停止され、
前記処理負荷判定手段が、前記マイクロコンピュータの処理負荷状態を重負荷と判定したときには、前記ＡＤ変換手段が前記第２変換モードに切換えられ、また前記マイクロコンピュータの処理負荷状態を軽負荷と判定したときには、前記ＡＤ変換手段が前記第１変換モードに切換えられることを特徴とする。

この発明に係わる電子スロットル制御装置では、マイクロコンピュータに内蔵されるＡＤ変換手段が、アナログ開度検出信号を高い変換精度でディジタル出力に変換する第１変換モードと、アナログ開度検出信号を前記第１変換モードよりも低い変換精度でディジタル出力に変換する第２変換モードとを有し、これらの第１変換モードと第２変換モードが切換え可能に構成され、これらの第１変換モードと第２変換モードが、処理負荷判定手段によって切換えられるようにしたので、マイクロコンピュータの処理負荷を軽減することができ、マイクロコンピュータの処理速度を上げることなく、比較的低い分解能のＡＤ変換手段を内蔵した安価なマイクロコンピュータを用いてスロットル開度を高精度に制御することができる。結果として、エンジン運転状態に応じて要求されるスロットル開度制御分解能を得ることでき、かつ、マイクロコンピュータの処理時間不足によるリセット発生の心配がなくなるため処理速度の速い高価なマイクロコンピュータを使う必要がなくなり、低コスト化を図ることができる。

以下この発明によるエンジンの電子スロットル制御装置の最良の実施の形態を図面を参照して説明する。

実施の形態１．
図１はこの発明によるエンジンの電子スロットル制御装置の実施の形態１を示す電気回路図である。

図１に示すエンジンの電子スロットル制御装置は、自動車に搭載されるものであり、電子制御スロットル装置１と、電子制御ユニット（ＥＣＵ）１０を含んでいる。電子制御スロットル装置１は、スロットルバルブ２と、スロットルバルブ駆動機構４と、スロットル開度検出手段（ＴＰＳ）７とを有する。スロットルバルブ２は、エンジン（図示しない）の吸気管に配置され、エンジンの吸入空気量を調節する。このスロットルバルブ２は軸３を中心に回転することにより、バルブの開度を調整し、エンジンへの吸入空気量を調整する。

スロットルバルブ駆動機構４は、直流モータ５と減速ギヤ６とを有する。直流モータ５は、減速ギヤ６を介してスロットルバルブ２の軸３に連結され、減速ギヤ６を介してスロットスバルブ２を駆動する。スロットル開度検出手段７は、回転子８と固定子９を有する。回転子８は、スロットルバルブ２の軸３に連結され、スロットルバルブ２とともに回転する。固定子９はこの回転子８と対向し、回転子８の回転角度に比例した大きさを持ったアナログ開度検出信号ＡＳを発生する。このアナログ開度検出信号ＡＳは、スロットルバルブ２の開度に比例した大きさを有する。

電子制御ユニット（ＥＣＵ／Electronic Control Unit）１０は、マイクロコンピュータ１１とその入出力機器を有する。マイクロコンピュータ１１は、燃料噴射制御ブロック１１１、点火制御ブロック１１２、およびスロットル制御ブロック１１３を含んでおり、これらの各制御ブロック１１１、１１２、１１３を共通のＣＰＵとメモリを用いて実行する。言い換えれば、この発明はスロットル制御ブロック１１３を主題とするが、このスロットル制御ブロック１１３は、燃料噴射制御ブロック１１１、点火制御ブロック１１２とともに、同じマイクロコンピュータ１１を共用して実行される。

燃料噴射制御ブロック１１１は、エンジンの吸気バルブの直前において、吸入空気中に噴射される燃料量を制御するもので、その噴射燃料量は、吸入空気量に見合って制御される。点火制御ブロック１１２は、エンジンの燃焼室に配置された点火プラグによる点火動作を制御するもので、その点火時期をエンジンの運転状態に応じて最適の時期に制御する。これらの燃料噴射制御ブロック１１１、点火制御ブロック１１２は、よく知られているので、その詳細な説明は省略する。

スロットル制御ブロック１１３は、目標開度演算手段２１、マイクロコンピュータ１１の処理負荷判定手段２３、スロットル制御手段２５、およびＡＤ変換手段３０を有する。これらの目標開度演算手段２１と、処理負荷判定手段２３と、スロットル制御手段２５と、ＡＤ変換手段３０は、マイクロコンピュータ１１により、そのＣＰＵとメモリを利用して実行される。

スロットル制御ブロック１１３は、全体的には、目標開度演算手段２１により、スロットルバルブ２に対する目標開度を演算して、ディジタル目標開度信号ＤＴを発生し、またＡＤ変換手段３０により、スロットルバルブ２のアナログ開度検出信号ＡＳをディジタル開度検出信号ＤＳに変換し、スロットル制御手段２５により、ディジタル開度検出信号ＤＳがディジタル目標開度信号ＤＴに一致するように、スロットルバルブ２を制御する。

目標開度演算手段２１は、アナログのアクセル開度検出信号ＡＰＳと、アナログのエンジン回転信号ＮＥを受け、これらの信号ＡＰＳ、ＮＥに基づき、スロットルバルブ２に対する目標開度を演算して、ディジタル目標開度信号ＤＴを発生する。アナログのアクセル開度検出信号ＡＰＳは、エンジンを操作するアクセルの操作量に比例した大きさを有するアクセル開度検出手段（ＡＰＳ）（図示せず）から目標開度演算手段２１に入力される。アナログのエンジン回転信号ＮＥは、エンジンのクランク軸の回転角度を検出するクランク角検出手段（図示せず）からのクランクパルス信号のパルス周期を計測することにより生成され、このアナログのエンジン回転信号ＮＥは、エンジンの回転数に比例した大きさを持つ。

処理負荷判定手段２３は、エンジン回転信号ＮＥを受け、このエンジン回転信号ＮＥに基づき、マイクロコンピュータ１１の処理負荷状態を示すディジタルの負荷状態信号ＤＬを出力する。具体的には、エンジン回転数が第１所定値ＮＥ１＝４０００ｒ／ｍ以上であれば、負荷状態信号ＤＬは重負荷信号ＤＬＨとなり、またエンジン回転数が第２所定値ＮＥ２＝３５００ｒ／ｍ以下になれば、負荷状態信号ＤＬは軽負荷信号ＤＬＬとなる。重負荷信号ＤＬＨは、マイクロコンピュータ１１の処理負荷が重いことを示し、軽負荷信号ＤＬＬはマイクロコンピュータ１１の処理負荷が軽いことを示す。

ＡＤ変換手段３０は、比較的低い分解能を持って構成される。この比較的低い分解能のＡＤ変換手段３０は、マイクロコンピュータ１１を安価にするのに有効である。マイクロコンピュータ１１をビット数の小さなマイクロコンピュータで構成すれば、マイクロコンピュータ１１は安価になり、ＡＤ変換手段３０も低い分解能を持つ結果となる。
このＡＤ変換手段３０には、アナログ入力部３１と、ディジタル出力部３６が付加されている。アナログ入力部３１は、マイクロコンピュータ１１の外部に、その入力回路として付加される。ディジタル出力部３６は、マイクロコンピュータ１１の内部に構成される。

アナログ入力部３１は、演算増幅器３２とレベル変換回路３３を有する。演算増幅器３２は、スロットル開度検出手段７からのアナログ開度検出信号ＡＳが入力され、それに基づくアナログ電圧ＶＡを出力する。レベル変換回路３３は、複数のＮ（例えばＮ＝４）個の抵抗器３３ａ〜３３ｄを有し、これらの抵抗器は互いに直列に接続され、演算増幅器３２の出力部と基準電位との間に接続される。これらの抵抗器３３ａ〜３３ｄは、それぞれ抵抗値Ｒ１、Ｒ２、Ｒ３、Ｒ４を有し、演算増幅器３２から出力されるアナログ電圧ＶＡに基づき、Ｎ個の互いにレベルの異なるアナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤを発生する。演算増幅器３２と抵抗器３３ａとの接続点には、アナログ電圧ＶＡがそのまま出力される。抵抗器３３ａと抵抗器３３ｂとの接続点にはアナログ電圧ＶＢが、抵抗器３３ｂと抵抗器３３ｃとの接続点にはアナログ電圧ＶＣが、また抵抗器３３ｃと抵抗器３３ｄとの接続点にはアナログ電圧ＶＤがそれぞれ出力される。

アナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤは、演算増幅器３２から出力されるアナログ電圧ＶＡを、抵抗器３３ａ〜３３ｄにより、レベル変換したものであり、互いに異なるレベルを持ったアナログ電圧である。それらのレベルは、ＶＡ＞ＶＢ＞ＶＣ＞ＶＤの関係を有し、それぞれがアナログ開度検出信号ＡＳの変化に伴なって変化する。これらのアナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤはそれぞれＡＤ変換手段３０に、アナログ入力電圧として入力される。

ＡＤ変換手段３０は、第１変換モードＭ１と、第２変換モードＭ２の２つの変換モードを持ち、これらの第１変換モードＭ１と第２変換モードＭ２が切換え可能に構成される。第１変換モードＭ１では、高い変換精度のディジタル変換が実行され、第２変換モードＭ２では、第１変換モードＭ１よりも低い変換精度のディジタル変換が実行される。具体的には、第１変換モードＭ１では、アナログ電圧値ＶＡ、ＶＢ、ＶＣ、ＶＤのそれぞれがディジタル変換され、ディジタル変換出力ＺＶＡ、ＺＶＢ、ＺＶＣ、ＺＶＤが出力される。第２変換モードＭ２では、アナログ電圧ＶＡのみがディジタル変換され、ディジタル変換出力ＺＶＡのみが出力される。これらの第１変換モードＭ１、第２変換モードＭ２の何れにおいても、アナログ入力電圧は所定のサンプリング周期、例えば２．５ミリ秒毎に、ＡＤ変換手段３０に取り込まれ、ディジタル変換される。

第１変換モードＭ１と第２変換モードＭ２は、処理負荷判定手段２３からの負荷状態信号ＤＬによって切換えられる。負荷状態信号ＤＬが重負荷信号ＤＬＨであれば、低い変換精度の第２変換モードＭ２が実行され、また負荷状態信号ＤＬが軽負荷信号ＤＬＬであれば、高い変換精度の第１変換モードＭ１が実行される。

ディジタル出力部３６は、（Ｎ−１）個の加算手段３７ａ、３７ｂ、３７ｃと、切換手段３８とを有する。加算手段３７ｃは、アナログ電圧ＶＤのディジタル変換出力ＺＶＤと、アナログ電圧ＶＣのディジタル変換出力ＺＶＣとの加算を行ない、加算出力（ＺＶＣ＋ＺＶＤ）を出力する。加算手段３７ｂは、アナログ電圧ＶＢのディジタル変換出力ＺＶＢと、加算出力（ＺＶＣ＋ＺＶＤ）との加算を行ない、加算出力（ＺＶＢ＋ＺＶＣ＋ＺＶＤ）を出力する。加算手段３７ａは、アナログ電圧ＶＡのディジタル変換出力ＺＶＡと、加算出力（ＺＶＢ＋ＺＶＣ＋ＺＶＤ）との加算を行ない、総合加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）を出力する。

切換手段３８は、出力点３９と加算手段３７ａの加算出力とを接続する第１接続状態と、出力点３９とディジタル変換出力ＺＶＡとを接続する第２接続状態とを切換える。この切換手段３８も、処理負荷判定手段２３からの負荷状態信号ＤＬにより切換えられる。具体的には、負荷状態信号ＤＬが重負荷信号ＤＬＨであれば、切換手段３８は第２接続状態となり、負荷状態信号ＤＬが軽負荷信号ＤＬＬであれば、切換手段３８は第１接続状態となる。

このように処理負荷判定手段２３は、ＡＤ変換手段３０の変換モードの切換えと、切換手段３８の切換えとを行なう。負荷状態信号ＤＬが重負荷信号ＤＬＨであれば、ＡＤ変換手段３０の変換モードは第２変換モードＭ２となり、併せて切換手段３８が第２接続状態となる。この状態では、第２変換モードＭ２により、アナログ電圧ＶＡのみがディジタル変換され、ディジタル変換出力ＺＶＡのみが出力され、このディジタル変換出力ＺＶＡが切換手段３８を通じて、ディジタル開度検出信号ＤＳとして出力点３９に出力される。この状態では、マイクロコンピュータ１１が重負荷であるので、ＡＤ変換手段３０は、低い変換精度の第２変換モードＭ２で変換動作を行ない、また加算手段３７ａ〜３７ｃも加算動作を停止する。これは、スロットル制御ブロック１１３によるマイクロコンピュータ１１の負荷の増加を抑えるのに有効である。

負荷状態信号ＤＬが軽負荷信号ＤＬＬであれば、ＡＤ変換手段３０の変換モードは第１変換モードＭ１となり、併せて切換手段３８が第１接続状態となる。この状態では、第１変換モードＭ１により、アナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤがすべてディジタル変換出力ＺＶＡ、ＺＶＢ、ＺＶＣ、ＺＶＤに変換され、これらのディジタル変換出力ＺＶＡ、ＺＶＢ、ＺＶＣ、ＺＶＤが加算手段３７ａ〜３７ｃにより加算され、その総合加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）が切換手段３８により出力点３９に、ディジタル開度検出信号ＤＳとして出力される。この状態では、マイクロコンピュータ１１が軽負荷であるので、ＡＤ変換手段３０は、高い変換精度の第１変換モードＭ１で変換動作を行ない、また加算手段３７ａ〜３７ｃも加算動作を行なう。これは、比較的低い分解能のＡＤ変換手段３０を、実質的に、より変換精度の高い第１変換モードＭ１で動作させ、高い精度のディジタル開度検出信号ＤＳを得るのに有効である。またエンジンが軽負荷となるアイドル運転状態では、とくにディジタル開度検出信号ＤＳを高い精度で検出することが要求されるが、この要求も満たすことができる。

スロットル制御手段２５には、目標開度演算手段２１からのディジタル目標開度信号ＤＴと、出力点３９からのディジタル開度検出信号ＤＳとが入力される。このスロットル制御手段２５は、ディジタル開度検出信号ＤＳを、ディジタル目標開度信号ＤＴに一致させるための駆動信号ＳＤを演算し、この駆動信号ＳＤを駆動回路４０に供給する。駆動信号ＳＤは、スロットルバルブ２をフィードバック（Ｆ／Ｂ）制御するための駆動信号であり、直流モータ５を例えばＰＷＭ制御するためのデューティ信号である。この駆動回路４０はマイクロコンピュータ１１の外部に接続された出力回路であり、この駆動回路４０により、スロットルバルブ駆動機構４の直流モータ５が駆動される。この直流モータ５は、減速ギヤ６を介してスロットルバルブ２を駆動する。この直流モータ５は、ディジタル開度検出信号ＤＳがディジタル目標開度信号ＤＴと一致するまで、スロットルバルブ２を駆動し、スロットルバルブ２の開度はディジタル目標開度信号ＤＴが指示する値に調整される。

なお、スロットル開度検出手段７からのアナログ開度検出信号ＡＳに対して、抵抗器およびコンデンサからなるローパスフィルタ（図示しない）をかける場合、アナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤのダイナミックレンジを確保するためには、各抵抗器３３ａ〜３３ｄの抵抗値Ｒ1〜Ｒ４を大きく設定しなければならない。

演算増幅器３２は、スロットル開度検出手段７とレベル変換回路３３のインピーダンスとを分離しており、各抵抗値Ｒ１〜Ｒ４の低減化およびＡＤ変換手段３０によるディジタル変換値の高精度化に寄与している。一般に、アナログ開度検出信号ＡＳを複数のアナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤに変換する際に、外部インピーダンスが増加すると、ＡＤ変換手段３０におけるアナログ入力電圧とディジタル変換値との間にずれが生じることが分かっている。従って、これを回避するために、図１のように演算増幅器３２をバッファとして挿入してインピーダンス変換を行っている。これにより、抵抗器３３ａ〜３３ｄの抵抗値Ｒ１〜Ｒ４を、ＡＤ変換手段３０でのＡＤ変換に影響を与えない程度の小さい値に設定することができる。

次に図２〜図７を参照しながら、ＡＤ変換手段３０およびマイクロコンピュータ１１での処理動作について、さらに詳細に説明する。まず、ＡＤ変換手段３０の分解能について説明する。
一般に、ＡＤ変換手段３０の分解能ａは、ビット数で表され、ＡＤ変換手段３０のビット数をｎ（ｎは自然数）とすると、ＡＤ変換手段３０の分解能は、ＡＤ変換手段３０のリファレンス電圧Ｖｒｅｆを用いて、以下の（１）式で与えられる。
ａ＝Ｖｒｅｆ／２^ｎ ・・・(１)
（１）式で与えられる分解能ａは、この値よりも小さい電圧は判別できないことを表わしている。

図２はＡＤ変換手段３０に、アナログ電圧ＶＡが入力される場合において、そのアナログ電圧ＶＡに対する電圧値Ｖ１（Ｖ）、Ｖ１＋ａ（Ｖ）と、ディジタル変換出力ＺＶＡのディジタル変換値Ｚ−１、Ｚ、Ｚ＋１との関係を示す説明図である。この図２は、第２変換モードＭ２におけるＡＤ変換手段３０の変換動作に相当する。
図２において、傾斜した直線ＶＡは、レベル変換回路３３から出力されるアナログ電圧ＶＡの変化を示す。図２の上部のブロックＡは、アナログ電圧値を示すもので、このブロックＡでは、アナログ電圧ＶＡに対する具体的な電圧値Ｖ１、Ｖ１＋ａが２本の水平な直線で示されている。図２の下部のブロックＤは、ディジタル変換結果を示すもので、このブロックＤには、ディジタル変換出力ＺＶＡの具体的なディジタル変換値Ｚ−１、Ｚ、Ｚ＋１が３本の水平な直線で示されている。

アナログ電圧ＶＡが電圧値Ｖ１（Ｖ）より小さいときには、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚ−１となる。アナログ電圧ＶＡが上昇して電圧値Ｖ１（Ｖ）に達すると、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚになり、またアナログ電圧ＶＡがさらに上昇して電圧値Ｖ１＋ａに達すると、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚ＋１となる。言い換えれば、この図２に示す第２変換モードＭ２における変換動作において、Ｖ１≦Ｖ＜Ｖ１＋ａの範囲内のアナログ電圧ＶがＡＤ変換された場合に、ディジタル変換値は、Ｚ（一定値）となる。

図３は、ＡＤ変換手段３０に２つのアナログ電圧ＶＡ、ＶＢが入力され、これらのアナログ電圧ＶＡ、ＶＢがともにディジタル変換される場合の変換動作を示す。この図３に示す変換動作は、レベル変換手段３３が、２つのアナログ電圧ＶＡ、ＶＢを出力する場合の第１変換モードＭ１に相当する。すなわち、Ｎ＝２とした場合における第１変換モードＭ１に相当する。この場合には、レベル変換回路３３は、２つの抵抗器３３ａ、３３ｂを有し、抵抗器３３ｃ、３３ｄは省略される。また、加算手段３７ｂ、３７ｃは省略され、加算手段３７ａが、加算出力（ＺＶＡ＋ＺＶＢ）を出力するように構成される。

図３において、傾斜した２本の平行な直線ＶＡ、ＶＢは、レベル変換回路３３から出力されるアナログ電圧ＶＡ、ＶＢの変化を示す。図３の上部のブロックＡは、アナログ電圧値を示すもので、このブロックＡでは、アナログ電圧ＶＡ、ＶＢに対する具体的な電圧値Ｖ１、Ｖ１＋ａが２本の水平な直線で示されている。図３の下部のブロックＤは、ディジタル変換結果を示すもので、このブロックＤには、３つのブロックＤ１、Ｄ２、ＤＡが示される。

ブロックＤ１ではディジタル変換出力ＺＶＡの具体的なディジタル変換値Ｚ−１、Ｚ、Ｚ＋１が３本の水平な直線で示されている。ブロックＤ２ではディジタル変換出力ＺＶＢの具体的なディジタル変換値Ｚ−１、Ｚ、Ｚ＋１が３本の水平な直線で示されている。ブロックＤＡは、ディジタル変換出力ＺＶＡとＺＶＢとの加算出力（ＺＶＡ＋ＺＶＢ）を示し、このブロックＤＡでは、４つのディジタル変換値２Ｚ−２、２Ｚ−１、２Ｚ、２Ｚ＋１が水平な直線で示される。

この図３に示す変換動作において、アナログ電圧ＶＡ、ＶＢは、アナログ開度検出信号ＡＳの増大に伴ない、互いに平行に直線的に増大する。これらのアナログ電圧ＶＡ、ＶＢの間には、オフセット電圧（ａ／２）が存在する。すなわち、アナログ電圧ＶＢは、アナログ電圧ＶＡに対し、オフセット電圧Ｖｏ＝（−ａ／２）だけ常にレベルが低い。このようにアナログ電圧ＶＡ、ＶＢは、それらの間にオフセット電圧Ｖｏを持っているので、オフセット付き電圧と呼ばれることもある。このようなアナログ電圧ＶＡ、ＶＢをＡＤ変換手段３０により、ディジタル変換した場合の変換結果が図３のブロックＤ１、Ｄ２、ＤＡに示される。

アナログ電圧ＶＡのディジタル変換出力ＺＶＡはブロックＤ１に示される。アナログ電圧ＶＡが電圧値Ｖ１（Ｖ）より小さいときには、ブロックＤ１に示すように、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚ−１となり、アナログ電圧ＶＡが上昇して電圧値Ｖ１（Ｖ）に達すると、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚになり、またアナログ電圧ＶＡがさらに上昇して電圧値Ｖ１＋ａに達すると、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚ＋１となる。

また、アナログ電圧ＶＢのディジタル変換出力ＺＶＢはブロックＤ２に示される。アナログ電圧ＶＢが電圧値Ｖ１（Ｖ）より小さいときには、ブロックＤ２に示すように、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚ−１となり、アナログ電圧ＶＡが上昇して電圧値Ｖ１（Ｖ）に達すると、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚになり、またアナログ電圧ＶＡがさらに上昇して電圧値Ｖ１＋ａに達すると、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚ＋１となる。

ディジタル変換出力ＺＶＡとＺＶＢとの加算出力（ＺＶＡ＋ＺＶＢ）がブロックＤＡに示される。この加算出力（ＺＶＡ＋ＺＶＢ）は、アナログ電圧ＶＡが電圧値Ｖ１（Ｖ）より小さいときには、ディジタル変換値２Ｚ−２となり、アナログ電圧ＶＡが電圧値Ｖ１（Ｖ）に達したときに、ディジタル変換値２Ｚ−１に上昇する。また、アナログ電圧ＶＡが電圧値Ｖ１（Ｖ）を超え、アナログ電圧ＶＢが電圧値Ｖ１（Ｖ）よりも小さいときには、加算出力（ＺＶＡ＋ＺＶＢ）は、ディジタル変換値２Ｚ−１を維持するが、アナログ電圧ＶＢが電圧値Ｖ１（Ｖ）に達したときに、加算出力（ＺＶＡ＋ＺＶＢ）はディジタル変換値２Ｚに上昇する。またアナログ電圧ＶＡが電圧値Ｖ１＋ａに達したときには、加算出力（ＺＶＡ＋ＺＶＢ）はさらに、ディジタル変換値２Ｚ＋１に上昇する。

アナログ電圧ＶＢが電圧値Ｖ１（Ｖ）に達する時点は、Ｖ１≦Ｖ＜Ｖ１＋ａの範囲内のアナログ電圧Ｖが、Ｖ１（Ｖ）とＶ１＋ａ（Ｖ）のちょうど中間値に達したときであり、この時点でアナログ電圧ＶＢが電圧値Ｖ１（Ｖ）に達することにより、加算出力（ＺＶＡ＋ＺＶＢ）が１ステップ上昇する結果になる。結果として、図３の変換動作では、分解能ａ（ｎビット）のＡＤ変換手段３０を用いて、分解能ａ／２（ｎ＋１ビット）のＡＤ変換手段を使用した場合と同等のディジタル変換出力を得ることができる。

このように、図３に示すように、アナログ電圧ＶＡをディジタル変換するとともに、アナログ電圧ＶＡに対して（−ａ／２）（Ｖ）だけオフセットを付加した電圧ＶＢ（＝ＶＡ−ａ／２）をディジタル変換し、両者のディジタル変換値ＺＶＡ、ＺＶＢを加算することにより、分解能ａ／２（ｎ＋１ビット）（高精度）の加算ディジタル変換値（ＺＶＡ＋ＺＶＢ）が得られる。
つまり、レベル変換回路３３を用いてアナログ電圧ＶＡからオフセット付き電圧ＶＢを生成し、各アナログ電圧ＶＡ、ＶＢをｎビットの分解能ａでＡＤ変換し、各変換結果の加算値を制御に用いることにより、分解能ａ／２（ｎ＋１ビット）のＡＤ変換器による変換値を用いた場合と同等の制御分解能が得られる。

さて、レベル変換回路３３から出力されるアナログ電圧の数Ｎをさらに増大する場合について説明する。この場合、スロットル開度検出手段７からのアナログ開度検出信号ＡＳに対してＮ＝２^ｂ個の抵抗器からなるレベル変換手段回路３３を用い、−ａ／２^ｂ（Ｖ）（Ｎは自然数）ずつオフセットした２^ｂ個のアナログ電圧に変換し、この２^ｂ個のアナログ電圧を分解能ａ（Ｖ）（ｎビット）のＡＤ変換手段３０に入力し、それぞれＡＤ変換してそれらのディジタル変換出力を加算することにより、ｎ＋ｂビットのＡＤ変換手段を用いた場合と同等の精度でディジタル開度検出電圧ＤＳを検出することができる。
このため、電子制御ユニット１０内のレベル変換回路３３（オフセット手段）を用いて、アナログ電圧ＶＡから、アナログ電圧ＶＢ＝ＶＡ−ａ／２^ｂ（Ｖ）、アナログ電圧ＶＣ＝ＶＢ−ａ／２^ｂ（Ｖ）、アナログ電圧ＶＤ＝ＶＣ−ａ／２^ｂ（Ｖ）、・・・となるオフセット付き電圧ＶＡ、ＶＢ、ＶＣ、ＶＤ、・・・を生成する。

以下、各オフセット付き電圧ＶＡ、ＶＢ、ＶＣ、ＶＤ、・・・をｎビット分解能のＡＤ変換手段３０を用いてディジタル変換出力にＡＤ変換し、さらに、マイクロコンピュータ１１内の加算手段３７ａ、３７ｂ、３７ｃ、・・・を用いてこれらのディジタル変換出力をすべて加算し、その加算出力をディジタル開度検出信号ＤＳとして、このディジタル開度検出信号ＤＳにより、スロットル制御手段２０を介して直流モータ５を駆動し、スロットルバルブ１の開度位置を制御する。これにより、ｎ＋ｂビットのＡＤ変換手段を用いて制御する場合と同等の制御分解能が得られる。

例えば、エンジンのアイドル回転速度（数１００ｒ/ｍ）を十分に高精度で制御するた
めには、スロットル開度検出手段７からのアナログ開度検出信号ＡＳを、１２ビットの分解能以上のＡＤ変換手段を使用してＡＤ変換すればよいことが分かっている。
図１の実施の形態１では、４個の抵抗器３３ａ〜３３ｄからなるレベル変換手段３３（オフセット手段）を用いて、４個のオフセット付き電圧ＶＡ、ＶＢ、ＶＣ、ＶＤを生成しているので、アイドル回転速度付近でのスロットル開度を、１０ビットのＡＤ変換手段３０を用いて、実質的に１２ビットの精度で検出する場合ことができる。

図４は１０ビットのＡＤ変換手段３０および加算手段３７ａ〜３７ｃによる処理動作を示す説明図であり、４個のオフセット付き電圧（アナログ電圧）ＶＡ〜ＶＤをＡＤ変換し、それらの各ディジタル変換出力ＺＶＡ、ＺＶＢ、ＺＶＣ、ＺＶＤを加算することにより、１２（＝１０＋２）ビットの変換精度を実現する場合を示している。これは、第１変換モードＭ１に相当する動作である。

図４において、傾斜した４本の平行な直線ＶＡ、ＶＢ、ＶＣ、ＶＤは、レベル変換回路３３から出力されるアナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤの変化を示す。図４の上部のブロックＡは、アナログ電圧値を示すもので、このブロックＡでは、アナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤに対する具体的な電圧値Ｖ１−ａ（Ｖ）、Ｖ１（Ｖ）、Ｖ１＋ａ（Ｖ）が３本の水平な直線で示されている。図４の下部のブロックＤは、ディジタル変換結果を示すもので、このブロックＤには、５つのブロックＤ１、Ｄ２、Ｄ３、Ｄ４、ＤＡが示される。

ブロックＤ１には、ディジタル変換出力ＺＶＡの具体的なディジタル変換値Ｚ−１、Ｚ、Ｚ＋１が３本の水平な直線で示されている。ブロックＤ２、Ｄ３、Ｄ４では、それぞれディジタル変換出力ＺＶＢ、ＺＶＣ、ＺＶＤの具体的なディジタル変換値Ｚ−１、Ｚ、Ｚ＋１を３本の水平な直線で示している。ブロックＤＡは、図４に示す変換動作において、ディジタル変換出力ＺＶＡ、ＺＶＢ、ＺＶＣ、ＺＶＤの加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）を示し、このブロックＤＡでは、６つのディジタル変換値４Ｚ−４、４Ｚ−３、４Ｚ−２、４Ｚ−１、４Ｚ、４Ｚ＋１が水平な直線で示される。

この図４に示す変換動作において、アナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤは、アナログ開度検出信号ＡＳの増大に伴ない、互いに平行に直線的に増大する。これらのアナログ電圧ＶＡとＶＢとの間、アナログ電圧ＶＢとＶＣとの間、およびアナログ電圧ＶＣとＶＤとの間には、それぞれ（−ａ／２）のオフセット電圧Ｖｏが存在する。このようなオフセット電圧を持ったアナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤを１０ビットのＡＤ変換手段３０により、ディジタル変換した場合の変換結果が図４のブロックＤ１、Ｄ２、Ｄ３、Ｄ４、ＤＡに示される。

ディジタル変換出力ＺＶＡ、ＺＶＢ、ＺＶＣ、ＺＶＤは、それぞれブロックＤ１、Ｄ２、Ｄ３、Ｄ４に示される。ブロックＤ１に示すディジタル変換出力ＺＶＡは、アナログ電圧ＶＡが電圧値Ｖ１（Ｖ）より小さいときには、ディジタル変換値Ｚ−１となり、アナログ電圧ＶＡが上昇して電圧値Ｖ１（Ｖ）に達すると、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚになり、またアナログ電圧ＶＡがさらに上昇して電圧値Ｖ１＋ａに達すると、そのディジタル変換出力ＺＶＡはディジタル変換値Ｚ＋１となる。ディジタル変換出力ＤＶＢ、ＤＶＣ、ＤＶＤも、それぞれアナログ電圧ＶＢ、ＶＣ、ＶＤに対して、同様に変化する。

ディジタル変換出力ＺＶＡ、ＺＶＢ、ＺＶＣ、ＺＶＤの加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）がブロックＤＡに示される。この加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）は、アナログ電圧ＶＡが電圧値Ｖ１（Ｖ）より小さいときには、ディジタル変換値４Ｚ−４となり、アナログ電圧ＶＡが電圧値Ｖ１（Ｖ）に達したときに、ディジタル変換値４Ｚ−３に上昇する。また、アナログ電圧ＶＡが電圧値Ｖ１（Ｖ）を超え、アナログ電圧ＶＢが電圧値Ｖ１（Ｖ）よりも小さいときには、加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）は、ディジタル変換値４Ｚ−３を維持するが、アナログ電圧ＶＢが電圧値Ｖ１（Ｖ）に達したときに、加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）はディジタル変換値４Ｚ−２に上昇する。また、加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）は、アナログ電圧ＶＣが電圧値Ｖ１（Ｖ）に達したときにディジタル変換値４Ｚ−１に、またアナログ電圧ＶＤが電圧値Ｖ１（ｖ）に達したときにディジタル変換値４Ｚに、さらにアナログ電圧ＶＡが電圧値Ｖ１＋ａに達したときにディジタル変換値４Ｚ＋１にそれぞれ上昇する。

アナログ電圧ＶＢが電圧値Ｖ１（Ｖ）に達する時点は、Ｖ１≦Ｖ＜Ｖ１＋ａの範囲内のアナログ電圧Ｖが、Ｖ１（Ｖ）とＶ１＋ａ（Ｖ）のちょうど１／４の値に達したときであり、この時点で加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）は１ステップ上昇する結果になる。同様に、アナログ電圧ＶＣが電圧値Ｖ１（Ｖ）に達する時点は、Ｖ１≦Ｖ＜Ｖ１＋ａの範囲内のアナログ電圧Ｖが、Ｖ１（Ｖ）とＶ１＋ａ（Ｖ）のちょうど２／４の値に達したときであり、この時点で加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）はもう１ステップ上昇する。さらに、アナログ電圧ＶＤが電圧値Ｖ１（Ｖ）に達する時点は、Ｖ１≦Ｖ＜Ｖ１＋ａの範囲内のアナログ電圧Ｖが、Ｖ１（Ｖ）とＶ１＋ａ（Ｖ）のちょうど３／４の値に達したときであり、この時点で加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）はさらにもう１ステップ上昇する。結果として、図４の変換動作では、分解能ａ（ｎビット）のＡＤ変換手段３０を用いて、分解能ａ／４（ｎ＋２ビット）のＡＤ変換手段を使用した場合と同等のディジタル変換出力を得ることができ、１０ビットのＡＤ変換手段３０を１２ビットのＡＤ変換手段と実質的に同じ変換精度で動作させることができる。

今、１０ビットのＡＤ変換手段３０のリファレンス電圧Ｖｒｅｆが５（Ｖ）ならば、前述の（１）式より、ＡＤ変換手段３０の分解能ａは、以下の（２）式で与えられる。
ａ＝５／２¹⁰
≒４.８[ｍＶ] ・・・（２）
したがって、実質的に１２ビットの分解能で検出するためには、前述の自然数ｂを２（＝１２−１０）と設定し、各アナログ電圧ＶＡとＶＢとの間、ＶＢとＶＣとの間、ＶＣとＶＤとの間のオフセットＶｏを以下の（３）式のように求める。
Ｖｏ＝ａ／２^２
＝ａ／４≒１．２[ｍＶ] ・・・（３）
したがって、図４のように、抵抗器３３ａ〜３３ｄ（図１参照）は、演算増幅器３２からのアナログ電圧ＶＡに基づいて、ＶＡ＝ＡＳ、ＶＢ≒ＶＡ−１．２（ｍＶ）、ＶＣ≒ＶＢ−１．２（ｍＶ）、ＶＤ≒ＶＣ−１．２（ｍＶ）からなるオフセット付き電圧ＶＢ〜ＶＤを生成する。

また、１０ビットのＡＤ変換手段３０は、各オフセット付き電圧ＶＡ〜ＶＤをＡＤ変換し、加算手段３７ａ〜３７ｃは各ディジタル変換出力ＺＶＡ〜ＺＶＤを加算し、２ビット分だけ高分解能のディジタル開度検出信号ＤＳとしてを検出する。

しかしながら、図１に示したレベル変換回路３３（オフセット手段）は、アナログ電圧ＶＡを抵抗器３３ａ〜３３ｄにより分圧してオフセット付き電圧ＶＢ、ＶＣ、ＶＤを生成しているので、例えばアナログ電圧ＶＡが変動すればオフセット付き電圧ＶＢも変動してしまい、オフセット付き電圧ＶＢが正確に電圧値ＶＡ−１．２（ｍＶ）と一致するとは限らない。

ただし、エンジンのアイドル運転時のみにおいて高精度にスロットルバルブ２を制御したいのであれば、アイドル運転時におけるスロットル開度検出手段７からのアナログ開度検出信号ＡＳの電圧値付近において、オフセット付き電圧ＶＢ〜ＶＤが以下の（４）式で表わされるように、各抵抗器３３ａ〜３３ｄの抵抗値Ｒ1〜Ｒ４を設定すれば良い。
ＶＢ≒ＶＡ−１．２（ｍＶ）
ＶＣ≒ＶＢ−１．２（ｍＶ）
ＶＤ≒ＶＣ−１．２（ｍＶ） ・・・（４）
例えば、アイドル運転時に検出されるアナログ開度検出信号ＡＳの電圧値が０．７（Ｖ）付近であれば、各抵抗値Ｒ１〜Ｒ４は、以下の（５）式のように設定される。
Ｒ1＝Ｒ２＝Ｒ３＝１８（Ω）
Ｒ４＝１０（ＫΩ） ・・・（５）

次に、図５のフローチャートおよび図６、図７のタイミングチャートを参照しながら、処理負荷判定手段２３からの負荷状態信号ＤＬに基づいて、ＡＤ変換手段３０の変換モードの切換えと、加算手段３７ａ〜３７ｃの加算動作、および切換手段３８の切換動作を説明する。
図５は、スロットル制御ブロック１１３のフローチャートを示し、特にスロットル開度検出時のＡＤ変換処理フローを示したものである。この図５のフローチャートは、所定周期ｔ１毎に発生するタイマＴＭ１の割り込み処理の中で実行される。このタイマＴＭ１を用いた割り込み処理は、例えば特許第３０９３４６７号などに参照されるように公知技術である。

図６は負荷状態信号ＤＬが軽負荷信号ＤＬＬである場合におけるタイマＴＭ１の割り込み処理を示すもので、（ａ）図はタイマＴＭ１の動作波形を、また（ｂ）図はそれに伴なうタイマＴＭ１の割り込み処理ＰＴＭ１を示す。図７は負荷状態信号ＤＬが重負荷信号ＤＬＨである場合におけるタイマＴＭ１の割り込み処理を示すもので、（ａ）図はタイマＴＭ１の動作波形を、また（ｂ）図はそれに伴なうタイマＴＭ１の割り込み処理ＰＴＭ２を示す。
図６、図７を比較すると、図６に示す負荷状態信号ＤＬが軽負荷である場合におけるタイマＴＭ１の割り込み処理ＰＴＭ１は、図７に示す負荷状態信号ＤＬが重負荷である場合におけるタイマＴＭ１の割り込み処理ＰＴＭ２よりも、処理時間が長い。割り込み処理ＰＴＭ１では、複数のＮ個のアナログ電圧ＶＡ〜ＶＤがそれぞれディジタル変換出力ＺＶＡ〜ＺＶＤに変換され、また加算手段３７ａ〜３７ｃによる加算処理も行なわれるので、割り込み処理ＰＴＭ２よりも処理時間が長くなる。

さて、図５のタイマＴＭ１の割り込み処理において、ステップＳ１ではタイマＴＭ１の設定時間ｔ１（例えば２.５ｍｓ）が再セットされ、ステップＳ２で図示しないクランク角センサからのクランク角パルス周期計測により検出されたエンジン回転速度信号ＮＥを読み込む。

ステップＳ３では、前回のＡＤ変換処理における処理負荷判定フラグＦ１がセットされているかどうかが、チェックされる。この処理負荷判定フラグＦ１は、処理負荷判定手段２３の判定結果を示すフラグである。前回のＡＤ変換処理において、処理負荷判定手段２３が重負荷信号ＤＬＨを出力していれば、処理負荷判定フラグＦ１がセットされた状態にある。処理負荷判定フラグＦ１がセットされておれば、ステップＳ３のチェック結果はＹＥＳとなり、ステップＳ４に進み、また処理負荷判定フラグＦ１がセットされていない場合には、ステップＳ３のチェック結果はＮｏとなり、ステップＳ８に進む。

処理負荷判定フラグＦ１がセットされていた場合、ステップＳ４では、今回のＡＤ変換処理において、エンジン回転信号ＮＥが第２の所定値ＮＥ２（例えばエンジン回転数が３５００ｒ/ｍ）以下であるかどうかを判定する。エンジン回転信号ＮＥが、ＮＥ≧ＮＥ２の場合には、ステップＳ４の判定結果はＮｏとなり、ステップＳ１０に進む。ステップＳ１０では、ＡＤ変換手段３０に第２変換モードＭ２による変換動作を行なわせる。またエンジン回転信号ＮＥがＮＥ＜ＮＥ２の場合は、ステップＳ４の判定結果はＹＥＳとなり、負荷状態信号ＤＬを軽負荷信号ＤＬＬとし、ステップＳ５で処理負荷判定フラグＦ１をクリアし、ステップＳ６に進む。

ステップＳ６では、レベル変換手段回路３３からのアナログ電圧ＶＡ、ＶＢ、ＶＣ、ＶＤを１０ビットのＡＤ変換手段３０に取り込み、これらのアナログ電圧を順次ディジタル変換し、ディジタル変換出力ＺＶＡ、ＺＶＢ、ＺＶＣ、ＺＶＤを生成する。

次のステップＳ７では、加算手段３７ａ〜３７ｃにより、ディジタル変換出力ＺＶＡ、ＺＶＢ、ＺＶＣ、ＺＶＤの加算を行ない、その加算出力（ＺＶＡ＋ＺＶＢ＋ＺＶＣ＋ＺＶＤ）をディジタル開度検出信号ＤＳとして、切換手段３８を通じて出力点３９に出力する。このステップ７で出力されるディジタル開度検出信号ＤＳは１２ビットの分解能を持つ。

次のステップＳ１２では、1２ビットの分解能を持つディジタル開度検出信号ＤＳと、
目標開度演算手段２１からのディジタル目標開度信号ＤＴがスロットル制御手段２５に入力され、スロットル制御手段２５は、スロットル開度をディジタル目標開度信号ＤＴで指示された値に一致させるため、駆動信号ＳＤを駆動回路４０に供給する。この駆動信号ＳＤは、例えばフィードバック制御演算（例えばＰＩＤ制御演算）により算出された制御ＤＵＴＹ信号であり、駆動回路４０は直流モータ５へ駆動信号を出力することによりスロットルバルブ２の開度を制御する。

これにより、１２ビットのＡＤ変換手段による変換値を用いて制御する場合と同等のスロットル開度制御分解能が得られ、エンジンのアイドル運転時に要求される高精度のスロットル開度制御分解能が確保される。またこの実質的に１２ビットの分解能を持つディジタル開度検出信号ＤＳは、図６に示すように、マイクロコンピュータ１１の処理時間を増大するが、この実質的に１２ビットの分解能を持つ高い変換精度の第１変換モードＭ１は負荷状態信号ＤＬが軽負荷信号ＤＬＬである場合に実行されるので、これによりマイクロコンピュータ１１の処理時間が不足するような事態は発生しない。

一方、前回のＡＤ変換処理時に負荷状態判定フラグＦ１がクリアされていた場合には、ステップＳ８において、今回のＡＤ変換処理時におけるエンジン回転信号ＮＥが第１の所定値ＮＥ１（例えばエンジン回転数が４０００ｒ/ｍ）以上であるかどうかを判定する。エンジン回転速度ＮＥが、ＮＥ≦ＮＥ1の場合にはステップＳ８の判定結果はＮｏとなり、ステップＳ６に進んで、ＡＤ変換手段３０に高い変換精度の第１変換モードの処理を行なわせる。エンジン回転信号ＮＥが、ＮＥ＞ＮＥ１の場合には、ステップＳ８の判定結果はＹＥＳとなり、ステップＳ９に進み、処理負荷判定フラグＦ１をセットする。

ステップＳ１０ではスロットル開度検出手段７からのアナログ電圧ＶＡのみを１０ビット分解能のＡＤ変換手段３０でＡＤ変換処理を行う。この場合の割り込み処理ＰＴＭ２は、図７のタイミングチャートに示すように、処理時間が短い。ステップＳ１１では、１０ビット分解能を持ったディジタル変換出力ＺＶＡのみをディジタル開度検出信号ＤＳとして出力する。

この場合、ステップＳ１２では1０ビット分解能のディジタル開度検出信号ＤＳと、ディジタル目標開度信号ＤＴとをスロットル制御手段２５に入力し、スロットル制御手段２５により駆動信号ＤＳを駆動回路４０に供給する。この駆動回路４０は、駆動信号ＤＳに基づき、スロットルバルブ２のスロットル開度を目標開度値に一致させるため、フィードバック制御演算（例えばＰＩＤ制御演算）により算出された制御ＤＵＴＹ信号を発生し、直流モータ５を駆動する。
これにより、オフセット付き電圧ＶＢ〜ＶＤのＡＤ変換処理時間分が解消するので、エンジン高回転速度運転時のマイコン１１の処理時間不足によるリセット発生が回避されるとともに、スロットル開度の制御分解能は、エンジンの運転状態に応じた分解能が確保される。

図５に示すフローチャートでは、エンジン回転数の第１所定値ＮＥ１（４０００ｒ／ｍ）と第２所定値ＮＥ２（３５００ｒ／ｍ）の間に、中間ゾーンが設定される。前回のＡＤ変換動作において、処理負荷判定フラグＦ１がセットされていた場合に、今回のＡＤ変換処理時のエンジン回転数が前記中間ゾーンにあると判定されると、ステップＳ４の判定結果がＮｏとなり、ステップＳ１０、Ｓ１１により、重負荷時の第２変換モードＭ２が実行される。また、前回のＡＤ変換動作において、処理負荷判定フラグＦ１がセットされていない場合に、今回のＡＤ変換処理時のエンジン回転数が前記中間ゾーンにあると判定されると、ステップＳ８の判定結果がＮｏとなり、ステップＳ６、Ｓ７により、軽負荷時の第１変換モードＭ１が実行される。

なお、実施の形態１では、処理負荷判定手段２３が、エンジン回転信号ＮＥのみによりマイクロコンピュータ１１の処理負荷状態を判定するようにしたが、複数のエンジン制御情報（例えばエンジントルク情報やアクセル開度情報や目標スロットル開度値など）を用いて、マイクロコンピュータ１１の処理負荷状態を判定しても同様の効果を奏する。

参考例．
図８はこの発明によるエンジンのスロットル制御装置の参考例で使用されるマイクロコンピュータ１１３Ａを示すブロック図であり、図９（ａ）（ｂ）はそのアナログ入力電圧Ｖの波形を示す。

この参考例では、実施の形態１に比べて、ＡＤ変換回路３０のアナログ入力回路３１と、ディジタル出力回路３６が変更される。アナログ入力回路３１Ａは、切換手段４５と、合成器４７とを有する形態に変更され、またそのディジタル出力回路３６は単に、ＡＤ変換手段３０の１つのディジタル出力をディジタル開度検出信号ＤＳとしてスロットル制御手段２５に供給するように変更される。その他は実施の形態１と同じである。

切換手段４５は、マイクロコンピュータ１１Ａの内部に構成される。この切換手段４５の第１入力には、アナログ開度検出手段７からのアナログ開度検出信号ＡＳが供給される。切換手段４５の第２入力には、合成器４７からの重畳信号ＳＳが供給される。切換手段４５は、第２入力、すなわち合成器４７からの重畳信号ＳＳを出力をする第１接続状態と、第１入力、すなわちアナログ開度検出信号ＡＳを出力する第２接続状態とを切換える。この切換手段４５は、その出力を、単に１つのアナログ入力電圧ＶとしてＡＤ変換手段３０に供給される。切換手段４５は、処理負荷判定手段２３の負荷状態信号ＤＬにより、切換えられる。合成器４７には、アナログ開度検出信号ＡＳと、所定の周波数で周期的に大きさが変化する周期変化信号ＰＳとが供給される。合成器４７の出力は、アナログ開度検出信号と、周期変化信号ＰＳとをアナログ的に加え合わせた重畳信号ＳＳとなる。

処理負荷判定手段２３の負荷状態信号ＤＬが重負荷信号ＤＬＨであれば、切換手段４５が第２接続状態を選択し、アナログ開度検出信号ＡＳがＡＤ変換手段３０に供給され、そのディジタル変換信号がディジタル開度検出信号ＤＳとして、スロットル制御手段２５に供給される。この状態では、ＡＤ変換手段３０は、実施の形態１で述べた第２変換モードＭ２と実質的に同じモードで動作し、マイクロコンピュータ１１Ａの負荷の増大を抑えながら、スロットルバルブ２を低い精度で制御する。

処理負荷判定手段２３の負荷状態信号ＤＬが軽負荷信号ＤＬＬであれば、切換手段４５が第１接続状態を選択し、合成器４７からの重畳信号ＳＳが、ＡＤ変換手段３０のアナログ入力電圧として供給される。

図９は、アナログ入力電圧Ｖに対する電圧値Ｖ１と、それにＡＤ変換手段３０の分解能ａを加えた電圧値Ｖ１＋ａとの間を変化する重畳信号ＳＳを表わし、図（ａ）は、電圧値Ｖ１とＶ１＋ａとの間のアナログ開度検出信号ＡＳのレベルが小さい状態における重畳信号ＳＳを、また図（ｂ）は電圧値Ｖ１とＶ１＋ａとの間を変化するアナログ開度検出信号ＡＳが、より大きくなった状態における重畳信号ＳＳを示す。
重畳信号ＳＳが図９（ａ）から図９（ｂ）へ変化するときに、これらの図にハッチング線で示すように、電圧値Ｖ１＋ａを超える範囲が大きくなり、ディジタル変換出力が１ステップ上昇する期間が増加するので、ディジタル変換出力は、電圧値Ｖ１とＶ１＋ａとの間においても、平均的に増加する結果となり、切換手段４５が重畳信号ＳＳを出力する状態では、ディジタル変換出力の精度が向上する。

このように参考例においても、実施の形態１と同様に、負荷状態信号ＤＬが軽負荷である場合には、ＡＤ変換手段３０は、高い精度のディジタル変換を行ない、スロットルバルブ２をより高い精度で制御することができる。

この発明は、自動車などに搭載されるエンジンのスロットル制御装置として、利用される。

図１は、この発明によるエンジンのスロットル制御装置の実施の形態１を示すブロック図である。 図２は、実施の形態１の第２変換モードにおけるＡＤ変換動作の入力電圧とＡＤ変換結果との関係図である。 図３は、ｎ＋１ビットのより高い精度のＡＤ変換動作の説明図である。 図４は、実施の形態１に第１変換モードにおけるＡＤ変換動作の入力電圧とＡＤ変換結果との関係図である。 図５は、実施の形態１における制御処理のフローチャートである。 図６は、実施の形態１のエンジン低回転時のＡＤ変換動作のタイムチャートである。 図７は、実施の形態１のエンジン高回転時のＡＤ変換動作のタイムチャートである。 図８は、この発明によるエンジンのスロットル制御装置の参考例で使用されるマイクロコンピュータを示すブロック図である。 図９は、参考例における重畳信号を示す波形図である。

１：電子制御のスロットル装置、２：スロットルバルブ、
４：スロットル駆動機構、５：直流モータ、７：アナログ開度検出手段、
１０：電子制御ユニット、１１、１１Ａ：マイクロコンピュータ、
１１１：燃料噴射制御ブロック、１１２：点火制御ブロック、
１１１、１１１Ａ：スロットル制御ブロック、
２１：目標開度演算手段、２３：処理負荷判定手段、２５：スロットル制御手段、
３０：ＡＤ変換手段、３１：アナログ入力回路、３３：レベル変換回路、
３６：ディジタル出力回路、３７ａ〜３７ｃ：加算手段、３８：切換手段、
３９：出力点、４０：駆動回路、４５：切換手段、４７：合成器。

Claims (6)

1. エンジンの吸入空気量を調整するスロットルバルブ、前記スロットルバルブの開度を検出し前記スロットルバルブの開度に応じた大きさを持ったアナログ開度検出信号を発生するスロットル開度検出手段、および前記スロットルバルブの開度を制御するスロットルバルブ制御ブロックを備えたエンジンの電子スロットル制御装置であって、
   前記スロットルバルブ制御ブロックは、エンジンの他の制御を行なうマイクロコンピュータを共用して構成されており、このスロットルバルブ制御ブロックは、
   前記マイクロコンピュータの処理負荷状態を判定する処理負荷判定手段と、
   前記アナログ開度検出信号をディジタル出力に変換し、出力点にディジタル開度検出信号を出力するＡＤ変換手段と、
   前記スロットルバルブに対するディジタル開度目標信号と、前記ディジタル開度検出信号とに基づいて、前記スロットルバルブの開度を制御するスロットルバルブ制御手段とを有し、
   前記ＡＤ変換手段は、前記アナログ開度検出信号を高い変換精度でディジタル出力に変換する第１変換モードと、前記アナログ開度検出信号を前記第１変換モードよりも低い変換精度でディジタル出力に変換する第２変換モードとを有し、これらの第１変換モードと第２変換モードが切換え可能に構成され、
   前記第１変換モードでは、前記アナログ開度検出信号に基づくＮ個（Ｎは２以上の整数）の互いにレベルの異なるアナログ信号をディジタル出力に変換し、これらのＮ個のディジタル出力を加算したディジタル加算信号を前記ディジタル開度検出信号として前記出力点に出力し、
   また、前記第２変換モードでは、前記Ｎ個のアナログ信号の中で、最もレベルの高い単に１個のアナログ信号をディジタル出力に変換し、このディジタル出力を前記ディジタル開度検出信号として前記出力点に出力するとともに、前記Ｎ個のディジタル出力を加算する加算動作が停止され、
   前記処理負荷判定手段が、前記マイクロコンピュータの処理負荷状態を重負荷と判定したときには、前記ＡＤ変換手段が前記第２変換モードに切換えられ、また前記マイクロコンピュータの処理負荷状態を軽負荷と判定したときには、前記ＡＤ変換手段が前記第１変換モードに切換えられることを特徴とするエンジンの電子スロットル制御装置。
2. 請求項１記載のエンジンの電子スロットル制御装置であって、前記マイクロコンピュータが、前記エンジンの他の制御として、エンジンの燃料噴射制御と、エンジンの点火制御との、少なくとも一方を行なうことを特徴とするエンジンの電子スロットル制御装置。
3. 請求項１記載のエンジンの電子スロットル制御装置であって、前記処理負荷判定手段には、エンジン回転数を表わす回転信号が与えられ、前記処理負荷判定手段は、エンジン回転数が高いときには、前記マイクロコンピュータの処理負荷状態を前記重負荷と判定し、またエンジン回転数が低いときには、前記マイクロコンピュータの処理負荷状態を前記軽負荷と判定することを特徴とするエンジンの電子スロットル制御装置。
4. 請求項３記載のエンジンの電子スロットル制御装置であって、前記処理負荷判定手段は、エンジン回転数が所定値ＮＥ１より大きいときには、前記マイクロコンピュータの処理負荷状態を重負荷と判定し、またそれが所定値ＮＥ２より小さいときには、前記マイクロコンピュータの処理負荷状態を軽負荷と判定することを特徴とするエンジンの電子スロットル制御装置。
5. 請求項１記載のエンジンの電子スロットル制御装置であって、前記ＡＤ変換手段のアナログ入力部には、前記アナログ開度検出信号に基づき、前記Ｎ個の互いにレベルの異なるアナログ信号を発生するレベル変換回路が設けられたことを特徴とするエンジンの電子スロットル制御装置。
6. 請求項１記載のエンジンの電子スロットル制御装置であって、前記ＡＤ変換手段のディジタル出力部には、切換手段が設けられ、この切換手段は、前記処理負荷判定手段により、前記第1変換モードによる高い変換精度のディジタル開度検出信号と、前記第２変換モードによる低い変換精度の前記ディジタル開度検出信号とを切換えることを特徴とするエンジンの電子スロットル制御装置。