JP4434597B2 - ノイズ除去回路 - Google Patents
ノイズ除去回路 Download PDFInfo
- Publication number
- JP4434597B2 JP4434597B2 JP2003038414A JP2003038414A JP4434597B2 JP 4434597 B2 JP4434597 B2 JP 4434597B2 JP 2003038414 A JP2003038414 A JP 2003038414A JP 2003038414 A JP2003038414 A JP 2003038414A JP 4434597 B2 JP4434597 B2 JP 4434597B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- signal
- level
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Description
【０００１】
【発明の属する技術分野】
この発明は、クロック入力端子等に混入するノイズを製造バラツキによらず除去するノイズ除去回路に関する。
【０００２】
【従来の技術】
図６はＲＣフィルタを用いた従来のノイズ除去回路の構成例を示す回路図であり、この図において、符号１〜４はインバータ、Ｒ１は抵抗、Ｃ１はコンデンサである。いま、入力端に図７（イ）に示すノイズＮＺを有する信号ＩＮが入力されると、抵抗Ｒ１とコンデンサＣ１の接続点の信号ＮＤ２が同図（ロ）となり、インバータ２の出力信号ＮＤ３およびインバータ４の出力信号ＯＵＴが各々同図（ハ）、（ニ）となる。この図から明らかなように、ノイズＮＺの幅が一定以上あると、ＲＣフィルタでは吸収できず、出力信号ＯＵＴにノイズが表れてしまう。これは、インバータ２をシュミット回路とすることで改善することができる。
【０００３】
図８はシュミット回路を用いた場合の動作波形図であり、同図（イ）に示すノイズＮＺを含む入力信号ＩＮに対し、ＲＣフィルタの出力信号ＮＤ２は同図（ロ）〜（ニ）に細線で示すようになり、シュミット回路のスレショルドレベルＶＩＬ、ＶＩＨに応じて出力信号ＯＵＴが図に太線で示すようになる。すなわち、スレショルドレベルＶＩＬが低い場合は、同図（ロ）に示すように、出力信号ＯＵＴはノイズＮＺに関係なくその後に立ち上がり、また、スレショルドレベルＶＩＬ、ＶＩＨが共に（ロ）の場合より高い場合は、同図（ハ）に示すように、信号ＮＤ２がスレショルドレベルＶＩＬを横切った時出力信号ＯＵＴが立ち上がる。このように、シュミット回路を用いた場合は、ノイズの影響をシュミット回路でも押さえることができる。但し、スレショルドレベルＶＩＬが比較的高く、ＶＩＨが低い場合は、同図（ニ）に示すように、ノイズＮＺに応じたノイズが出力信号ＯＵＴに発生する可能性がある。
また、特許文献１には、外付けの回路を用いず、内部回路によってヒステリシス入力回路を実現し、このヒステリシス入力回路によってノイズを除去するものが記載されている。しかし、入力回路にヒステリシス特性を持たせても、ノイズの種類によっては除去できない場合が生じる。また、特許文献２に記載されるものは、入力回路にヒステリシス特性を持たせると共に、出力端から入力端へ正帰還をかけ、その帰還路に遅延特性を持たせている。しかし、この回路は、細いパルスを除去することは可能であるが、幅が一定以上のノイズは除去できない欠点がある。
【０００４】
また、特許文献３にも、入力段がヒステリシス特性を持つシュミット回路となっているノイズ除去回路が記載されている。しかし、この回路は、入力信号が一定以上の幅を持たない場合に動作しない欠点がある。
【０００５】
【特許文献１】
特開平3-30323号公報
【特許文献２】
特開昭59-172826号公報
【特許文献３】
特開平1-29094号公報
【０００６】
【発明が解決しようとする課題】
本発明は上記事情を考慮してなされたもので、その目的は、ノイズの幅が広い場合、狭い場合のいずれの場合においても確実にノイズを除去することができ、しかも、入力信号のパルス幅が狭い場合も確実に動作することができるノイズ除去回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、入力信号に含まれる高周波成分を除去するローパスフィルタと、前記ローパスフィルタの出力がスレショルドレベルより大か小かに応じてハイレベルまたはローレベルの信号を出力する増幅手段と、前記増幅手段の出力レベルの変化時点においてパルス信号を出力するパルス発生回路と、前記パルス発生手段から出力されるパルス信号を受けて前記ローパスフィルタの出力をハイレベルまたはローレベルに強制的に引き込む引き込み回路とを具備することを特徴とするノイズ除去回路である。
【０００８】
請求項２に記載の発明は、請求項１に記載のノイズ除去回路において、前記引き込み回路は、前記ローパスフィルタの出力とハイレベルとの間に介挿された第１のトランジスタと、前記ローパスフィルタの出力とローレベルとの間に介挿された第２のトランジスタとから構成され、前記第１、第２のトランジスタの制御端子に前記パルス発生手段の出力が供給されることを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１または請求項２に記載のノイズ除去回路において、前記パルス発生回路は、前記増幅手段の出力を遅延させる遅延回路と、前記増幅手段の出力を反転する反転回路と、前記遅延回路と前記反転回路の論理積をとる論理積回路と、前記遅延回路と前記反転回路の論理和をとる論理和回路とから構成されることを特徴とする。
請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載のノイズ除去回路において、前記増幅手段はシュミット回路であることを特徴とする。
【００１０】
【発明の実施の形態】
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施の形態によるノイズ除去回路の構成を示すブロック図である。この図において、１１は入力信号ＩＮが入力される入力端子、１２は入力信号ＩＮを反転して出力するインバータ、１３はインバータ１２の出力の高周波成分を除去するローパスフィルタであり、このローパスフィルタ１３の出力がＰチャネルＦＥＴ（電解効果トランジスタ）１４のドレインとＮチャネルＦＥＴ１５のドレインの接続点およびインバータ１６の入力端へ供給される。また、ＦＥＴ１４のソースは電源電圧に接続され、ＦＥＴ１５のソースは接地されている。インバータ１６の出力は１ショットパルス発生回路１７の入力端へ供給されると共に、出力端子１８へ供給される。１ショットパルス発生回路１７はインバータ１６の出力信号（すなわち、出力端子１８の信号ＯＵＴ）の立ち上がりにおいて一定幅の”Ｈ”レベルのパルス信号ＮＡＣＣを発生してＦＥＴ１５のゲートへ出力し、また、インバータ１６の出力信号の立ち下がりにおいて一定幅の”Ｌ”レベルのパルス信号ＰＡＣＣを発生してＦＥＴ１４のゲートへ出力する。
【００１１】
次に、上述した回路の動作を図２に示すタイミングチャートを参照して説明する。
入力端子１１の入力信号ＩＮが、図２（イ）に示すように、”Ｈ”レベルに立ち上がると、インバータ１２の出力が立ち下がり、これに伴い、ローパスフィルタ１３の出力ＮＤ２が図２（ロ）に示すように徐々に立ち下がる。そして、ローパスフィルタ１３の出力ＮＤ２がインバータ１６の反転レベルまで下降すると、インバータ１６の出力、すなわち、出力端子１８の出力信号ＯＵＴが、図２（ハ）に示すように”Ｈ”レベルに立ち上がる。信号ＯＵＴが”Ｈ”レベルに立ち上がると、１ショットパルス発生回路１７から”Ｈ”レベルのパルス信号ＮＡＣＣ（図２（ホ））が出力され、ＦＥＴ１５のゲートへ供給される。これによりＦＥＴ１５がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｌ”レベル（接地レベル）に引き下ろされる。なお、この時、信号ＰＡＣＣ（図２（ニ））は”Ｈ”レベルにあり、ＦＥＴ１４はオフ状態にある。信号ＮＡＣＣは一定時間後に”Ｌ”レベルに戻り、これにより、ＦＥＴ１５がオフ状態になるが、信号ＮＤ２は”Ｌ”レベルの状態が継続する。
【００１２】
以上の動作において、もし、入力信号ＩＮに図２（イ）に示すノイズＮＺが含まれていても、このノイズＮＺはパルス信号ＮＡＣＣによって吸収され、出力信号ＯＵＴにノイズが発生することはない。
【００１３】
次に、入力信号ＩＮが立ち下がると、ローパスフィルタ１３の出力ＮＤ２が徐々に立ち上がり、インバータ１６の反転レベルまで上昇すると、インバータ１６の出力信号ＯＵＴが、図２（ハ）に示すように”Ｌ”レベルに立ち下がる。信号ＯＵＴが立ち下がると、１ショットパルス発生回路１７から”Ｌ”レベルのパルス信号ＰＡＣＣ（図２（ニ））が出力され、ＦＥＴ１４のゲートへ供給される。これによりＦＥＴ１４がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｈ”レベルに引き上げられる。
【００１４】
次に、図３を参照し、上記実施形態の具体的な実施例を説明する。なお、図３において、図１の各部と対応する部分には同一の符号が付してある。
図３の実施例においては、図１のローパスフィルタ１３が抵抗Ｒ１およびコンデンサＣ１によって構成され、インバータ１６と出力端子１８の間にインバータ２１、２２が挿入され、また、１ショットパルス発生回路１７がインバータ２４〜２６と、抵抗Ｒ２、コンデンサＣ２と、ナンドゲート２７と、ローアクティブアンドゲート２８とから構成されている。この場合、インバータ２４はインバータ１６の出力信号ＮＤ３を反転して抵抗Ｒ２およびコンデンサＣ２からなる遅延回路へ供給する。遅延回路の出力はインバータ２６を介してナンドゲート２７およびローアクティブアンドゲート２８の各第１入力端へ供給される。
【００１５】
上述したインバータ２４、抵抗Ｒ２、コンデンサＣ２、インバータ２６は遅延回路を構成しており。信号ＮＤ３が抵抗Ｒ２およびコンデンサＣ２によって決まる一定時間遅延され、信号ＮＤ３Ｄとしてナンドゲート２７およびローアクティブアンドゲート２８の各第１入力端へ供給される。インバータ２５は信号ＮＤ３を反転し、ナンドゲート２７およびローアクティブアンドゲート２８の各第２入力端へ供給する。ナンドゲート２７の出力およびローアクティブアンドゲート２８の出力がそれぞれパルス信号ＰＡＣＣおよびＮＡＣＣとしてＦＥＴ１４および１５のゲートへ供給される。
【００１６】
次に、上述した回路の動作を図４に示すタイミングチャートを参照して説明する。
入力端子１１の入力信号ＩＮが、図４（イ）に示すように、”Ｈ”レベルに立ち上がると、ローパスフィルタ１３の出力ＮＤ２が図４（ロ）に示すように徐々に立ち下がる。そして、ローパスフィルタ１３の出力ＮＤ２がインバータ１６の反転レベルまで下降すると、インバータ１６の出力信号ＮＤ３が、図４（ハ）に示すように”Ｈ”レベルに立ち上がる。信号ＮＤ３が”Ｈ”レベルに立ち上がると、インバータ２５の出力信号ＮＤ３Ｎが立ち下がる（図４（ニ））。また、インバータ２６の出力信号ＮＤ３Ｄは信号ＮＤ３の立ち上がりから一定時間遅延されて立ち上がる（図４（ホ））。
【００１７】
信号ＮＤ３Ｎが立ち下がり、一方、信号ＮＤ３Ｄが立ち上がる前においては、ローアクティブアンドゲート２８の出力信号ＮＡＣＣ（図４（ヘ））が”Ｈ”レベルとなり、次いで信号ＮＤ３Ｄが立ち上がると信号ＮＡＣＣが”Ｌ”レベルに戻る。すなわち、信号ＮＤ３が立ち上がると同時に１ショットパルス発生回路１７からパルス信号ＮＡＣＣが出力され、ＦＥＴ１５のゲートへ供給される。これによりＦＥＴ１５がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｌ”レベル（接地レベル）側に引き下ろされる。
【００１８】
以上の動作において、もし、入力信号ＩＮに図４（イ）に示すノイズＮＺが含まれていても、このノイズＮＺはパルス信号ＮＡＣＣによって吸収され、出力信号ＯＵＴ（図４（チ））にノイズが発生することはない。また、その後にノイズＮＺ１が発生しても、ローパスフィルタ１３によって吸収され、出力信号ＯＵＴにノイズが発生することはない。
【００１９】
次に、入力信号ＩＮが立ち下がると、ローパスフィルタ１３の出力ＮＤ２が徐々に立ち上がり、インバータ１６の反転レベルまで上昇すると、インバータ１６の出力信号ＮＤ３が、図４（ハ）に示すように”Ｌ”レベルに立ち下がる。信号ＮＤ３が立ち上がると、インバータ２５の出力信号ＮＤ３Ｎが立ち上がり（図４（ニ））、また、インバータ２６の出力信号ＮＤ３Ｄは信号ＮＤ３の立ち下がりから一定時間遅延されて立ち下がる（図４（ホ））。
【００２０】
信号ＮＤ３Ｎが立ち上がり、一方、信号ＮＤ３Ｄが立ち下がる前においては、ナンドゲート２７の出力信号ＰＡＣＣ（図４（ト））が”Ｌ”レベルとなり、次いで信号ＮＤ３Ｄが立ち下がると信号ＰＡＣＣが”Ｈ”レベルに戻る。すなわち、信号ＮＤ３が立ち下がると同時に１ショットパルス発生回路１７からパルス信号ＰＡＣＣが出力され、ＦＥＴ１４のゲートへ供給される。これによりＦＥＴ１４がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｈ”レベル側に引き上げられる。
【００２１】
なお、上記実施例においては、インバータ２４、抵抗Ｒ２、コンデンサＣ２、インバータ２６によって遅延回路を構成しているが、これに代えて、図５に示すように、インバータ３１〜３４の直列接続回路によって遅延回路を構成してもよい。
また、上記実施例におけるＦＥＴ１４、１５に代えてバイポータトランジスタを用いてもよい。
【００２２】
また、上記図１または図３の回路において、インバータ１６に代えて公知のシュミット回路を用いてもよい。その場合には、ノイズがさらに大きくＮＤ２の振幅変化が大きくなっても、ＮＤ３へノイズが伝わらないよう改善される。
【００２３】
【発明の効果】
以上説明したように、この発明によれば、ノイズの幅が広い場合、狭い場合のいずれの場合においても確実にノイズを除去することができる。例えば、４０μsec周期のクロックパルスに対し、５ｎsec幅という極めて狭い幅のノイズをも除去することができる。また、この発明によれば、入力信号のパルス幅が狭い場合も確実に動作することができる利点が得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態によるノイズ除去回路の構成を示すブロック図である。
【図２】 同実施形態の動作を説明するための波形図である。
【図３】 図１に示す実施形態の具体的実施例を示す回路図である。
【図４】 同実施例の動作を説明するための波形図である。
【図５】 同実施例における遅延回路の他の構成例を示す回路図である。
【図６】 従来のノイズ除去回路の構成例を示す回路図である。
【図７】 図６に示す回路の動作を説明するための波形図である。
【図８】 図６に示す回路において、インバータ２をシュミット回路とした時の動作を説明するための波形図である。
【符号の説明】
１２、１６、２１、２２、２４、２５、２６…インバータ、１３…ローパスフィルタ、１４、１５…ＦＥＴ、１７…１ショットパルス発生回路、２７…ナンドゲート、２８…ローアクティブアンドゲート、Ｒ１、Ｒ２…抵抗、Ｃ１、Ｃ２…コンデンサ。
【発明の属する技術分野】
この発明は、クロック入力端子等に混入するノイズを製造バラツキによらず除去するノイズ除去回路に関する。
【０００２】
【従来の技術】
図６はＲＣフィルタを用いた従来のノイズ除去回路の構成例を示す回路図であり、この図において、符号１〜４はインバータ、Ｒ１は抵抗、Ｃ１はコンデンサである。いま、入力端に図７（イ）に示すノイズＮＺを有する信号ＩＮが入力されると、抵抗Ｒ１とコンデンサＣ１の接続点の信号ＮＤ２が同図（ロ）となり、インバータ２の出力信号ＮＤ３およびインバータ４の出力信号ＯＵＴが各々同図（ハ）、（ニ）となる。この図から明らかなように、ノイズＮＺの幅が一定以上あると、ＲＣフィルタでは吸収できず、出力信号ＯＵＴにノイズが表れてしまう。これは、インバータ２をシュミット回路とすることで改善することができる。
【０００３】
図８はシュミット回路を用いた場合の動作波形図であり、同図（イ）に示すノイズＮＺを含む入力信号ＩＮに対し、ＲＣフィルタの出力信号ＮＤ２は同図（ロ）〜（ニ）に細線で示すようになり、シュミット回路のスレショルドレベルＶＩＬ、ＶＩＨに応じて出力信号ＯＵＴが図に太線で示すようになる。すなわち、スレショルドレベルＶＩＬが低い場合は、同図（ロ）に示すように、出力信号ＯＵＴはノイズＮＺに関係なくその後に立ち上がり、また、スレショルドレベルＶＩＬ、ＶＩＨが共に（ロ）の場合より高い場合は、同図（ハ）に示すように、信号ＮＤ２がスレショルドレベルＶＩＬを横切った時出力信号ＯＵＴが立ち上がる。このように、シュミット回路を用いた場合は、ノイズの影響をシュミット回路でも押さえることができる。但し、スレショルドレベルＶＩＬが比較的高く、ＶＩＨが低い場合は、同図（ニ）に示すように、ノイズＮＺに応じたノイズが出力信号ＯＵＴに発生する可能性がある。
また、特許文献１には、外付けの回路を用いず、内部回路によってヒステリシス入力回路を実現し、このヒステリシス入力回路によってノイズを除去するものが記載されている。しかし、入力回路にヒステリシス特性を持たせても、ノイズの種類によっては除去できない場合が生じる。また、特許文献２に記載されるものは、入力回路にヒステリシス特性を持たせると共に、出力端から入力端へ正帰還をかけ、その帰還路に遅延特性を持たせている。しかし、この回路は、細いパルスを除去することは可能であるが、幅が一定以上のノイズは除去できない欠点がある。
【０００４】
また、特許文献３にも、入力段がヒステリシス特性を持つシュミット回路となっているノイズ除去回路が記載されている。しかし、この回路は、入力信号が一定以上の幅を持たない場合に動作しない欠点がある。
【０００５】
【特許文献１】
特開平3-30323号公報
【特許文献２】
特開昭59-172826号公報
【特許文献３】
特開平1-29094号公報
【０００６】
【発明が解決しようとする課題】
本発明は上記事情を考慮してなされたもので、その目的は、ノイズの幅が広い場合、狭い場合のいずれの場合においても確実にノイズを除去することができ、しかも、入力信号のパルス幅が狭い場合も確実に動作することができるノイズ除去回路を提供することにある。
【０００７】
【課題を解決するための手段】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、入力信号に含まれる高周波成分を除去するローパスフィルタと、前記ローパスフィルタの出力がスレショルドレベルより大か小かに応じてハイレベルまたはローレベルの信号を出力する増幅手段と、前記増幅手段の出力レベルの変化時点においてパルス信号を出力するパルス発生回路と、前記パルス発生手段から出力されるパルス信号を受けて前記ローパスフィルタの出力をハイレベルまたはローレベルに強制的に引き込む引き込み回路とを具備することを特徴とするノイズ除去回路である。
【０００８】
請求項２に記載の発明は、請求項１に記載のノイズ除去回路において、前記引き込み回路は、前記ローパスフィルタの出力とハイレベルとの間に介挿された第１のトランジスタと、前記ローパスフィルタの出力とローレベルとの間に介挿された第２のトランジスタとから構成され、前記第１、第２のトランジスタの制御端子に前記パルス発生手段の出力が供給されることを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１または請求項２に記載のノイズ除去回路において、前記パルス発生回路は、前記増幅手段の出力を遅延させる遅延回路と、前記増幅手段の出力を反転する反転回路と、前記遅延回路と前記反転回路の論理積をとる論理積回路と、前記遅延回路と前記反転回路の論理和をとる論理和回路とから構成されることを特徴とする。
請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載のノイズ除去回路において、前記増幅手段はシュミット回路であることを特徴とする。
【００１０】
【発明の実施の形態】
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施の形態によるノイズ除去回路の構成を示すブロック図である。この図において、１１は入力信号ＩＮが入力される入力端子、１２は入力信号ＩＮを反転して出力するインバータ、１３はインバータ１２の出力の高周波成分を除去するローパスフィルタであり、このローパスフィルタ１３の出力がＰチャネルＦＥＴ（電解効果トランジスタ）１４のドレインとＮチャネルＦＥＴ１５のドレインの接続点およびインバータ１６の入力端へ供給される。また、ＦＥＴ１４のソースは電源電圧に接続され、ＦＥＴ１５のソースは接地されている。インバータ１６の出力は１ショットパルス発生回路１７の入力端へ供給されると共に、出力端子１８へ供給される。１ショットパルス発生回路１７はインバータ１６の出力信号（すなわち、出力端子１８の信号ＯＵＴ）の立ち上がりにおいて一定幅の”Ｈ”レベルのパルス信号ＮＡＣＣを発生してＦＥＴ１５のゲートへ出力し、また、インバータ１６の出力信号の立ち下がりにおいて一定幅の”Ｌ”レベルのパルス信号ＰＡＣＣを発生してＦＥＴ１４のゲートへ出力する。
【００１１】
次に、上述した回路の動作を図２に示すタイミングチャートを参照して説明する。
入力端子１１の入力信号ＩＮが、図２（イ）に示すように、”Ｈ”レベルに立ち上がると、インバータ１２の出力が立ち下がり、これに伴い、ローパスフィルタ１３の出力ＮＤ２が図２（ロ）に示すように徐々に立ち下がる。そして、ローパスフィルタ１３の出力ＮＤ２がインバータ１６の反転レベルまで下降すると、インバータ１６の出力、すなわち、出力端子１８の出力信号ＯＵＴが、図２（ハ）に示すように”Ｈ”レベルに立ち上がる。信号ＯＵＴが”Ｈ”レベルに立ち上がると、１ショットパルス発生回路１７から”Ｈ”レベルのパルス信号ＮＡＣＣ（図２（ホ））が出力され、ＦＥＴ１５のゲートへ供給される。これによりＦＥＴ１５がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｌ”レベル（接地レベル）に引き下ろされる。なお、この時、信号ＰＡＣＣ（図２（ニ））は”Ｈ”レベルにあり、ＦＥＴ１４はオフ状態にある。信号ＮＡＣＣは一定時間後に”Ｌ”レベルに戻り、これにより、ＦＥＴ１５がオフ状態になるが、信号ＮＤ２は”Ｌ”レベルの状態が継続する。
【００１２】
以上の動作において、もし、入力信号ＩＮに図２（イ）に示すノイズＮＺが含まれていても、このノイズＮＺはパルス信号ＮＡＣＣによって吸収され、出力信号ＯＵＴにノイズが発生することはない。
【００１３】
次に、入力信号ＩＮが立ち下がると、ローパスフィルタ１３の出力ＮＤ２が徐々に立ち上がり、インバータ１６の反転レベルまで上昇すると、インバータ１６の出力信号ＯＵＴが、図２（ハ）に示すように”Ｌ”レベルに立ち下がる。信号ＯＵＴが立ち下がると、１ショットパルス発生回路１７から”Ｌ”レベルのパルス信号ＰＡＣＣ（図２（ニ））が出力され、ＦＥＴ１４のゲートへ供給される。これによりＦＥＴ１４がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｈ”レベルに引き上げられる。
【００１４】
次に、図３を参照し、上記実施形態の具体的な実施例を説明する。なお、図３において、図１の各部と対応する部分には同一の符号が付してある。
図３の実施例においては、図１のローパスフィルタ１３が抵抗Ｒ１およびコンデンサＣ１によって構成され、インバータ１６と出力端子１８の間にインバータ２１、２２が挿入され、また、１ショットパルス発生回路１７がインバータ２４〜２６と、抵抗Ｒ２、コンデンサＣ２と、ナンドゲート２７と、ローアクティブアンドゲート２８とから構成されている。この場合、インバータ２４はインバータ１６の出力信号ＮＤ３を反転して抵抗Ｒ２およびコンデンサＣ２からなる遅延回路へ供給する。遅延回路の出力はインバータ２６を介してナンドゲート２７およびローアクティブアンドゲート２８の各第１入力端へ供給される。
【００１５】
上述したインバータ２４、抵抗Ｒ２、コンデンサＣ２、インバータ２６は遅延回路を構成しており。信号ＮＤ３が抵抗Ｒ２およびコンデンサＣ２によって決まる一定時間遅延され、信号ＮＤ３Ｄとしてナンドゲート２７およびローアクティブアンドゲート２８の各第１入力端へ供給される。インバータ２５は信号ＮＤ３を反転し、ナンドゲート２７およびローアクティブアンドゲート２８の各第２入力端へ供給する。ナンドゲート２７の出力およびローアクティブアンドゲート２８の出力がそれぞれパルス信号ＰＡＣＣおよびＮＡＣＣとしてＦＥＴ１４および１５のゲートへ供給される。
【００１６】
次に、上述した回路の動作を図４に示すタイミングチャートを参照して説明する。
入力端子１１の入力信号ＩＮが、図４（イ）に示すように、”Ｈ”レベルに立ち上がると、ローパスフィルタ１３の出力ＮＤ２が図４（ロ）に示すように徐々に立ち下がる。そして、ローパスフィルタ１３の出力ＮＤ２がインバータ１６の反転レベルまで下降すると、インバータ１６の出力信号ＮＤ３が、図４（ハ）に示すように”Ｈ”レベルに立ち上がる。信号ＮＤ３が”Ｈ”レベルに立ち上がると、インバータ２５の出力信号ＮＤ３Ｎが立ち下がる（図４（ニ））。また、インバータ２６の出力信号ＮＤ３Ｄは信号ＮＤ３の立ち上がりから一定時間遅延されて立ち上がる（図４（ホ））。
【００１７】
信号ＮＤ３Ｎが立ち下がり、一方、信号ＮＤ３Ｄが立ち上がる前においては、ローアクティブアンドゲート２８の出力信号ＮＡＣＣ（図４（ヘ））が”Ｈ”レベルとなり、次いで信号ＮＤ３Ｄが立ち上がると信号ＮＡＣＣが”Ｌ”レベルに戻る。すなわち、信号ＮＤ３が立ち上がると同時に１ショットパルス発生回路１７からパルス信号ＮＡＣＣが出力され、ＦＥＴ１５のゲートへ供給される。これによりＦＥＴ１５がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｌ”レベル（接地レベル）側に引き下ろされる。
【００１８】
以上の動作において、もし、入力信号ＩＮに図４（イ）に示すノイズＮＺが含まれていても、このノイズＮＺはパルス信号ＮＡＣＣによって吸収され、出力信号ＯＵＴ（図４（チ））にノイズが発生することはない。また、その後にノイズＮＺ１が発生しても、ローパスフィルタ１３によって吸収され、出力信号ＯＵＴにノイズが発生することはない。
【００１９】
次に、入力信号ＩＮが立ち下がると、ローパスフィルタ１３の出力ＮＤ２が徐々に立ち上がり、インバータ１６の反転レベルまで上昇すると、インバータ１６の出力信号ＮＤ３が、図４（ハ）に示すように”Ｌ”レベルに立ち下がる。信号ＮＤ３が立ち上がると、インバータ２５の出力信号ＮＤ３Ｎが立ち上がり（図４（ニ））、また、インバータ２６の出力信号ＮＤ３Ｄは信号ＮＤ３の立ち下がりから一定時間遅延されて立ち下がる（図４（ホ））。
【００２０】
信号ＮＤ３Ｎが立ち上がり、一方、信号ＮＤ３Ｄが立ち下がる前においては、ナンドゲート２７の出力信号ＰＡＣＣ（図４（ト））が”Ｌ”レベルとなり、次いで信号ＮＤ３Ｄが立ち下がると信号ＰＡＣＣが”Ｈ”レベルに戻る。すなわち、信号ＮＤ３が立ち下がると同時に１ショットパルス発生回路１７からパルス信号ＰＡＣＣが出力され、ＦＥＴ１４のゲートへ供給される。これによりＦＥＴ１４がオンとなり、ローパスフィルタ１３の出力信号ＮＤ２が強制的に”Ｈ”レベル側に引き上げられる。
【００２１】
なお、上記実施例においては、インバータ２４、抵抗Ｒ２、コンデンサＣ２、インバータ２６によって遅延回路を構成しているが、これに代えて、図５に示すように、インバータ３１〜３４の直列接続回路によって遅延回路を構成してもよい。
また、上記実施例におけるＦＥＴ１４、１５に代えてバイポータトランジスタを用いてもよい。
【００２２】
また、上記図１または図３の回路において、インバータ１６に代えて公知のシュミット回路を用いてもよい。その場合には、ノイズがさらに大きくＮＤ２の振幅変化が大きくなっても、ＮＤ３へノイズが伝わらないよう改善される。
【００２３】
【発明の効果】
以上説明したように、この発明によれば、ノイズの幅が広い場合、狭い場合のいずれの場合においても確実にノイズを除去することができる。例えば、４０μsec周期のクロックパルスに対し、５ｎsec幅という極めて狭い幅のノイズをも除去することができる。また、この発明によれば、入力信号のパルス幅が狭い場合も確実に動作することができる利点が得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態によるノイズ除去回路の構成を示すブロック図である。
【図２】 同実施形態の動作を説明するための波形図である。
【図３】 図１に示す実施形態の具体的実施例を示す回路図である。
【図４】 同実施例の動作を説明するための波形図である。
【図５】 同実施例における遅延回路の他の構成例を示す回路図である。
【図６】 従来のノイズ除去回路の構成例を示す回路図である。
【図７】 図６に示す回路の動作を説明するための波形図である。
【図８】 図６に示す回路において、インバータ２をシュミット回路とした時の動作を説明するための波形図である。
【符号の説明】
１２、１６、２１、２２、２４、２５、２６…インバータ、１３…ローパスフィルタ、１４、１５…ＦＥＴ、１７…１ショットパルス発生回路、２７…ナンドゲート、２８…ローアクティブアンドゲート、Ｒ１、Ｒ２…抵抗、Ｃ１、Ｃ２…コンデンサ。
Claims (4)
- 入力信号および該入力信号に含まれるノイズの、高周波成分を除去するローパスフィルタと、
前記ローパスフィルタの出力信号の出力レベルが反転レベルより小である場合にはハイレベル状態の信号を、前記ローパスフィルタの出力信号の出力レベルが前記反転レベルより大である場合にはローレベル状態の信号を、前記高周波成分が除去されたノイズのうちそのノイズレベルが前記反転レベルに満たないノイズを除去した信号として出力端子に出力する増幅手段と、
前記増幅手段から出力される信号の出力レベルの状態がローレベル状態からハイレベル状態に変化した時点において第１のパルス信号を出力し、前記増幅手段から出力される信号の出力レベルの状態がハイレベル状態からローレベル状態に変化した時点において第２のパルス信号を出力するパルス発生手段と、
前記パルス発生手段から出力される前記第１のパルス信号を受けて前記ローパスフィルタの出力信号の出力レベルをローレベル状態に強制的に引き込む第１の引き込み回路と、
前記パルス発生手段から出力される前記第２のパルス信号を受けて前記ローパスフィルタの出力信号の出力レベルをハイレベル状態に強制的に引き込む第２の引き込み回路と、
を具備することを特徴とするノイズ除去回路。 - 前記第１の引き込み回路は、前記ローパスフィルタの出力とローレベルとの間に介挿された第１のトランジスタから構成され、前記第２の引き込み回路は、前記ローパスフィルタの出力とハイレベルとの間に介挿された第２のトランジスタから構成され、前記第１、第２のトランジスタの制御端子に前記パルス発生手段の出力が供給されることを特徴とする請求項１に記載のノイズ除去回路。
- 前記パルス発生手段は、前記増幅手段の出力を遅延させる遅延回路と、前記増幅手段の出力を反転する反転回路と、前記遅延回路と前記反転回路の論理積をとる論理積回路と、前記遅延回路と前記反転回路の論理和をとる論理和回路とから構成されることを特徴とする請求項１または請求項２に記載のノイズ除去回路。
- 前記増幅手段はシュミット回路であることを特徴とする請求項１〜請求項３のいずれかの項に記載のノイズ除去回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038414A JP4434597B2 (ja) | 2003-02-17 | 2003-02-17 | ノイズ除去回路 |
| CN2004100052623A CN1523758B (zh) | 2003-02-17 | 2004-02-17 | 噪声消除电路 |
| CNU2004200038180U CN2705950Y (zh) | 2003-02-17 | 2004-02-17 | 噪声消除电路 |
| TW093103805A TWI297241B (en) | 2003-02-17 | 2004-02-17 | Noise canceling circuit |
| US10/780,158 US6975158B2 (en) | 2003-02-17 | 2004-02-17 | Noise canceling circuit |
| KR1020040010440A KR100613670B1 (ko) | 2003-02-17 | 2004-02-17 | 노이즈 소거회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038414A JP4434597B2 (ja) | 2003-02-17 | 2003-02-17 | ノイズ除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004248194A JP2004248194A (ja) | 2004-09-02 |
| JP4434597B2 true JP4434597B2 (ja) | 2010-03-17 |
Family
ID=32984325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003038414A Expired - Fee Related JP4434597B2 (ja) | 2003-02-17 | 2003-02-17 | ノイズ除去回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6975158B2 (ja) |
| JP (1) | JP4434597B2 (ja) |
| KR (1) | KR100613670B1 (ja) |
| CN (2) | CN1523758B (ja) |
| TW (1) | TWI297241B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101848288A (zh) * | 2010-04-19 | 2010-09-29 | 北京东微世纪科技有限公司 | 一种麦克风的模拟降噪系统及方法 |
| CN103368534B (zh) * | 2012-04-09 | 2016-08-24 | 北京大基康明医疗设备有限公司 | 门限电路 |
| US9609423B2 (en) | 2013-09-27 | 2017-03-28 | Volt Analytics, Llc | Noise abatement system for dental procedures |
| CN106936411B (zh) * | 2015-12-30 | 2021-07-27 | 格科微电子（上海）有限公司 | 抗噪声干扰的数字触发器 |
| CN109727447B (zh) * | 2016-06-15 | 2021-09-07 | 湖南工业大学 | 机车速度检测信号过滤方法 |
| CN106953618B (zh) * | 2017-03-10 | 2021-07-06 | 上海华力微电子有限公司 | 一种增强型cmos施密特电路 |
| FR3120128A1 (fr) * | 2021-02-19 | 2022-08-26 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Unité de détection et de mesure pour la détection de perturbations électromagnétiques, système de détection comprenant une telle unité d’analyse et procédé d’analyse |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3728556A (en) * | 1971-11-24 | 1973-04-17 | United Aircraft Corp | Regenerative fet converter circuitry |
| US3993047A (en) * | 1974-07-10 | 1976-11-23 | Peek Sanford C | Instrumentation for monitoring blood circulation |
| JPS5514734A (en) * | 1978-07-17 | 1980-02-01 | Nec Corp | Pulse noise elimination circuit |
| JPS5848523A (ja) | 1981-09-18 | 1983-03-22 | Nec Corp | インタ−フエ−ス回路 |
| JPS5873228A (ja) | 1981-10-27 | 1983-05-02 | Nec Corp | 入力回路 |
| DE3272758D1 (en) * | 1981-11-09 | 1986-09-25 | Matsushita Electric Ind Co Ltd | A synchronous video detector circuit using phase-locked loop |
| JPS5949020A (ja) * | 1982-09-13 | 1984-03-21 | Toshiba Corp | 論理回路 |
| JPS59172826A (ja) | 1983-03-22 | 1984-09-29 | Hitachi Ltd | デジタル入力回路 |
| US4772964A (en) * | 1985-11-30 | 1988-09-20 | Kabushiki Kaisha Toshiba | Recorded data reproducing apparatus capable of performing auto-gain adjustment |
| US4789838A (en) * | 1987-03-23 | 1988-12-06 | Cheng Jyi Min | Pulse detection circuit using amplitude and time qualification |
| JP2601922B2 (ja) * | 1989-10-12 | 1997-04-23 | 株式会社東芝 | 映像信号雑音低減回路 |
| JP2859369B2 (ja) * | 1990-04-19 | 1999-02-17 | 株式会社日立製作所 | 位相同期用半導体集積回路 |
| CA2096926C (en) * | 1992-05-26 | 1997-09-30 | Masaaki Nagami | Noise controller |
| ES2281160T3 (es) * | 1993-06-23 | 2007-09-16 | Noise Cancellation Technologies, Inc. | Sistema de anulacion de ruido activo de ganancia variable con deteccion de ruido residual mejorada. |
| JP3458567B2 (ja) * | 1995-11-28 | 2003-10-20 | 三菱電機株式会社 | Ｍｒヘッド用増幅器 |
| KR100475046B1 (ko) * | 1998-07-20 | 2005-05-27 | 삼성전자주식회사 | 출력버퍼 및 그의 버퍼링 방법 |
| US6335656B1 (en) * | 1999-09-30 | 2002-01-01 | Analog Devices, Inc. | Direct conversion receivers and filters adapted for use therein |
| US6873838B2 (en) * | 2001-05-08 | 2005-03-29 | Robert Bosch Corporation | Superregenerative oscillator RF receiver with differential output |
| US6507220B1 (en) * | 2001-09-28 | 2003-01-14 | Xilinx, Inc. | Correction of duty-cycle distortion in communications and other circuits |
-
2003
- 2003-02-17 JP JP2003038414A patent/JP4434597B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-17 CN CN2004100052623A patent/CN1523758B/zh not_active Expired - Fee Related
- 2004-02-17 US US10/780,158 patent/US6975158B2/en not_active Expired - Fee Related
- 2004-02-17 TW TW093103805A patent/TWI297241B/zh not_active IP Right Cessation
- 2004-02-17 CN CNU2004200038180U patent/CN2705950Y/zh not_active Expired - Fee Related
- 2004-02-17 KR KR1020040010440A patent/KR100613670B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI297241B (en) | 2008-05-21 |
| CN2705950Y (zh) | 2005-06-22 |
| US20040189376A1 (en) | 2004-09-30 |
| US6975158B2 (en) | 2005-12-13 |
| KR100613670B1 (ko) | 2006-08-21 |
| CN1523758B (zh) | 2010-04-28 |
| KR20040074962A (ko) | 2004-08-26 |
| TW200428779A (en) | 2004-12-16 |
| CN1523758A (zh) | 2004-08-25 |
| JP2004248194A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100231091B1 (ko) | 레벨 시프터 회로 | |
| JP3141816B2 (ja) | 発振回路 | |
| JP4084176B2 (ja) | クロックデューティ／スキュー補正機能を有する位相分周回路 | |
| US20060006920A1 (en) | Level shifting circuit | |
| WO2016108989A1 (en) | Cross-coupled level shifter with transition tracking circuits | |
| JP4434597B2 (ja) | ノイズ除去回路 | |
| US5418486A (en) | Universal digital filter for noisy lines | |
| KR940017190A (ko) | 입력버퍼 | |
| JP2007266929A (ja) | オープンドレイン出力回路 | |
| JP4245466B2 (ja) | ノイズ除去回路 | |
| JP2008098920A (ja) | ドライバ回路 | |
| JP2007258891A (ja) | 相補信号生成回路 | |
| JP2000349601A (ja) | シュミット回路 | |
| JPH10163829A (ja) | 発振器のノイズ除去回路 | |
| US5923201A (en) | Clock signal generating circuit | |
| JP3713881B2 (ja) | 半導体集積回路 | |
| KR100349356B1 (ko) | 파워 온 리셋 회로 | |
| KR100290892B1 (ko) | 씨모스전압레벨쉬프트회로 | |
| WO2021075150A1 (ja) | フィルタ回路及び半導体装置 | |
| JPH04291808A (ja) | 発振制御回路 | |
| JP3279717B2 (ja) | バス入力インタフェース回路 | |
| KR0179913B1 (ko) | 출력 인에이블 신호 발생 회로 | |
| JPH0541642A (ja) | 半導体集積回路 | |
| JP3665560B2 (ja) | 半導体集積回路 | |
| JP3457870B2 (ja) | タイムドメインフィルター |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081024 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |