TWI297241B - Noise canceling circuit - Google Patents

Description

12 玟、發明說明： 【發明所屬之技術領域】 本發明關於雜訊消除電路，其用以消除進入時序輸入端 之雜訊，或其類似物，不拘於製品之變異度。 【先前技術】 圖6之電路圖顯示使用習用rc濾波器之雜訊消除電路的 組怨範例之電路圖。在圖6中，參考號碼}至4是反相器，R1 疋一電阻，及Cl是一電容。此刻，當含有圖7A所示之雜訊 NZ的信號in輸入輸入端時，電阻R1與電容C1間之接點處的 #號ND2會如圖7B所示般顯現，及反相器2的輸出信號]^〇3 及反相器4的輸出信號out會分別如圖7C及7D般顯現。由圖 中可知’若雜訊NZ的寬度超過預設值時，則rc濾波器無法 吸收該雜訊，及該雜訊會出現在輸出信號out上。以上可 藉由令反相器2架構為施密特電路而改進。

圖8A至8D是使用施密特電路時的操作波形圖。RC濾波器 的輸出彳§號ND2會如圖8B至8D之細線所示，其回應含有圖 8A所示之雜訊的輸入信號^，及輸出信號〇υτ會如相同圖 中之粗線所示，其回應含有施密特電路的臨限值位準VIL， VIH。即，如圖8B所示，若臨限值位準vil低的話，則輸出 信號OUT會無關於雜訊NZ而在稍後上升。如圖8C所示，若 臨限值位準VIL，VIH兩者皆高於圖8B之狀況，則當信號 ND2高過臨限值位準VIL時，輸出信號0UT即會上升。以此 方式，若使用施密特電路，則施密特電路亦可抑止雜訊的 影響。然而，若臨限值位準VIL相對較高且臨限值位準VIH

O:\87\87916-950627.DOC 較低，則回應雜訊NZ的雜訊會出現在輸出信號ουτ， 8 D所示。 别案1揭露一種電路，其中藉由内部電路（無外部電路）實 作磁滞輸人電路，且磁滞輸人電路㈣除雜訊。然而，即 使輸入電路具有磁滞特徵，在其他方面，卻無法根據雜訊 類型消除雜訊。在冑案2中揭露的電路中，冑入電路具有磁 沭特徵’且亦藉由自輸出端施加正回饋至輸入端而提供延 遲特徵至回饋迴路。然而，該電路可消除窄的雜訊，該電 路仍具有-缺點’即無法消除寬度超過預設值的雜訊。 前案3揭露一種雜訊消除電路，其中以具有磁滞特徵的施 密特電路架構輸人階段。然而，該電路具有-缺點，即當 輸入#號之寬度不超過預設值時，即無法操作。 則案 1 JP_B_3_30323 前案 2 JP-A-59-172826 刖案 3 JP-B-K29094 【發明内容】 本發明已以上述條件之觀點完成，及本發明的目的即是 提供一種雜訊消除電路，其可消除雜訊而不會因雜訊寬度 疋見或窄而影響，及當輸入信號的脈衝寬度是窄的時，仍 可操作。 為了解決上述目的，本發明之特徵條列如下。 (1) 一種雜訊消除電路，包括：

一低通濾波器，其用以消除輸入信號中含有的高頻率成 分； N

O:\87\87916-950627.DOC 、一放ί早％，其回應較-臨限值位準更A或更小的該低 通濾波器之輸出，而輸出具有較高或較低位準的信號； 脈衝產生電路，其用以當該放大單元的輸出位準改變 之時，即輸出一脈衝信號；及 -拉入電路，用以接收由該脈衝產生單位所輸出之該脈 衝信號，及強制地將該低通攄波器之輸出拉到高位準或低 位準。 一 (2)如申請專利範圍第（1)項之雜訊消除電路，其中該拉入 電路包括-第一電晶體，其插入該低通濾波器之輸出與一 用於高位準之終端之間，及一第二電晶體 濾波器之輸出與一用於低位準之終端之間 ’其插入該低通 ，及 該脈衝產生電路之一輸出供應至第一及第二電晶體之控 制終端。 (3) 如申請專利範圍第（1)或（2)項之任一項之雜訊消除電 路，其中該脈衝產生電路包括一延遲電路，其用以令放大 單元之輸出延遲，一反相電路，其用以令放大單元之輸出 反相，一 AND電路，其用以計算延遲電路與反相電路間之 邏輯乘積，及一OR電路，其用以計算延遲電路與反相電路 間之邏輯總和。 (4) 如申請專利範圍第（1)至（3)項之任一項之雜訊消除電 路，其中放大單元包括一施密特電路。 【實施方式】 下文中會參照圖式解釋本發明之實施例。圖1之方塊圖顯 示根據本發明實施例之雜訊消除電路的組態。在圖1中，u

O:\87\87916-950627.DOC 1δ· 12. 2—Γ---- 年月日修正替換頁 I297g^J103805號專利申請案 中文說明書替換頁(96年I2月） 是輸入輸入信號IN的輸入端，12是一反相器，其用以令輸 入信號IN反相以輸出，及13是一低通濾波器，其用以消除 反相器12之輸出的高頻率成分。低通濾波器13的輸出會供 應至一拉入電路及一反相器16之輸入端。例如低通濾波器 13的輸出會供應至p通道FET(場效應電晶體）14之汲極與1^ 通道FET 15之汲極間之接點及放大單元（例如：反相器16) 之輸入端。FET 14之源極會連接至電源供應電路，& FET 15 之源極會接地。放大單元（例如：反相器16)之輸出會供 應至單擊脈衝產生電路17之輸入端，及供應至輸出端18。 單擊脈衝產生電路17會產生一 Η位準的脈衝信號NACC，其 依放大單元（例如：反相器16 )之輸出信號的前緣（即，輸 出端18的信號OUT)而具有預設寬度，且輸出至feT丨5的閘 極。單擊脈衝產生電路17產生一 L位準的脈衝信號pACC， 其依放大單元（例如：反相器16)之輸出信號的尾緣而具 有預設寬度，且輸出至FET 14的閘極。 接著，以上電路的操作會參照圖2所示之時序圖加以解 釋。 當輸入端11的輸入信號IN到Η位準時，如圖2Α所示，反 相器12的輸出會降低，及因此低通濾波器13的輸出ND2會 逐漸地降低，如圖2B所示。接著，當低通濾波器13的輸出 ND2降至放大早元（例如·反相器16 )的反相位準時，放 大單元（例如·反相器16)的輸出，即，輸出端18的輸出 “號OUT會升到Η位準，如圖2C所示。當信號out升到Η位 準時，由單擊脈衝產生電路1 7所輸出的η位準之脈衝信號 NACC(圖2Ε)會供應至FET 15的閘極。因此，FET 15會導通

O:\87\87916-961221.DOC 129隊 月日修正本 信號ND2會強制地降低 為ON，及因此低通濾波器13的輸出 至L位準（地線位準）。此時，信號PACC(圖2D)是H位準，及 FET 14處於截止0FF狀態。在預設時間之後，信號NACC會 回到L位準。因此，FET 15會截止〇fF，但信號ND2的乙位 準狀態仍會持續。 在上述操作期間，即使圖2 A所示之雜訊NZ包含有輸入信 號IN中，雜訊Nz會藉由脈衝信吸收，及因此不會 在輸出信號OUT產生雜訊。 接著，當輸入信號IN降低時，低通濾波器13的輸出ND2 會逐漸地上升。其後，當該輸出1^1)2升至放大單元（例如： 反相器16)的反相位準時，放大單元（例如：反相器16) 的輸出信號OUT會降至L位準，如圖2C所示。之後，當該信 號OUT降低時，L位準的脈衝信號PACC(圖2D)會由單擊脈 衝產生電路17輸出’及供應至FET 14的閘極。因此，FET 14 會導通ON及低通濾波器π的輸出信號ND2會強制上升至η 位準。 次之’下文會參照圖3解釋上述實施例的特殊範例。圖3 中’相同符號會附加於圖1中各個部份的相同部份。 在圖3之範例中，圖1之低通濾波器13包括一電阻R1及一 電容C1 ’反相器21、22會嵌入放大單元（例如··反相器i 6 ) 與輸出端18之間，及單擊脈衝產生電路17包括反相器24至 26、一電阻R2、一電容C2、一 NAND閘極27及一低態有效 AND閘極（a low-active AND gate) 28。在此樣狀況中，第 2反相器24令放大單元（例如：反相器16)之輸出信號ND3

O:\87\87916-950627.DOC I2^)7pl|7 g修正本^ 反相並供應一反相之信號至延遲電路，其包括電阻R2及電 容C2。延遲電路的輸出會經第3反相器26分別供應至NAND 閘極27的第一輸入端及低態有效AND閘極28。 上述的第2反相器24、電阻R2、電容C2、及第3反相器26 會組成延遲電路。信號ND3會延遲一段預設時間，其藉由 電阻R2及電容C2所決定，及接著分別以信號ND3D供應至 NAND閘極27的第一輸入端及低態有效AND閘極28。第1反 相器25令信號ND3D反相及供應反相的信號分別至NAND閘 極27的第二輸入端及低態有效AND閘極28。NAND閘極27 的輸出及低態有效AND閘極28的輸出會分別以脈衝信號 PACC及NACC供應至FET 14及15的閘極。 接著，下文會參照圖4之時序圖解釋上述電路的操作。 當輸入端11的輸入信號IN升到Η位準時，如圖4A所示， 低通濾波器13的輸出ND2會逐漸地降低，如圖4Β所示。其 後，當低通濾波器13的輸出ND2降至放大單元（例如：反 相器16)的反相位準時，放大單元（例如：反相器16)的 輸出信號ND3會升到Η位準，如圖4C所示。此後，當信號 ND3升到Η位準時，第1反相器25的輸出信號ND3N會降低 (圖4D)。當來自信號ND3之前緣的信號延遲一段預設時間 之後，第3反相器26的信號ND3D即會升高（圖4Ε)。 在信號ND3D降低後而信號ND3D上升前，低態有效AND 閘極28的輸出信號NACC(圖4F)會升到Η位準，及接著當信 號ND3D上升時，輸出信號NACC會回到L位準。即，當信號 ND3上升之時，即會由單擊脈衝產生電路17輸出脈衝信號 O:\87\879I6-950627.DOC -10- 129¾¾i7日修正本 CC及之後供應至FET 15的閑極。因此，FET15會導通 ON及因此低通濾波器13的輸出信號ND2會強制下降至L 位準（地線位準）側。 在上述操作期間，即使輸出信號以包含圖4八所示之雜 訊，脈衝k唬NACC仍會吸收該雜訊1^2，及因此輸出信號 out中無法產生雜訊（圖4H)。亦，即使稍晚產生雜訊nzi， 則低通濾波器13會吸收該雜訊，及因此輸出信號〇υτ處不 會產生雜訊。 接著，當輸入信號IN降低時，低通濾波器13的輸AND2 會逐漸地上升。次之，當輸出ND2升到放大單元（例如： 反相器16)的反相位準時，放大單元（例如：反相器16) 的輸出信號ND3會降至L位準，如圖4C所示。之後，當信號 ND3降低時，第1反相器25的輸出信號ND3N會上升（圖 4D)。在來自信號ND3之尾緣的該信號延遲一段預設時間之 後，第3反相器26的輸出信號ND3D會降低（圖4E)。 信號ND3N上升後而信號ND3D降低之前，NAND閘極27 的輸出信號PACC(圖4G)會降低至L位準，及接著當信號 ND3D降低時，信號PACC即會回到Η位準。即，當信號ND3 降低之時，單擊脈衝產生電路17即會輸出脈衝信號PACC， 及之後供至FET 14的閘極。因此，FET 14會導通ON及因此 低通濾波器13的輸出信號ND2會強制上升至Η位準側。 在此狀況中，上述範例中，第2反相器24、電阻R2、電容 C2、及第3反相器26會組成延遲電路。如圖5所示，可以串 聯連接的反相器電路31至34(取代電路）架構延遲電路。 O:\87\87916-950627.DOC -11- I29gTF^ 上述範例中，可取代FET 14，15而利用二極電晶體。 在圖1及圖3的電路中，可取代放大單元（例如：反相器 16 )而利用習知之施密特電路。在此狀況中，電路組態會 改進’因而即使施加較大的雜訊及造成ND2強度的大規模 改變，則雜訊不會傳輸至ND3。 如上述，根據本發明，無論雜訊寬度是寬或窄的狀況皆 可消除雜訊。例如’對照於週期為4 0 // s e c的時序，可消除 具有很窄寬度（如，5 nsce)的雜訊。根據本發明，可達到優 點為’當輸入信號的脈衝寬度是窄的時，仍可順序操作雜 訊消除電路。 【圖式簡單說明】 圖1之方塊圖顯示根據本發明實施例之雜訊消除電路的 組態。 圖2A至2E之波形圖解釋實施例之操作。 圖3之電路圖顯示圖1所示之實施例的特殊範例。 圖4八至4H之波形圖解釋相同範例的操作。 圖5之電路圖顯示相同範例之延遲電路的另一組態範例。 圖ό之電路圖顯示習知雜訊消除電路的組態範例。 圖7Α至7D之波形圖解釋圖6所示之電路的操作。 圖8Α至8D之波形圖解釋當在圖6所示之電路中，以施密 特電路架構反相器2時的操作。 【圖式代表符號說明】 11 輸入端 12 反相器 O:\87\87916-950627.DOC -12- 12 曰修正本 13 低通濾波器

14 P通道FET

15 N通道FET 16 放大單元（例如：反相器） 17 單擊脈衝產生電路 18 輸出端 21 反相器 22 反相器 24 第2反相器（第2反相電路） 25 第1反相器（第1反相電路） 26 第3反相器（第3反相電路） 27 NAND閘極 28 低態有效AND閘極 31 反相器電路 32 反相器電路 33 反相器電路 34 反相器電路 O:\87\87916-9S0627.DOC -13-

Claims (1)

1. I299參Μ7 日修3 拾、申請專利範園·· 1· 一種雜訊消除電路，包括： 低L /慮波器，其用以消除一輸入信號中所包含之高 頻率成分； 、一放大早元，其回應較一臨限值更大或更小之該低通 濾波盗之輸出，而輸出具有較高或較低位準的信號； 脈衝產生電路，其用以當該放大單元之輸出位準改 變時，輸出一脈衝信號；及 電路其用以接收由該脈衝產生電路所輸出之 該脈衝化號、及強制地拉入該低通濾波器之輸出至高位 準或低位準。 如明求項1之雜訊消除電路，其中該拉入電路包括一第一 電曰曰體，其插入該低通濾波器之輸出與一用於高位準之 終端之間，及一第二電晶體，其插入該低通濾波器之輸 出與一用於低位準之終端之間，及 該脈衝產生電路之一輸出會供應至第一及第二電晶體 之控制終端。 3·如請求項1或2之雜訊消除電路，#中該脈衝產生電路包括 乙遲電路，其用以令該放大單元之輸出延遲、一第1反 相電路，其用以令該放大單元之輸出反相、將該遲延電路 的輸出與該第-反相電路的輸出供應至-NAND閘極、及 將該遲延電路的輸出與該第一反相電路的輸出供應至一低 怨有效AND閘極（a low-active AND gate)。 4·如請求項1或2之雜訊消除電路，其中該放大單元包括一 O:\87\87916-950627.DOC 5. 施密特電路。 如明求項3之雜訊消除電路， 特電路。 其尹該放大單元包括一施密 6.如財項3之雜訊消除電路，其中於該脈衝產生電路，將該 放大單元的輸出經一第2反相電路供應至延遲電路、及將 該延遲電路的輸出經一第3反相器供應至該NAND閘極與 該低態有效AND閘極。 O:\87\87916-950627.DOC 129 曰修正本 柒、指定代表圖： (一)本案指定代表圖為：第（1 )圖。 (二)本代表圖之元件代表符號簡單說明： 11 輸入端 12 反相器 13 低通濾波器 14 P通道FET 15 N通道FET 16 放大單元（例如··反相器） 17 單擊脈衝產生電路 18 輸出端 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式： (無） O:\87\87916-950627.DOC