JP4422753B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4422753B2
JP4422753B2 JP2007323764A JP2007323764A JP4422753B2 JP 4422753 B2 JP4422753 B2 JP 4422753B2 JP 2007323764 A JP2007323764 A JP 2007323764A JP 2007323764 A JP2007323764 A JP 2007323764A JP 4422753 B2 JP4422753 B2 JP 4422753B2
Authority
JP
Japan
Prior art keywords
substrate
metal
wiring
bump
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007323764A
Other languages
English (en)
Other versions
JP2009147167A (ja
Inventor
智克 中川
正弘 堀尾
隆治 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007323764A priority Critical patent/JP4422753B2/ja
Priority to PCT/JP2008/071895 priority patent/WO2009078275A1/ja
Priority to TW097148257A priority patent/TW201001653A/zh
Publication of JP2009147167A publication Critical patent/JP2009147167A/ja
Application granted granted Critical
Publication of JP4422753B2 publication Critical patent/JP4422753B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、金属バンプを用いたチップ複合型パッケージの半導体装置に関するものである。
半導体装置として、半導体素子を種々の実装形態で構成するチップ複合型パッケージがある。このような半導体装置では、半導体素子が、信号の入出力が可能なようにフィルム基板に実装されている。半導体装置の品質および信頼性を低下させないためには、実装に起因する不具合を防止する必要がある。
例えば、ＴＣＰ（Tape Carrier Package）やＣＯＦ（Chip on Film）の半導体装置における構成を説明する。半導体素子には、フィルム基板に実装させる面に、フィルム基板との接合部分に配置された素子外部接続電極、および、素子外部接続電極と素子内部とを接続するように引き回された素子配線が形成され、素子外部接続電極上に金からなる金属バンプが形成される。フィルム基板には、半導体素子を実装する面に、半導体素子の素子外部接続電極と相対する位置に配置された錫メッキした銅からなるインナーリード、および、インナーリードから基板外部に接続可能なように引き回された基板配線が形成される。
これらの構成において、熱および圧力を加えながら金属バンプをインナーリードに押し付け、金−錫共晶で接合することにより、半導体素子をフィルム基板に実装することができる。なお、この接合方法はＩＬＢ（Inner Lead Bonding）と呼ばれている。
ここで、素子外部接続電極と素子配線とは同一の金属にてパターン形成されるが、その一方で性能を向上させるために、複数の金属配線層を重ねたものを素子配線に使用する場合がある。この場合、素子外部接続電極と素子配線とは異なる材料となるので、別個に形成して接続させる必要がある。
例えば、特許文献１には、図９に示すように、外部接続金属配線部２０１に内部金属配線２０５と接続させるための突出部２０２を設け、突出部２０２に内部金属配線２０５を重ねて接続させる構成が記載されている。外部接続金属配線部２０１は、導電接続部分となる開口窓２０３および開口窓２０４以外の部分が絶縁保護膜により被覆されている。しかし、特に、突出部２０２の基端部Ｘ（外部に対して張る角度が９０度の部分）に内部金属配線２０５が重なると、両者材料の熱膨張率などの差異から応力が加わり、絶縁保護膜にひずみおよび割れが生じやすい。そこで特許文献１では、内部金属配線２０５を基端部Ｘから間隔をおいた部位に布線させることにより、絶縁保護膜のひずみおよび割れを防止している。
特開昭６２−２３２９４０号公報（１９８７年１０月１３日公開）
ところで、上述したパッケージの半導体装置では、金属バンプとインナーリードとを接合させる構成であったが、フィルム基板と半導体素子との間に、シリコン基板などからなるインターポーザ基板を介した構成を有する半導体装置もある。この半導体装置では、インターポーザ基板には、半導体素子を実装する面に、半導体素子の素子外部接続電極と相対する位置に配置された基板外部接続電極、および、基板外部接続電極から基板外部に接続可能なように引き回された基板配線が形成され、基板外部接続電極上に金からなる金属バンプが形成される。図１０に、金属バンプを形成する前の、従来の一般的な外部接続電極１０１（素子外部接続電極、基板外部接続電極）および配線１０２（素子配線、基板配線）のパターン例を示す。
半導体素子は、金属バンプ同士の接合によりインターポーザ基板に実装される。金属バンプとインナーリードとを接合させる場合、金−錫共晶させて接合するため、熱圧着の接合圧力は低く、接合圧力が不良を起こす原因とはなり難い。しかしながら、金属バンプ同士を接合させる場合、例えば金を金属バンプの材料として用いると、共晶しない金と金とを接合させるために、熱圧着の接合圧力を高める必要がある。このため、高い接合圧力により、各金属バンプ下の素子外部接続電極および基板外部接続電極にダメージ（ヒビや割れなどの損傷）が生じるという問題がある。また、半導体素子とインターポーザ基板とを接合後、両者材料の熱膨張率などの差異から、素子外部接続電極および基板外部接続電極に応力がそれぞれ加わりダメージが生じる場合もある。
ダメージが生じたときの一例として、外部接続電極１０１にヒビが生じたときの状態を図１１に示す。応力は金属バンプの根元に集中し易いので、外部接続電極１０１にも応力が加えられる。ヒビは、起点から、円弧を描きながら外側に向かって抜けようとする。このため、外部接続電極１０１に生じたヒビが、配線１０２が設けられている方向に伝達すると、配線１０２の断線という重大な問題が発生する。それゆえ、半導体装置の品質および信頼性を高く維持することはできない。
また、接合圧力が高い場合に限らず、発生確率は低くなるが、接合圧力が低い金属バンプとインナーリードとを接合させる場合であっても、素子外部接続電極にダメージが生じる場合がある。例えば、金属バンプ全てがインナーリードに確実に接触するように、比較的強く押さえつけるため、金属バンプの高さのバラツキなどにより、最も高い金属バンプに応力集中が発生する場合である。
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、配線の断線を防止することができる半導体装置を提供することにある。
本発明の半導体装置は、上記課題を解決するために、基板に実装されたインターポーザ基板と、前記インターポーザ基板に実装された半導体素子とを備え、前記インターポーザ基板は、前記半導体素子が実装される位置に形成された複数個の基板金属部と、前記各基板金属部の上にそれぞれ形成された複数個の基板突起電極と、前記各基板金属部にそれぞれ接続された複数本の基板配線とを有し、前記半導体素子は、前記各基板突起電極とそれぞれ熱圧着により接合した複数個の素子突起電極と、前記各素子突起電極の下にそれぞれ形成された複数個の素子金属部と、前記各素子金属部にそれぞれ接続された複数本の素子配線とを有する半導体装置であって、前記各基板金属部および前記各素子金属部は、各角が外側に向かって突き出る多角形状をしており、前記各基板配線は、それぞれ対応する基板金属部の角の頂点から間隔を空けた位置に接続され、前記各素子配線は、それぞれ対応する素子金属部の角の頂点から間隔を空けた位置に接続されていることを特徴としている。
従来では、熱圧着時の接合圧力が高いほど、基板突起電極の下にある基板金属部、および、素子突起電極の下にある素子金属部にダメージ（ヒビや割れなどの損傷）が生じやすかった。このダメージは、基板配線および素子配線の断線という事態につながる。また、ダメージは、応力が集中し易い角を終点として入り易い。
これに対し、上記の構成によれば、各基板配線は、それぞれ対応する基板金属部の角の頂点から間隔を空けた位置に接続され、各素子配線は、それぞれ対応する素子金属部の角の頂点から間隔を空けた位置に接続されている。これにより、基板金属部素子および素子金属部に、例えばヒビが生じても、該ヒビによって基板配線および素子配線までヒビが伝達し断線することを防止することが可能となる。
また、上記半導体素子をインターポーザ基板に実装したとき、各基板突起電極と各素子突起電極とが好適に熱圧着により接合するために、本発明の半導体装置は、前記各基板突起電極および前記各素子突起電極は、電気抵抗が３×１０−８（Ω・ｍ）以下の金属バンプによって構成されていることが望ましい。または、本発明の半導体装置は、前記各基板突起電極および前記各素子突起電極は、引っ張り強さが１．０×１０８（Ｐａ）以上の金属バンプによって構成されているものに適用することが望ましい。
また、本発明の半導体装置は、前記各基板突起電極および前記各素子突起電極は、直方体の形状を有しており、前記各素子配線は、それぞれ対応する素子突起電極における素子金属部に接する面の短辺側に配置されていることが好ましい。
各基板突起電極および各素子突起電極が直方体の形状を有する場合、熱圧着によって、素子突起電極における素子金属部に接する面では、長辺方向への拡がりは小さく、短辺方向への拡がりは大きい。このため、素子金属部は、上記長辺方向へ拡がるように加わる力は小さいので寸断されにくいが、上記短辺方向へ拡がるように加わる力は大きいため、上記長辺方向に寸断されやすい。
それゆえ、上記の構成によれば、各素子配線は、それぞれ対応する素子突起電極における素子金属部に接する面の短辺側に配置されていることにより、基板突起電極、素子突起電極、素子金属部、および素子配線とつながる経路におけるオープンの発生を防止することが可能となる。
また、本発明の半導体装置は、前記各基板突起電極および前記各素子突起電極は、直方体の形状を有しており、前記各基板配線は、それぞれ対応する基板突起電極における基板金属部に接する面の短辺側に配置されていることが好ましい。
各基板突起電極および各素子突起電極が直方体の形状を有する場合、熱圧着によって、基板突起電極における基板金属部に接する面では、長辺方向への拡がりは小さく、短辺方向への拡がりは大きい。このため、基板金属部は、上記長辺方向へ拡がるように加わる力は小さいので寸断されにくいが、上記短辺方向へ拡がるように加わる力は大きいため、上記長辺方向に寸断されやすい。
それゆえ、上記の構成によれば、各基板配線は、それぞれ対応する基板突起電極における基板金属部に接する面の短辺側に配置されていることにより、素子突起電極、基板突起電極、基板金属部、および基板配線とつながる経路におけるオープンの発生を防止することが可能となる。
また、半導体素子とインターポーザ基板との熱膨張率の差により、半導体素子とインターポーザ基板との変形量に差が生じる。このため、半導体素子における各素子突起電極が形成されている面の中心付近から離れるほど、半導体素子とインターポーザ基板との変形量の差が大きくなる。もし、この熱膨張による力により、上記短辺方向に寸断されてしまった場合、上記経路にオープンが発生する虞がある。
それゆえ、熱膨張による上記短辺方向の寸断の発生を防止するために、本発明の半導体装置は、前記各素子突起電極は、それぞれ対応する素子金属部に接する面の長辺が、前記半導体素子における前記各素子突起電極が形成されている面の長辺と垂直になるように配置されていることが望ましい。また、本発明の半導体装置は、前記各基板突起電極は、それぞれ対応する基板金属部に接する面の長辺が、前記インターポーザ基板における前記各基板突起電極が形成されている面の長辺と垂直になるように配置されていることが望ましい。
また、本発明の半導体装置は、上記課題を解決するために、フィルム基板と、前記フィルム基板に実装された半導体素子とを備え、前記フィルム基板は、前記半導体素子が実装される位置に形成された複数個の基板金属部と、前記各基板金属部にそれぞれ接続された複数本の基板配線とを有し、前記半導体素子は、前記各基板金属部とそれぞれ熱圧着により接合した複数個の素子突起電極と、前記各素子突起電極の下にそれぞれ形成された複数個の素子金属部と、前記各素子金属部にそれぞれ接続された複数本の素子配線とを有する半導体装置であって、前記各素子金属部は、各角が外側に向かって突き出る多角形状をしており、前記各素子配線は、それぞれ対応する素子金属部の角の頂点から間隔を空けた位置に接続されていることを特徴としている。
従来では、素子突起電極の高さのばらつきにより熱圧着時に応力集中が生じると、その応力が大きいほど、素子突起電極の下にある素子金属部にダメージ（ヒビや割れなどの損傷）が生じやすかった。このダメージは素子配線の断線という事態につながる。また、ダメージは応力が集中し易い角を終点として入り易い。
これに対し、上記の構成によれば、各素子配線は、それぞれ対応する素子金属部の角の頂点から間隔を空けた位置に接続されている。これにより、素子金属部に、例えばヒビが生じても、該ヒビによって素子配線までヒビが伝達し断線することを防止することが可能となる。
また、上記半導体素子をフィルム基板に実装したとき、各基板金属部と各素子突起電極とが好適に熱圧着により接合するために、本発明の半導体装置は、前記各素子突起電極は、電気抵抗が３×１０−８（Ω・ｍ）以下の金属バンプによって構成されていることが望ましい。
以上のように、本発明の半導体装置は、各基板金属部および各素子金属部は、各角が外側に向かって突き出る多角形状をしており、各基板配線は、それぞれ対応する基板金属部の角の頂点から間隔を空けた位置に接続され、各素子配線は、それぞれ対応する素子金属部の角の頂点から間隔を空けた位置に接続されているので、基板金属部素子および素子金属部にヒビなどが生じても、該ヒビによって基板配線および素子配線までヒビが伝達し断線することを防止することができるという効果を奏する。
また、本発明の半導体装置は、各素子金属部は、各角が外側に向かって突き出る多角形状をしており、各素子配線は、それぞれ対応する素子金属部の角の頂点から間隔を空けた位置に接続されているので、素子金属部にヒビなどが生じても、該ヒビによって素子配線までヒビが伝達し断線することを防止することができるという効果を奏する。
〔実施の形態１〕
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。
図１は、本実施の形態の半導体装置１の一構成例を示す側面断面図である。
半導体装置１は、図１に示すように、種々の機能を有するように構成された半導体素子１１、半導体素子１１が実装されたインターポーザ基板２１、および、インターポーザ基板２１が実装されたフィルム基板３１を備えている。半導体装置１は、ＴＣＰにおいて、チップ・オン・チップ（Chip on Chip）と呼ばれるパッケージ構造を有する半導体装置である。
半導体素子１１は、シリコン等の半導体材料を主材料とし、薄いチップ形状を有している。半導体素子１１の厚みは７２５〜５００μｍである。半導体素子１１における、インターポーザ基板２１に実装される側の表面（実装面）は、長方形となっている。半導体素子１１の実装面には、インターポーザ基板２１との接合要素となる素子金属バンプ１２（素子突起電極）、素子金属バンプ１２の土台である素子パッドメタル１３（素子金属部）、および、素子パッドメタル１３と素子内部とを接続するように引き回された素子配線１４が形成されている。
半導体素子１１の実装面の一構成例を、図２（ａ）に示す。なお、図２（ａ）では、素子金属バンプ１２および素子配線１４を省略して図示している。
素子パッドメタル１３は、図２（ａ）に示すように、インターポーザ基板２１との接合箇所に応じて、半導体素子１１の実装面の４つの辺縁に沿って複数配置されている。詳細には、素子パッドメタル１３は、図２（ａ）における、上辺側であって長辺方向の左端から右端に沿って等間隔に３列、中央から下辺側であって左辺側および右辺側に等間隔に３列ずつ、および、最下辺の中央付近に等間隔に１列、配置されている。なお、図２（ａ）は一例を示しているだけであり、素子パッドメタル１３はインターポーザ基板２１との接合箇所に応じて適宜配置すればよい。
素子パッドメタル１３の詳細な構成を図３（ａ）に示す。素子パッドメタル１３は、半導体素子１１の実装面に垂直な方向から見たとき、長方形の形状を有している。また、素子パッドメタル１３の短辺の直線部分であって、かつ、角の頂点から間隔を空けた位置から、素子配線１４が細く延びるように配設されている。素子パッドメタル１３および素子配線１４は、例えば銅により一体化してパターン形成され、その表面が、開口部を形成するように絶縁保護膜１５により被覆されている。開口部により銅が露出した部分は、導電接続を行う導電部１６となる。図３（ａ）では、導電部１６は長方形の形状を有しているが、これに限るものではない。
素子金属バンプ１２は、素子パッドメタル１３、詳細には絶縁保護膜１５および導電部１６の上に形成されている。素子金属バンプ１２は、金からなり、直方体の形状を有している。素子金属バンプ１２の厚みは８μｍである。但し、素子金属バンプ１２は、この形状に限らず、少なくとも導電部１６を被覆し、かつ、インターポーザ基板２１との実装強度を十分に確保するような形状であればよく、例えば、立方体やボール状でもよい。また、素子金属バンプ１２は、金に限らず、電気抵抗が３×１０−８（Ω・ｍ）以下の金属、または、引っ張り強さが１．０×１０８（Ｐａ）以上の金属によって構成されていればよい。
インターポーザ基板２１は、シリコンや化合物半導体、ガラス等からなる薄いチップ状の基板である。インターポーザ基板２１の厚みは７２５〜５００μｍである。インターポーザ基板２１における、半導体素子１１を実装する側の表面（実装面）は、長方形となっている。インターポーザ基板２１の実装面には、半導体素子１１との接合要素となる第１基板金属バンプ２２（基板突起電極）、第１基板金属バンプ２２の土台である第１基板パッドメタル２３（基板金属部）、フィルム基板３１との接合要素となる第２基板金属バンプ２７、第２基板金属バンプ２７の土台である第２基板パッドメタル２８、および、第１基板パッドメタル２３と第２基板パッドメタル２８とを接続するように引き回された基板配線２４が形成されている。
インターポーザ基板２１の実装面の一構成例を、図２（ｂ）に示す。なお、図２（ｂ）では、第１基板金属バンプ２２、第２基板金属バンプ２７および基板配線２４を省略して図示している。インターポーザ基板２１の実装面において１点鎖線で示される領域が、半導体素子１１が実装される領域である。第１基板パッドメタル２３は上記領域内に設けられたものであり、第２基板パッドメタル２８は上記領域外に設けられたものである。
第１基板パッドメタル２３は、図２（ｂ）に示すように、インターポーザ基板２１の実装面に半導体素子１１の実装面を向かい合わせて実装させたとき、半導体素子１１の素子パッドメタル１３が形成されている位置に相対するような位置に、複数配置されている。
第１基板パッドメタル２３の詳細な構成を図３（ｂ）に示す。第１基板パッドメタル２３は、インターポーザ基板２１の実装面に垂直な方向から見たとき、素子パッドメタル１３のサイズよりも小さい長方形の形状を有している。また、第１基板パッドメタル２３の短辺の直線部分であって、かつ、角の頂点から間隔を空けた位置から、基板配線２４が細く延びるように配設されている。第１基板パッドメタル２３および基板配線２４は、例えばアルミニウムまたは銅により一体化してパターン形成され、その表面が、開口部を形成するように絶縁保護膜２５により被覆されている。開口部によりアルミニウムまたは銅が露出した部分は、導電接続を行う導電部２６となる。図３（ｂ）では、導電部２６は長方形の形状を有しているが、これに限るものではない。
第１基板金属バンプ２２は、第１基板パッドメタル２３、詳細には絶縁保護膜２５および導電部２６の上に形成されている。第１基板金属バンプ２２は、金からなり、直方体の形状を有している。第１基板金属バンプ２２の厚みは１５μｍである。但し、第１基板金属バンプ２２は、この形状に限らず、少なくとも導電部２６を被覆し、かつ、半導体素子１１との実装強度を十分に確保するような形状であればよく、例えば、角柱やボール状でもよい。また、第１基板金属バンプ２２は、金に限らず、電気抵抗が３×１０−８（Ω・ｍ）以下の金属、または、引っ張り強さが１．０×１０８（Ｐａ）以上の金属によって構成されていればよい。第１基板金属バンプ２２と素子金属バンプ１２とは、熱圧着によりそれぞれ接合されている。
第２基板パッドメタル２８は、図２（ｂ）に示すように、フィルム基板３１との接合箇所に応じて、インターポーザ基板２１の実装面の４つの辺縁に沿って複数配置されている。詳細には、第２基板パッドメタル２８は、４つの辺縁それぞれに、等間隔で１列ずつ配設されている。なお、図２（ｂ）は一例を示しているだけであり、第２基板パッドメタル２８はフィルム基板３１との接合箇所に応じて適宜配置すればよい。
第２基板パッドメタル２８は、インターポーザ基板２１の実装面に垂直な方向から見たとき、第１基板パッドメタル２３と同様の長方形の形状を有している。また、第２基板パッドメタル２８の短辺の直線部分であって、かつ、角の頂点から間隔を空けた位置から、基板配線２４が細く延びるように配設されている。第２基板パッドメタル２８も、第１基板パッドメタル２３および基板配線２４と同時に、例えばアルミニウムまたは銅により一体化してパターン形成される。第２基板パッドメタル２８の表面は、開口部を形成するように絶縁保護膜により被覆されている。開口部によりアルミニウムまたは銅が露出した部分は、導電接続を行う導電部となる。
第２基板金属バンプ２７は、第２基板パッドメタル２８、詳細には絶縁保護膜および導電部の上に形成されている。第２基板金属バンプ２７は、金からなり、直方体の形状を有している。第２基板金属バンプ２７の厚みは１５μｍである。但し、第２基板金属バンプ２７は、この形状に限らず、少なくとも導電部を被覆し、かつ、フィルム基板３１との実装強度を十分に確保するような形状であればよい。
フィルム基板３１は、ポリイミドなどからなる薄膜フィルムの絶縁基材に、銅からなる配線３２を形成して作製された基板である。配線３２のうち、インナーリードとしてインターポーザ基板２１と接合される部分、およびアウターリードとして外部と接合される部分以外は、絶縁保護膜３３により被覆されている。
配線３２のうちインナーリードは、フィルム基板３１のインナーリードが形成されている面にインターポーザ基板２１の実装面を向かい合わせて実装させたとき、インターポーザ基板２１の第２基板パッドメタル２８が形成されている位置に相対するような位置に、複数配置されている。第２基板パッドメタル２８とインナーリードとは、ＩＬＢによりそれぞれ接合されている。
また、フィルム基板３１は、長方形の孔３４を有している。孔３４は、フィルム基板３１にインターポーザ基板２１を実装させたとき、インターポーザ基板２１に実装された半導体素子１１がフィルム基板３１に干渉しないようなサイズおよび位置にて設けられている。インターポーザ基板２１とフィルム基板３１との隙間、半導体素子１１とインターポーザ基板２１との隙間、および半導体素子１１とフィルム基板３１との隙間は、アンダーフィル材３５により充填されている。
次いで、上記構成を有する半導体装置１の製造方法について説明する。
まず、従来ある種々の作製方法により、半導体素子１１、インターポーザ基板２１、およびフィルム基板３１に、次に記す構成要素をそれぞれ形成する。すなわち、半導体素子１１には、素子金属バンプ１２、素子パッドメタル１３、および素子配線１４を形成する。インターポーザ基板２１には、第１基板金属バンプ２２、第１基板パッドメタル２３、第２基板金属バンプ２７、第２基板パッドメタル２８、および基板配線２４を形成する。フィルム基板３１には、配線３２、絶縁保護膜３３、および孔３４を形成する。
続いて、図４（ａ）〜（ｄ）を参照しながら、半導体素子１１、インターポーザ基板２１、およびフィルム基板３１の実装方法について詳細に説明する。
図４（ａ）〜（ｄ）は、半導体装置１の実装フローを示す図である。
図４（ａ）に示すように、フィルム基板３１を実装装置（図示せず）に設置する。このとき、フィルム基板３１は、配線３２が形成されていない位置にて押えられ固定される。
続いて、図４（ｂ）に示すように、インターポーザ基板２１の実装面をフィルム基板３１のインナーリードが形成されている面に向かい合わせ、熱および圧力を加えながら、インターポーザ基板２１の第２基板金属バンプ２７をフィルム基板３１のインナーリードに圧着し（押し付け）、金−錫共晶で接合する。つまりは、ＩＬＢによりインターポーザ基板２１をフィルム基板３１に実装する。このとき、金−錫共晶させて接合するため、熱圧着時において高い接合圧力は必要ない。
続いて、図４（ｃ）に示すように、半導体素子１１をフィルム基板３１の孔３４の中に通す。そして、半導体素子１１の実装面をインターポーザ基板２１の実装面に向かい合わせ、熱および圧力を加えながら、半導体素子１１の素子金属バンプ１２をインターポーザ基板２１の第１基板金属バンプ２２に圧着し接合する。このとき、金同士を接合するため、熱圧着時には高い接合圧力を加える。なお、インターポーザ基板２１の実装面と反対側の面は押えられている。
続いて、図４（ｄ）に示すように、インターポーザ基板２１とフィルム基板３１との隙間、半導体素子１１とインターポーザ基板２１との隙間、および半導体素子１１とフィルム基板３１との隙間に、アンダーフィル材３５を注入して充填する。これにより、半導体装置１が完成する。
以上のように、半導体装置１では、半導体素子１１をインターポーザ基板２１に実装する際、金からなる素子金属バンプ１２と金からなる第１基板金属バンプ２２とを接合させるために、高い接合圧力が与えられている。これは、金を含む引っ張り強さが強い金属（１．０×１０８（Ｐａ）以上の金属）は、弱い圧力を加えても塑性変形が起こらず、弱い圧力での接合は難しい材料であるためである。
それゆえ、このような材料は強い圧力をかけて接合を行う必要があるので、素子パッドメタル１３および第１基板パッドメタル２３へのダメージ（ヒビや割れなどの損傷）がより起こりやすい。よって、従来では、図１１に示したように、高い接合圧力により、各金属バンプの下にある外部接続電極１０１にヒビが生じるという問題があった。このヒビは、配線１０２の断線という事態につながる重大な問題となる。
そこで、本発明の発明者は上記問題に対して検証した。その結果、金属バンプの下にある外部接続電極１０１にヒビが生じる場合、該ヒビは、応力が集中し易い角を終点として入り易いことを見出した。つまり、ヒビは、外部接続電極１０１の角がある位置に向かって、伝達エネルギーが抜けるように発生することがわかった。
これを受けて、半導体装置１は、半導体素子１１では、動作に寄与しないダミー配線等を除く、断線が発生してはならない素子配線１４が、素子金属バンプ１２の下にある素子パッドメタル１３の角の頂点から間隔を空けた位置に配設され、かつ、インターポーザ基板２１では、動作に寄与しないダミー配線等を除く、断線が発生してはならない基板配線２４が、第１基板金属バンプ２２の下にある第１基板パッドメタル２３の角の頂点から間隔を空けた位置に配設されている、という構成を有している。これにより、素子パッドメタル１３および第１基板パッドメタル２３にヒビが生じても、該ヒビによって素子配線１４や基板配線２４までヒビが伝達し断線することを防止することが可能となっている。
なお、上述した半導体装置１において、フィルム基板３１には、インターポーザ基板２１を実装する部分以外の領域に、他のチップコンデンサなどが適宜実装されていてもよい。また、素子金属バンプ１２および素子パッドメタル１３と、第１基板金属バンプ２２および第１基板パッドメタル２３と、第２基板金属バンプ２７および第２基板パッドメタル２８とには、信号の入出力を行わないダミーを設けてもよい。
また、半導体装置１では、半導体素子１１における素子パッドメタル１３、並びに、インターポーザ基板２１における第１基板パッドメタル２３および第２基板パッドメタル２８は、上述した形状に限るわけではなく、各角が外側に向かって突き出る多角形状であればよい。但し、外形形状の直線部分は、素子配線１４や基板配線２４の幅よりも大きいことが望ましい。一例を図５（ａ）（ｂ）に示す。
図５（ａ）は、正六角形のパッドメタル５１ａの一構成例を示す図である。配線５２ａは、パッドメタル５１ａの直線部分であって、かつ、角の頂点から間隔を空けた位置から細く延びるように配設される。図５（ｂ）は、八角形のパッドメタル５１ｂの一構成例を示す図である。配線５２ｂは、パッドメタル５１ｂの直線部分であって、かつ、角の頂点から間隔を空けた位置から細く延びるように配設される。図５（ａ）（ｂ）の何れの構成においても、その表面は、適切な形状の開口部を形成するように絶縁保護膜により被覆される。
ここで、半導体素子１１における素子金属バンプ１２、および、インターポーザ基板２１における第１基板金属バンプ２２が、直方体の形状を有する場合、素子金属バンプ１２における素子パッドメタル１３に接する面（以下、素子バンプ底面と略記する）の短辺側に素子配線１４を配置し、第１基板金属バンプ２２における第１基板パッドメタル２３に接する面（以下、基板バンプ底面と略記する）の短辺側に基板配線２４を配置させることが、オープンの発生を防止する上でより好ましい。
図６は、素子金属バンプ１２および第１基板金属バンプ２２の熱圧着時の、各実装面における拡がりを示す図である。図６では、素子金属バンプ１２および第１基板金属バンプ２２を、まとめてバンプと表記している。また、Ｘ１方向およびＹ１方向は、素子バンプ底面および基板バンプ底面における短辺方向および長辺方向をそれぞれ示している。
素子金属バンプ１２と第１基板金属バンプ２２とを熱圧着する際、図６に示すように、各金属バンプは、その圧力により実装面に平行な方向（横方向：Ｘ１方向およびＹ１方向）に拡がる。それゆえ、素子金属バンプ１２の横方向の拡がりに伴い、素子金属バンプ１２を固定している素子パッドメタル１３にも同じ横方向に拡がる力が加わる。このとき、素子パッドメタル１３に加わる力が大きいと、素子パッドメタル１３が寸断されオープンが起きる。また、第１基板金属バンプ２２の横方向の拡がりに伴い、第１基板パッドメタル２３にも同様の現象が起こる。
そこで、素子金属バンプ１２および第１基板金属バンプ２２が直方体の形状を有する場合、素子バンプ底面および基板バンプ底面において、長辺の中点と短辺の中点との微小領域に加わる横方向に拡がる力を考える。
このとき、長辺の中点では、Ｙ１方向への拡がりは、隣接する微小領域の金属バンプにより支えられるため小さくなる。なお、もし長辺の長さが無限大であるとすれば、Ｙ１方向への拡がりはゼロであり、熱圧着による金属バンプの厚みの減少分と等量の体積の金属がＸ１方向に拡がる。
一方、短辺の中点では、Ｘ１方向への拡がりは、隣接する微小領域により支えられる力が弱いため大きくなる。そして、Ｘ１方向でも拡がりが起きるため、力は分散され、Ｙ１方向の拡がりは比較的小さくなる。なお、もし短辺の長さがゼロに近いとすれば、短辺の中点における拡がりは「Ｙ１方向≒Ｘ１方向」となる。
よって、Ｙ１方向のパッドメタルは寸断されにくいが、Ｘ１方向のパッドメタルは寸断されやすい。すなわち、素子パッドメタル１３および第１基板パッドメタル２３は、素子バンプ底面および基板バンプ底面の長辺方向へ拡がるように加わる力は小さいので寸断されにくいが、素子バンプ底面および基板バンプ底面の短辺方向へ拡がるように加わる力は大きいため、素子バンプ底面および基板バンプ底面の長辺方向に寸断されやすい。
発生したヒビはパッドメタルの角がある位置に向かって伝達するので、パッドメタルの角と角とをつなぐようにヒビが生じパッドメタルが寸断された場合、分離された部分は孤立状態となる。よって、分離された部分に配線が接続されているとオープンになってしまう。上記分離された部分は、素子バンプ底面および基板バンプ底面の長辺側にあるときが多くなる。
したがって、素子バンプ底面および基板バンプ底面の短辺側から、素子配線１４および基板配線２４を出すことが望ましい。これにより、例え、素子パッドメタル１３および第１基板パッドメタル２３が、素子バンプ底面および基板バンプ底面の長辺方向に寸断してしまった場合であっても、素子配線１４、素子パッドメタル１３、素子金属バンプ１２、第１基板金属バンプ２２、第１基板パッドメタル２３、および基板配線２４とつながる経路におけるオープンの発生を防止することが可能となる。
また、半導体素子１１とインターポーザ基板２１との熱膨張率の差により、半導体素子１１とインターポーザ基板２１との変形量に差が生じる。例えば、半導体素子１１の熱膨張率が大きく、インターポーザ基板２１の熱膨張率が小さいとする。このときの各部材の変形量を図７に示す。半導体素子１１の実装面およびインターポーザ基板２１の実装面が長方形の場合、半導体素子１１およびインターポーザ基板２１は、実装面の中央付近を中心にして長辺方向および短辺方向に変形する。
このため、図７に記す矢印の長さで示すように、実装面の中心から離れるほど、半導体素子１１とインターポーザ基板２１との変形量の差が大きくなる。変形量の差が大きいほど、素子パッドメタル１３および第１基板パッドメタル２３に加わる力が比例して大きくなる。また、素子パッドメタル１３および第１基板パッドメタル２３は、実装面の長辺方向の端側に配置されたものほど加えられる力が大きくなる。
それゆえ、上記力が大きくなると、図１１に示したように、素子パッドメタル１３および第１基板パッドメタル２３が寸断されてしまう。もし、素子バンプ底面および基板バンプ底面の短辺方向における角と角とをつなぐようにヒビが入ってしまった場合、上述した経路にオープンが発生する虞がある。
よって、素子金属バンプ１２および第１基板金属バンプ２２が直方体の形状を有し、かつ、素子バンプ底面および基板バンプ底面の短辺側から、素子配線１４および基板配線２４が配設されている構成の場合、半導体素子１１の実装面の長辺と素子金属バンプ１２の素子バンプ底面の長辺とが垂直になるように、素子金属バンプ１２を配置させ、インターポーザ基板２１の実装面の長辺と第１基板金属バンプ２２の基板バンプ底面の長辺とが垂直になるように、第１基板金属バンプ２２を配置させることが望ましい。図２（ａ）（ｂ）は、この構成を図示している。
これにより、熱膨張によって、素子パッドメタル１３および第１基板パッドメタル２３に、素子バンプ底面および基板バンプ底面の短辺方向における角と角とをつなぐようにヒビが生じることを防止することが可能となる。それゆえ、上述した経路におけるオープンの発生を防止することが可能となる。
〔実施の形態２〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
図８は、本実施の形態の半導体装置４０の一構成例を示す側面断面図である。
半導体装置４０は、図８に示すように、半導体素子１１、および半導体素子１１が実装されたフィルム基板４１を備えている。半導体装置４０は、ＣＯＦなどと呼ばれるパッケージ構造を有する半導体装置であり、例えば、液晶パネルのソースドライバとして用いられる。
フィルム基板４１は、ポリイミドなどからなる薄膜フィルムの絶縁基材に、銅からなる配線４２を形成して作製された基板である。配線４２にうち、インナーリードとして半導体素子１１と接合される部分、およびアウターリードとして外部と接合される部分以外は、絶縁保護膜４３により被覆されている。
配線４２のうちインナーリードは、フィルム基板４１のインナーリードが形成されている面に半導体素子１１の実装面を向かい合わせて実装させたとき、半導体素子１１の素子金属バンプ１２が形成されている位置に相対するような位置に、複数配置されている。素子金属バンプ１２とインナーリードとは、ＩＬＢによりそれぞれ接合されている。また、半導体素子１１とフィルム基板４１との隙間は、アンダーフィル材４５により充填されている。
上記構成を有する半導体装置４０では、半導体素子１１をフィルム基板４１に実装する際、金からなる素子金属バンプ１２と錫メッキされたインナーリードとを共晶させて接合するため、熱圧着の接合圧力は低い。
しかし、素子金属バンプ１２全てがインナーリードに確実に接触するように、比較的強く押さえつけるため、素子金属バンプ１２の高さのバラツキなどにより、最も高い素子金属バンプ１２に応力集中が発生する場合がある。発生した応力が大きい場合、応力集中が起きた素子金属バンプ１２の下にある素子パッドメタル１３にダメージが生じてしまう。ヒビは、素子パッドメタル１３の角がある位置に向かって、伝達するエネルギーが抜けるように発生しやすい。
よって、半導体装置４０は、半導体素子１１における素子配線１４の全てを、素子金属バンプ１２の下にある素子パッドメタル１３の角の頂点から間隔を空けた位置に配設させる、という構成を有している。これにより、素子パッドメタル１３にヒビが生じても、該ヒビによって素子配線１４までヒビが伝達し断線することを防止することが可能となっている。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、金属バンプの接合応力により発生したダメージによる配線の断線の防止が望まれる半導体装置に関する分野に好適に用いることができるだけでなく、半導体装置の製造に関する分野、例えば、配線パターンの形成に関する分野に好適に用いることができ、さらには、半導体装置を備える機器の分野にも広く用いることができる。
本発明における半導体装置の実施の一形態を示す断面側面図である。 （ａ）は上記半導体装置に設けられた半導体素子の実装面の構成を示す平面図であり、（ｂ）は上記半導体装置に設けられたインターポーザ基板の実装面の構成を示す平面図である。 （ａ）は、上記半導体素子の実装面における素子パッドメタルおよび素子配線の構成を示す平面図であり、（ｂ）は、上記インターポーザ基板における第１基板パッドメタルおよび基板配線の構成を示す平面図である。 （ａ）〜（ｄ）は、上記半導体装置の実装工程を示す断面側面図である。 （ａ）および（ｂ）は、パッドメタルおよび配線の他の構成を示す平面図である。 熱圧着時の金属バンプの拡がりを示す図である。 上記半導体装置における半導体素子およびインターポーザ基板の熱膨張時の変形を概念的に示す図である。 本発明における半導体装置の他の実施の形態を示す断面側面図である。 従来の半導体装置における外部接続金属配線部および内部金属配線の構成を示す平面図である。 従来の半導体装置における外部接続電極および配線のパターン例を示す平面図である。 上記外部接続電極にヒビが生じたときの状態を示す平面図である。
符号の説明
１ 半導体装置
１１ 半導体素子
１２ 素子金属バンプ（素子突起電極）
１３ 素子パッドメタル（素子金属部）
１４ 素子配線
１５ 絶縁保護膜
１６ 導電部
２１ インターポーザ基板
２２ 第１基板金属バンプ（基板突起電極）
２３ 第１基板パッドメタル（基板金属部）
２４ 基板配線
２５ 絶縁保護膜
２６ 導電部
２７ 第２基板金属バンプ
２８ 第２基板パッドメタル
３１ フィルム基板（基板）
３２ 配線
３３，４３ 絶縁保護膜
３４ 孔
３５，４５ アンダーフィル材
４０ 半導体装置
４１ フィルム基板
４２ 配線（基板金属部、基板配線）

Claims (3)

  1. 基板に実装されたインターポーザ基板と、前記インターポーザ基板に実装された半導体素子とを備え、前記インターポーザ基板は、前記半導体素子が実装される位置に形成された複数個の基板金属部と、前記各基板金属部の上にそれぞれ形成された複数個の基板突起電極と、前記各基板金属部にそれぞれ接続された複数本の基板配線とを有し、前記半導体素子は、前記各基板突起電極とそれぞれ熱圧着により接合した複数個の素子突起電極と、前記各素子突起電極の下にそれぞれ形成された複数個の素子金属部と、前記各素子金属部にそれぞれ接続された複数本の素子配線とを有する半導体装置であって、
    前記各基板金属部および前記各素子金属部は、各角が外側に向かって突き出る多角形状をしており、
    前記各基板突起電極および前記各素子突起電極は、直方体の形状を有しており、
    前記各基板配線は、それぞれ対応する基板金属部の角の頂点から間隔を空けた位置に接続されているとともに、それぞれ対応する基板突起電極における基板金属部に接する面の短辺側に配置されており、
    前記各素子配線は、それぞれ対応する素子金属部の角の頂点から間隔を空けた位置に接続されているとともに、それぞれ対応する素子突起電極における素子金属部に接する面の短辺側に配置されており、
    前記各基板突起電極は、それぞれ対応する基板金属部に接する面の長辺が、前記インターポーザ基板における前記各基板突起電極が形成されている面の長辺と垂直になるように配置されており、
    前記各素子突起電極は、それぞれ対応する素子金属部に接する面の長辺が、前記半導体素子における前記各素子突起電極が形成されている面の長辺と垂直になるように配置されていることを特徴とする半導体装置。
  2. 前記各基板突起電極および前記各素子突起電極は、電気抵抗が３×１０−８（Ω・ｍ）以下の金属バンプによって構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記各基板突起電極および前記各素子突起電極は、引っ張り強さが１．０×１０８（Ｐａ）以上の金属バンプによって構成されていることを特徴とする請求項１に記載の半導体装置。
JP2007323764A 2007-12-14 2007-12-14 半導体装置 Expired - Fee Related JP4422753B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007323764A JP4422753B2 (ja) 2007-12-14 2007-12-14 半導体装置
PCT/JP2008/071895 WO2009078275A1 (ja) 2007-12-14 2008-12-02 半導体装置
TW097148257A TW201001653A (en) 2007-12-14 2008-12-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007323764A JP4422753B2 (ja) 2007-12-14 2007-12-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2009147167A JP2009147167A (ja) 2009-07-02
JP4422753B2 true JP4422753B2 (ja) 2010-02-24

Family

ID=40795393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007323764A Expired - Fee Related JP4422753B2 (ja) 2007-12-14 2007-12-14 半導体装置

Country Status (3)

Country Link
JP (1) JP4422753B2 (ja)
TW (1) TW201001653A (ja)
WO (1) WO2009078275A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102508527B1 (ko) * 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111433A (ja) * 1983-11-22 1985-06-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0429342A (ja) * 1990-05-24 1992-01-31 Matsushita Electric Ind Co Ltd フィルムリード
JP3243956B2 (ja) * 1995-02-03 2002-01-07 松下電器産業株式会社 半導体装置およびその製造方法
JPH10233401A (ja) * 1997-02-19 1998-09-02 Ricoh Co Ltd 半導体装置
JP2003031613A (ja) * 2001-07-12 2003-01-31 Matsushita Electric Works Ltd フリップチップ実装体及びフリップチップ実装方法
JP4951276B2 (ja) * 2006-05-29 2012-06-13 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置

Also Published As

Publication number Publication date
TW201001653A (en) 2010-01-01
WO2009078275A1 (ja) 2009-06-25
JP2009147167A (ja) 2009-07-02

Similar Documents

Publication Publication Date Title
JP4899406B2 (ja) フリップチップ型半導体装置
WO2009116517A1 (ja) 電子装置及びその製造方法
JP4740708B2 (ja) 配線基板、及び半導体装置
KR20140131813A (ko) 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
CN212136426U (zh) 倒装芯片和芯片封装结构
JP2001053111A (ja) フリップチップ実装構造
JP2010050150A (ja) 半導体装置及び半導体モジュール
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP2007005452A (ja) 半導体装置
JP5088059B2 (ja) アイソレータおよびアイソレータの製造方法
JP4422753B2 (ja) 半導体装置
JP5388422B2 (ja) 半導体装置及びその製造方法
WO2014128795A1 (ja) 電子部品パッケージ
JP3897749B2 (ja) 半導体装置
JP2004128290A (ja) 半導体装置
TWI378546B (en) Substrate and package for micro bga
TW201005894A (en) Pillar-to-pillar flip-chip assembly
JP2009194143A (ja) 半導体装置
JP2008010778A (ja) 半導体装置
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
JP2012093646A (ja) 電子デバイス及びその製造方法
JP2004363319A (ja) 実装基板及び半導体装置
TWI533769B (zh) 封裝結構及其製法
JP2001118951A (ja) 半導体装置
JP3558070B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4422753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees