JP4410170B2 - 遊技機 - Google Patents

Description

この発明は、スロットマシン等の遊技機に関し、特に遊技機に対する不正行為の防止手段に関する。

スロットマシンやパチンコ機などの遊技機はマイコンを内蔵していて、抽選・入賞・払い出し・演出の制御をプログラムで実現している。この種の遊技機は、遊技者の操作を受けて内部抽選及び該抽選結果に応じた入賞判定を行うとともに、入賞に応じて遊技媒体の払い出し制御を行う第１処理部（いわゆるメイン基板）と、第１処理部から遊技者の操作を受けて処理を行い生成したコマンドを受けて内部抽選の結果を報知したり各種演出を行う第２処理部（いわゆるサブ基板）とを備えている。この種のスロットマシンのブロック図を図２に示す。

サブ基板２はメイン基板１からコマンドをうけ、これに従って演出等の遊技制御の処理を行う。コマンドの流れはメイン基板１からサブ基板２への一方のみであり、逆にサブ基板２からメイン基板１へコマンド等が出されることはない。

メイン基板１には乱数発生部２０、スタートスイッチ３０，ストップスイッチ５０，リール駆動部７０，リール位置検出回路７１、ホッパー駆動部８０及びホッパー８１から払い出されたメダルの枚数を数えるためのメダル検出部８２が接続されている。サブ基板２には液晶表示装置６２の制御基板２００、スピーカ基板２０１、ＬＥＤ基板２０２などの周辺基板（ローカル基板）が接続されている。これらの詳細は後述する。

液晶表示装置６２、スピーカや表示ランプ等は演出表示装置を構成する。この演出表示装置は、遊技者に入賞等を報知したり、いわゆるアシストタイム（ＡＴ）において、一定ゲーム間に特定の小役を台自体が何らかのアクションを伴ってユーザに教えたりするためのものである。（アシストタイム（ＡＴ）：特定の小役が成立しても遊技者がリールの図柄を揃えないと払い戻しがない。小役による払い出しを確実にするために、ビッグボーナス終了後（もしくは成立時）あるいはその他の任意の契機にアシストタイム移行のための抽選をし、これに当選すると一定ゲーム間は特定の小役を成立させるための操作を何らかのアクションを伴って遊技者に教えるという操作補助機能）

上記ＡＴのように、サブ基板２側のソフトウエアで出玉の獲得割合の重みを制御するようにしている遊技機がある。サブ基板２側に出玉の調整機能を持たせたのである。具体的には、上述のように出玉を得るための指示を液晶表示装置に表示して遊技者がその指示に従って操作すれば容易に出玉を得られるようにしている。当該指示は常時出されるわけではなく、特定の場合に出される。

ところで、この機能を悪用して不正に出玉を得ようとするものがいる。図２に示すようにメイン基板１とサブ基板２の間のケーブルやコネクタに不正な装置Ｘを取り付け、この装置Ｘから本来特定の場合に出されるＡＴコマンドを常時出させることにより操作補助機能を作動させ、常に容易に出玉を得るのである。ＡＴは、内部抽選で当たっていても押し順どおりに押せないと入賞できないようになっており、この押し順が不規則に変化するから、それほど入賞しない、という前提で設計されている。しかし、不正な装置Ｘが取り付けられると毎回押し順が報知され取りこぼしがなくなる。これでは一般遊技者に比べて著しく不公平であるとともにホールに損害を与えかねない。

図９（ａ）はメイン基板１とサブ基板２を電気的に接続する配線（ワイヤハーネス）の概要を示す。配線Ｈは、メイン基板１、サブ基板２のコネクタにそれぞれ嵌合するコネクタ１ａ，２ａと、これらコネクタを接続する複数の信号線Ｓ１、Ｓ２、Ｓ３及び電源線Ｐとからなっている（同図はパラレル信号で伝送する例を示し、実際の信号線の数はもっと多い）。同図（ｂ）は不正な装置Ｘを取り付けた状態を示す。不正行為を行う者は、正規の配線Ｈを取り外し、代わりに不正な基板Ｘを設けた不正な配線ＸＨを取り付ける。不正な配線ＸＨは、メイン基板１、サブ基板２のコネクタにそれぞれ嵌合するコネクタＸ１，Ｘ２と、複数の信号線Ｓ１、Ｓ２、Ｓ３及び電源線Ｐと、不正基板Ｘとからなっている。不正基板Ｘには、それ自身の動作のために電源線Ｐが引き込まれるとともに、信号線Ｓ１，Ｓ２、Ｓ３が引き込まれている。不正基板Ｘは信号線Ｓ１，Ｓ２、Ｓ３の信号に対して遊技が有利になるような不正な処理（例えばＡＴコマンドの常時出力）を行ってからサブ基板２へ送り出す。

遊技機を点検し不正な装置Ｘを取り外せばよいものの、しばしば不正な装置Ｘは目立たないように隠されていて、点検の際に見逃すこともあった。

遊技機内にあるメイン基板１とサブ基板２間の通信は上述のように配線Ｈを介して行われているが、そこを流れる信号Ｓ１乃至Ｓ３に係る入出力回路は、パラレル・シリアルの別はあるが、ほとんど一般的なロジックＩＣであるＴＴＬやＣＭＯＳを使用した形で構成されている。そのため、一般的なロジックＩＣを搭載して不正基板Ｘを製作し、当該不正基板Ｘを配線Ｈに対して接続すればコマンドの改竄などの不正な処理を行うことができた。

本発明は、上述の不正基板の動作を困難にして、不正基板の使用を抑制することのできる遊技機を提供することを目的とする。

この発明は、遊技者の操作を受けて内部抽選及び入賞判定を行うとともに、入賞に応じた遊技制御を行う第１処理部と、前記第１処理部からデジタル信号を受けて前記内部抽選の結果の報知を含む遊技制御を行う第２処理部と、前記第１処理部から前記第２処理部へ前記デジタル信号を送るための配線とを備える遊技機において、
前記第１処理部に、前記第１処理部のロジックＩＣに使用されている電圧と異なり、かつ、前記配線で前記第１処理部から前記第２処理部へ送られている電圧と異なる変換用電圧を前記デジタル信号に加算あるいは減算し、又は、前記変換用電圧でクリップあるいはクランプすることにより、又は、前記デジタル信号を増幅してその最大レベルを前記変換用電圧とすることにより、前記デジタル信号のＨレベル又はＬレベルの閾値が変更された固有の信号に変換する電圧変換部を設け、
前記第２処理部に、前記固有の信号を前記変換用電圧に対応する閾値電圧と比較することにより前記固有の信号を前記デジタル信号のＨレベル又はＬレベルのいずれかに変換して出力する電圧検出部を設け、
前記電圧変換部の出力は前記配線を通って前記電圧検出部に入力され、前記電圧検出部が出力する信号は前記第２処理部のロジックＩＣに入力されることを特徴とするものである。

前記変換用電圧が複数あるときに、複数の前記変換用電圧のいずれかを選択して前記アナログ電圧変換部に供給する変換用電圧切換スイッチを前記第１処理部に設けるとともに、複数の前記変換用電圧にそれぞれ対応する複数の前記閾値電圧を用意し、複数の前記閾値電圧のいずれかを選択して前記アナログ電圧検出部に供給する閾値電圧切換スイッチを前記第２処理部に設けるようにしてもよい。

前記電圧検出部に入力される信号の電圧を監視し、当該電圧が予め定められた範囲を超えたときにエラー信号を出力する不正基板検出器を備えるようにしてもよい。

前記アナログ電圧検出部が出力するデジタル信号を監視し、当該デジタル信号が予め定められた時間よりも長い期間にわたって変化しないとき（例えば、ＨレベルからＬレベルへ又はその反対の変化がないとき）にエラー信号を出力する不正基板検出器を備えるようにしてもよい。

この発明によれば、第１処理部と第２処理部をつなぐ配線を流れる信号のＨレベルとＬレベルを一般的なロジックＩＣの信号のそれと異なるものとできるので、不正基板を接続することによる信号の改竄を抑止することができる。

発明の実施の形態１．
この発明の実施の形態に係る遊技機について図面を参照して説明する。
図１は遊技機（スロットマシン）の正面図である。
スロットマシン１０で遊技を楽しもうとする遊技者は、まずメダル貸機（図示しない）等から遊技媒体であるメダルを借り、メダル投入装置のメダル投入口１００に直接メダルを入れる。メダル投入口１００は、スロットマシン１０の正面で略中央の位置に設けられている。

スロットマシン１０は、四角箱状の筐体１１を有する。前記筐体１１の中央部及び上部には、遊技者側に向かって臨む四角窓状の表示窓１２が形成されている。そして、この中央部の表示窓１２の中央には、三個の回転リール４０の図柄６１を見ることができる図柄表示窓１３が形成されている。ベットスイッチ１６は、回転リール４０の下方に位置するスイッチであって、貯留メダル数を減じてメダル投入に代える。精算スイッチ１７は、回転リールの斜め下方に位置するスイッチであって、貯留した投入メダルを払い出す。スタートスイッチ３０は回転リール４０の斜め下方に位置するレバーであって、遊技メダルの投入若しくはベットスイッチ１６の投入を条件に、リールユニット６０の駆動を開始させる。ストップスイッチ５０は、リールユニット６０の駆動を停止させるためのものである。リールユニット６０は、三個の回転リール４０とから構成されている。そして、各回転リール４０は、合成樹脂からなる回転ドラムと、この回転ドラムの周囲に貼付されるテープ状のリールテープ４２とを備えている。このリールテープ４２の外周面には、複数個（例えば２１個）の図柄６１が表示されている。６２は各種の演出を行うための液晶表示部である。

スロットマシン１０の内部には、図示していないが、スロットマシン１０の全体の動作を制御するための制御装置が内蔵されている。制御装置は、図示しないが、ＣＰＵを中心に構成され、ＲＯＭ、ＲＡＭ、Ｉ／Ｏ等を備えている。そして、ＣＰＵがＲＯＭに記憶されたプログラムを読み込むことで動作し、スタートスイッチ３０及びストップスイッチ５０の操作に基づき回転リール４０の回転及び停止を制御するとともに、ランプやスピーカ等の表示を制御する。

スタートスイッチ３０は、前述のように回転リール４０の斜め下方に位置するレバーであって、遊技メダルの投入若しくはベットスイッチ１６の投入を条件に、または、「再遊技（Ｒｅｐｌａｙ）」時には前遊技からの所定時間経過を条件に、リールユニット６０の駆動を開始させるためのものである。

ストップスイッチ５０は、前述のようにリールユニット６０の駆動を停止させるためのものである。具体的には、ストップスイッチ５０は、各回転リール４０に対応した三個のスイッチから構成され、各回転リール４０の下方に１個ずつ配置されているものである。回転リール４０に対応したストップスイッチ５０の操作により、当該対応した回転リール４０の回転を停止するように設定されている。

メダルの投入若しくはベットスイッチ１６の投入を条件に、または、「再遊技（Ｒｅｐｌａｙ）」時には前遊技から所定時間経過を条件に、スタートスイッチ３０を操作すると、リールユニット６０が駆動され、三個の回転リール４０が回転を開始する。その後、ストップスイッチ５０の一個を操作すると、当該対応する回転リール４０の回転が停止する。そして、ストップスイッチ５０を三個全て操作すると、三個の回転リール４０の回転が全て停止する。このとき、表示窓１２の有効入賞ライン上に、予め設定された図柄６１が停止すると、図示しないホッパーユニットを介して所定枚数のメダルが払い出される。なお、メダルを払い出す代わりに、クレジットしてもよい。

前述の制御装置は、スタートスイッチ３０及びストップスイッチ５０の操作に基づき回転リール４０の回転及び停止を制御する際に、予め定めた抽選確率に基づいて入賞か否かの入賞判定の抽選を行う入賞抽選手段を含む。この入賞抽選手段による抽選結果が入賞である場合に入賞フラグが成立し、この入賞フラグ成立中に、回転リール４０の停止図柄の組み合わせが予め定められた入賞図柄と一致したことを条件に入賞が確定し、遊技者にメダルの払い出しや、特別遊技等の利益が付与されるように設定されている。

図２はスロットマシン１０の電気的な概略構造を示すブロック図である。この図において電源系統についての表示は省略されている。スロットマシン１０は、その主要な処理装置としてメイン基板（第１処理部）１とこれからコマンドを受けて動作するサブ基板（第２処理部）２とを備える。

メイン基板１は、遊技者の操作を受けて内部抽選を行ったり、リールの回転・停止やメダルの払い出しなどの遊技制御の処理を行うためのコマンドを生成するものである。メイン基板１は、予め設定されたプログラムに従って制御動作を行うＣＰＵと、記憶手段であるＲＯＭおよびＲＡＭを含む。

サブ基板２は、メイン基板１からコマンド信号を受けて内部抽選の結果を報知したりする各種演出等の遊技制御を作動させるためのものである。サブ基板２は、予め設定されたプログラムに従って制御動作を行うＣＰＵと、記憶手段であるＲＯＭおよびＲＡＭを含む。

本実施形態では、サブ基板２はメイン基板１からコマンドをうけ、これに従って演出等の処理を行う。コマンドの流れはメイン基板１からサブ基板２への一方のみであり、逆にサブ基板２からメイン基板１へコマンド等が出されることはない。

メイン基板１には乱数発生部２０、スタートスイッチ３０，ストップスイッチ５０，リール駆動部７０，リール位置検出回路７１、ホッパー駆動部８０及びホッパー８１から払い出されたメダルの枚数を数えるためのメダル検出部８２が接続されている。サブ基板２には液晶表示装置６２の制御基板２００、スピーカ基板２０１、ＬＥＤ基板２０２などの周辺基板（ローカル基板）が接続されている。以下、スタートスイッチ３０，ストップスイッチ５０を除く、これらの周辺基板／装置について説明する。

乱数発生部２０は、一定範囲の乱数を発生させる乱数発生機能と、発生した乱数の中から任意の乱数を抽出するサンプリング機能を備えるものである。具体例を挙げればカウンタとラッチで構成されるものである。

リール駆動部７０は、３つのリール４０を回転駆動する図示しないステッピングモータを駆動する回路である。各ステッピングモータはリール駆動回路７０によって１−２相励磁されており、所定数のパルスの駆動信号が供給されるとそれぞれ１回転する。

リール位置検出回路７１は、リール４０の近傍に設けられてリール４０の回転位置を検出するための図示しないホトセンサから出力パルス信号を受け、３つのリール４０それぞれの回転位置を検出し、その検出信号を出力するものである。図示しないホトセンサは各リール４０が一回転する毎に各リール４０に設けられた遮蔽板を検出してリセットパルスを発生する。このリセットパルスはリール位置検出回路７１を介してメイン基板１のＣＰＵに与えられる。メイン基板１のＲＡＭ内には、各リール４０について一回転の範囲内における回転位置に対応した計数値が格納されており、ＣＰＵはリセットパルスを受け取ると、ＲＡＭ内に形成されたこの計数値を“０”にクリアする。このクリア処理により、各シンボルの移動表示と各ステッピングモータの回転との間に生じるずれが、一回転毎に解消されている。

ホッパー駆動部８０は、メダルを収納するとともに指示された枚数のメダルを払い出すホッパー８１のモーターを駆動する回路である。

メダル検出部８２は、ホッパー８１から払い出されるメダル数を計数するためのものである。メイン基板１のＣＰＵは、このメダル検出部８２から受けた実際に払い出しのあったメダル計数値が所定の配当枚数データに達した時に、ホッパー駆動部８０による駆動を停止させ、メダル払い出しを終了させる。ホッパー駆動回路８０，メダル検出部８２により、遊技の結果に基づいて所定枚数のメダルが遊技者に払い出される。

液晶制御基板２００は、液晶表示部６２を駆動するための回路である。
スピーカ基板２０１は、図示しないスピーカを吹鳴駆動するための回路である。
ＬＥＤ基板２０２は、図示しない表示ランプやバックランプを駆動するための回路である。

液晶表示装置６２、図示しないスピーカや表示ランプ等は演出表示装置を構成する。この演出表示装置は、遊技者に入賞等を報知したり、いわゆるアシストタイム（ＡＴ）において、一定ゲーム間に特定の小役を台自体が何らかのアクションを伴ってユーザに教えるためのものである。

図２において、Ｘは不正行為者によって遊技機に取り付けられた不正な装置である。不正な装置（不正基板）Ｘはメイン基板１とサブ基板２を接続するケーブルやコネクタに設けられることが多い。

図３は、発明の実施の形態におけるメイン基板１からサブ基板２への信号伝送系のブロック図を示す。図３（ａ）は不正基板Ｘが取り付けられていない正常状態を示し、同図（ｂ）は不正基板Ｘが取り付けられている状態を示す。図３の符号１ａ，２ａ、Ｓ１乃至Ｓ３、Ｐ，Ｈ，Ｘ１，Ｘ２，ＸＨは図９で示したものと同一又は相当部分である。なお、図３において不正基板Ｘは配線Ｈに直列に接続されているが、並列に接続される場合もある。

図３（ａ）（ｂ）において、１ｂは、メイン基板１に設けられたアナログ電圧変換部である。アナログ電圧変換部１ｂは、メイン基板１のＣＰＵ、その周辺回路、ドライバＩＣを含むロジックＩＣ（１ｃ）に使用されている電圧Ａと異なり、かつ、配線Ｈに含まれていない電圧Ｂ（変換用電圧）に基づきロジックＩＣ（１ｃ）が出力するデジタル信号を遊技機に固有のアナログ信号に変換するものである。より具体的には、ロジックＩＣ（１ｃ）が出力するデジタル信号のＨレベルの閾値及びＬレベルの閾値を変換する。具体的な閾値は後述する（図４参照）。

ロジックＩＣとは論理回路を構成するためのＩＣであり、最も単純なものはＡＮＤゲートやＯＲゲートやインバータなどを複数含むものであるが、本発明の実施の形態ではバッファやＣＰＵなどもロジックＩＣに含める。ロジックＩＣは０と１の二進数のデータをその入力及び出力とするものであり、高い電圧値（Ｈレベル）を１に、低い電圧値（Ｌレベル）を０にそれぞれ割り当てる（正論理）。前記割り当てを逆にする場合もある（負論理）。具体的な電圧値は後述する（図４参照）。ロジックＩＣはもっぱら０と１のいずれかを入出力する点を特徴とし、０と１の中間のレベル（電圧値）を入出力しない点でアナログ回路と異なる。

デジタル信号とは、ＴＴＬやＣＭＯＳのような標準的なロジックＩＣの入出力信号のことである。
本発明の実施の形態において、アナログ信号とは、前記デジタル信号を増幅し、一定の電圧値を加算あるいは減算し、及び／又は一定の電圧値でクリップ（ある一定値以上の電圧の信号のみを取り出すこと）あるいはクランプ（ある一定値以下の電圧の信号のみを取り出すこと）するなどにより得た信号のことであり、その結果、前記デジタル信号のＨレベル又はＬレベルの閾値が変更された信号のことである。アナログ電圧変換部１ｂの出力にはデジタル信号のＨレベルとＬレベル以外の電圧値が現れるため、当該出力はアナログ信号と見ることができる。
固有とは、遊技機又は遊技機の機種ごとに互いに異なることを意味する。

図３（ａ）（ｂ）において、２ｂは、サブ基板２に設けられたアナログ電圧検出部である。アナログ電圧検出部２ｂは、電圧Ｂ（変換用電圧）に対応する閾値（閾値電圧）に基づき、前記固有のアナログ信号をデジタル信号に戻すものである。言い換えれば、アナログ電圧変換部１ｂで変換されたＨレベルの閾値及びＬレベルの閾値を元に戻すことにより、ＴＴＬやＣＭＯＳのロジックＩＣに適合する標準のデジタル信号に戻す。

アナログ電圧変換部１ｂの出力は、配線Ｈによってアナログ電圧検出部２ｂに入力され、アナログ電圧検出部２ｂの出力はサブ基板２のＣＰＵ、その周辺回路、ドライバＩＣを含むロジックＩＣ（２ｃ）に入力される。

図３（ａ）（ｂ）に示された信号伝送系の特徴は次の点にある。

（１）メイン基板１、サブ基板２の内部のロジックはＴＴＬやＣＭＯＳなどの一般的なロジックである。すなわち、そのＨレベルの閾値及びＬレベルの閾値はＴＴＬやＣＭＯＳの規格に適合するものである。

（２）アナログ電圧変換部１ｂの出力端、配線Ｈ及びアナログ電圧検出部２ｂの入力端には、本発明の実施の形態に係る遊技機に固有なアナログ信号が現れる。すなわち、そのＨレベルの閾値及びＬレベルの閾値はＴＴＬやＣＭＯＳの規格に適合していない。これら閾値は、ロジックＩＣ（１ｃ）に供給される電源の電圧Ａとは異なる電圧Ｂにより決定される。

（３）電圧Ａは配線Ｈに含まれるが、アナログ電圧変換部１ｂに供給される電圧Ｂ及びアナログ電圧検出部２ｂに供給される閾値は配線Ｈに含まれない。

本発明の実施の形態によれば、図３（ｂ）に示すように不正基板Ｘが取り付けられたとしても、信号を改竄することはできず、却ってメイン基板１からサブ基板２へ信号が伝達されなくなり、遊技機にエラー状態を引き起こすことになる。なぜなら、上記（２）で述べたように不正基板Ｘが取り付けられる部分では、本発明の実施の形態に係る遊技機に固有なアナログ信号になっており、市販のＩＣ等で構成された不正基板Ｘでは信号Ｓ１乃至Ｓ３を正しく受信及び送信できないからである。なお、不正基板ＸにＣＰＵを搭載し、プログラムで信号Ｓ１乃至Ｓ３を解析することも考えられなくはないが（基板が大きくなるなどの理由で不正行為は非常に実行しづらくなるが）、その場合でも変換を行うための電圧Ｂと、検出を行うための閾値のいずれも配線Ｈには含まれず、不正基板Ｘはそれを利用できないから、解析がうまくいったとしても正しい動作を行うことができない。例えば、配線Ｈに含まれる電圧Ａ＝＋５Ｖ、配線Ｈに含まれない電圧Ｂ＝＋１５Ｖ及び−１５Ｖ（電源Ｂの電圧が複数の場合もあり得る）であり、信号Ｓ１乃至Ｓ３の最大レベル＝＋１５Ｖ、最低レベル＝−１５Ｖ、Ｈレベルの閾値＝＋５Ｖ及びＬレベルの閾値＝−５Ｖ（閾値が複数の場合もある）とした場合、不正基板Ｘが得られるのは＋５Ｖの電圧だけであり、マイナスの電圧を得られないから、−５Ｖと−１５Ｖを必要とするＬレベルの受信及び送信は不可能である。

上記点に鑑み、不正基板Ｘが取り付けられるとメイン基板１からサブ基板２へ信号が伝達されなくなることを検出することで、配線Ｈに対して不正基板が接続されたことを判別可能である。例えば、信号Ｓ１乃至Ｓ３のいずれかが一定時間以上（例えば５分間）変換しない、すなわちずっとＨレベル又はＬレベルのままであることをロジックＩＣ（２ｃ）で判断したり、又は図示しないＣＰＵで所定のプログラムを実行することで検出したとき、不正回路が接続されたとしてエラー報知を行うようにする。不正基板Ｘが信号の伝達を正しく行うためには、上記例の＋５Ｖ、＋１５Ｖ及び−１５Ｖの全ての電圧が必要であるが、＋１５Ｖ及び−１５Ｖを不正基板Ｘで用意することは非常に困難である。

図４を参照して、アナログ電圧変換部１ｂでの変換例を説明する。図４において、ＴＴＬロジックＩＣのＨレベル及びＬレベルは左側のようになっていて、電源電圧（電圧Ａ）が＋５Ｖで、０．８Ｖ以下がＬレベル、２Ｖ以上がＨレベルである。ＣＭＯＳロジックＩＣのＨレベル及びＬレベルは真中のようになっていて、電源電圧（電圧Ａ）が＋５Ｖで、１．５Ｖ以下がＬレベル、３．５Ｖ以上がＨレベルである。

ＴＴＬ又はＣＭＯＳの出力を増幅するとともにマイナス電圧を加えて固有のレベルに変換したものが図４（ａ）の右側に示されている。例えば、電圧＝＋１５Ｖ及び−１５Ｖで、−５Ｖ以下がＬレベル、＋５Ｖ以上がＨレベルである。ＴＴＬとＣＭＯＳの出力範囲はせいぜい０〜＋５Ｖであるから、図４（ａ）の右側の例のＨレベルとＬレベルのいずれの閾値をも超えることができない。したがって、ＴＴＬ又はＣＭＯＳのＩＣを用いた不正基板ＸでＨ及びＬレベルを正しく判定することはできない。

ＴＴＬ又はＣＭＯＳの出力にプラス電圧を加えて固有のレベルに変換したものが図４（ｂ）の右側に示されている。例えば、電圧＝＋２Ｖを加えて、２．５Ｖ以下がＬレベル、５．５Ｖ以上がＨレベルとする。この例についてもＴＴＬ又はＣＭＯＳのＩＣを用いた不正基板ＸでＨレベルを正しく判定することはできない。

図５にアナログ電圧変換部１ｂの一例を示す。信号Ｓ１〜Ｓ３に対して、ダイオードＤ１〜Ｄ３を介して電圧Ｂが加えられている。同図の例では３つの電圧Ｂ−１〜Ｂ−３が用意されていて、切換スイッチ（変換用電圧切換スイッチ）ＳＷ１で任意の電圧を選択するようになっている。なお、受信側のアナログ電圧検出部２ｂでは、同図の切換スイッチＳＷ１で選択した電圧に対応する閾値を選択する必要がある。電圧Ｂが加えられた信号Ｓ１〜Ｓ３は増幅器（バッファ）Ａ１〜Ａ３に入力され、これらの出力が受信側のアナログ電圧検出部２ｂに入力されることになる。マイナスの電圧Ｂを加えるときは、極性が逆のダイオードを用意すればよい。なお、図５は一例であって、ＩＣで構成された加算器や演算増幅器を用いてアナログ電圧変換部１ｂを構成することもできる。

メイン基板１のアナログ電圧変換部１ｂは、公知のＣＭＯＳロジックＩＣを用いても、あるいはその出力電圧をトランジスタなどにより変換するものでも、いずれでも構わないが、出力インピーダンスを低くすることで不正基板Ｘを接続することによる信号改竄をしにくくなる効果を期待できる。

図６（ａ）にアナログ電圧検出部２ｂの一例を示す。これにコンパレータＩＣを使用する場合には、送信側の信号ＨレベルとＬレベルを検知する電圧を決定した後に回路定数を決定し、構成する。アナログ電圧変換部１ｂからの信号Ｓ１〜Ｓ３はそれぞれコンパレータＣＭＰ１〜ＣＭＰ３に入力される。コンパレータＣＭＰ１〜ＣＭＰ３には共通の閾値Ｔｈが与えられている。閾値Ｔｈは切換スイッチ（閾値電圧切換スイッチ）ＳＷ２で、切換スイッチＳＷ１で選択されている電圧に対応する電圧を選択する（閾値が複数の場合もある）。選択された電圧Ｂから、例えば可変抵抗器ＶＲ１を使ってＨレベル又はＬレベルに適切な閾値（例えば、図４（ａ）の＋５Ｖなど）を得る。なお、残りのレベルを判定する回路が必要であるが、図６では省略している。コンパレータＣＭＰ１〜ＣＭＰ３の出力はＴＴＬ又はＣＭＯＳのロジックレベルに適合しているので、その出力をそのままロジックＩＣ（２ｃ）に入力することができる。

図６（ｂ）にアナログ電圧検出部２ｂの他の例を示す。図６（ａ）のアナログ電圧検出部１ｂは、メイン基板１側の信号Ｓ１〜Ｓ３の数だけ回路を搭載したものであるが、図６（ｂ）はアナログスイッチＡＳ１で信号Ｓ１〜Ｓ３を順次切換を行い、その出力をひとつのコンパレータＣＭＰに入力するものである。図６（ｂ）によれば信号数がいくつであってもコンパレータＣＭＰはひとつで済む。コンパレータＣＭＰ４と可変抵抗器ＶＲ２で生成される不正検出用閾値Ｔｈ’は、不正基板Ｘが取り付けられるとメイン基板１からサブ基板２へ正しく信号が伝達されなくなることを検出することで、配線Ｈに対して不正回路が接続されたことを判別するための不正基板検出器２ｄである。不正基板検出器２ｄは、アナログ電圧検出部２ｂの入力が予め定められた範囲を超えたときにエラー信号を出力するものである。その動作を実現するために、遊技機で設定されている固有のＨレベル及びＬレベルとは区別できる、ＴＴＬ又はＣＭＯＳのレベルを不正検出用閾値Ｔｈ’として設定しておく。例えば、図４（ｂ）の例では固有のＬレベルで０Ｖの電圧を採りえないから、不正検出用閾値Ｔｈ’をほぼ０Ｖ（例えば０．２Ｖ）に設定しておき、これよりも低くなったときにエラー信号を発生させる。

電圧の検出には、ＣＰＵに内蔵されるＡ／Ｄコンバータを使用することができる。図７（ａ）（ｂ）にその例を示す。ＣＰＵのＡ／Ｄコンバータを使用する場合には、サブ基板２の制御プログラム内で変換されたデジタル値の閾値（上述のものと同じ又は対応するもの）を定め、これらに基づき信号のＨレベル及びＬレベルを決定する。

上記のように構成されたメイン基板１及びサブ基板２を使用し、固有のＨレベル及びＬレベルで通信を行うことで、不正基板を介しての通信を不可能にでき、その結果、信号の改竄を抑止することができる。

また、通信路に不正基板が接続された場合には電圧値が正常値と異なるため、その検知が可能となる。

また、たとえ不正基板で固有のＨレベル及びＬレベルに適合する電圧を出力するように回路を構成しようとすると、その回路規模が大きくなるために不正基板の大型化が起こり、容易に筐体内で発見できるようになる。

発明の実施の形態２．
アナログ電圧変換部１ｂへの電圧Ｂをメイン基板１のＣＰＵで制御可能とし、アナログ電圧検出部２ｂへの閾値をサブ基板２のＣＰＵで制御可能とすることにより、任意にＨレベル及びＬレベルを変化させることができ、さらに確実に不正基板Ｘを使用不可能にできる。

発明の実施の形態２に係る通信処理を図８のフローチャートを参照して説明する。

Ｓ１：電圧Ｂの電圧値及び閾値を決定する。予測がつかないように、好ましくはランダムに決定する。

Ｓ２：メイン基板１で電圧Ｂの電圧値を設定する。例えば、ＣＰＵにＤ／Ａ変換器を接続するか、またはＣＰＵのＤ／Ａ端子を利用して、Ｓ１で決定した値に対応するアナログ電圧を発生し、これをアナログ電圧変換部１ｂに供給する。

Ｓ３：サブ基板２へＳ１で決定した閾値を通知する。閾値に代えて電圧Ｂの電圧値を通知するようにしてもよい。この通知はメイン基板１とサブ基板２で予め約束された電圧Ｂと閾値を用いて行われる。デフォルトとして適当な電圧値と閾値を用意しておいてもよい。

Ｓ４：Ｓ３の通知に従い、サブ基板２で閾値を決定する。アナログ電圧検出部２ｂがコンパレータで構成されているときは、Ｓ２と同様にＤ／Ａ変換器を使用する。アナログ電圧検出部２ｂがＣＰＵのＡ／Ｄ端子であるときは、閾値のデータをそのまま使用することができる。

Ｓ５：これ以降、新たに設定された電圧Ｂの電圧値及び閾値にしたがって通信を行う、すなわちデジタルのＨレベル及びＬレベルを判別する。

Ｓ１〜Ｓ４の処理は任意のタイミングで実行することができる。例えば、電源投入の際の初期設定の際に行うようにすれば、電源投入ごとにＨレベル及びＬレベルの閾値が変わるので不正行為はさらに困難になる。

本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。

遊技機（スロットマシン）の正面図である。 遊技機のブロック図である。 図３（ａ）は発明の実施の形態に係るメイン基板とサブ基板間の配線構成を示す。図３（ｂ）はそれに不正基板と不正配線を取り付けた状態の説明図である。 発明の実施の形態に係る固有のＨレベル及びＬレベルの説明図である。 発明の実施の形態に係るアナログ電圧変換部の例を示す図である。 発明の実施の形態に係るアナログ電圧検出部の例を示す図である。 発明の実施の形態に係るアナログ電圧検出部の他の例を示す図である。 発明の実施の形態に係るメイン基板からサブ基板への通信処理手順のフローチャートである。 図９（ａ）は従来の遊技機のメイン基板とサブ基板間の配線構成を示す。図９（ｂ）はそれに不正基板と不正配線を取り付けた状態の説明図である。

符号の説明

１ メイン基板（第１処理部）
１ａ コネクタ
１ｂ アナログ電圧変換部
１ｃ ロジックＩＣ
２ サブ基板（第２処理部）
２ａ コネクタ
２ｂ アナログ電圧検出部
２ｃ ロジックＩＣ
２ｄ 不正基板検出器
１０ スロットマシン
１１ 筐体
１２ 表示窓
１３ 図柄表示窓
１６ ベットスイッチ
１７ 精算スイッチ
２０ 乱数発生部
３０ スタートスイッチ
４０ 回転リール
４２ リールテープ
５０ ストップスイッチ
６０ リールユニット
６１ 図柄
６２ 液晶表示部
７０ リール駆動部
７１ リール位置検出回路
８０ ホッパー駆動部
８１ ホッパー
８２ メダル検出部
１００ メダル投入口
２００ 液晶制御基板
２０１ スピーカ基板
２０２ ＬＥＤ基板
３０４ メダル払い出し口
３１１ メダル受け部（下皿）
Ａ１〜３ 増幅器（バッファ）
Ｄ１〜３ ダイオード
ＡＳ１ アナログスイッチ
ＣＭＰ、ＣＭＰ１〜４ コンパレータ
Ｈ 正規の配線
ＳＷ１、ＳＷ２ 切換スイッチ
Ｓ１〜Ｓ３ 信号線
Ｐ 電源線
ＶＲ１、ＶＲ２ 可変抵抗器
Ｘ 不正な装置、不正基板
ＸＨ 不正な配線

Claims (4)

1. 遊技者の操作を受けて内部抽選及び入賞判定を行うとともに、入賞に応じた遊技制御を行う第１処理部と、前記第１処理部からデジタル信号を受けて前記内部抽選の結果の報知を含む遊技制御を行う第２処理部と、前記第１処理部から前記第２処理部へ前記デジタル信号を送るための配線とを備える遊技機において、
   前記第１処理部に、前記第１処理部のロジックＩＣに使用されている電圧と異なり、かつ、前記配線で前記第１処理部から前記第２処理部へ送られている電圧と異なる変換用電圧を前記デジタル信号に加算あるいは減算し、又は、前記変換用電圧でクリップあるいはクランプすることにより、又は、前記デジタル信号を増幅してその最大レベルを前記変換用電圧とすることにより、前記デジタル信号のＨレベル又はＬレベルの閾値が変更された固有の信号に変換する電圧変換部を設け、
   前記第２処理部に、前記固有の信号を前記変換用電圧に対応する閾値電圧と比較することにより前記固有の信号を前記デジタル信号のＨレベル又はＬレベルのいずれかに変換して出力する電圧検出部を設け、
   前記電圧変換部の出力は前記配線を通って前記電圧検出部に入力され、前記電圧検出部が出力する信号は前記第２処理部のロジックＩＣに入力されることを特徴とする遊技機。
2. 前記変換用電圧が複数あるときに、複数の前記変換用電圧のいずれかを選択して前記電圧変換部に供給する変換用電圧切換スイッチを前記第１処理部に設けるとともに、複数の前記変換用電圧にそれぞれ対応する複数の前記閾値電圧を用意し、複数の前記閾値電圧のいずれかを選択して前記電圧検出部に供給する閾値電圧切換スイッチを前記第２処理部に設けることを特徴とする請求項１記載の遊技機。
3. 前記電圧検出部に入力される信号の電圧を監視し、当該電圧が予め定められた範囲を超えたときにエラー信号を出力する不正基板検出器を備えることを特徴とする請求項１又は請求項２記載の遊技機。
4. 前記電圧検出部が出力する信号を監視し、当該信号が予め定められた時間よりも長い期間にわたって変化しないときにエラー信号を出力する不正基板検出器を備えることを特徴とする請求項１又は請求項２記載の遊技機。

Images