JP2005058637A - 遊技機の不正配線検出装置及び方法並びにプログラム - Google Patents

Abstract

【課題】 遊技機の不正ハーネス検出装置及び方法並びに不正ハーネス検出プログラムを提供する。
【解決手段】 基板Ａには信号を送信する信号送信部３が設けられ、基板Ｂには信号を受信する信号受信部４が設けられており、これらの信号送信部３及び信号受信部４はハーネス等を経由して電気的に接続されている。また、基板Ａの信号送信部３から送信される信号及び基板Ｂにおいて信号受信部４が受信する直前の信号を共に検出する検出回路５を備えている。この検出回路５は、排他的論理和回路から構成されており、ハーネスを経由する前の信号の論理と、ハーネスを経由した後の信号の論理が比較された結果は、ＣＰＵ６に送られる。ＣＰＵ６では、もし両信号の論理が異なっていた場合には、信号の論理がハーネス内で不正に変更されたものと判断し、遊技が不可能な状態にする処理を行う。
【選択図】 図２

Description

この発明は、遊技機の不正配線検出装置及び方法並びにプログラムに関する。

スロットマシンやパチンコ機などの遊技機はマイコンを内蔵していて、抽選・入賞・払い出し・演出の制御をプログラムで実現している。この種の遊技機は、遊戯者の操作を受けて抽選をし該抽選結果に応じた入賞判定を行うとともに、入賞に応じて遊技媒体の払い出し制御など遊技利益の獲得制御を行う第１処理部（いわゆるメイン基板）と、第１処理部から遊戯者の操作を受けて処理を行い生成したコマンドを受けて該抽選結果に係る報知をしたり各種演出を行う第２処理部（いわゆるサブ基板）とを備えている。従来のスロットマシンのブロック図を図１１に示す。

サブ基板２はメイン基板１からコマンドをうけ、これに従って演出等の処理を行う。コマンドの流れはメイン基板１からサブ基板２への一方のみであり、逆にサブ基板２からメイン基板１へコマンド等が出されることはない。

乱数発生部２０を有するメイン基板１には、スタートスイッチ３０，ストップスイッチ５０，リール駆動部７０，リール位置検出回路７１、ホッパー駆動部８０及びホッパー８１から払い出されたメダルの枚数を数えるためのメダル検出部８２が接続されている。サブ基板２には液晶表示装置６２の制御基板２００、スピーカ基板２０１、ＬＥＤ基板２０２などの周辺基板（ローカル基板）が接続されている。これらの詳細は後述する。

液晶表示装置６２、スピーカや表示ランプ等は演出表示装置を構成する。この演出表示装置は、遊技者に入賞等を報知したり、いわゆるアシストタイム（ＡＴ）において、一定ゲーム間に特定の当選役を台自体が何らかのアクションを伴ってユーザに教えたりするためのものである。（アシストタイム（ＡＴ）：特定の当選役が成立しても遊技者が該当選役に応じたリールの図柄を揃える入賞としないと払い戻しとなる出玉がない。当選役による払い出しを確実にするために、ビッグボーナス終了後（もしくは成立時）あるいはその他の任意の契機にアシストタイムを抽選し、これに当選すると一定ゲーム間は特定の当選役を入賞させるためのアシスト操作を何らかのアクションを伴って遊技者に教えるという機能）

上記ＡＴのように、サブ基板２側のソフトウエアで出玉の獲得割合の重みを制御するようにしている遊技機がある。サブ基板２側に出玉の調整機能を持たせたのである。具体的には、上述のように出玉を得るための指示を液晶表示装置に表示して遊技者がその指示に従って操作すれば容易に出玉を得られるようにしている。当該指示は常時出されるわけではなく、特定の場合に出される。

ところで、この機能を悪用して不正に出玉を得ようとするものがいる。図１１に示すようにメイン基板１とサブ基板２の間のケーブルやコネクタに不正な装置Ｘを取り付け、この装置Ｘから本来特定の場合に出されるＡＴコマンドを常時出させることにより、常に容易に出玉を得るのである。ＡＴは、特定の当選役が成立していても指示された押し順どおりに押せないと入賞できないようになっており、この押し順が不規則に変化するから、それほど入賞しない、という前提で設計されている。しかし、不正な装置Ｘが取り付けられると毎回押し順を指示する報知がなされ、入賞不成立となる取りこぼしがなくなる。これでは一般遊技者に比べて著しく不公平であるとともにホールに損害を与えかねない。遊技機を点検し不正な装置を取り外せばよいものの、それまでの間不正行為が継続することになり好ましくない。遊技機の点検の頻度を上げるにも限界がある。

図１１に示すようにメイン基板１とサブ基板２の間に不正な装置Ｘが設けられたり、これらの間のワイヤーハーネス（a wire harness：組み電線。電線やケーブルを結束したもの。以下、「配線」あるいは単に「ハーネス」と記す）が不正なものに交換されるという問題があった。このような場合であっても遊技が可能であり、不正行為を防止するのが困難であった。

本発明は上記課題を解決するためになされたものであり、本発明の目的は、遊技機に接続されている配線の不具合を検出し不正行為を防止することが可能な遊技機の不正配線検出装置及び方法並びにプログラムを提供することである。

この発明に係る不正配線検出装置は、信号を送信する信号送信部を含む第１処理部と、前記第１処理部から送られた信号を受信する信号受信部を含む第２処理部と、前記第１処理部と前記第２処理部を電気的に接続する配線とを備え、遊戯者の操作を受けて入賞判定を行うとともに入賞に応じて遊技利益の獲得が可能な遊技機において前記配線に関する不正を検出するための装置であって、
前記配線を経由した後の信号を、前記配線を経由する前の信号と比較する比較部と、
前記比較部の出力信号に基づいて前記配線の不正を検出する制御部とを備えるものである。

好ましくは、前記比較部は、排他的論理和を演算する回路である。

前記比較部及び前記制御部を前記第１処理部に備えるようにしてもよい。この場合、前記配線は、前記第２処理部の信号受信部の入力端の信号を前記第１処理部へ戻すための配線を含み、前記比較部は、前記配線を介して受けた前記第２処理部の信号受信部の入力端の信号を前記第１処理部の信号送信部の出力端の信号と比較する。

前記比較部及び前記制御部を前記第２処理部に備えるようにしてもよい。この場合、前記配線は、前記第１処理部の信号送信部の出力端の信号を前記第２処理部へ送るための配線を含み、前記比較部は、前記第２処理部の信号受信部の入力端の信号を前記配線を介して受けた前記第１処理部の信号送信部の出力端の信号と比較する。

好ましくは、前記比較部の出力が予め定められた時間以上継続したときに前記比較部の出力を前記制御部へ送る回路を備える。

前記回路に代えてあるいは前記回路とともに、前記制御部が、前記比較部の出力が予め定められた時間以上継続したときに前記配線の不正を判定するようにしてもよい。

この発明は、信号を送信する信号送信部を含む第１処理部と、前記第１処理部から送られた信号を受信する信号受信部を含む第２処理部と、前記第１処理部と前記第２処理部を電気的に接続する配線とを備え、遊戯者の操作を受けて入賞判定を行うとともに入賞に応じて遊技利益の獲得が可能な遊技機において前記配線に関する不正を検出するための方法であって、
前記配線を経由した後の信号を、前記配線を経由する前の信号と比較するステップと、
前記ステップの比較結果に基づいて前記配線の不正を検出するステップとを備えるものである。

前記配線の不正を検出したときに、当該不正を報知するステップをさらに備えるようにしてもよい。

この発明は、信号を送信する信号送信部を含む第１処理部と、前記第１処理部から送られた信号を受信する信号受信部を含む第２処理部と、前記第１処理部と前記第２処理部を電気的に接続する配線とを備え、遊戯者の操作を受けて入賞判定を行うとともに入賞に応じて遊技利益の獲得が可能な遊技機において前記配線に関する不正を検出するための方法を実行させるためのプログラムであって、
前記配線を経由した後の信号を、前記配線を経由する前の信号と比較するステップと、
前記ステップの比較結果に基づいて前記配線の不正を検出するステップとをコンピュータに実行させるためのものである。

この発明に係るプログラムは、例えば、記録媒体に記録される。
媒体には、例えば、ＥＰＲＯＭデバイス、フラッシュメモリデバイス、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、ＣＤ（ＣＤ−ＲＯＭ、Ｖｉｄｅｏ−ＣＤを含む）、ＤＶＤ（ＤＶＤ−Ｖｉｄｅｏ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭを含む）、ＲＯＭカートリッジ、バッテリバックアップ付きのＲＡＭメモリカートリッジ、フラッシュメモリカートリッジ、不揮発性ＲＡＭカートリッジ等を含む。

また、電話回線等の有線通信媒体、マイクロ波回線等の無線通信媒体等の通信媒体を含む。インターネットもここでいう通信媒体に含まれる。

媒体とは、何等かの物理的手段により情報（主にデジタルデータ、プログラム）が記録されているものであって、コンピュータ、専用プロセッサ等の処理装置に所定の機能を行わせることができるものである。

この発明によれば、基板間を電気的に接続する配線を経由する前の信号と、配線を経由した後の信号とを比較することにより不正配線を検出することができ、不正行為を防止することができる。

発明の実施の形態１．
この発明の実施の形態１に係る不正ハーネス検出装置を備えた遊技機について図面を参照して説明する。
図１は遊技機（スロットマシン）の正面図である。
スロットマシン１０で遊技を楽しもうとする遊技者は、まずメダル貸機（図示しない）等から遊技媒体であるメダルを借り、メダル投入装置のメダル投入口１００に直接メダルを入れる。メダル投入口１００は、スロットマシン１０の正面に設けられている。

スロットマシン１０は、四角箱状の筐体１１を有する。前記筐体１１の中央部及び上部には、遊技者側に向かって臨む四角窓状の表示窓１２が形成されている。そして、この中央部の表示窓１２の中央には、三個の回転リール４０の図柄６１を見ることができる図柄表示窓１３が形成されている。ベットスイッチ１６は、回転リール４０の下方に位置するスイッチであって、貯留メダル数を減じてメダル投入に代える。精算スイッチ１７は、回転リールの斜め下方に位置するスイッチであって、貯留した投入メダルを払い出す。スタートスイッチ３０は回転リール４０の斜め下方に位置するレバーであって、遊技メダルの投入若しくはベットスイッチ１６の投入を条件に、リールユニット６０の駆動を開始させる。ストップスイッチ５０は、リールユニット６０の駆動を停止させるためのものである。リールユニット６０は、三個の回転リール４０とから構成されている。そして、各回転リール４０は、合成樹脂からなる回転ドラムと、この回転ドラムの周囲に貼付されるテープ状のリールテープ４２とを備えている。このリールテープ４２の外周面には、複数個（例えば２１個）の図柄６１が表示されている。６２は各種の演出を行うための液晶表示部である。

スロットマシン１０の内部には、図示していないが、スロットマシン１０の全体の動作を制御するための制御装置が内蔵されている。制御装置は、図示しないが、ＣＰＵを中心に構成され、ＲＯＭ、ＲＡＭ、Ｉ／Ｏ等を備えている。そして、ＣＰＵがＲＯＭに記憶されたプログラムを読み込むことで動作し、スタートスイッチ３０及びストップスイッチ５０の操作に基づき回転リール４０の回転及び停止を制御するとともに、ランプやスピーカ等の表示を制御する。

スタートスイッチ３０は、前述のように回転リール４０の斜め下方に位置するレバーであって、遊技メダルの投入若しくはベットスイッチ１６の投入を条件に、または、「再遊技（ＲｅｐＩａｙ）」時には前遊技からの所定時間経過を条件に、リールユニット６０の駆動を開始させるためのものである。

ストップスイッチ５０は、前述のようにリールユニット６０の駆動を停止させるためのものである。具体的には、ストップスイッチ５０は、各回転リール４０に対応した三個のスイッチから構成され、各回転リール４０の下方に１個ずつ配置されているものである。回転リール４０に対応したストップスイッチ５０の操作により、当該対応した回転リール４０の回転を停止するように設定されている。

メダルの投入若しくはベットスイッチ１６の投入を条件に、または、「再遊技（Ｒｅｐｌａｙ）」時には前遊技から所定時間経過を条件に、スタートスイッチ３０を操作すると、リールユニット６０が駆動され、三個の回転リール４０が回転を開始する。その後、ストップスイッチ５０の一個を操作すると、当該対応する回転リール４０の回転が停止する。そして、ストップスイッチ５０を三個全て操作すると、三個の回転リール４０の回転が全て停止する。このとき、表示窓１２の有効入賞ライン上に、予め設定された図柄６１が停止すると、図示しないホッパーユニットを介して所定枚数のメダルが出玉として払い出される。なお、メダルを払い出す代わりに、クレジットしてもよい。

前述の制御装置は、スタートスイッチ３０及びストップスイッチ５０の操作に基づき回転リール４０の回転及び停止を制御する際に、予め定めた抽選確率に基づいて当選か否かの当選判定の抽選を行う当選役決定のための抽選手段を含む。この抽選手段による抽選結果が当りである場合に当選フラグが成立し、この当選フラグ成立中に、回転リール４０の停止図柄の組み合わせが予め定められた当選役と対応した図柄と一致したことを条件に入賞が確定し、遊技者にメダルの払い出しや、特別遊技等の利益が付与されるように設定されている。

図２は、遊技機に接続されている不正なハーネスを検出し、不正行為を防止する遊技機の不正ハーネス検出装置及び方法の概略を説明するブロック図である。図において、基板Ａ及び基板Ｂは、代表的には上述したそれぞれメイン基板１及びサブ基板２であり、さらにホッパー駆動部８０やホッパー装置８１等の基板であってもよい。基板Ａには信号を送信する信号送信部３が設けられ、基板Ｂには信号を受信する信号受信部４が設けられており、これらの信号送信部３及び信号受信部４はハーネス等を経由して電気的に接続されている。また、基板Ａの信号送信部３から送信される信号（信号送信部３の出力端の信号）及び基板Ｂにおいて信号受信部４が受信する直前の信号（信号受信部４の入力端の信号）を受けて両者を比較する（例えば排他的論理和を求める）検出回路５を備えている。

この検出回路５は、例えば排他的論理和回路、コンパレータなどから構成されており、ハーネスを経由する前の信号の論理と、ハーネスを経由した後の信号の論理を比較するものである。これらの信号の比較結果（例えば排他的論理和を演算した結果）は、制御部であるＣＰＵ６に送られる。ＣＰＵ６では、もし両信号の論理が異なっていた場合には、信号の論理がハーネス内で不正に変更された問題有りのものと考えられ、ＣＰＵ６は遊技が不可能な状態にする処理を行う。なお、検出回路５は基板Ａ又は基板Ｂとは別個に図示されているが、これらの基板Ａ又は基板Ｂのいずれかに内蔵されていてもよく、検出回路５からの出力をＣＰＵ６に送ることができれば、検出回路５は何処に設けてもよい。また、ＣＰＵ６は、メイン基板１又はサブ基板２の何れに設けられていてもよい。

次に、図３〜図６に基づいて、発明の実施の形態１による不正ハーネス検出方法についてさらに詳細に説明する。図３は遊技機における基板間を正規ハーネスで接続した場合を示す概略説明図、図４は遊技機における基板間を不正ハーネスで接続した場合を示す概略説明図、図５は不正ハーネス検出の手順を示すフローチャートである。ここで、正規ハーネスとは、不正な処理が施されていないハーネスであり、不正ハーネスとは、例えば不正な回路（基板）が組み込まれた不正なハーネスである。図３及び図４は検出回路５を基板Ａに設けた例を示すが、図６のように検出回路５を基板Ｂに設けてもよい。同図の点線で示すように、検出回路５を基板ＡのＣＰＵに送るようにしてもよい。

これらの図において、基板Ａには検出回路５、ＣＰＵ６及びバッファ７を備えており、基板Ｂには信号受信部４を備えている。その他の構成要素は、簡略化のため図示を省略している。基板Ａからハーネスを経由して基板Ｂに信号Ｃが送信される。なお、バッファ７は、ＣＰＵ６にて生成された信号Ｃを一時的に記憶しておくバッファＩＣ等であり、またＣＰＵ６からの信号が弱い場合に、小さな電流値を増幅してノイズの影響を受けないようにすると好ましい。

Ｓ１：図３では、ＣＰＵ６からバッファ７を経由させて信号受信部４へと入力する信号Ｃ（ＣＰＵ６の出力、つまりバッファ７の入力）と、正規ハーネス８を経由して信号受信部４に入力する前の信号Ｃ（信号受信部４の入力）とを検出回路５に入力する。また、図４では、ＣＰＵ６からバッファ７を経由させて信号受信部４へと入力する信号Ｃと、不正回路９を内蔵した不正ハーネス８’を経由して信号受信部４に入力する前の信号Ｃ’（信号受信部４の入力であるが、不正回路８により信号Ｃとは別物になっている）とを検出回路５に入力する。

Ｓ２：検出回路５において、入力された２つの信号Ｃ、Ｃ’が一致するかどうか比較する。例えばコンパレータを用いたり、これに代えて入力された２つの信号Ｃ、Ｃ’の排他的論理和を求めるようにしてもよい。そして、比較した結果を出力する。

Ｓ３：比較した結果をＣＰＵにおいて判断する。比較した結果が２つの信号の一致を示しているときは問題がない。つまり信号Ｃを伝送するためのハーネス８に異常はなく、信号Ｃが不正回路９を経由していないことを意味する。これに対して、比較した結果が２つの信号の不一致を示しているときは問題がある。これは、例えばハーネス８が不正ハーネス８’に交換されて信号Ｃが不正回路９を経由し、信号Ｃ’に変更されたことを意味する。例えば、検出回路５にコンパレータを用いた場合、一致を示す信号が出力されれば問題ないと判断でき、不一致を示す信号が出力されれば問題があると判断できる。検出回路５に排他的論理和回路を用いた場合、一致を示す「Ｌｏ」の信号が出力されれば問題ないと判断でき、不一致を示す「Ｈｉ」の信号が出力されれば問題があると判断できる。このように検出回路５により、不正回路９が存在したか否かを判断することができる。

Ｓ４：比較結果に問題がない場合には、本実施形態において検出回路５は「Ｌｏ」の信号をＣＰＵ６に出力する（図３の場合）。この場合には、ハーネスに不正な処理が施されていないものと判断することができるので、遊技を続行する。

Ｓ５：比較結果に問題がある場合には、本実施形態において検出回路５は「Ｈｉ」の信号をＣＰＵ６に出力する（図４の場合）。この場合には、ハーネスに不正な処理が施されているものと判断することができるので、ハーネス異常処理を行う。例えば、ブザーを吹鳴させるとともに、ランプを点滅させる報知を行う。この状態はリセットスイッチ２０５５が押されるまで継続する。その他遊技が不可能な状態にする処理を行ってもよい。

このように、ある基板からハーネスを経由して他の基板に送信される信号を、ハーネスを経由する前後で排他的論理和を判断することにより、不正な処理が施されたハーネスであるか否かを容易に検出することができる。

以上の説明は、メイン基板（第１処理部）−サブ基板（第２処理部）間について不正ハーネスを検出するものであったが、他の基板間についても適用できる。例えば、メイン基板（第１処理部）−ホッパー基板（第２処理部）、メイン基板（第２処理部）−メダルセレクタ（第１処理部）などに対しても適用することができる。

また、メイン基板−サブ基板間の例えば演出信号ラインだけでなく、例えばメダル払い出し枚数の信号ライン、ホッパー装置の駆動信号ライン、メダルセレクタのメダル検知信号ラインなど種々の接続ラインにおけるハーネスに対しても本願発明を適用することができる。

さらに、検出回路５はハーネスに接続される基板のいずれか一方に設けることができるが、ハーネスを経由する前後の信号を検出することができればよく、別途な基板等に検出回路５を設けることも可能である。

発明の実施の形態２．
発明の実施の形態２における遊技機及び遊技機の不正ハーネス検出方法は、発明の実施の形態１における構成と基本的に同様であり、同様に動作するが、検出回路５の出力部に遅延調整回路を設けた点が異なる。図７は、発明の実施の形態２による遊技機における基板間を不正ハーネスで接続した場合を示す概略説明図である。図において、基板Ａにおける検出回路５の出力部には、遅延した信号の調整処理を行う遅延調整回路５’が設けられている。遅延調整回路５’は、例えば図８に示すように、シフトレジスタ５’ａ及びＡＮＤ回路（論理積回路）５’ｂを備えている。シフトレジスタ５’ａの代わりにタイマー装置等を設けてもよい。

遅延調整回路５’は、検出回路５の出力がある一定時間以上「Ｈｉ」又は「Ｌｏ」の信号状態が続かないと、ＣＰＵ６にその信号状態を送信させない回路である。その一例が図８に示されている。この回路は、検出回路５の出力部Ａ点から、シフトレジスタ５’ａを経由する信号及び経由しない信号をＡＮＤ回路５’ｂに入力し、両信号の論理積を求めるものである。

図７に示すように不正ハーネスが取り付けられている場合、例えば図９に示すように、図８のＡ点、Ｂ点及びＣ点において、シフトレジスタ５’ａにおける遅延時間ｔの後、「Ｈｉ」の信号状態が所定時間以上継続すると、ＡＮＤ回路５’ｂの出力は２つの入力信号の論理積を求めて「Ｈｉ」の信号とし、このとき初めてＣＰＵ６に「Ｈｉ」の信号をＣＰＵ６に出力する。この信号状態を判断することによりＣＰＵ６は不正ハーネスを検出する。なお、シフトレジスタ５’ａによる遅延時間ｔは、例えば１０ミリ秒程度である。

一方、不正ハーネスが取り付けられていない場合でも、バッファ７の出力遅延の影響やノイズなどにより、瞬間的に「Ｈｉ」の信号状態が生じる場合がある。図３などの回路構成では不本意な要因に基づく「Ｈｉ」又は「Ｌｏ」の信号状態を受けて不正ハーネスが取り付けられていると誤って判断するおそれがある。遅延調整回路５’はこのような誤動作を防止することができる。このことを例えば図１０を参照して説明する。シフトレジスタ５’ａによりＡ点の信号を所定時間遅延させ、かつ、図１０のＡ点及び遅延させたＢ点における信号の論理積を求めて「Ｌｏ」の信号としているので、ＣＰＵ６には「Ｌｏ」の信号を正確に出力することになる。従って、ＣＰＵ６は誤認による不正ハーネスを検出しない。

このように、遅延調整回路５’を設けることにより、バッファ７の出力遅延やノイズ等の影響により瞬間的に「Ｈｉ」又は「Ｌｏ」の信号状態が生じた場合であっても、その影響を受けずに不正ハーネスの存在を正確に検出することができる。

なお、遅延調整回路５’として図８に示すもの以外の回路を用いてもよい。例えば、シフトレジスタに代えて遅延線を用いたもの、ローパスフィルタを用いたものである。ノイズ等の影響を除去するためにノイズフィルタを用いてもよい。

本発明は、以上の発明の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。

遊技機（スロットマシン）の正面図である。 発明の実施の形態１に係る遊技機における不正ハーネス検出装置及び方法の概略を説明するブロック図である。 遊技機における基板間を正規ハーネスで接続した場合を示す概略説明図である。 遊技機における基板間を不正ハーネスで接続した場合を示す概略説明図である。 不正ハーネス検出の手順を示すフローチャートである。 発明の実施の形態１に係る不正ハーネス検出装置の他の例である。 発明の実施の形態２に係る遊技機における基板間を不正ハーネスで接続した場合を示す概略説明図である。 遅延調整回路の基本的な構成の一例を示す概略図である。 検出回路からの信号とＡＮＤ回路の出力信号との関係を示す説明図である。 検出回路からの信号とＡＮＤ回路の出力信号との関係を示す説明図である。 従来の遊技機のブロック図である。

符号の説明

１ メイン基板
２ サブ基板
３ 信号送信部
４ 信号受信部
５ 検出回路
５’ａ シフトレジスタ
５’ｂ ＡＮＤ回路
６ ＣＰＵ
７ バッファ
８ 正規ハーネス
８’ 不正ハーネス
９ 不正回路
１０ スロットマシン
１１ 筐体
１２ 表示窓
１３ 図柄表示窓
１６ ベットスイッチ
１７ 精算スイッチ
２０ 乱数発生部
３０ スタートスイッチ
３１ コネクタ
３２ 処理・表示部
３３ コネクタ
４０ 回転リール
４２ リールテープ
５０ ストップスイッチ
６０ リールユニット
６１ 図柄
６２ 液晶表示部
７０ リール駆動部
７１ リール位置検出回路
８０ ホッパー駆動部
８１ ホッパー
８２ メダル検出部
１００ メダル投入口
２００ 液晶制御基板
２０１ スピーカ基板
２０２ ＬＥＤ基板
３０４ メダル払い出し口
３１１ メダル受け部（下皿）
ｔ 遅延時間

Claims (9)

1. 信号を送信する信号送信部を含む第１処理部と、前記第１処理部から送られた信号を受信する信号受信部を含む第２処理部と、前記第１処理部と前記第２処理部を電気的に接続する配線とを備え、遊戯者の操作を受けて入賞判定を行うとともに入賞に応じて遊技利益の獲得が可能な遊技機において前記配線に関する不正を検出するための装置であって、
   前記配線を経由した後の信号を、前記配線を経由する前の信号と比較する比較部と、
   前記比較部の出力信号に基づいて前記配線の不正を検出する制御部とを備えることを特徴とする遊技機の不正配線検出装置。
2. 前記比較部は、排他的論理和を演算する回路であることを特徴とする請求項１記載の遊技機の不正配線検出装置。
3. 前記比較部及び前記制御部は前記第１処理部に備えられ、
   前記配線は、前記第２処理部の信号受信部の入力端の信号を前記第１処理部へ戻すための配線を含み、
   前記比較部は、前記配線を介して受けた前記第２処理部の信号受信部の入力端の信号を前記第１処理部の信号送信部の出力端の信号と比較することを特徴とする請求項１又は請求項２記載の遊技機の不正配線検出装置。
4. 前記比較部及び前記制御部は前記第２処理部に備えられ、
   前記配線は、前記第１処理部の信号送信部の出力端の信号を前記第２処理部へ送るための配線を含み、
   前記比較部は、前記第２処理部の信号受信部の入力端の信号を前記配線を介して受けた前記第１処理部の信号送信部の出力端の信号と比較することを特徴とする請求項１又は請求項２記載の遊技機の不正配線検出装置。
5. 前記比較部の出力が予め定められた時間以上継続したときに前記比較部の出力を前記制御部へ送る回路を備えたことを特徴とする請求項１乃至請求項４いずれかに記載の遊技機の不正配線検出装置。
6. 前記制御部は、前記比較部の出力が予め定められた時間以上継続したときに前記配線の不正を判定することを特徴とする請求項１乃至請求項４いずれかに記載の遊技機の不正配線検出装置。
7. 信号を送信する信号送信部を含む第１処理部と、前記第１処理部から送られた信号を受信する信号受信部を含む第２処理部と、前記第１処理部と前記第２処理部を電気的に接続する配線とを備え、遊戯者の操作を受けて入賞判定を行うとともに入賞に応じて遊技利益の獲得が可能な遊技機において前記配線に関する不正を検出するための方法であって、
   前記配線を経由した後の信号を、前記配線を経由する前の信号と比較するステップと、
   前記ステップの比較結果に基づいて前記配線の不正を検出するステップとを備える遊技機の不正配線検出方法。
8. 前記配線の不正を検出したときに、当該不正を報知するステップをさらに備えることを特徴とする請求項７記載の遊技機の不正配線検出方法。
9. 信号を送信する信号送信部を含む第１処理部と、前記第１処理部から送られた信号を受信する信号受信部を含む第２処理部と、前記第１処理部と前記第２処理部を電気的に接続する配線とを備え、遊戯者の操作を受けて入賞判定を行うとともに入賞に応じて遊技利益の獲得が可能な遊技機において前記配線に関する不正を検出するための方法を実行させるためのプログラムであって、
   前記配線を経由した後の信号を、前記配線を経由する前の信号と比較するステップと、
   前記ステップの比較結果に基づいて前記配線の不正を検出するステップとをコンピュータに実行させるためのプログラム。
   

Images