JP5473083B2 - 遊技機 - Google Patents

Description

この発明は、遊技機に関し、詳しくは、ＣＰＵ、ＲＯＭ等の記憶媒体その他の電子部品が実装された基板を備えるとともに、この基板により構成される制御装置を備えた遊技機に関する。

従来、この種の遊技機、たとえばスロットマシンとしては、役の抽選、回転リールの回転及び停止制御等、主に遊技の進行を制御するメイン制御装置と、メイン制御装置が送信するコマンドやデータ等を受信することにより、所定の報知手段（たとえば、音声出力により報知を行うスピーカや、画像等の表示により報知を行う液晶表示装置等）を用いて行われる報知や演出を制御するサブ制御装置と、を備えているものが知られている。
このメイン制御装置及びサブ制御装置は、ＣＰＵやＲＯＭ等の記憶媒体が実装された基板により構成されており、それぞれのＲＯＭ（記憶媒体）に記憶されている遊技機に関するプログラムに基づいて、それぞれのＣＰＵが当該プログラムに応じた遊技機に関する処理を実行するように形成されている。

ここで、メイン制御装置のＲＯＭには、役抽選を実行するためのプログラムや、役の抽選確率を定めた役抽選テーブル等が記憶されており、また、サブ制御装置のＲＯＭには、役抽選の結果に関する報知を実行するためのプログラム等が記憶されている。各ＲＯＭに記憶されている上述のようなプログラムやデータは、スロットマシンの出玉に関して直接的に影響を及ぼすものであるため、不正に出玉を得ようと企むゴト師等により、正規のＲＯＭを上述やプログラムやデータを有利な内容に改竄した不正なＲＯＭに交換するという不正行為が行われるおそれが高かった。
そして、このような不正行為を抑止すべく、上述のような制御装置を構成する基板を収納するための基板ケースに収納した上で、当該基板ケースに封印シールを貼付したり、所定の封止具により基板ケースを封止したりすることにより、基板ケースが開放された場合の痕跡を残すことが可能なスロットマシンが考案されている。

このようなスロットマシンは、下記の特許文献１に開示されている。

特開平１１−１９３１０号公報

しかし、上述のようなスロットマシンにおいては、封印シールを特殊な薬品等を用いて痕跡が残らないように剥がした後、再度、この封印シールを接着剤等で貼付して、封印シールが貼付されているように見せかけるといった処理や、封止具を破壊後が目立たないように取り外した後、再度、この封止具を接着剤等で取り付けて、封止具により封印されているように見せかけるといった処理が行われると、基板ケースが開放された痕跡を即座に見つけることができず、不正行為の発見が遅れ、ホール等に大きな損害が発生するというおそれが生じていた。
また、各メーカーでは、遊技機の部品は汎用性や量産性が高められており、基板ケースの金型が複数機種について共通とすることが多いため、金型のデッドコピーによる偽物の基板ケースが製作されることにより、大規模に不正行為が行われるというおそれも生じていた。

さらに、近年、所定期間の遊技中において、当選した所定の役を構成する図柄の組み合わせを所定の停止表示ラインに停止させるためのストップスイッチの操作態様を報知することにより、遊技者に対して利益を付与することが可能なアシスト遊技（ＡＴゲーム）を備えたスロットマシンが増加している。そのため、特に、ストップスイッチの操作態様の報知を実行するためのプログラムが記憶されたサブ制御装置のＲＯＭについて、不正交換が行われるというおそれが顕著であった。
そこで、下記の発明は、上記した事情によりなされたものであり、サブ制御装置のＲＯＭ等の記憶媒体が交換されたことを、より確実に把握可能な遊技機を提供することを目的とする。

下記の発明は、上記した各目的を達成するためになされたものであり、各発明の特徴点を図面に示した発明の実施の形態を用いて、以下に説明する。
なお、符号は、発明の実施の形態において用いた符号を示し、本発明の技術的範囲を限定するものではない。
（第１の発明）
第１の発明は、遊技に関する処理を実行可能なメインＣＰＵ110を有するメイン制御装置101と、メインＣＰＵ110が送信するコマンドを受信可能であり、メインＣＰＵ110からのコマンドに応じた遊技に関する処理を実行するサブ制御装置102と、を備え、サブ制御装置102は、遊技に関するプログラムやデータを記憶した第１サブ記憶媒体150（サブ制御ＲＯＭ151）、並びに、メインＣＰＵ110からのコマンド及び第１サブ記憶媒体150に記憶されたプログラムに基づき、実行する処理の内容を決定する第１サブＣＰＵ140を有する第１制御部102Aと、第１サブＣＰＵ140が送信するコマンドを受信可能であるとともに、第１サブＣＰＵ140により決定される処理内容を実行するためのプログラムやデータを記憶した第２サブ記憶媒体180（画像制御ＲＯＭ181）、第１サブＣＰＵ140からのコマンド及び第２サブ記憶媒体180に記憶されたプログラムに基づき、前記処理内容を実行する装置の動作を制御する第２サブＣＰＵ170、並びに、データの読み書きが可能な認証用記憶媒体190（第２サブＲＡＭ191）を有する第２制御部102Bと、を備えた遊技機であって、認証用記憶媒体190は、第１サブ記憶媒体150に記憶された所定の固有データに基づいて定められる基本認証データを予め記憶しており、メインＣＰＵ110は、予め定められた所定のタイミングで、所定のチェックコマンドを第２制御部102Bへ送信するとともに、メインＣＰＵ110が送信した前記チェックコマンドは、第２サブＣＰＵ170のみが受信可能となっており、メインＣＰＵ110が送信した前記チェックコマンドを第２サブＣＰＵ170が受信したことを条件に、認証用記憶媒体190に記憶された基本認証データと、当該時点で第１制御部102Aが備えている第１サブ記憶媒体150に記憶された前記所定の固有データに基づいて定められるチェック用認証データとが一致しているか否かを判断し、一致していない場合に異常と判定するように形成されていることを特徴とする。

ここで、遊技機としては、上述のようなメイン制御装置101及びサブ制御装置102等の構成を備えているものであれば、特に限定されるものではない。たとえば、遊技機には、遊技媒体として遊技球を用いて遊技が行われるパチンコ遊技機、遊技媒体として遊技メダルを用いて遊技が行われるスロットマシン、又は、遊技媒体として遊技球を用いてスロットマシンと同様の遊技が行われるパロット（登録商標）遊技機等が含まれる。
また、メイン制御装置101及びサブ制御装置102は、それぞれ、種々の電子部品を搭載した基板（メイン基板、サブ基板）により構成されるものであって、これらの基板を収納するための基板ケースに収納したものである。また、各制御装置は、１枚の基板により構成してもよいし、また、電気的に接続された複数枚の基板により構成してもよい。すなわち、１枚の基板により構成する場合には、当該基板上にすべての電子部品を搭載することができる。また、複数枚の基板により構成する場合には、これらの基板同士を電気的に接続した上で、それぞれの基板上に電子部品を搭載することができる。

また、本発明における第１サブ記憶媒体150や第２サブ記憶媒体180は、基板上に搭載される記憶媒体であり、たとえば、ＲＯＭ、ＲＡＭ等のメモリー等が含まれる。
また、認証用記憶媒体190は、データの読み書きが可能な記憶媒体であり、たとえば、ＲＡＭ等により構成することができる。また、遊技に関するデータを一時的に保存するために備えられる所定のＲＡＭを、認証用記憶媒体190として共用してもよく、また、前記ＲＡＭとは別個に、認証用記憶媒体190として用いるＲＡＭを備えていてもよい。
また、基本認証データは、第１サブ記憶媒体150に記憶された所定の固有データに基づいて定められるものであり、第１サブ記憶媒体150を認証するための認証データである。

ここで、所定の固有データとは、第１サブ記憶媒体150ごとに特有のデータであり、すなわち、異なる第１サブ記憶媒体150においては互いに異なる内容（非同一の内容）となるデータである。そして、このような固有データにより定められる基本認証データも、第１サブ記憶媒体150ごとにそれぞれ異なる内容となる。したがって、複数の基本認証データを比較して内容が一致している場合には、これらの基本認証データは同一の第１サブ記憶媒体150に基づくものであると判断することができる。これに対して、複数の基本認証データが一致していない場合には、これらの基本認証データは異なる第１サブ記憶媒体150に基づくものであると判断することができる。すなわち、基本認証データが一致するか否かの判断結果により、データ元の第１サブ記憶媒体150が同一であるか否かを判断することができる。

ここで、上述の固有データとしては、たとえば、遊技機ごとの抽選内容に関するデータ（スロットマシンであれば、たとえば、役のコード、役の当選となる乱数値、演出データのコード等、また、パチンコ遊技機であれば、たとえば、大当たりとなる乱数値、演出データのコード等）や、第１サブ記憶媒体150に記憶されているデータについてのチェックサムの値等を用いることができる。
また、本発明においては、１の固有データの内容をそのまま基本認証データとして定めることもできるし、複数の固有データを組み合わせた内容を基本認証データとして定めることもできる。また、１の固有データや複数の固有データについて所定の演算を行って得られた内容を基本認証データとして定めてもよい。

また、本発明においては、メインＣＰＵ110が所定のチェックコマンドを第２制御部102Bへ送信するが、当該チェックコマンドは、第２サブＣＰＵ170のみが受信可能に形成されている。
たとえば、当該チェックコマンドの送受信を直接行うための特有の通信路を設け、この通信路により当該チェックコマンドを送信することで、当該チェックコマンドを第２サブＣＰＵ170のみが受信可能となるように形成することができる。
具体的には、本発明に係る遊技機では、一般的なコマンドやデータの通信路として、メインＣＰＵ110から第１制御部102Aへの通信路、及び、第１制御部102Aから第２制御部102Bへの通信路（送受信用ポート）を設けられるが、この他に、メインＣＰＵ110と第２制御部102Bとを直接接続することで、メインＣＰＵ110から第２制御部102Bへの直接的な通信が可能なチェックコマンド用の通信路を新設する。このように形成することで、一般的なコマンドやデータは、メインＣＰＵ110から第１制御部102Aを経由して第２制御部102Bへ送信されるものの、チェックコマンドは、メインＣＰＵ110から第２制御部102Bへ直接送信される。これにより、第２サブＣＰＵ170のみがチェックコマンドを受信可能となる。

また、一般的なコマンドやデータの送受信を行うための通信路を共用して、この通信路によりチェックコマンドを送信するものの、当該チェックコマンドを送信する場合には、一般的なコマンドやデータの送受信時とは異なる固有のストローブ信号を送信し、これに基づいて、当該チェックコマンドを第２サブＣＰＵ170のみ受信可能となるように形成することもできる。
具体的には、一般的なコマンドやデータ、及び、チェックコマンドはいずれも、メインＣＰＵ110から第１制御部102Aを経由して第２制御部102Bへ送信されるようになっているものの、一般的なコマンドやデータを送信する場合には、所定のストローブ信号を送信し、また、チェックコマンドを送信する場合には、この所定のストローブ信号とは異なる固有のストローブ信号を送信するように設定しておく。そして、第１制御部102Aでは、固有のストローブ信号を受信しても、これに伴って送信されるチェックコマンドを受信しないように設定するとともに、第２制御部102Bでは、固有のストローブ信号を受信したときに、これに伴って送信されるチェックコマンドを受信するように設定しておく。これにより、第２サブＣＰＵ170のみがチェックコマンドを受信可能となる。

また、上述のように固有のストローブ信号を設定するのではなく、第２制御部102Bの受信ポートがチェックコマンドを受信した場合のみ、当該受信が行われたと判断するように形成してもよい。
また、メインＣＰＵ110がチェックコマンドを送信する所定のタイミングは、特に限定されるものではなく、たとえば、電源断から復帰した時点、所定のリセット操作により異常状態が解除された時点、設定値の変更が完了した時点等とすることができる。換言すれば、第１サブ記憶媒体150の交換が行われた可能性が高いタイミングとすることができる。

（作用・効果）
本発明に係る遊技機においては、第２制御部102Bに備えられた認証用記憶媒体190に、第１サブ記憶媒体150に記憶された所定の固有データに基づいて定められる基本認証データが記憶されている。また、メインＣＰＵ110から送信されるチェックコマンドは、第２制御部102Bにおける第２サブＣＰＵ170のみが受信するようになっている。そして、第２サブＣＰＵ170がチェックコマンドを受信したことを条件に、認証用記憶媒体190に記憶された基本認証データと、当該時点で第１制御部102Aが備えている第１サブ記憶媒体150に記憶された前記所定の固有データに基づいて定められるチェック用認証データとが一致しているか否かが判断される。そして、一致していない場合には異常と判断される。

すなわち、本発明に係る遊技機によれば、第２サブＣＰＵ170がチェックコマンドを受信すると、この時点での第１サブ記憶媒体150に基づく認証データであるチェック用認証データと、認証用記憶媒体190に予め記憶されている基本認証データとが比較される。ここで、第１サブ記憶媒体150が交換されていなければ、チェック用認証データと予め記憶されている基本認証データとは一致することとなるが、第１サブ記憶媒体150が交換されていると、チェック用認証データと予め記憶されている基本認証データとは一致しないこととなる。
これにより、サブ制御装置102のＲＯＭ等の記憶媒体（第１サブ記憶媒体150）が交換されたことを、より確実に把握することができるのである。

また、本発明に係る遊技機によれば、第２サブＣＰＵ170のみが受信可能なチェックコマンドに基づいて、第２サブＣＰＵ170が上述のようなチェックを行うため、不正行為を行うゴト師等は、不正な交換を行うメリットの高い第１サブ記憶媒体150について解析を行ったのみでは、上述のようなチェックの存在に気付かない。したがって、ゴト師等にとっては、このようなチェックへの対応が困難となるため、効果的に不正交換を抑止することができるのである。
（第２の発明）
第２の発明は、上記した第１の発明の特徴に加え、メインＣＰＵ110は、前記所定のタイミングで、チェック用認証データを第２制御部102Bへ送信させるためのチェック用送信コマンドを第１サブＣＰＵ140へ送信し、第２サブＣＰＵ170は、第１サブＣＰＵ140が送信したチェック用認証データを受信したことを条件に、基本認証データとチェック用認証データとが一致しているか否かを判断するように形成されていることを特徴とする。

（作用・効果）
本発明に係る遊技機によれば、第２サブＣＰＵ170は、第１サブＣＰＵ140によりチェック用認証データが送信されてくるのを待って、基本認証データとチェック用認証データとの一致を判断する。したがって、第２サブＣＰＵ170は、当該判断を行うにあたり、自発的にチェック用認証データを取得する必要が無くなるため、第２サブＣＰＵ170の処理負担を軽減することができるのである。
（第３の発明）
第３の発明は、上記した第２の発明の特徴に加え、メインＣＰＵ110が送信したチェックコマンドを第２サブＣＰＵ170が受信した後、予め定められた所定時間内に、第１サブＣＰＵ140が送信したチェック用認証データを第２サブＣＰＵ170が受信できなかった場合に異常と判定するように形成されていることを特徴とする。

（作用・効果）
本発明に係る遊技機によれば、第１サブＣＰＵ140が送信したチェック用認証データを、所定時間内に第２サブＣＰＵ170が受信できないときには、異常と判定されるため、チェック用認証データの送信エラーの発生をも把握することができるのである。
（第４の発明）
第４の発明は、上記した第１、第２又は第３の発明の特徴に加え、認証用記憶媒体190に基本認証データが記憶されていない初期状態において、予め定められた所定の初期設定条件を満たすことを契機として、基本認証データを第２制御部102Bへ送信させるための基本認証データ送信コマンドを第１サブＣＰＵ140へ送信し、かつ、第１サブＣＰＵ140が送信した基本認証データを認証用記憶媒体190に記憶させるための基本認証データ記憶コマンドを第２サブＣＰＵ170へ送信し、基本認証データ記憶コマンドを第２サブＣＰＵ170が受信し、かつ、第１サブＣＰＵ140が送信した基本認証データを第２サブＣＰＵ170が受信した場合に、認証用記憶媒体190に基本認証データを記憶するように形成されていることを特徴とする。

ここで、所定の初期設定条件としては、たとえば、最初の主電源投入時やリセット時のみに行われる所定のプログラムが実行されること、所定期間内に予め定められた操作態様や操作順序でスイッチ操作が行われること等が挙げられる。そして、これらの場合には、遊技機に備えられているメイン制御装置101が、基本認証データ送信コマンドを第１サブＣＰＵ140へ送信するように形成することができる。
また、所定の初期設定条件としては、たとえば、遊技機が工場から出荷される前に正常に動作するか否か等の出荷検査が行われる場合には、この検査中にのみ行われる所定の処理が実行されることを定めることもできる。なお、この場合には、検査のために用いられる検査用メイン制御装置が、基本認証データ送信コマンドを第１サブＣＰＵ140へ送信するように形成することもできる。

（作用・効果）
本発明に係る遊技機においては、認証用記憶媒体190に基本認証データが記憶されていない初期状態において、第２サブＣＰＵ170が、基本認証データ記憶コマンドを受信し、かつ、第１サブＣＰＵ140が送信した基本認証データを受信した場合に、認証用記憶媒体190に基本認証データが記憶されるようになっている。
すなわち、本発明に係る遊技機によれば、上述の条件を満たさなければ、認証用記憶媒体190に基本認証データが記憶されないため、認証用記憶媒体190に記憶された基本認証データの改竄を極めて困難にすることができるのである。

本発明は、以上のように構成されているので、以下に記載されるような効果を奏する。
すなわち、本発明によれば、サブ制御装置のＲＯＭ等の記憶媒体が交換されたことを、より確実に把握可能な遊技機を提供することができる。

本発明の形態であって、スロットマシンを示す外観正面図である。 本発明の形態であって、スロットマシンの制御装置の入力及び出力の概略を示すブロック図である。 本発明の形態であって、スロットマシンのメイン制御装置及びサブ制御装置の概略を示すブロック図である。 本発明の形態であって、基本認証データの初期設定処理の概略を示すフローである。 本発明の形態であって、基本認証データとチェック用認証データとが一致しているか否かを判定する異常判定処理の概略を示すフローである。

以下、本発明を実施するための形態を図面を参照しつつ説明する。
（スロットマシン10）
本形態に係る遊技機は、遊技媒体として円板状の遊技メダルを使用するスロットマシン10である。
このスロットマシン10は、図１に示すように、正面側（スロットマシン10から見て、スロットマシン10と対向する遊技者の方向）に開口する箱状の筐体20と、この筐体20の正面開口を開閉可能に塞ぐ前扉30とから構成されている。
（筐体20）
筺体20には、特に図示していないが、スロットマシン10の作動を制御するための基板を備えたメイン基板ユニット、複数の回転リール25を備えたリールユニット21、遊技メダルを貯留するとともに役を構成する図柄51の組み合わせの停止表示時等に遊技メダルを払い出すためのホッパーユニット27、スロットマシン10に備えられた各種装置に電力を供給するための電源装置28（主電源）等が設置されている。

メイン基板ユニットには、ＩＣ等の各種電子部品を搭載したメイン基板が収納されている。メイン基板は、スロットマシン10の作動を制御する制御装置100のうち、メイン制御装置101を構成するものであり、具体的には、スロットマシン10の遊技に関する制御を行うものとなっている。
リールユニット21は、スロットマシン10の遊技に用いられるメインの装置であり、枠体に固定された３個のステッピングモーター（図示しておらず）と、各ステッピングモーターの回転軸に固定された３個の回転リール25とから構成されている。具体的には、この回転リール25は、図１の向かって左側に位置する左リール22と、図１の向かって右側に位置する右リール24と、この左リール22及び右リール24の間に位置する中リール23とからなるものである。また、特に図示していないが、各回転リール25の周囲には、それぞれ２１個の図柄51が付されている。また、これらの回転リール25は、前記ステッピングモーターの回転軸を中心として、後述する表示窓34内を回転リール25の図柄51が上側から下側へ向けて通過するように、回転する。

（前扉30）
前扉30の前面上部には、図１に示すように、遊技状態に応じて点灯したり、消灯したりすることで各種演出や各種異常状態の報知を行うためのランプ52や、液晶表示装置53等を備えた装飾部31が設けられている。
また、前扉30の下部中央には、筐体20に設けられたホッパーユニット27から遊技メダルを払い出すためのメダル払出口40が設けられ、メダル払出口40の両側には、音声を出力するためのスピーカ54がそれぞれ１つずつ設けられている。
また、前扉30の裏面には、特に図示していないが、ＩＣ等の各種電子部品を搭載した基板であるサブ基板が収納されたサブ基板ユニットが設けられている。サブ基板は、スロットマシン10の作動を制御する制御装置100のうち、演出や報知に関する制御を行うためのサブ制御装置102を構成するものである。

また、前扉30の前面の略中央には、正面側に突出する操作部33が備えられている。
この操作部33には、遊技を開始するにあたり遊技メダルをベットすべく、遊技メダルを投入するためのメダル投入口44、スロットマシン10に電子的に貯留されているメダルであるクレジットメダルを遊技メダルのベットに代えるためのベットスイッチ（遊技メダル１枚のベットが可能なシングルベットスイッチ36a、遊技を開始するためにベット可能な最大枚数である遊技メダル３枚のベットが可能なマックスベットスイッチ36b）、クレジットメダルを精算するための精算スイッチ39、３個すべての回転リール25の回転を開始させるためのレバー状のスタートスイッチ37、及び、各回転リール25に対応するとともに、各回転リール25の回転をそれぞれ別個に停止させるための３個のストップスイッチ38が設けられている。

また、前扉30における装飾部31と操作部33との間には、筐体20に設けられた３個の回転リール25の図柄を視認可能な表示窓34が形成されている。
表示窓34は、３個の回転リール25の前方に設けられており、３個すべての回転リール25の回転が停止した際に、表示窓34内における、それぞれの回転リール25に対応する表示位置（上段、中段及び下段）にそれぞれ図柄が表示される。すなわち、表示窓34内に、縦３列横３行に配列した合計９個の図柄が表示されることとなる。
また、本形態に係るスロットマシン10は、特に図示していないが、左リール22、中リール23、及び、右リール24が停止した状態で、各回転リール25ごとの、表示窓34内におけるいずれか一の図柄の停止位置を一直線に結んで構成される計５本の停止表示ラインを有している。

そして、１回の遊技を開始するために遊技メダルをベットすると、停止表示ラインが有効化される。そして、役抽選手段（特に図示しておらず）の抽選の結果、所定の役に当選するとともに、有効化された停止表示ラインのいずれかに、当該役を構成する図柄の組み合わせが停止すると、役に応じた利益（たとえば、所定枚数の遊技メダルの払い出しや特別遊技の実行等）が付与される。
また、図１に示すように、前扉30の裏面における、メダル投入口44の下部に対応する位置には、このメダル投入口44から投入された遊技メダルの正偽を判断するためのメダルセレクタ43、及び、このメダルセレクタ43により適正な遊技メダルであると判断された遊技メダルを検知するためのメダルセンサ35が設けられている。

なお、本形態に係るスロットマシン10には、後述するサブ制御ＲＯＭ151（第１サブ記憶媒体150）が交換されたことを報知するための異常報知装置55が接続されている。この異常報知装置55としては、スロットマシン10に直接的に設けられた装置（演出用のランプ52とは別個に設けられた警告灯（警告ランプ）、所定の警告音を出力するための警告音出力装置（警報スピーカ）等）を用いることができる。
また、この異常報知装置55としては、スロットマシン10に直接的に設けられた装置を用いるのではなく、スロットマシン10とは別体の装置（スロットマシン10が設置されるシマに設けられたランプや監視モニター、スロットマシン10の出玉状況等を管理するサーバー用のモニター等）を用いることができる。具体的には、これらの装置とスロットマシン10とを、所定の接続手段（通信ケーブル、無線通信装置等）により接続し、サブ制御ＲＯＭ151が取り外されたと判定された場合にスロットマシン10から出力される信号等に基づいて、上述の装置において報知を行うように設定することができる。

（制御装置100）
制御装置100は、上述の如く、スロットマシン10の作動を制御するためのものであり、メイン制御装置101及びサブ制御装置102から構成されるものとなっている。
また、メイン制御装置101及びサブ制御装置102には、これらの装置に対して各種信号等を入力可能な入力手段（メダルセンサ35、シングルベットスイッチ36a、マックスベットスイッチ36b、スタートスイッチ37、ストップスイッチ38、精算スイッチ39等）、入力手段による入力等に基づいた制御の結果を出力可能な出力手段（リールユニット21、ホッパーユニット27、ランプ52、液晶表示装置53、スピーカ54、異常報知装置55等）が接続されている。また、メイン制御装置101及びサブ制御装置102は、後述するＣＰＵが後述するＲＯＭに記憶されたプログラムを読み込むことで、各種制御手段として機能する。

また、メイン制御装置101とサブ制御装置102との間では、これらを構成する基板に設けられた後述の送信部及び受信部により、所定のコマンドやデータの送信及び受信ができるようになっているが、メイン制御装置101からサブ制御装置102への一方へ向けてのみコマンドやデータが送信され、サブ制御装置102からメイン制御装置101へ向けてはコマンドやデータが送信されないようになっている。
そして、メイン制御装置101は、スタートスイッチ37及びストップスイッチ38の操作により、役の抽選、回転リール25の回転及び停止の制御、並びに遊技メダルの払出し等、遊技の進行に関する制御等を行い、また、サブ制御装置102は、メイン制御装置101から送信されるコマンドやデータに基づき、これらの送信内容に対応した遊技に関する演出や報知の制御等を行う。

また、本形態のサブ制御装置102においては、当該サブ制御装置102を構成する第１制御部102Aのサブ制御ＲＯＭ151（第１サブ記憶媒体150）が交換されたことを検知できるように形成されている。当該検知については、後程、詳述する。
（メイン制御装置101）
メイン制御装置101は、上述の如く、メイン基板により構成されている。
そして、このメイン基板には、図３に示すように、遊技に関するプログラムやデータが記憶されたメインＲＯＭ120、メインＲＯＭ120に記憶されたプログラム等に基づいて遊技の進行に関する制御を行うメインＣＰＵ110、読み書き可能であって遊技の進行に関する制御を行うためのデータ等を一時的に記憶するメインＲＡＭ130等、種々の電子部品が備えられている。

また、メインＣＰＵ110には、図３に示すように、後述するサブ制御装置102の第１制御部102Aにコマンドやデータ等を送信するための第１送信部111A、及び、後述するサブ制御装置102の第２制御部102Bに特定のコマンド（後述のチェックコマンド、基本認証データ記憶コマンド等）やデータ等を送信するための第２送信部111Bが設けられている。
なお、本形態においては、メインＣＰＵ110として、インターフェースポートが内臓されたＣＰＵを採用することができ、この内臓されているインターフェースポートにより、上述の第１送信部111A及び第１送信部111bを構成することができる。また、メイン制御装置101内に別途インターフェース回路を形成し、このインターフェース回路により、上述の送信部の全部又は一部を構成してもよい。

また、本形態においては、後述する如く、第１送信部111Aから第１制御部102Aへの通信路及び第２送信部111Bから第２制御部102Bへの通信路をそれぞれ別個独立に形成しているが、第１送信部111Aから第１制御部102Aへの通信路の一部及び第１制御部102Aから第２制御部102Bへの通信路により、第２送信部111Bを構成してもよい。
また、メインＣＰＵ110から第１制御部102Aを経由して第２制御部102Bまで至る通信路のみを形成し、第１送信部111A及び第２送信部111Bがこれを共通に利用して、データ等の内容により、第１制御部102A又は第２制御部102Bのいずれか一方のみに送信可能となるように形成してもよい。

（サブ制御装置102）
サブ制御装置102は、メイン制御装置101から送信されるコマンドやデータ等を受信することで、これらのコマンドやデータ等に基づいて、報知や演出の内容を決定する第１制御部102Aと、この第１制御部102Aから送信されるコマンドに基づいて、第１制御部102Aで決定された報知や演出の内容を液晶表示装置53やスピーカ54に実行させる第２制御部102Bと、から構成されている（図２及び図３参照）。
また、サブ制御装置102は、上述の如く、サブ基板により構成されている。
そして、このサブ基板には、図３に示すように、上述の第１制御部102A及び第２制御部102Bを構成する種々の電子部品が備えられている。

なお、本形態における第２制御部102Bの第２サブＣＰＵ170は、第１制御部102Aを構成する後述のサブ制御ＲＯＭ151（第１サブ記憶媒体150）が交換されたか否かを検出できるように形成されている。当該検出については、後述する。
（第１制御部102A及び第２制御部102Bの構成）
（１）第１制御部102A
図３に示すように、サブ基板には、第１制御部102Aを構成する電子部品として、報知や演出の内容を決定するためのプログラムやデータが記憶された第１サブ記憶媒体150としてのサブ制御ＲＯＭ151、メインＣＰＵ110からのコマンド及びサブ制御ＲＯＭ151に記憶されたプログラム等に基づいて報知や演出の内容を決定する第１サブＣＰＵ140、及び、読み書き可能であって報知や演出に関するデータ等を一時的に記憶する第１サブＲＡＭ160等が備えられている。

また、第１サブＣＰＵ140には、図３に示すように、ランプ52やＬＥＤ等の演出装置が接続されており、第１サブＣＰＵ140は直接、これらの演出装置に報知や演出の内容を実行させることができるようになっている。
さらに、第１サブＣＰＵ140には、図３に示すように、メインＣＰＵ110の第１送信部111Aにより送信されるコマンド等を受信するための第１受信部141A、及び、後述するサブ制御装置102の第２制御部102Bとの間でコマンドやデータ等の送受信を行うための第１サブ間送受信部141Bが設けられている。
なお、本形態においては、第１サブＣＰＵ140として、インターフェースポートが内臓されたＣＰＵを採用することができ、この内臓されているインターフェースポートにより、上述の第１受信部141A及び第１サブ間送受信部141Bを構成することができる。また、第１制御部102A内に別途インターフェース回路を形成し、このインターフェース回路により、上述の送受信部の全部又は一部を構成してもよい。

（２）第２制御部102B
図３に示すように、サブ基板には、第２制御部102Bを構成する電子部品として、液晶表示装置53の動作を制御するためのプログラム等が記憶された第２サブ記憶媒体180としての画像制御ＲＯＭ181、画像制御ＲＯＭ181に記憶されたプログラム等に基づく液晶表示装置53の動作の制御（後述するＶＤＰ200の制御）や、後述するサウンドチップ220の制御を行う第２サブＣＰＵ170、読み書き可能であって液晶表示装置53等の制御に関するデータ等を一時的に記憶する第２サブＲＡＭ191（認証用記憶媒体190）、液晶表示装置53に表示する画像や文字のデータが記憶されたキャラクタＲＯＭ210、液晶表示装置53における表示データ等を記憶するＶＲＡＭ211、スピーカ54から出力する音声のデータが記憶されたサウンドＲＯＭ230、及び、スピーカ54からの音声出力を実行するサウンドチップ220等が備えられている。

そして、第２サブＣＰＵ170には、ＶＤＰ200やサウンドチップ230を介して、液晶表示装置53やスピーカ54が接続されており、第２サブＣＰＵ170は、上述のＶＤＰ200やサウンドチップ230を制御することにより、液晶表示装置53やスピーカ54に報知や演出の内容を実行させることができるようになっている。
また、第２サブＣＰＵ170には、上述の異常報知装置55が接続されており、第２サブＣＰＵ170は、後述する如く、サブ制御ＲＯＭ151（第１サブ記憶媒体150）が交換されたと判定された場合には、異常である旨を異常報知装置55に報知させることができるようになっている。

さらに、第２サブＣＰＵ170には、図３に示すように、メインＣＰＵ110の第２送信部111Bにより送信される特定のコマンド（チェックコマンド、基本認証データ記憶コマンド）等を受信するための第２受信部171A、及び、サブ制御装置102の第１制御部102Aとの間でコマンドやデータ等の送受信を行うための第２サブ間送受信部171Bが設けられている。
なお、本形態においては、第２サブＣＰＵ170として、インターフェースポートが内臓されたＣＰＵを採用することができ、この内臓されているインターフェースポートにより、上述の第２受信部171A及び第２サブ間送受信部171Bを構成することができる。また、第２制御部102B内に別途インターフェース回路を形成し、このインターフェース回路により、上述の送受信部の全部又は一部を構成してもよい。

なお、本形態においては、特に図示していないが、第２サブＲＡＭ191は独立して電力供給が可能なバックアップ電源が接続されており、電源断によっても第２サブＲＡＭ191の内容は消去されないようになっている。また、この第２サブＲＡＭ191は、後述する如く、第１サブ記憶媒体150としてのサブ制御ＲＯＭ151に記憶されている固有データに基づいて定められる基本認証データを記憶するための認証用記憶媒体190としても用いられる。
（３）メイン制御装置101、第１制御部102A及び第２制御部102B相互間の通信路
本形態においては、図３に示すように、メイン制御装置101のメインＣＰＵ110に設けられた第１送信部111Aと、サブ制御装置102の第１制御部102Aにおける第１サブＣＰＵ140に設けられた第１受信部141Aとが、互いに信号線により接続されることにより、通信路が形成されている。なお、この通信路においては、メインＣＰＵ110から第１サブＣＰＵ140の一方へ向けてのみ、コマンドやデータを送信できるようになっている。

また、図３に示すように、メイン制御装置101のメインＣＰＵ110に設けられた第２送信部111Bと、サブ制御装置102の第２制御部102Bにおける第２サブＣＰＵ170に設けられた第２受信部171Aとが、互いに信号線により接続されることにより、通信路が形成されている。なお、この通信路においても、メインＣＰＵ110から第２サブＣＰＵ170の一方へ向けてのみ、コマンドやデータを送信できるようになっている。
また、図３に示すように、第１制御部102Aの第１サブ間送受信部141Bと、第２制御部102Bの第２サブ間送受信部171Bとが、互いに信号線により接続されることにより、通信路が形成されている。なお、この通信路においては、第１制御部102A及び第２制御部102B間で双方向に、コマンドやデータを送受信できるようになっている。

本形態においては、これらの通信路は互いに独立して形成されている。
そして、メインＣＰＵ110及び第１サブＣＰＵ140間の通信路、並びに、第１制御部102A及び第２制御部102B間の通信路は、役抽選の結果を示すコマンドや報知内容を示すデータ等、一般的なコマンドやデータの送受信に用いられるようになっている。また、メインＣＰＵ110及び第２サブＣＰＵ170間の通信路は、サブ制御ＲＯＭ151が交換されたか否かをチェックするためのチェックコマンド等、特定のコマンドやデータの送受信にのみ用いられるようになっている。換言すれば、メインＣＰＵ110及び第１サブＣＰＵ140間の通信路、並びに、第１制御部102A及び第２制御部102B間の通信路では、上述の特定のコマンド等は送信されないようになっており、また、メインＣＰＵ110及び第２サブＣＰＵ170間の通信路では、上述の一般的なコマンド等は送信されないようになっている。

これにより、チェックコマンド等の特定のコマンドについては、第２サブＣＰＵ170のみが受信可能となっている。
（サブ制御ＲＯＭ51が交換された旨の検出）
本形態においては、各ＣＰＵが所定の処理を実行することで、第１サブ記憶媒体150としてのサブ制御ＲＯＭ151が交換されたか否かを検出できるように形成されている。
以下、各ＣＰＵが実行する所定の処理の内容について、説明する。
なお、当該処理は、各ＣＰＵが各ＲＯＭに記憶されている所定のプログラムを読み込むことで機能する各種制御手段により（すなわち、ソフトウェアにより）実行されるように形成することもできるし、ＣＰＵが有する演算器や比較器等の回路により（すなわち、ハードウェアにより）実行されるように形成することもできる。

（１）基本認証データ送信要求処理
基本認証データ送信要求処理は、予め定められた所定の初期設定条件を満たしたことを契機として、メイン制御装置101のメインＣＰＵ110が、第１制御部102Aの第１サブＣＰＵ140に基本認証データを送信させるための基本認証データ送信コマンドを送信する処理である。
ここで、「基本認証データ」とは、第１制御部102Aのサブ制御ＲＯＭ151（第１記憶媒体150）に記憶されている所定の固有データに基づいて定められるものであり、各サブ制御ＲＯＭ151ごとに特有となるデータである。

本形態においては、たとえば、サブ制御ＲＯＭ151に記憶されている固有のデータである、所定の役（たとえば、遊技者に所定の利益を付与可能なＢＢゲームが開始されることとなるＢＢゲーム役）の抽選となる乱数値の範囲における最大値、及び、サブ制御ＲＯＭ151のデータについてのチェックサムの値の合算値を基本認証データとして定めることができる。
なお、基本認証データを定めるための固有データとしては、上記のものに限定されず、たとえば、所定の役のコード、所定の演出データのコード等を用いることができる。また、基本認証データは、複数の固有データに基づいて定めるのではなく、１の固有データに基づいて定めることもできる。また、所定の演算を行うことにより得られる値を基本認証データとするのではなく、固有データそのものを基本認証データとして用いてもよい。

また、「基本認証データ送信コマンド」は、基本認証データを、第２制御部102Bの第２サブＣＰＵ170へ送信する旨を指示するためのコマンドである。
すなわち、メインＣＰＵ110が、第１サブＣＰＵ140に基本認証データ送信コマンドを送信すると、当該コマンドを受信した第１サブＣＰＵ140は、基本認証データを第２サブＣＰＵ170へ送信する。
また、予め定められた所定の初期設定条件としては、たとえば、スロットマシン10に最初に主電源が投入されたときのみに行われる所定のプログラム（たとえば、ハードウェアやソフトウェアの異常があるか否かをチェックするための自己判定プログラム等）が実行されたこと等を設定することができる。

このように設定した場合には、上記プログラムが実行されると、メインＣＰＵ110が、第１サブＣＰＵ140に基本認証データ送信コマンドを送信することとなる。
なお、初期設定条件としては、当該条件を満たすことが困難な内容となっていれば、上記の内容に限定されず、たとえば、スロットマシン10を所定のモード（たとえば、設定変更モード等）に切り替えてから、所定時間内に予め定められた操作態様や操作順序でスイッチ操作が行われること等を設定することもできる。
また、初期設定条件としては、スロットマシン10が出荷される前に正常に動作するか否か等の出荷検査が行われる場合には、この検査中にのみ行われる所定の処理が実行されることを定めることもできる。なお、検査用のメイン制御装置101を用いて前記検査が行われる場合には、この検査用のメイン制御装置101が、基本認証データ送信コマンドを第１サブＣＰＵ140へ送信するようにしてもよい。

（２）基本認証データ記憶要求処理
基本認証データ記憶要求処理は、上述の初期設定条件を満たしたことを契機として、メインＣＰＵ110が、第２制御部102Bの第２サブＣＰＵ170に基本認証データ記憶コマンドを送信する処理である。
すなわち、メインＣＰＵ110は、上述の初期設定条件を満たしたことを契機として、基本認証データ送信コマンドとともに、基本認証データ記憶コマンドも送信する。
ここで、「基本認証データ記憶コマンド」は、基本認証データを記憶するための認証用記憶媒体190として用いられる第２サブＲＡＭ191に、第１サブＣＰＵ140により送信される基本認証データを記憶させる旨を指示するためのコマンドである。

本形態においては、第２サブＣＰＵ170がこの基本認証データ記憶コマンドを受信すると、第２サブＲＡＭ191が書き込み可能状態となるように設定されている。そして、第２サブＲＡＭ191が書き込み可能状態となることにより、この第２サブＲＡＭ191にデータ等を書き込むことができるようになっている。
（３）基本認証データ送信処理
基本認証データ送信処理は、メインＣＰＵ110が送信した基本認証データ送信コマンドを第１サブＣＰＵ140が受信したことを契機として、当該第１サブＣＰＵ140が、第２サブＣＰＵ170に基本認証データを送信する処理である。

なお、第１サブＣＰＵ140が基本認証データ送信コマンドを受信したときには、当該第１サブＣＰＵ140は、所定の書き込み手段により、第１サブＲＡＭ160に基本認証データを書き込むように設定してもよい。
（４）基本認証データ記憶処理
基本認証データ記憶処理は、第２サブＲＡＭ191に基本認証データが記憶されていない状態（初期状態）において、第２サブＣＰＵ170が基本認証データ記憶コマンドを受信し、かつ、第１サブＣＰＵ140が送信した基本認証データを受信した場合に、当該基本認証データを第２サブＲＡＭ191に記憶する処理である。すなわち、この基本認証データ記憶処理は、サブ制御ＲＯＭ151が交換されたことをチェックするために用いる基本認証データを、スロットマシン10の初期状態において第２サブＲＡＭ191に記憶させるための処理である。

そして、本形態においては、第２サブＲＡＭ191に基本認証データが記憶されている状態で、第２サブＣＰＵ170が基本認証データ記憶コマンド及び基本認証データを受信した場合には、第２サブＲＡＭ191に記憶されていた基本認証データを、受信した基本認証データに書き換えるように形成されている。
なお、第２サブＲＡＭ191に基本認証データが記憶されている状態で、第２サブＣＰＵ170が基本認証データ記憶コマンド及び基本認証データを受信した場合には、第２サブＲＡＭ191に記憶されていた基本認証データを、受信した基本認証データに書き換えないように形成することもできる。そして、このように形成した場合には、第２サブＲＡＭ191に記憶されていた基本認証データは、所定の操作態様でスイッチ操作を行う等、予め定められた消去条件を満たすことにより、第２サブＲＡＭ191から消去されるように設定することができる。

（５）チェック用認証データ送信要求処理
チェック用認証データ送信要求処理は、予め定められた所定のタイミングで、メインＣＰＵ110が、第１制御部102Aの第１サブＣＰＵ140にチェック用認証データを送信させるためのチェック用送信コマンドを送信する処理である。
ここで、「チェック用認証データ」とは、当該時点で第１制御部102Aが備えているサブ制御ＲＯＭ151（第１サブ記憶媒体150）に記憶された前記所定の固有データに基づいて定められるものであり、各サブ制御ＲＯＭ151ごとに特有となるデータである。
そして、このチェック用認証データは基本認証データと同じ固有データに基づいて定められるものであるため、同一のサブ制御ＲＯＭ151であれば、チェック用認証データ及び基本認証データは同一の内容となる。これに対して、異なるサブ制御ＲＯＭ151であれば、チェック用認証データ及び基本認証データは異なる内容となる。

また、「チェック用送信コマンド」は、チェック用認証データを、第２制御部102Bの第２サブＣＰＵ170へ送信する旨を指示するためのコマンドである。
すなわち、メインＣＰＵ110が、第１サブＣＰＵ140にチェック用送信コマンドを送信すると、当該コマンドを受信した第１サブＣＰＵ140は、チェック用認証データを第２サブＣＰＵ170へ送信する。
また、予め定められた所定のタイミングとしては、たとえば、電源断から復帰した時点、何らかの異常状態が発生した後、所定のリセット操作により当該異常状態が解除された時点、設定値の変更が完了した時点等、サブ制御ＲＯＭ141の不正交換が行われる可能性が高い時点を設定することができる。

（６）基本認証データチェック要求処理
基本認証データチェック要求処理は、上述の所定のタイミングで、メインＣＰＵ110が、第２制御部102Bの第２サブＣＰＵ170にチェックコマンドを送信する処理である。
すなわち、メインＣＰＵ110は、上述の所定のタイミングで、チェック用送信コマンドとともに、チェックコマンドも送信する。
ここで、「チェックコマンド」は、第２サブＲＡＭ191（認証用記憶媒体190）に記憶されている基本認証データと、第１サブＣＰＵ140により送信されるチェック用認証データとが一致しているか否かを判断させる旨を指示するためのコマンドである。

本形態においては、このチェックコマンドに基づき第２サブＣＰＵ170に対して割込み入力が行われる。そして、第２サブＣＰＵ170がこのチェックコマンドを受信すると、第２サブＣＰＵ170が、第１サブＣＰＵ140により送信されるチェック用認証データの受信待ち状態となる。
なお、このチェックコマンドは特定のコマンドに該当するものであるため、第２送信部111B及び第２受信部171Aにより（すなわち、メインＣＰＵ110及び第２サブＣＰＵ170間の通信路により）、直接、メインＣＰＵ110から第２サブＣＰＵ170への送信が行われる。換言すれば、メインＣＰＵ110が送信するチェックコマンドは、第２サブＣＰＵ170のみが受信可能となっている。

（７）チェック用認証データ送信処理
チェック用認証データ送信処理は、メインＣＰＵ110が送信したチェック用送信コマンドを第１サブＣＰＵ140が受信したことを契機として、当該第１サブＣＰＵ140が、第２サブＣＰＵ170にチェック用認証データを送信する処理である。
なお、第１サブＲＡＭ160が基本認証データを記憶するように設定していた場合には、第１サブＣＰＵ140がチェック用送信コマンドを受信したときに、チェック用認証データと、第１サブＲＡＭ160に記憶されている基本認証データとを、所定の比較手段により比較し、同一であれば第１サブＲＡＭ160に記憶されている基本認証データを第２サブＣＰＵ170に送信し、異なっていればチェック用認証データを第２サブＣＰＵ170に送信するようにしてもよい。

（８）基本認証データ読み出し処理
基本認証データ読み出し処理は、第２サブＣＰＵ170がチェックコマンドを受信して上述の受信待ち状態となっているときに、第１サブＣＰＵ140により送信されるチェック用認証データを受信した場合に、第２サブＣＰＵ170が、第２サブＲＡＭ191（認証用記憶媒体190）に記憶されている基本認証データを、所定の読み出し手段により読み出す処理である。
また、本形態においては、第２サブＣＰＵ170がチェックコマンドを受信しておらず受信待ち状態となっていないときに、チェック用認証データを受信した場合には、第２サブＣＰＵ170は、第２サブＲＡＭ191に記憶されている基本認証データを読み出さないように設定されている。

なお、この場合の処理としては、上記内容に限定されるものではない。たとえば、このチェック用認証データを一時的に所定の記憶手段（たとえば、第２サブＲＡＭ191）に記憶しておくとともに、予め定められた所定時間が経過するまでにチェックコマンドを受信したときには、第２サブＣＰＵ170が基本認証データを読み出し、前記所定時間が経過するまでにチェックコマンドを受信しなかったときには、第２サブＣＰＵ170が基本認証データを読み出さないように設定してもよい。
また、第２サブＣＰＵ170により基本認証データの読み出しが行われなかった場合には、異常と判定してその旨を報知してもよい。

（９）データ比較判定処理
データ比較判定処理は、第２サブＲＡＭ191（認証用記憶媒体190）から読み出された基本認証データと、受信したチェック用認証データとを、所定の比較手段により比較し、第２サブＣＰＵ170が、基本認証データとチェック用認証データとが一致しているか否かを判定するものである。
上述の如く、同一のサブ制御ＲＯＭ151であれば、基本認証データとチェック用認証データとは一致するものの、異なるサブ制御ＲＯＭ151であれば、基本認証データとチェック用認証データとは一致しないこととなる。

すなわち、基本認証データとチェック用認証データとが一致していれば、基本認証データが第２サブＲＡＭ191に記憶された時点において第１制御部102Aに備えられていたサブ制御ＲＯＭ151と、チェック用認証データを送信する時点において第１制御部102Aに備えられていたサブ制御ＲＯＭ151とが同一のものであると判断できる。これに対して、基本認証データとチェック用認証データとが一致していなければ、基本認証データが第２サブＲＡＭ191に記憶された時点において第１制御部102Aに備えられていたサブ制御ＲＯＭ151と、チェック用認証データを送信する時点において第１制御部102Aに備えられていたサブ制御ＲＯＭ151とが異なっている（すなわち、サブ制御ＲＯＭ151が交換された）と判断できる。

このように、基本認証データとチェック用認証データとが一致しているか否かを判断することにより、サブ制御ＲＯＭ151が交換された旨を判定することができるようになっている。
（１０）異常出力処理
異常出力処理は、上述のデータ比較判定処理において、基本認証データとチェック用認証データとが一致していないと判定された場合に、第２サブＣＰＵ170が、異常と判定するとともに、その旨を示すコマンドを液晶表示装置53や異常報知装置55等に送信する処理である。そして、液晶表示装置53や異常報知装置55が前記コマンドを受信すると、これらの装置において異常の報知が行われることとなる。

すなわち、サブ制御ＲＯＭ151が交換された場合、液晶表示装置53や異常放置装置55において異常の報知が行われることとなる。
また、本形態においては、メインＣＰＵ110が送信したチェックコマンドを第２サブＣＰＵ170が受信した後、予め定められた所定時間内（たとえば、５秒以内等）に、第１サブＣＰＵ140が送信したチェック用認証データを第２サブＣＰＵ170が受信できなかった場合（すなわち、通信エラーが発生したような場合）にも、第２サブＣＰＵ170が異常と判定し、液晶表示装置53や異常報知装置55において異常の報知が行われるようになっている。そして、この異常の報知は、サブ制御ＲＯＭ151が交換されたことによる異常の報知とは異なる態様で報知されるようになっている。

次に、上述のサブ制御ＲＯＭ151が交換された旨の検出の概略について、図４及び図５に示したフローを用いて説明する。
まず、基本認証データを第２サブＲＡＭ191（認証用記憶媒体190）に記憶させるための初期時処理について、メインＣＰＵ110により行われる処理の概要を、図４（ａ）のフローを用いて説明する。
図４（ａ）に示すステップ１００において、所定の初期設定条件（スロットマシン10に最初に主電源が投入されたときのみに行われる自己判定プログラムが実行されたこと）が満たされた場合、次のステップ１０１に進む。一方、満たされていない場合、ステップ１００に戻る。

ステップ１０１において、メインＣＰＵ110が、基本認証データ記憶コマンドを第２サブＣＰＵ170に送信する。そして、ステップ１０２に進む。
ステップ１０２において、メインＣＰＵ110が、基本認証データ送信コマンドを第１サブＣＰＵ140に送信する。そして、当該処理が終了する。
次に、第１サブＣＰＵ140により行われる処理の概要を、図４（ｂ）のフローを用いて説明する。
図４（ｂ）に示すステップ２００において、メインＣＰＵ110が送信した基本認証データ送信コマンドを第１サブＣＰＵ140が受信した場合、次のステップ２０１に進む。一方、受信していない場合、ステップ２００に戻る。

ステップ２０１において、第１サブＣＰＵ140が、サブ制御ＲＯＭ151（第１サブ記憶媒体150）に記憶された所定の固有データに基づく基本認証データを取得し（生成し）、この基本認証データを第２サブＣＰＵ170に送信する。そして、当該処理が終了する。
次に、第２サブＣＰＵ170により行われる処理の概要を、図４（ｃ）のフローを用いて説明する。
図４（ｃ）に示すステップ３００において、メインＣＰＵ110が送信した基本認証データ記憶コマンドを第２サブＣＰＵ170が受信した場合、次のステップ３０１に進む。一方、受信していない場合、ステップ３００に戻る。

ステップ３０１において、所定のタイマーにより計時が開始される。そして、次のステップ３０２に進む。
ステップ３０２において、タイマーにより計時された時間が所定時間を超えた場合、当該処理が終了する。一方、所定時間を超えていない場合、次のステップ３０３に進む。
ステップ３０３において、第１サブＣＰＵ140が送信した基本認証データを受信した場合、次のステップ３０４に進む。一方、受信していない場合、ステップ３０２に進む。
ステップ３０４において、第２サブＲＡＭ191（認証用記憶媒体190）に既に基本認証データが記憶されている場合、ステップ３０６に進む。一方、基本認証データが記憶されていない場合、次のステップ３０５に進む。

ステップ３０５において、基本認証データが、第２サブＲＡＭ191（認証用記憶媒体190）に記憶され、当該処理が終了する。
ステップ３０６において、第２サブＲＡＭ191（認証用記憶媒体190）に既に記憶されている基本認証データが、受信した基本認証データに書き換えられ、当該処理が終了する。
なお、初期設定条件として、スロットマシン10の出荷検査中にのみ行われる所定の処理の実行が定められており、検査用のメイン制御装置101が、基本認証データ送信コマンドを第１サブＣＰＵ140へ送信するように形成されている場合には、上述のステップ３０４の処理を行わず、基本認証データが第２サブＲＡＭ191（認証用記憶媒体190）に既に記憶されているか否かを問わず、第１サブＣＰＵ140が送信した基本認証データを、新たな基本認証データとして、常に、第２サブＲＡＭ191（認証用記憶媒体190）に設定（記憶）してもよい。

これにより、管理者側が正規な手続きにより基本認証データを再設定する場合における作業を簡便なものとすることができる。
次に、チェック用認証データと基本認証データとが一致しているか否かを判定する異常判定処理について、メインＣＰＵ110により行われる処理の概要を、図５（ａ）のフローを用いて説明する。
図５（ａ）に示すステップ４００において、当該遊技が予め定められた所定のタイミング（たとえば、電源断から復帰した時点等）である場合、次のステップ４０１に進む。一方、所定のタイミングで無い場合、ステップ４００に戻る。

ステップ４０１において、メインＣＰＵ110が、チェック用送信コマンドを第１サブＣＰＵ140に送信する。そして、ステップ４０２に進む。
ステップ４０２において、メインＣＰＵ110が、チェックコマンドを第２サブＣＰＵ170に送信する。そして、当該処理が終了する。
次に、第１サブＣＰＵ140により行われる処理の概要を、図５（ｂ）のフローを用いて説明する。
図５（ｂ）に示すステップ５００において、メインＣＰＵ110が送信したチェック用送信コマンドを第１サブＣＰＵ140が受信した場合、次のステップ５０１に進む。一方、受信していない場合、ステップ２００に戻る。

ステップ５０１において、第１サブＣＰＵ140が、当該時点で第１制御部102Aに備えられているサブ制御ＲＯＭ151（第１サブ記憶媒体150）に記憶された所定の固有データに基づくチェック用認証データを取得し（生成し）、このチェック用認証データを第２サブＣＰＵ170に送信する。そして、当該処理が終了する。
次に、第２サブＣＰＵ170により行われる処理の概要を、図５（ｃ）のフローを用いて説明する。
図５（ｃ）に示すステップ６００において、メインＣＰＵ110が送信したチェックコマンドを第２サブＣＰＵ170が受信した場合、次のステップ６０１に進む。一方、受信していない場合、ステップ６００に戻る。

ステップ６０１において、所定のタイマーにより計時が開始される。そして、次のステップ６０２に進む。
ステップ６０２において、タイマーにより計時された時間が所定時間を超えた場合、ステップ６０７に進む。一方、所定時間を超えていない場合、次のステップ６０３に進む。
ステップ６０３において、第１サブＣＰＵ140が送信したチェック用認証データを受信した場合、次のステップ６０４に進む。一方、受信していない場合、ステップ６０２に進む。
ステップ６０４において、第２サブＲＡＭ191（認証用記憶媒体190）に既に記憶されている基本認証データが読み出される。そして、ステップ６０５に進む。

ステップ６０５において、基本認証データとチェック用認証データとが一致しているか否か、すなわち、サブ制御ＲＯＭ151が交換されたか否かを判定する。そして、一致していると判定された場合、当該処理が終了する。一方、一致していないと判定された場合、ステップ６０６に進む。
ステップ６０６において、基本認証データとチェック用認証データとが一致していない（サブ制御ＲＯＭ151が交換された）旨を示す異常コマンドを出力する。そして、当該処理が終了する。
ステップ６０７において、第１サブＣＰＵ140が送信したチェック用認証データを所定時間内に第２サブＣＰＵ170が受信することができない旨を示す異常コマンドを出力する。そして、当該処理が終了する。

（まとめ）
本形態に係るスロットマシン10では、第２制御部102Bに備えられた第２サブＲＡＭ191（認証用記憶媒体190）に、サブ制御ＲＯＭ151（第１サブ記憶媒体150）に記憶された所定の固有データに基づいて定められる基本認証データが記憶されている。また、メインＣＰＵ110から送信されるチェックコマンドは、第２制御部102Bにおける第２サブＣＰＵ170のみが受信するようになっている。そして、第２サブＣＰＵ170がチェックコマンドを受信したことを条件に、第２サブＲＡＭ191に記憶された基本認証データと、当該時点で第１制御部102Aが備えているサブ制御ＲＯＭ151に記憶された前記所定の固有データに基づいて定められるチェック用認証データとが一致しているか否かが判断される。そして、一致していない場合には異常と判断される。

すなわち、本形態に係るスロットマシン10によれば、第２サブＣＰＵ170がチェックコマンドを受信すると、この時点でのサブ制御ＲＯＭ151に基づく認証データであるチェック用認証データと、第２サブＲＡＭ191に予め記憶されている基本認証データとが比較される。ここで、サブ制御ＲＯＭ151が交換されていなければ、チェック用認証データと予め記憶されている基本認証データとは一致することとなるが、サブ制御ＲＯＭ151が交換されていると、チェック用認証データと予め記憶されている基本認証データとは一致しないこととなる。
これにより、サブ制御ＲＯＭ151が交換された（取り外された）ことを、より確実に把握することができるのである。

また、本形態に係るスロットマシン10によれば、第２サブＣＰＵ170のみが受信可能なチェックコマンドに基づいて、第２サブＣＰＵ170が上述のようなチェックを行うため、不正行為を行うゴト師等は、不正な交換を行うメリットの高いサブ制御ＲＯＭ151について解析を行ったのみでは、上述のようなチェックの存在に気付かない。したがって、ゴト師等にとっては、このようなチェックへの対応が困難となるため、効果的に不正交換を抑止することができるのである。
また、本形態に係るスロットマシン10においては、第２サブＣＰＵ170は、第１サブＣＰＵ140によりチェック用認証データが送信されてくるのを待って、基本認証データとチェック用認証データとが一致するか否かを判断する。したがって、第２サブＣＰＵ170は、当該判断を行うにあたり、自発的にチェック用認証データを取得する必要が無くなるため、第２サブＣＰＵ170の処理負担を軽減することができるのである。

また、本形態に係るスロットマシン10によれば、第１サブＣＰＵ140が送信したチェック用認証データを、所定時間内に第２サブＣＰＵ170が受信できないときには、異常と判定されるため、チェック用認証データの送信エラーの発生をも把握することができるのである。
また、本形態に係るスロットマシン10においては、第２サブＲＡＭ191に基本認証データが記憶されていない初期状態において、第２サブＣＰＵ170が、基本認証データ記憶コマンドを受信し、かつ、第１サブＣＰＵ140が送信した基本認証データを受信した場合に、第２サブＲＡＭ191に基本認証データが記憶されるようになっている。

すなわち、本形態に係るスロットマシン10によれば、上述の条件を満たさなければ、第２サブＲＡＭ191に基本認証データが記憶されないため、第２サブＲＡＭ191に記憶された基本認証データの改竄を極めて困難にすることができるのである。
なお、上述の形態は、同様の構成の制御装置100を備えていれば、スロットマシン10以外の遊技機にも応用できる。たとえば、遊技媒体として遊技球を用いて遊技を行わせるパチンコ遊技機や、遊技媒体として遊技球を用いてスロットマシン10と同様の遊技を行わせるパロット（登録商標）遊技機、アレンジボール遊技機、雀球遊技機、カジノマシン等に使用してもよいものである。

（変形例１）
上述の形態においては、メインＣＰＵ110及び第２サブＣＰＵ170間を直接的に通信可能な独立した通信路により、チェックコマンド等の特定のコマンドを送受信することで、第２サブＣＰＵ170のみがチェックコマンドを受信可能となるように形成されていたが、独立した通信路を設けるのではなく、一般的なコマンドやデータの送受信を行うための通信路を共通に利用して、第２サブＣＰＵ170のみがチェックコマンドを受信可能とすることもできる。
具体的には、一般的なコマンドやデータ、及び、チェックコマンドはいずれも、メインＣＰＵ110から第１制御部102Aを経由して第２制御部102Bへ至る通信路により、送信されるようになっているものの、一般的なコマンドやデータを送信する場合には、所定のストローブ信号を送信し、また、チェックコマンドを送信する場合には、この所定のストローブ信号とは異なる固有のストローブ信号を送信するように設定しておく。そして、第１制御部102Aでは、固有のストローブ信号を受信しても、これに伴って送信されるチェックコマンドを受信しないように設定するとともに、第２制御部102Bでは、固有のストローブ信号を受信したときに、これに伴って送信されるチェックコマンドを受信するように設定しておく。これにより、第２サブＣＰＵ170のみがチェックコマンドを受信可能とすることができる。

また、上述のように固有のストローブ信号を設定するのではなく、たとえば、第１サブＣＰＵ140では利用されない所定のコマンド（送信準備コマンド）を設けておくとともに、メインＣＰＵ110がチェックコマンドを送信する場合には、その直前に送信準備コマンドを送信するように設定しておく。これにより、第２サブＣＰＵ170のみが送信準備コマンドを受信可能となる。そして、第２サブＣＰＵ170が送信準備コマンドを受信したときにのみ、その後に送信されるチェックコマンドを受信できるようにしてもよい。
このように形成した場合にも、上述の形態と同様の作用効果を奏するとともに、別個に通信路を設ける必要が無くなるため、ハードウェア資源を有効に利用することができることとなる。

（変形例２）
上述の形態においては、メインＣＰＵ110が、チェック用認証データを第２サブＣＰＵ170へ送信する旨を指示するチェック用送信コマンドを、第１サブＣＰＵ140へ送信するようになっていたが、第２サブＣＰＵ170自ら、チェック用送信コマンドを第１サブＣＰＵ140へ送信するようにしてもよい。
なお、この場合には、第２サブＣＰＵ170は、初期時において備えられていたサブ制御ＲＯＭ151のみが解読可能な暗号化データを付加したチェック用送信コマンドを、第１サブＣＰＵ140へ送信するように形成することが望ましい。これにより、サブ制御ＲＯＭ151が交換された場合には、このチェック用送信コマンドを解読することができないこととなるため、チェック用認証データが第２サブＣＰＵ170へ送信されず、サブ制御ＲＯＭ151の交換を確実に検知することができることとなる。

10 スロットマシン
20 筐体 21 リールユニット
22 左リール 23 中リール
24 右リール 25 回転リール
27 ホッパーユニット 28 電源装置
30 前扉 31 装飾部
33 操作部 34 表示窓
35 メダルセンサ 36a シングルベットスイッチ
36b マックスベットスイッチ 37 スタートスイッチ
38 ストップスイッチ 39 精算スイッチ
40 メダル払出口 43 メダルセレクタ
44 メダル投入口 52 ランプ
53 液晶表示装置 54 スピーカ
55 異常報知装置
100 制御装置 101 メイン制御装置
102 サブ制御装置 102A 第１制御部
102B 第２制御部
110 メインＣＰＵ 111A 第１送信部
111B第２送信部 120 メインＲＯＭ
130 メインＲＡＭ
140 第１サブＣＰＵ 141A 第１受信部
141B 第１サブ間送受信部 150 第１サブ記憶媒体
151 サブ制御ＲＯＭ 160 第１サブＲＡＭ
170 第２サブＣＰＵ 171A 第２受信部
171B 第２サブ間送受信部 180 第２サブ記憶媒体
181 画像制御ＲＯＭ 190 認証用記憶媒体
191 第２サブＲＡＭ 200 ＶＤＰ
210 キャラクタＲＯＭ 211 ＶＲＡＭ
220 サウンドチップ 230 サウンドＲＯＭ

Claims (4)

1. 遊技に関する処理を実行可能なメインＣＰＵを有するメイン制御装置と、
   メインＣＰＵが送信するコマンドを受信可能であり、メインＣＰＵからのコマンドに応じた遊技に関する処理を実行するサブ制御装置と、を備え、
   サブ制御装置は、
   遊技に関するプログラムやデータを記憶した第１サブ記憶媒体、並びに、メインＣＰＵからのコマンド及び第１サブ記憶媒体に記憶されたプログラムに基づき、実行する処理の内容を決定する第１サブＣＰＵを有する第１制御部と、
   第１サブＣＰＵが送信するコマンドを受信可能であるとともに、第１サブＣＰＵにより決定される処理内容を実行するためのプログラムやデータを記憶した第２サブ記憶媒体、第１サブＣＰＵからのコマンド及び第２サブ記憶媒体に記憶されたプログラムに基づき、前記処理内容を実行する装置の動作を制御する第２サブＣＰＵ、並びに、データの読み書きが可能な認証用記憶媒体を有する第２制御部と、を備えた遊技機であって、
   認証用記憶媒体は、第１サブ記憶媒体に記憶された所定の固有データに基づいて定められる基本認証データを予め記憶しており、
   メインＣＰＵは、予め定められた所定のタイミングで、所定のチェックコマンドを第２制御部へ送信するとともに、メインＣＰＵが送信した前記チェックコマンドは、第２サブＣＰＵのみが受信可能となっており、
   メインＣＰＵが送信した前記チェックコマンドを第２サブＣＰＵが受信したことを条件に、認証用記憶媒体に記憶された基本認証データと、当該時点で第１制御部が備えている第１サブ記憶媒体に記憶された前記所定の固有データに基づいて定められるチェック用認証データとが一致しているか否かを判断し、一致していない場合に異常と判定するように形成されていることを特徴とする遊技機。
2. メインＣＰＵは、前記所定のタイミングで、チェック用認証データを第２制御部へ送信させるためのチェック用送信コマンドを第１サブＣＰＵへ送信し、
   第２サブＣＰＵは、第１サブＣＰＵが送信したチェック用認証データを受信したことを条件に、基本認証データとチェック用認証データとが一致しているか否かを判断するように形成されていることを特徴とする請求項１記載の遊技機。
3. メインＣＰＵが送信したチェックコマンドを第２サブＣＰＵが受信した後、予め定められた所定時間内に、第１サブＣＰＵが送信したチェック用認証データを第２サブＣＰＵが受信できなかった場合に異常と判定するように形成されていることを特徴とする請求項２記載の遊技機。
4. 認証用記憶媒体に基本認証データが記憶されていない初期状態において、予め定められた所定の初期設定条件を満たすことを契機として、基本認証データを第２制御部へ送信させるための基本認証データ送信コマンドを第１サブＣＰＵへ送信し、かつ、第１サブＣＰＵが送信した基本認証データを認証用記憶媒体に記憶させるための基本認証データ記憶コマンドを第２サブＣＰＵへ送信し、
   基本認証データ記憶コマンドを第２サブＣＰＵが受信し、かつ、第１サブＣＰＵが送信した基本認証データを第２サブＣＰＵが受信した場合に、認証用記憶媒体に基本認証データを記憶するように形成されていることを特徴とする請求項１、２又は３記載の遊技機。

Images