JP4410033B2 - 静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置 - Google Patents

静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置 Download PDF

Info

Publication number
JP4410033B2
JP4410033B2 JP2004159466A JP2004159466A JP4410033B2 JP 4410033 B2 JP4410033 B2 JP 4410033B2 JP 2004159466 A JP2004159466 A JP 2004159466A JP 2004159466 A JP2004159466 A JP 2004159466A JP 4410033 B2 JP4410033 B2 JP 4410033B2
Authority
JP
Japan
Prior art keywords
capacitance
circuit board
signal
conductor patterns
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004159466A
Other languages
English (en)
Other versions
JP2005337979A (ja
Inventor
林太郎 村山
義典 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2004159466A priority Critical patent/JP4410033B2/ja
Publication of JP2005337979A publication Critical patent/JP2005337979A/ja
Application granted granted Critical
Publication of JP4410033B2 publication Critical patent/JP4410033B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Description

本発明は、回路基板に形成された一対の導体パターン間の静電容量を測定する静電容量測定方法および静電容量測定装置、その測定した静電容量に基づいて導体パターンの良否を検査する回路基板検査方法および回路基板検査装置に関するものである。
この種の回路基板検査装置として、出願人は、検査対象の回路基板に形成された一対の導体パターンに一対の検査用プローブをそれぞれ接触させて両導体パターン間の静電容量を測定する回路基板検査装置を特開2002−14134号公報に開示している。この回路基板検査装置は、表面に絶縁フィルムが貼付された平板状の基準電極を有する電極部と、接触型の一対の検査用プローブと、両検査用プローブ間の静電容量を測定する測定部とを備えている。この場合、測定部は、両検査用プローブ間に検査用交流信号を供給すると共に両検査用プローブ間を流れる検査用交流電流の電流値および電流位相を測定して、供給した検査用交流電圧の電圧値と、測定した電流値と、供給した検査用交流信号の電圧位相および測定した電流位相間の位相差とに基づいて、両導体パターン間の静電容量を測定する。電極部は、回路基板が載置されて、各種の検査(導体パターンおよび基準電極間の静電容量測定など)の際に検査用交流信号を供給する基準電極としても機能する。
この回路基板検査装置では、同公報中の図4(a)に示すように、検査対象の回路基板が電極部上に載置された状態において、回路基板上の例えば隣接する一対の導体パターンの各端点に一対の検査用プローブがそれぞれ接触させられる。次いで、測定部が、両検査用プローブ間の静電容量を測定する。この際に、両導体パターン間の静電容量Ca(同公報中における値C1)と、一方の導体パターンおよび基準電極間の間の静電容量Cb(同公報中における値C2)と、他方の導体パターンおよび基準電極の間の静電容量Cc(同公報中における値C3)とを合成した静電容量(Ca+Cb・Cc/(Cb+Cc))が測定される。
一方、図4に示す回路基板Pでは、一対の導体パターン21,22がその表面に形成されると共に、ある程度の広い面積を有する例えば電源パターンやグランドパターンなどの導体パターン23が両導体パターン21,22と厚み方向において重なり合うようにして内層に形成されている。このような回路基板Pについて、同公報に開示された回路基板検査装置を用いて、導体パターン21,22にそれぞれ検査用プローブを接触させて両導体パターン21,22間の静電容量を測定したときには、導体パターン21,22間の静電容量C1と、導体パターン21および導体パターン23間の静電容量C2と、導体パターン22および導体パターン23間の静電容量C3とを合成した静電容量(C1+C2・C3/(C2+C3))が測定される。この場合、静電容量C1のみの測定を目的とするときには、静電容量C2,C3の影響による静電容量の測定誤差(C2・C3/(C2+C3))が発生する。
この静電容量による測定誤差を発生させることなく静電容量C1のみを高い精度で測定可能な装置として、出願人は、図5に示す回路基板検査装置101を開発している。この回路基板検査装置101は、表面に絶縁フィルム2aが貼付された平板状の基準電極2bを有する電極部2と、接触型の検査用プローブ4,5と、静電容量を測定する測定部6とを備えている。この場合、測定部6は、検査用交流信号を供給する交流信号源11と、検査用プローブ5を流れる交流電流の電流値および電流位相を測定する電流測定器12と、静電容量を演算する演算部13と、交流信号源11および電流測定器12の接続部位を導体パターン23に接続する検査用プローブ102とを備えている。交流信号源11は、検査用プローブ4,5間に検査用交流信号を供給する。演算部13は、検査用交流信号の電圧値、測定した電流値、並びに検査用交流信号の電圧位相および測定した電流位相の位相差に基づいて静電容量を演算する。
この回路基板検査装置101では、図5に示すように、図外の検査用プローブ移動機構が検査用プローブ4,5,102を導体パターン21,22,23にそれぞれ接触させ、その状態において、交流信号源11が検査用交流信号を供給する。この場合、回路基板検査装置101の測定系は、図6に示す等価回路で表される。この等価回路に表されるように、検査用プローブ4および検査用プローブ5にそれぞれハイレベル電圧およびローレベル電圧が印加されているときには、交流信号源11の一方の出力部から導体パターン21,22間の容量(静電容量C1)および電流測定器12を介して他方の出力部に電流I1が流れ、交流信号源11の一方の出力部から導体パターン21,23間の容量(静電容量C2)および検査用プローブ102を介して他方の出力部に電流I2が流れる。この際に、電流I2が電流測定器12を流れないため、電流測定器12は、静電容量C2(電流I2)の存在に影響されることなく、導体パターン21,22間の容量(静電容量C1)を介して流れる電流にのみ基づく測定値を測定する。したがって、演算部13は、導体パターン21,22間の静電容量C1を高い精度で演算する。
特開2002−14134号公報(第3−4頁、図4)
ところが、上記した回路基板検査装置101には、以下の改善すべき課題がある。すなわち、この回路基板検査装置101では、導体パターン21,22間の静電容量を高い精度で測定するために、測定に用いる検査用プローブ4,5とは別個に、検査用プローブ102を必要とする。したがって、この回路基板検査装置には、2本の検査用プローブで検査している回路基板検査装置と比較して、装置の製造コストが高騰しているため、製造コストを低減すべきとの改善すべき課題がある。また、3本の検査用プローブ4,5,102を移動させて導体パターン21〜23に接触させるため、2本の検査用プローブを移動させて導体パターン21,22に接触させる構成と比較して、検査用プローブの移動時間に起因して測定時間が長引くため、これを改善するのが好ましい。
本発明は、かかる改善すべき課題に鑑みてなされたものであり、測定時間を短縮すると共に測定用装置のコストを低減しつつ高精度で静電容量を測定し得る静電容量測定方法および静電容量測定装置を提供することを主目的とする。また、正確な基板検査を行いつつ検査用装置のコストを低減し、しかも検査時間を短縮し得る回路基板検査方法および回路基板検査装置を提供することを他の主目的とする。
上記目的を達成すべく請求項1記載の静電容量測定方法は、第1および第2の導体パターンと当該両導体パターンに対して厚み方向において重なり合う位置に形成された第3の導体パターンとを有する回路基板の当該第1および第2の導体パターンの間の静電容量を測定する静電容量測定方法であって、一方および他方の出力部から第1および第2のプローブに交流信号を出力する交流信号源の当該他方の出力部と電流パラメータを測定する電流パラメータ測定部との接続点に接続されると共にその表面に絶縁層を備えた基準電極に前記回路基板を載置し、かつ前記電流パラメータ測定部を前記第2のプローブおよび前記他方の出力部の間に配置した状態において、当該第1および第2の導体パターン間に当該両プローブを介して当該交流信号を供給し、前記第1のプローブおよび前記基準電極の間を流れる前記交流信号の電流パラメータを含めずに前記第2のプローブおよび前記他方の出力部の間を流れる前記交流信号の電流パラメータを測定し、前記交流信号の電圧パラメータおよび前記測定した電流パラメータに基づいて前記静電容量を測定する。
また、請求項2記載の回路基板検査方法は、前記第1および第2の導体パターンに前記交流信号を供給可能な位置に前記両プローブを移動して、請求項1記載の静電容量測定方法に従って前記静電容量を測定し、当該測定した静電容量と基準値とを比較して前記第1および第2の導体パターンの良否を検査する。
また、請求項3記載の静電容量測定装置は、第1および第2の導体パターンと当該両導体パターンに対して厚み方向において重なり合う位置に形成された第3の導体パターンとを有する回路基板の当該第1および第2の導体パターンの間の静電容量を測定する静電容量測定装置であって、一方および他方の出力部から第1および第2のプローブに交流信号を出力する交流信号源と、の表面に絶縁層を備えた基準電極と、前記第2のプローブおよび前記他方の出力部の間に配置されて、前記基準電極に載置した前記回路基板の前記第1および第2の導体パターン間に前記両プローブを介して前記交流信号を供給した状態において、前記第1のプローブおよび当該基準電極の間を流れる前記交流信号の電流パラメータを含めずに当該第2のプローブおよび前記他方の出力部の間を流れる前記交流信号の電流パラメータを測定する電流パラメータ測定部と、前記交流信号の電圧パラメータおよび前記測定した電流パラメータに基づいて前記静電容量を演算する演算部とを備え、前記基準電極は、前記他方の出力部と前記電流パラメータ測定部との接続点に接続されている。
また、請求項4記載の回路基板検査装置は、請求項3記載の静電容量測定装置と、前記第1および第2の導体パターンに前記交流信号を供給可能な位置に前記両プローブを移動させる移動機構と、前記静電容量測定装置によって測定された前記静電容量と基準値とを比較して前記第1および第2の導体パターンの良否を検査する検査部とを備えている。
請求項1記載の静電容量測定方法および請求項3記載の静電容量測定装置によれば、交流信号源の他方の出力部と基準電極とを接続して交流電流の電流経路を形成したことにより、基準電極に入力した交流電流が電流パラメータ測定部に入力することなく交流信号源に戻るため、第3の導体パターンに起因して電流パラメータ測定部を流れる交流電流を極めて僅かな電流値に抑えることができる結果、測定誤差を殆ど生じさせることなく第1および第2の導体パターン間の静電容量を高い精度で測定することができる。また、3本のプローブを用いる測定と比較して、2本のプローブを用いて測定できるため、静電容量測定装置の製造コストを十分に低減することができる結果、測定のコストを十分に低減することができる。
また、請求項2記載の回路基板検査方法および請求項4記載の回路基板検査装置によれば、上記の静電容量測定方法に従って静電容量を測定し、測定した静電容量と基準値とを比較して第1および第2の導体パターンの良否を検査することにより、高い精度で測定した静電容量で検査を実施するため、正確に基板検査を行うことができる。また、3本のプローブを用いる測定と比較して、2本のプローブを備えた簡易な構成の安価な装置を用いることができる結果、検査コストを十分に低減することができる。また、3本のプローブを移動させる測定と比較して、移動させるプローブの数が少ないため、移動時間を十分に短縮することができる結果、検査時間を十分に短縮することができる。
以下、本発明に係る静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置の最良の形態について、添付図面を参照して説明する。
最初に、回路基板検査装置1の構成について、図1を参照して説明する。なお、回路基板検査装置101の構成要素と同一の機能を有するものについては、同一の符号を付して重複した説明を省略する。
図1に示すように、回路基板検査装置1は、電極部2、移動機構3a,3b、検査用プローブ4(本発明における第1のプローブ)、検査用プローブ5(本発明における第2のプローブ)、測定部6、制御部7、RAM8およびROM9を備えて構成されている。この場合、電極部2は、表面に絶縁フィルム2a(本発明における絶縁層)が貼付された平板状の基準電極2bを備えて、検査対象の回路基板Pを載置可能に構成されている。また、基準電極2bは、測定部6の交流信号源11における電流測定器12に接続される側の出力部(本発明における他方の出力部に相当する)に接続されると共にグランド電位に接地されている。移動機構3a,3bは、プローブ固定具4a,5aを介して検査用プローブ4,5が取り付けられた状態で電極部2の上方に配設されている。測定部6は、予め規定された電圧値の検査用交流信号(本発明における交流信号)を供給する交流信号源11と、検査用プローブ5を流れる交流電流の電流値および電流位相(本発明における電流パラメータ)を測定する電流測定器12(本発明における電流パラメータ測定部)と、演算部13とを備えている。この場合、演算部13は、検査用交流信号の電圧値、測定した電流値、並びに検査用交流信号の電圧位相および測定した電流位相の位相差に基づいて、つまり電圧パラメータ(検査用交流信号の電圧値および電圧位相)と電流パラメータ(検査用交流信号の電流値および電流位相)に基づいて静電容量を演算する。なお、検査用交流信号の電圧位相と電流位相との位相差については、電流測定器12がその位相差を直接測定してもよいし、演算部が交流信号源11から出力される検査用交流信号の電圧位相に対して電流測定器12によって測定された電流位相の位相差を算出してもよい。制御部7は、測定部6によって測定された静電容量などの測定値に基づく回路基板Pに対する検査処理や、移動機構3a,3bに対する駆動制御などを実行する。RAM8は、良品回路基板から予め吸収した検査用基準データ(本発明における基準値)、および制御部7の演算結果などを一時的に記憶する。ROM9は、制御部7の動作プログラムを記憶する。なお、電極部2、検査用プローブ4,5および測定部6が本発明に係る静電容量測定装置に相当する。
一方、図2に示すように、検査対象の回路基板Pには、導体パターン21〜23を初めとする数多くの導体パターンが形成されている。この場合、導体パターン23(本発明における第3の導体パターン)は、例えば電源パターンやグランドパターンなどの広い面積を有するパターンであって、回路基板Pの表面(回路基板Pにおける一面の一例)に形成された導体パターン21,22(本発明における第1および第2の導体パターン)に対向するようにして内層に形成されている。この回路基板Pでは、電極部2の上に載置されたときには、同図に示すように、導体パターン21,22の間、導体パターン21,23の間、導体パターン22,23の間、並びに導体パターン23および基準電極2bの間に、静電容量C1,C2,C3,C4がそれぞれ形成される。
次に、回路基板検査装置1によって導体パターン21,22間の静電容量を測定する測定原理について説明する。
この回路基板検査装置1では、図2に示すように、交流信号源11が、検査用プローブ4,5間に検査用交流信号を供給する。この状態では、電流I1,I2,I3,I4が、導体パターン21,22の間の静電容量C1、導体パターン21,23の間の静電容量C2、導体パターン23,22の間の静電容量C3、並びに導体パターン23および基準電極2bの間の静電容量C4をそれぞれ流れる。この場合、検査用プローブ4を流れる電流は、電流I1および電流I2に分流される。さらに、電流I2は、電流I3および電流I4に分流される。また、電流I1,I3は導体パターン22、検査用プローブ5および電流測定器12を経由して交流信号源11に戻る経路を流れる。一方、電流I4は、基準電極2bを経由して交流信号源11に戻る経路を流れる。したがって、この測定系は、図3に示す等価回路で表される。この等価回路に示すように、電流測定器12は、電流I1,I3の合成電流の電流値および電流位相を測定する。この場合、静電容量C1を測定するためには、電流I1のみを測定する必要があるため、この電流I3は、静電容量C1を測定する際に測定誤差(誤差静電容量Ce)を発生させる誤差電流となる。
この電流I3に起因する誤差静電容量Ceは、以下のようにして求められる。まず、電流I2は、下記の式で表される。
I2=V/Z
=V/((C2+C3+C4)/(jω・C2・(C3+C4)))
=jω・C2・(C3+C4)・V/(C2+C3+C4)
なお、上式および以下の式において、C2,C3,C4は、静電容量C2,C3,C4の容量値を意味し、I2,I3,I4は、電流I2,I3,I4の電流値を意味し、Vは、交流信号源11から出力される検査用交流信号の電圧を意味し、Zは、C2、C3およびC4の合成インピーダンスを意味する。
また、次の式が成立する。
I2=I3+I4
このため、電流I3は、静電容量C3のインピーダンスと静電容量C4のインピーダンスとの比で分流される。したがって、電流I3の電流値は、次の式で表される。
I3=I2・(1/(jω・C4))/((1/(jω・C3))+(1/(jω・C4)))
=jω・C2・C3・V/(C2+C3+C4)
一方、誤差静電容量Ceは、以下のように、電圧Vと電流値I3とに基づいて求められる。
V/I3=1/(jω・Ce)
Ce=I3/(jω・V)
=C2・C3/(C2+C3+C4)
この場合、導体パターン23が広い面積を有して基準電極2bと対向しているため、静電容量C4は、静電容量C2および静電容量C3よりも十分に大きな容量値となる。このため、次の式が成立する。
Ce≒0
したがって、この測定系による測定では、電流I2が電流測定器12に入力されることに起因して生じる誤差静電容量Ceが静電容量C1の測定に与える影響を殆ど無視することができる。言い替えれば、この測定系では、基準電極2bと交流信号源11の他方の出力部とを接続して検査用交流信号の電流経路を形成したことにより、基準電極2bに入力した検査用交流信号を電流測定器12に入力させることなく交流信号源11に戻すことができる。このため、電流I3を極めて僅かな電流値に抑えることができる。この結果、測定誤差を殆ど生じさせることなく、導体パターン21,22間の静電容量C1が高い精度で測定される。
次に、回路基板検査装置1による回路基板の検査方法について説明する。
まず、導体パターンの形成面を上向きにして回路基板Pを電極部2の上に載置する。次いで、制御部7が、移動機構3a,3bを制御して、図2に示すように、検査用プローブ4,5を例えば導体パターン21,22にそれぞれ接触させる。続いて、交流信号源11が、検査用交流信号を検査用プローブ4,5間に供給する。この際に、電流測定器12が、導体パターン22および検査用プローブ5を流れる電流I1,I3の電流値および電流位相を測定する。次いで、演算部13が、交流信号源11から供給される検査用交流信号の電圧値および電圧位相、並びに電流測定器12によって測定された電流値および電流位相(電圧位相と電流位相との位相差)に基づいて検査用プローブ4,5間の静電容量C1を演算(算出)する。この際には、上記したように、精度良く静電容量C1が演算される。
次いで、制御部7は、測定された静電容量C1とRAM8から読み出した検査用基準データとを比較して、導体パターン21,22の良否(例えば、断線や短絡等の有無)を検査する(検査処理の実行)。具体的には、制御部7は、その両導体パターン21,22に予め対応させられている検査用基準データとしての基準下限値を下回る静電容量が測定されたときには、導体パターン21,22の少なくとも一方に断線が発生しているか、または、両導体パターン21,22間に短絡が発生していると判別し、測定された静電容量が基準上限値を上回るときには、導体パターン21,22の少なくとも一方に他の導体パターンとの間に短絡が発生していると判別し、基準下限値から基準上限値の範囲内のときには、導体パターン21,22が正常と判別する。以上の検査処理をすべての導体パターン21,22に対して実行して基板検査を終了する。
このように、この回路基板検査装置1、および回路基板検査装置1(静電容量測定装置)による静電容量測定方法によれば、交流信号源11の他方の出力部と基準電極2bとを接続して電流I4の電流経路を形成したことにより、基準電極2bに入力した電流I4が電流測定器12に入力することなく交流信号源11に戻るため、導体パターン23に起因して電流測定器12を流れる電流I3を極めて僅かな電流値に抑えることができる結果、測定誤差を殆ど生じさせることなく導体パターン21,22間の静電容量C1を高い精度で測定することができる。また、3本のプローブを用いる測定と比較して、2本の検査用プローブ4,5を用いて測定できるため、回路基板検査装置1の製造コストを十分に低減することができる結果、静電容量測定コストひいては検査コストを十分に低減することができる。
また、この回路基板検査装置1、および回路基板検査装置1による回路基板検査方法によれば、上記した静電容量測定方法に従って静電容量C1を測定し、測定した静電容量C1と検査用基準データとを比較して導体パターン21,22の良否を検査することにより、高い精度で測定した静電容量C1で検査を実施するため、正確に回路基板Pの検査を行うことができる。また、3本のプローブを用いる検査と比較して、2本の検査用プローブ4,5を備えた簡易な構成の安価な装置を用いることができる結果、検査コストを十分に低減することができる。また、3本のプローブを移動させる検査と比較して、移動させる検査用プローブ4,5の数が2本と少ないため、移動時間を十分に短縮することができる結果、検査時間を十分に短縮することができる。
なお、本発明は、上記した回路基板検査装置1の構成、静電容量測定方法および回路基板検査方法に限定されない。例えば、導体パターン21,22が表面に形成されている回路基板Pを検査する例について説明したが、導体パターン21,22が内層(回路基板Pにおける一面の他の一例)に形成されると共に導体パターン21,22にそれぞれ接続されて検査用プローブ4,5の接続が可能な接続用導体パターンが表面に形成されている回路基板についても同様にして検査することができる。また、導体パターン23が内層に形成されている回路基板Pを検査する例について説明したが、導体パターン23が裏面(導体パターン21,22が形成された面とは反対側の面)に形成されている回路基板についても同様にして検査することができる。また、交流信号源11の他方の出力部(つまり基準電極2b)を接地する構成について説明したが、他方の出力部の接地に代えて、交流信号源11の一方の出力部を接地する構成を採用することもできるし、交流信号源11の両出力部を接地しない構成を採用することもできる。
回路基板検査装置1の構成を示す構成図である。 回路基板検査装置1において回路基板Pにおける導体パターン21,22間の静電容量C1を測定している状態を示す構成図である。 導体パターン21,22間の静電容量C1を測定する回路基板検査装置1の測定系の等価回路である。 導体パターン21〜23が形成された回路基板Pの断面図である。 回路基板検査装置101において回路基板Pにおける導体パターン21,22間の静電容量C1を測定している状態を示す構成図である。 導体パターン21,22間の静電容量C1を測定する回路基板検査装置101の測定系の等価回路である。
符号の説明
1 回路基板検査装置
2 電極部
2a 絶縁フィルム
2b 基準電極
4,5 検査用プローブ
6 測定部
7 制御部
11 交流信号源
12 電流測定器
13 演算部
21〜23 導体パターン
C1〜C4 静電容量
P 回路基板

Claims (4)

  1. 第1および第2の導体パターンと当該両導体パターンに対して厚み方向において重なり合う位置に形成された第3の導体パターンとを有する回路基板の当該第1および第2の導体パターンの間の静電容量を測定する静電容量測定方法であって、
    一方および他方の出力部から第1および第2のプローブに交流信号を出力する交流信号源の当該他方の出力部と電流パラメータを測定する電流パラメータ測定部との接続点に接続されると共にその表面に絶縁層を備えた基準電極に前記回路基板を載置し、かつ前記電流パラメータ測定部を前記第2のプローブおよび前記他方の出力部の間に配置した状態において、当該第1および第2の導体パターン間に当該両プローブを介して当該交流信号を供給し、
    前記第1のプローブおよび前記基準電極の間を流れる前記交流信号の電流パラメータを含めずに前記第2のプローブおよび前記他方の出力部の間を流れる前記交流信号の電流パラメータを測定し、
    前記交流信号の電圧パラメータおよび前記測定した電流パラメータに基づいて前記静電容量を測定する静電容量測定方法。
  2. 前記第1および第2の導体パターンに前記交流信号を供給可能な位置に前記両プローブを移動して、請求項1記載の静電容量測定方法に従って前記静電容量を測定し、当該測定した静電容量と基準値とを比較して前記第1および第2の導体パターンの良否を検査する回路基板検査方法。
  3. 第1および第2の導体パターンと当該両導体パターンに対して厚み方向において重なり合う位置に形成された第3の導体パターンとを有する回路基板の当該第1および第2の導体パターンの間の静電容量を測定する静電容量測定装置であって、
    一方および他方の出力部から第1および第2のプローブに交流信号を出力する交流信号源と、
    の表面に絶縁層を備えた基準電極と、
    前記第2のプローブおよび前記他方の出力部の間に配置されて、前記基準電極に載置した前記回路基板の前記第1および第2の導体パターン間に前記両プローブを介して前記交流信号を供給した状態において、前記第1のプローブおよび当該基準電極の間を流れる前記交流信号の電流パラメータを含めずに当該第2のプローブおよび前記他方の出力部の間を流れる前記交流信号の電流パラメータを測定する電流パラメータ測定部と、
    前記交流信号の電圧パラメータおよび前記測定した電流パラメータに基づいて前記静電容量を演算する演算部とを備え、
    前記基準電極は、前記他方の出力部と前記電流パラメータ測定部との接続点に接続されている静電容量測定装置。
  4. 請求項3記載の静電容量測定装置と、前記第1および第2の導体パターンに前記交流信号を供給可能な位置に前記両プローブを移動させる移動機構と、前記静電容量測定装置によって測定された前記静電容量と基準値とを比較して前記第1および第2の導体パターンの良否を検査する検査部とを備えている回路基板検査装置。
JP2004159466A 2004-05-28 2004-05-28 静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置 Expired - Fee Related JP4410033B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004159466A JP4410033B2 (ja) 2004-05-28 2004-05-28 静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004159466A JP4410033B2 (ja) 2004-05-28 2004-05-28 静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置

Publications (2)

Publication Number Publication Date
JP2005337979A JP2005337979A (ja) 2005-12-08
JP4410033B2 true JP4410033B2 (ja) 2010-02-03

Family

ID=35491714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004159466A Expired - Fee Related JP4410033B2 (ja) 2004-05-28 2004-05-28 静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置

Country Status (1)

Country Link
JP (1) JP4410033B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796171B1 (ko) * 2006-07-20 2008-01-21 마이크로 인스펙션 주식회사 접촉식 싱글사이드 프로브와 이를 이용한 도선의 단선 및단락 검사장치 및 그 방법
JP5323502B2 (ja) * 2009-01-05 2013-10-23 日置電機株式会社 基板検査装置および基板検査方法
JP5404113B2 (ja) * 2009-03-13 2014-01-29 日置電機株式会社 回路基板の良否判定方法
JP5438538B2 (ja) * 2010-02-08 2014-03-12 日本碍子株式会社 異常判定機能付き装置、及び異常判定方法
JP6780859B2 (ja) * 2017-09-25 2020-11-04 日本電産リード株式会社 基板検査装置、及び基板検査方法

Also Published As

Publication number Publication date
JP2005337979A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
JP2940815B2 (ja) 導体回路基板の検査方法およびその検査装置
CN100459089C (zh) 检测加工图像诱发缺陷的方法
KR20100067618A (ko) 회로 패턴 검사 장치 및 그 회로 패턴 검사 방법
TWI436078B (zh) 電路基板之檢查方法及檢查裝置
JP2009264736A (ja) 基板検査装置
JP5496620B2 (ja) 絶縁検査装置および絶縁検査方法
TWI427302B (zh) 電路圖案檢查裝置
JP4410033B2 (ja) 静電容量測定方法、回路基板検査方法、静電容量測定装置および回路基板検査装置
TWI510794B (zh) 基板檢測裝置及基板檢測方法
KR101296460B1 (ko) 기판 검사 장치 및 기판 검사 방법
JP2004279270A (ja) 抵抗測定装置、基板検査装置および基板検査方法
JP2010204021A (ja) 回路基板検査装置および回路基板検査方法
JP4208560B2 (ja) インピーダンス測定装置
JP6446791B2 (ja) 基板検査方法、基板検査装置、検査治具、及び検査治具セット
JP2004264272A (ja) 導電体検査装置及び導電体検査方法
JP5991034B2 (ja) 電気特性検出方法及び検出装置
JP2017187439A (ja) 処理装置、検査装置および処理方法
JP2015015441A (ja) 半導体装置及び半導体装置の検査用パッドに対するプローブの位置を検出する方法
JP2006071567A (ja) プローブの接触状態判別方法、回路基板検査方法および回路基板検査装置
JP4411115B2 (ja) 配線パターンの検査方法
JP4264305B2 (ja) 基板検査装置及び基板検査方法
JP2006071519A (ja) 回路基板検査方法および回路基板検査装置
JP2010243507A (ja) 回路基板検査装置
JP2006234401A (ja) 回路配線検査方法および回路配線検査装置
JP2010066031A (ja) 回路基板検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091112

R150 Certificate of patent or registration of utility model

Ref document number: 4410033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141120

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees