JP4395072B2 - マイクロデバイス及び製造方法 - Google Patents

マイクロデバイス及び製造方法 Download PDF

Info

Publication number
JP4395072B2
JP4395072B2 JP2004535904A JP2004535904A JP4395072B2 JP 4395072 B2 JP4395072 B2 JP 4395072B2 JP 2004535904 A JP2004535904 A JP 2004535904A JP 2004535904 A JP2004535904 A JP 2004535904A JP 4395072 B2 JP4395072 B2 JP 4395072B2
Authority
JP
Japan
Prior art keywords
lead
substrate
hole
wiring
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004535904A
Other languages
English (en)
Other versions
JPWO2004024618A1 (ja
Inventor
史一 高柳
義明 茂呂
広和 三瓶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2004024618A1 publication Critical patent/JPWO2004024618A1/ja
Application granted granted Critical
Publication of JP4395072B2 publication Critical patent/JP4395072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118Cantilevers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094Feed-through, via
    • B81B2207/096Feed-through, via through the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0109Bonding an individual cap on the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Manufacture Of Switches (AREA)
  • Micromachines (AREA)
  • Thermally Actuated Switches (AREA)
  • Contacts (AREA)

Description

本発明は、気密封止構造を有するマイクロデバイス及びその製造方法に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願2002−268814 出願日 平成14年9月13日
近年の半導体デバイスの微小化に伴い、マイクロスイッチ等のマイクロデバイスが半導体プロセスにより製造されている(例えば、特開2001−37763号公報、国際公開第02/061781号パンフレット参照。)。
図1(a)、(b)、及び(c)は、従来のマイクロスイッチの製造方法を示す。まず、図1(a)に示すように、Si基板100の表面の一部をエッチングにより除去し、凹部102を形成する。そして、スパッタ法又は蒸着法により材料を凹部102の底面に積層させ、ヒータ104を有するパイモルフ構造のカンチレバー106を形成する。さらに、スパッタ法又は蒸着法により導電性材料をカンチレバー106の表面及び凹部102の側面に積層させ、ヒータ104に電力を供給するためのリード106を形成する。このとき、リード106は、ヒータ104からSi基板100の表面まで形成される。
次に、図1(b)に示すように、カンチレバー106が形成されたSi基板100の凹部102の底面をエッチングにより除去し、カンチレバー106の可動領域を確保する。次に、図1(c)に示すように、電極パッド108が形成された配線基板112を用意し、カンチレバー106が形成されたSi基板100と配線基板112とを貼り合せ、Si基板100及び配線基板112によりカンチレバー106を気密封止する。このとき、リード108と電極パッド110とは機械的な圧着により接合され電気的に接続される。そして、外部からの電力が電極パッド110及びリード108を介してヒータ104に供給され、カンチレバー106が駆動される。
従来のマイクロスイッチの製造方法では、リード108と電極パッド110とを機械的な圧着により接合し電気的に接続しているため、接合点におけるインピーダンスにばらつきが生じてしまうという課題がある。また、リード108と電極パッド110とを安定して接合させるためには、エッチングにより形成された凹部102の深さ精度、Si基板100及び配線基板112の貼合面の平面精度が厳密に要求される。
そこで本発明は、上記の課題を解決することができるマイクロデバイス及び製造方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
このような目的を達成するために、本発明の第1の形態によれば、半導体プロセスにより製造され、電気的に外部と接続されて動作するマイクロデバイスであって、配線基板と、配線基板に設けられた電極パッドと、配線基板と略平行に設けられたリード基板と、一端がリード基板に固着され、他端が自由に保持されており、リード基板の面外方向に曲げられることにより電極パッドに電気的に接続された導電性部材のリードとを備える。
リードは、半導体プロセスによってリード基板上に形成されてもよい。
配線基板は、リード基板の下面と対向して設けられており、リードは、リード基板の上面に固着されており、上面から下面の方向に曲げられることにより電極パッドに電気的に接続されてもよい。
リード基板には、貫通孔が形成されており、リードは、一端がリード基板に固着され、他端が貫通孔の方向に延伸し、貫通孔内においてリード基板の面外方向に曲げられることにより電極パッドに電気的に接続されてもよい。
リードと電極パッドとは、貫通孔の中心軸の近傍において電気的に接続されてもよい。
リードと電極パッドとは、リードの延伸方向における貫通孔の中心軸の近傍において電気的に接続されてもよい。
リード及び電極パッドは、同一の導電性部材により形成されてもよい。
本発明の第2の形態によれば、半導体プロセスにより製造され、電気的に外部と接続されて動作するマイクロデバイスの製造方法であって、リード基板を用意するリード基板用意段階と、リード基板に導電性部材のリードを形成するリード形成段階と、リードの一端がリード基板に固着され、他端が自由に保持されるように、リード基板の一部を除去するリード基板除去段階と、電極パッドが形成された配線基板を用意する配線基板用意段階と、リード基板と配線基板とが対向するようにリード基板と配線基板とを固着する固着段階と、リードをリード基板の面外方向に湾曲させ電極パッドに押圧することにより、リードと電極パッドとを電気的に接続する電気的接続段階とを備える。
リード形成段階は、半導体プロセスによってリードをリード基板上に形成する段階を有してもよい。
リード形成段階は、リード基板の上面にリードを形成する段階を有し、固着段階は、リード基板の下面と配線基板とが対向するようにリード基板と配線基板とを固着する段階を有し、電気的接続段階は、リードをリード基板の上面から下面の方向に湾曲させ電極パッドに押圧することにより、リードと電極パッドとを電気的に接続する段階を有してもよい。
リード形成段階は、リード基板の下面に導電性部材のリードを形成する段階を有し、リード基板除去段階は、リードの一端がリード基板に固着され、他端が自由に保持されるように、リード基板に貫通孔を形成する段階を有し、固着段階は、リード基板の下面と配線基板とが対向するようにリード基板と配線基板とを固着する段階を有し、電気的接続段階は、リード基板の上面から下面の方向へ、貫通孔にボンディング機具を挿入し、リードを湾曲させ電極パッドに押圧することにより、リードと電極パッドとを電気的に接続する段階を有してもよい。
キャップ基板を用意するキャップ基板用意段階と、リード基板の上面において貫通孔を塞ぐように、リード基板とキャップ基板とを固着し、リード基板、配線基板、及びキャップ基板により、リードを密封する密封段階とをさらに備えてもよい。
電気的接続段階は、リードの一端から他端への延伸方向において貫通孔と略同一幅のボンディング機具を貫通孔に挿入して、リードを電極パッドに押圧する段階を有してもよい。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
図1(a)は、従来のマイクロスイッチの製造方法を示す図である。
図1(b)は、従来のマイクロスイッチの製造方法を示す図である。
図1(c)は、従来のマイクロスイッチの製造方法を示す図である。
図2(a)は、マイクロスイッチ200の断面図である。
図2(b)は、基板206の斜視図である。
図3(a)は、基板用意段階、可動部形成段階、及びリード形成段階を示す図である。
図3(b)は、リード基板除去段階を示す図である。
図3(c)は、配線基板用意段階及び固着段階を示す図である。
図4(a)は、電気的接続段階を示す図である。
図4(b)は、基板用意段階及び密封段階を示す図である。
図5(a)は、配線基板212の全体を示す図である。
図5(b)は、基板206の全体を示す図である。
図5(c)は、基板216の全体を示す図である。
図5(d)は、固着段階、密封段階、及び電気的接続段階を示す図である。
図5(e)は、切断段階を示す図である。
図6(a)は、リード形成段階及び固着段階の他の例を示す図である。
図6(b)は、電気的接続段階の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施の形態は請求の範囲に係る発明を限定するものではなく、又実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図2は、本発明の一実施形態に係るマイクロスイッチ200の構成の一例である。図2(a)は、マイクロスイッチ200の断面図を示し、図2(b)は、可動部202及びリード204が形成された基板206の斜視図を示す。マイクロスイッチ200は、本発明のマイクロデバイスの一例であり、基板206は、本発明のリード基板の一例である。また、本発明のマイクロデバイスは、マイクロセンサ等のマイクロマシンであってもよい。
マイクロスイッチ200は、半導体プロセスにより製造され、電気的に外部と接続されて動作する。マイクロスイッチ200は、貫通孔208及び210が形成された基板206と、一端が基板206に固着され、他端が貫通孔208上に自由に保持される可動部202と、基板206と略平行に、可動部202に離間して設けられた配線基板212と、配線基板212に設けられた電極パッド214と、一端が基板206に固着され、他端が貫通孔210の方向に延伸し基板206の面外方向に曲げられることにより電極パッド214に電気的に接続された導電性部材のリード204と、基板206及び配線基板212とにより可動部202を密封するように設けられたキャップ基板の一例である基板216と、配線基板212に設けられた固定接点及び接地電極220とを備える。可動部202の他端は、貫通孔208の内部に保持されてもよいし、貫通孔208から基板206の垂直方向の位置に保持されてもよい。
貫通孔208及び貫通孔210は、基板206の上面から、基板206の一部を除去することにより形成される。また、配線基板212は、基板206の下面に対向して設けられ、基板216は、基板206の上面において貫通孔208及び210を塞ぐように設けられる。
可動部202は、アクチュエータの一例であるバイモルフ222と、バイモルフ222を加熱するヒータ224と、バイモルフ222の先端に設けられた可動接点226とを有する。バイモルフ222は、熱膨張率が異なる複数の材料が積層されて形成され、具体的にはSiO層228、Al層230、SiO層232、及びSiO層234を含む。そして、ヒータ224は、SiO層232とSiO層234との間に、Cr層、Pt層、Cr層がこの順に積層されて形成される。可動部202は、アクチュエータの一例として圧電素子を有してもよいし、静電力により可動部202を駆動する静電電極を有してもよい。
リード204と電極パッド214とは、貫通孔210の中心軸の近傍において電気的に接続される。リード204と電極パッド214とは、リード204の延伸方向における貫通孔210の中心軸の近傍において電気的に接続されてもよい。リード204は、半導体プロセスによって基板206上に形成されることが好ましい。また、リード204及び電極パッド214は、例えばAu等の同一の導電性部材により形成されることが好ましい。リード204及び電極パッド214が同一の導電性部材により形成されることにより、機械的かつ電気的に安定して接続される。
図3及び図4は、マイクロスイッチ200の製造方法の一例を示す。図3(a)は、基板用意段階、可動部形成段階、及びリード形成段階を示す。図3(b)は、リード基板除去段階を示す。図3(c)は、配線基板用意段階及び固着段階を示す。図4(a)は、電気的接続段階を示す。図4(b)は、基板用意段階及び密封段階を示す。
まず、図3(a)に示すように、基板用意段階において、Si基板である基板206を用意する。そして、基板206の下面の一部をエッチングにより除去し、凹部236を形成する。そして、可動部形成段階において、スパッタ法又は蒸着法により材料を凹部236の底面に積層させ可動部202を基板206の下面に形成する。そして、リード形成段階において、スパッタ法又は蒸着法により導電性材料を可動部202の表面及び凹部236の底面に積層させ、基板206の下面にリード204を形成する。
次に、図3(b)に示すように、リード基板除去段階において、可動部202の一端が基板206に固着され、他端が自由に保持されるように、基板206の一部を除去することにより基板206に貫通孔208を形成し、またリード204の一端が基板206に固着され、他端が自由に保持されるように、基板206に貫通孔210を形成する。具体的には、基板206の上面にレジスト層を形成し、当該レジスト層をエッチングマスクとして、基板206の上面から基板206の一部をドライエッチングにより除去する。このとき、可動部202がSi基板である基板206と接触する部分に有するSiO層228がエッチングストッパとなり、貫通孔208は、SiO層228が露出するまでSi基板である基板206を除去することにより形成される。また、貫通孔208及び210は、ウェットエッチングにより形成されてもよく、異方性のエッチングにより形成されることが好ましい。
可動部202が設けられた面の裏面である上面から基板206をエッチングして貫通孔208及び210を形成することにより、貫通孔208及び210を形成する領域全体において、エッチングにより除去する基板206の厚さを略同一にすることができる。そのため、エッチング量を精度よく調整することができ、貫通孔208及び210の大きさを精度よく形成することができるので、可動部202の貫通孔208への延伸部分の長さ、リード204の貫通孔210への延伸部分の長さ、及び気密部分(即ち、基板206、配線基板212、及び基板216で囲まれる空間)の大きさを精度よく製造することができる。そのため、可動部202に所望の変位を与えるために必要な電力の、マイクロスイッチ200のデバイス毎のばらつきを低減することができる。
次に、図3(c)に示すように、配線基板用意段階において、電極パッド214が形成された配線基板212を用意する。そして、固着段階において、基板206の下面と配線基板212とが対向するように基板206と配線基板212とを固着する。配線基板212がガラス基板である場合、陽極接合により基板206と配線基板212とを接合してもよい。また、基板206と配線基板212との接合面にそれぞれ金属膜を形成し、金属結合により基板206と配線基板212とを接合してもよい。
次に、図4(a)に示すように、電気的接続段階において、基板206の上面から下面の方向へ貫通孔210にボンディング機具238を挿入し、リード204を基板206の面外方向に湾曲させ電極パッド214に押圧することにより、リード204と電極パッド214とを電気的に接続する。このとき、リード204の一端から他端への延伸方向において貫通孔210と略同一幅のボンディング機具238を貫通孔210に挿入して、リード204を電極パッド214に押圧してもよい。また、基板206の面内方向において貫通孔210と略同一断面形状のボンディング機具238を貫通孔210に挿入して、リード204を電極パッド214に押圧してもよい。ボンディング機具238は、例えば超音波ウェッジであり、リード204に超音波振動を供給しながら電極パッド214に押圧して圧着してもよい。このように、リード204と電極パッド214とを直接押圧して圧着することにより、リード204と電極パッド214とを確実に電気的に接続することができる。
次に、図4(b)に示すように、基板用意段階において、基板216を用意する。そして、密封段階において、基板206の上面において貫通孔208及び210を塞ぐように、基板206と基板216とを固着し、基板206、配線基板212、及び基板216により、可動部202及びリード204を密封する。基板216がガラス基板である場合、陽極接合により基板206と基板216とを接合してもよい。また、基板206と基板216との接合面にそれぞれ金属膜を形成し、金属結合により基板206と基板216とを接合してもよい。
図5は、マイクロスイッチ200の製造方法の一例を示す。図5(a)は、配線基板212の全体を示す。図5(b)は、基板206の全体を示す。図5(c)は、基板216の全体を示す。図5(d)は、固着段階、密封段階、及び電気的接続段階を示す。図5(e)は、切断段階を示す。
図5(a)に示すように、配線基板212には複数のマイクロスイッチ200のそれぞれに対応する複数の領域240のそれぞれに、図2に示した複数の電極パッド214、固定接点218、及び接地電極220がそれぞれ形成される。また、図5(b)に示すように、可動部形成段階において、基板206には複数のマイクロスイッチ200のそれぞれに対応する複数の領域242のそれぞれに、図2に示した複数の可動部202及びリード204がそれぞれ形成される。また、リード基板除去段階において、基板206には複数の可動部202毎に複数の貫通孔208がそれぞれ形成され、複数のリード204毎に複数の貫通孔210がそれぞれ形成される。また、図5(c)に示すように、複数のマイクロスイッチ200のそれぞれに対応する複数の領域244を有する基板216が用意される。
そして、図5(d)に示すように、固着段階において、複数の電極パッド214が形成された配線基板212と、複数の可動部202及びリード204が形成された基板206とが固着される。そして、電気的接続段階において、複数の貫通孔210にボンディング機具238を挿入し、複数のリード204と複数の電極パッド214とをそれぞれ電気的に接続する。このとき、複数の貫通孔210のそれぞれに先端が挿入される形状のボンディング機具238を用いて、同時に複数のリード204と複数の電極パッド214とをそれぞれ電気的に接続することが好ましい。そして、密封段階において、基板206と基板216と固着し、複数の可動部202及びリード204をそれぞれ密封する。
そして、図5(e)に示すように、密封段階の後、切断段階において、複数の可動部202及びリード204をそれぞれ密封した状態で、基板206、配線基板212、及び基板216をダイシングにより切断し、それぞれのマイクロスイッチ200をチップ化する。切断段階では、ダイシングによる熱の上昇を防ぐため、基板表面に水を流しながら切断するので、密封段階の後に切断することにより、可動部202及びリード204を水圧から保護することができる。
図6は、マイクロデバイスの製造方法の他の例を示す。図6(a)は、リード形成段階及び固着段階の他の例を示す。図6(b)は、電気的接続段階の他の例を示す。本例におけるマイクロデバイスの製造方法が含む各段階は、以下に説明する部分を除き、図1〜図5で説明した各段階と同一であるので一部の説明を省略する。
本例のマイクロデバイスは、配線基板308と、配線基板に設けられた電極パッド306と、配線基板308と略平行に設けられた基板304と、一端が基板304に固着され、他端が自由に保持されており、基板304の面外方向に曲げられることにより電極パッド306に電気的に接続された導電性部材のリード302とを備える。例えば、基板304はLSIが形成された基板であり、リード302はLSIの端子である。なお、基板304は、本発明のリード基板の一例である。
図6(a)に示すように、リード形成段階において、基板304の上面にリード302を形成する。そして、固着段階において、基板304の下面と配線基板308とが対向するように、基板304の下面を陽極接合、金属接合、接着剤による接合等により基板304と配線基板308と固着する。即ち、リード302は、基板304において、基板304と配線基板308との接合面の反対の面に設けられている。そのため、基板304と配線基板308とが接合された場合に、リード302と電極パッド306との間に、基板304の厚さと略同一の隙間が形成される。次に、図6(b)に示すように、電気的接続段階において、ボンディング機具300を用いて、リード302を基板304の上面から下面の方向に湾曲させ電極パッド306に押圧することにより、リード302と電極パッド306とを電気的に接続する。このように、リード302と電極パッド306とを直接押圧して圧着することにより、簡易且つ確実に、LSI等の電子デバイスを配線基板に接続することができる。
以上、発明の実施の形態を説明したが、本出願に係る発明の技術的範囲は上記の実施の形態に限定されるものではない。上記実施の形態に種々の変更を加えて、請求の範囲に記載の発明を実施することができる。そのような発明が本出願に係る発明の技術的範囲に属することもまた請求の範囲の記載から明らかである。
以上の説明から明らかなように、本発明によれば、安定して外部と電気的に接続されるマイクロデバイス及びその製造方法を提供できる。

Claims (11)

  1. 半導体プロセスにより製造され、電気的に外部と接続されて動作するマイクロデバイスであって、
    配線基板と、
    前記配線基板に設けられた電極パッドと、
    前記配線基板と略平行に設けられたリード基板と、
    一端が前記リード基板に固着され、他端が前記リード基板の面外方向に曲げられることにより前記電極パッドに電気的に接続された導電性部材のリードと
    を備え、
    前記リード基板には、貫通孔が形成されており、
    前記リードは、前記一端が前記リード基板に固着され、前記他端が前記貫通孔の方向に延伸し、前記貫通孔内において前記リード基板の面外方向に曲げられ前記電極パッドに電気的に接続され
    イクロデバイス。
  2. 前記リードは、半導体プロセスによって前記リード基板上に形成されることを特徴とする請求項1に記載のマイクロデバイス。
  3. 前記リードと前記電極パッドとは、前記貫通孔の中心軸の近傍において電気的に接続され
    求項1または2に記載のマイクロデバイス。
  4. 前記リードと前記電極パッドとは、前記リードの延伸方向における前記貫通孔の中心軸の近傍において電気的に接続され
    求項1または2に記載のマイクロデバイス。
  5. 前記リード及び前記電極パッドは、同一の導電性部材により形成され
    求項1から4のいずれかに記載のマイクロデバイス。
  6. 前記貫通孔を塞ぐように前記リード基板と固着されたキャップ基板
    をさらに備え、
    前記リードは、前記リード基板、前記配線基板及び前記キャップ基板により密封される請求項1から5のいずれかに記載のマイクロデバイス。
  7. 前記配線基板と離間して設けられ、一端が前記リード基板に固着され、他端が前記貫通孔の方向に延伸し自由に保持される可動部と、
    前記可動部の前記他端に設けられた可動接点と、
    前記配線基板上に設けられた固定接点と
    をさらに備える請求項1から6のいずれかに記載のマイクロデバイス。
  8. 半導体プロセスにより製造され、電気的に外部と接続されて動作するマイクロデバイスの製造方法であって、
    リード基板を用意するリード基板用意段階と、
    前記リード基板に導電性部材のリードを形成するリード形成段階と、
    前記リードの一端が前記リード基板に固着され、他端が自由に保持されるように、前記リード基板の一部を除去するリード基板除去段階と、
    電極パッドが形成された配線基板を用意する配線基板用意段階と、
    前記リード基板と前記配線基板とが対向するように前記リード基板と前記配線基板とを固着する固着段階と、
    前記リードを前記リード基板の面外方向に湾曲させ前記電極パッドに押圧することにより、前記リードと前記電極パッドとを電気的に接続する電気的接続段階と
    を備え、
    前記リード形成段階は、前記リード基板の下面に導電性部材のリードを形成する段階を有し、
    前記リード基板除去段階は、前記リードの前記一端が前記リード基板に固着され、前記他端が自由に保持されるように、前記リード基板に貫通孔を形成する段階を有し、
    前記固着段階は、前記リード基板の前記下面と前記配線基板とが対向するように前記リード基板と前記配線基板とを固着する段階を有し、
    前記電気的接続段階は、前記リード基板の上面から前記下面の方向へ、前記貫通孔にボンディング機具を挿入し、前記リードを湾曲させ前記電極パッドに押圧することにより、前記リードと前記電極パッドとを電気的に接続する段階を有す
    造方法。
  9. 前記リード形成段階は、半導体プロセスによって前記リードを前記リード基板上に形成する段階を有す
    求項8に記載の製造方法。
  10. キャップ基板を用意するキャップ基板用意段階と、
    前記リード基板の前記上面において前記貫通孔を塞ぐように、前記リード基板と前記キャップ基板とを固着し、前記リード基板、前記配線基板、及び前記キャップ基板により、前記リードを密封する密封段階と
    をさらに備える請求項8または9に記載の製造方法。
  11. 前記電気的接続段階は、前記リードの前記一端から前記他端への延伸方向において前記貫通孔と略同一幅の前記ボンディング機具を前記貫通孔に挿入して、前記リードを前記電極パッドに押圧する段階を有す
    求項8から10のいずれかに記載の製造方法。
JP2004535904A 2002-09-13 2003-09-08 マイクロデバイス及び製造方法 Expired - Fee Related JP4395072B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002268814 2002-09-13
JP2002268814 2002-09-13
PCT/JP2003/011404 WO2004024618A1 (ja) 2002-09-13 2003-09-08 マイクロデバイス及び製造方法

Publications (2)

Publication Number Publication Date
JPWO2004024618A1 JPWO2004024618A1 (ja) 2006-01-05
JP4395072B2 true JP4395072B2 (ja) 2010-01-06

Family

ID=31986788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004535904A Expired - Fee Related JP4395072B2 (ja) 2002-09-13 2003-09-08 マイクロデバイス及び製造方法

Country Status (4)

Country Link
JP (1) JP4395072B2 (ja)
DE (1) DE10393265T5 (ja)
TW (1) TWI226075B (ja)
WO (1) WO2004024618A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009262301A (ja) * 2008-04-28 2009-11-12 Nippon Telegr & Teleph Corp <Ntt> 微細構造体

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554136B2 (en) 2002-09-13 2009-06-30 Advantest Corporation Micro-switch device and method for manufacturing the same
KR100837267B1 (ko) 2004-05-19 2008-06-12 (주)지엔씨 일체형 버튼부를 구비한 무선통신 단말기
KR20070047840A (ko) 2004-09-01 2007-05-07 주식회사 아도반테스토 바이모르프 소자, 바이모르프 스위치, 미러 소자 및 이들의제조 방법
US7184202B2 (en) * 2004-09-27 2007-02-27 Idc, Llc Method and system for packaging a MEMS device
KR100750741B1 (ko) * 2006-09-15 2007-08-22 삼성전기주식회사 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법
JP5494038B2 (ja) * 2009-05-21 2014-05-14 富士通株式会社 電子デバイスおよびその製造方法
CN108850040B (zh) * 2018-07-05 2020-06-26 青岛三昌食品科技有限公司 一种三维低温烘焙装置
US20210354977A1 (en) * 2020-05-14 2021-11-18 Texas Instruments Incorporated Microelectromechanical Device with Beam Structure over Silicon Nitride Undercut

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173256B2 (ja) * 1993-11-08 2001-06-04 日産自動車株式会社 半導体加速度センサとその製造方法
JPH1154478A (ja) * 1997-06-05 1999-02-26 Tokai Rika Co Ltd シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法
JP2000124251A (ja) * 1998-10-12 2000-04-28 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001023497A (ja) * 1999-07-08 2001-01-26 Omron Corp 静電マイクロリレー
JP2002289642A (ja) * 2001-03-23 2002-10-04 Seiko Epson Corp 半導体装置及びその製造方法、ボンディングツール、回路基板並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009262301A (ja) * 2008-04-28 2009-11-12 Nippon Telegr & Teleph Corp <Ntt> 微細構造体

Also Published As

Publication number Publication date
TWI226075B (en) 2005-01-01
DE10393265T5 (de) 2005-09-15
JPWO2004024618A1 (ja) 2006-01-05
TW200404317A (en) 2004-03-16
WO2004024618A1 (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
US7554136B2 (en) Micro-switch device and method for manufacturing the same
TWI254343B (en) Electronic component, electronic component module and method of manufacturing the electronic component
JP5486913B2 (ja) 圧電型音響変換器及びその製造方法
JP4588753B2 (ja) 電子素子パッケージの製造方法および電子素子パッケージ
TWI461348B (zh) 微封裝方法及裝置
JP4202765B2 (ja) マイクロスイッチ及びマイクロスイッチの製造方法
JP4539155B2 (ja) センサシステムの製造方法
JP4395072B2 (ja) マイクロデバイス及び製造方法
JP4344350B2 (ja) パッケージング基板の製造方法およびそれを用いたパッケージング方法
JP2006247833A (ja) Mems素子パッケージ及びその製造方法
EP1881603A2 (en) Surface acoustic wave device
JP5049479B2 (ja) 水晶デバイスおよびその製造方法
JP4822769B2 (ja) 加速度センサ
WO2012102291A1 (ja) ガラス埋込シリコン基板およびその製造方法
JP5684233B2 (ja) シリコン配線埋込ガラス基板及びその製造方法
JP2010509087A (ja) 局所化した結合のための方法および装置
WO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
JP2007010377A (ja) 加速度センサ
WO2011118788A1 (ja) ガラス埋込シリコン基板の製造方法
WO2012102252A1 (ja) 貫通電極付基板およびその製造方法
JP2006074567A (ja) 圧電デバイス
EP1752734A2 (en) Semiconductor device
WO2011118787A1 (ja) ガラス埋込シリコン基板の製造方法
JP2011204950A (ja) 金属埋込ガラス基板及びその製造方法、及びmemsデバイス
JP2013036829A (ja) シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091016

R150 Certificate of patent or registration of utility model

Ref document number: 4395072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees