JP4376064B2 - 測定装置、及び測定方法 - Google Patents

Description

本発明は、電子デバイスを測定する測定装置及び測定方法に関する。特に、本発明は電子デバイスのジッタ伝達関数、ビット誤り率、及びジッタ耐力を測定する測定装置及び測定方法に関する。また本出願は、下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
ＰＣＴ／ＵＳ０２／０５９０１ 出願日 ２００２年２月２６日

従来、ジッタ試験は、シリアル・デシリアル通信デバイスにとって重要な試験項目である。たとえば、International Telecommunication UnionやBellcoreなどの勧告（（１）ITU-T、 Recommendation G.958: Digital Line Systems Based on the Synchronous Digital Hierarchy for Use on Optical Fibre Cables、 November 1994.、（２）ITU-T、 Recommendation O.172: Jitter and Wander Measuring Equipment for Digital Systems Which are Based on the Synchronous Digital Hierarchy (SDH)、 March 1999.、（３）Bellcore、 Generic Requirements GR-1377-Core: SONET OC-192 Transport System Genetic Criteria、 December 1998）.は、ジッタ耐力（jitter tolerance）、ジッタ生成（jitter generation）、ジッタ伝達関数（jitter transfer function）の測定を規定している。

したがって、シリアル通信用VLSIはこれらの規格値を満足する必要がある。とくにデシリアライザのジッタ耐力測定は、(a) 入力ビット列のゼロ交叉に揺らぎ（サイン波ジッタ）をあたえる。(b)デシリアライザは、最適標本化時点近傍でサンプリングし、シリアルビット列を、パラレルデータとして出力する。 (c)一のポートをビット誤り率測定器に接続し、ビット誤り率を算出する。(d) この最適標本化時点は、ゼロ交叉が揺らいでいる再生クロックまたはデータ列から抽出したクロックからもとめなければならない。したがって、ジッタ耐力測定は最も困難な測定のひとつであることがわかる。

まず、被試験デバイスのジッタ伝達関数を測定する従来の装置について説明する。図７４は、ネットワークアナライザを用いてジッタ伝達関数を測定する場合を説明する。ネットワークアナライザは、被試験デバイスであるデシリアライザのジッタ伝達関数を測定する。信号発生器は、デシリアライザに供給する周波数ｆａのサイン波（基準搬送波）を発生する。ネットワークアナライザは、周波数ｆｂのサイン波に基づいて、基準搬送波を位相変調する。位相変調された基準搬送波は、パルスパターン発生器に供給される。パルスパターン発生器は、受け取った基準搬送波に基づくデジタル信号をデシリアライザに供給する。

デシリアライザは入力シリアルビット列をシリアル・パラレル変換し、複数ビットの再生データとして出力する。このとき、パターンのデータクロックは、ネットワークアナライザが供給するサイン波により位相変調される。
デシリアライザが出力する再生データにおける再生クロックは、基準クロックと混合することにより、基準クロックと位相比較される。

ネットワークアナライザは、デシリアライザに入力されるデジタル信号における位相雑音スペクトルと、再生データにおける位相雑音スペクトルとに基づいて、デシリアライザのジッタ伝達関数を測定する。しかし、位相雑音スペクトルの比に基づいてジッタ伝達関数を測定した場合、波形のエッジ以外の領域における位相雑音が含まれるため、ジッタ伝達関数を精度よく測定することができない。

図７５は、ジッタアナライザを用いてデシリアライザのジッタ伝達関数を測定する場合について説明する。ジッタアナライザは、所望の周波数のクロックを生成する。シンセサイザは、当該クロックを変調する。クロックソースは、シンセサイザが生成したサイン波で位相変調されたクロックをパターンジェネレータに供給する。パターンジェネレータは、受け取ったクロックに応じてデータとクロックをデシリアライザに供給する。デシリアライザは、受けとったデータに応じて、出力データと再生クロックを出力する。ジッタアナライザは、デシリアライザの入力クロックと、デシリアライザの出力再生クロックとを受け取り、入力クロック及び出力再生クロックをサンプリングする。ここで、入力クロック及び再生クロックの高周波ジッタ成分は、フィルタによって除去される。（勧告G.825参照）

次に、周期的なサンプリングにおける問題点について説明する。ジッタアナライザは、入力データのＭ周期毎にデータをサンプリングする。また、ジッタアナラザは、１サンプリング毎に、微少な位相だけずらしたタイミングでサンプリングする。つまり、入力データの周期をＴとした場合、ジッタアナライザは、ＭＴ＋Ｔ_ＥＳのサンプリング周期でサンプリングを行う。入力データ及び出力データは、Ｔの逓倍の周期を有する周期波形であるため、サンプリング結果は、サンプリング周期Ｔ_ＥＳでサンプリングした場合とほぼ等価な結果が得られる。

ジッタアナライザは、サンプリング結果に基づいて、入力データの瞬時位相スペクトルと、出力データの瞬時位相スペクトルとの比を算出し、当該スペクトル比に基づいて、デシリアライザのジッタ伝達関数を測定する。しかし、ジッタアナライザは、ＭＴ＋Ｔ_ＥＳのサンプリング周期でサンプリングし、等価的にデータの１周期のデータを抽出している。このため、ジッタ伝達関数の測定に時間がかかるものであった。

また、ジッタアナライザは、略ＭＴ／Ｔ_ＥＳ個の標本数により、等価的な１周期分の波形を生成しているため、入力データ又は出力データの波形において、隣接するエッジ間の周期変動を測定することが困難である。サンプリングにより生成した波形における周期変動は、入力データ又は出力データのＭ周期において、隣接するエッジ間の周期変動の平均値となる。このため、ジッタアナライザは、入力データ及び出力データの瞬時位相を精度よく測定することができず、またジッタ伝達関数を精度よく測定することが困難であった。

次に、従来のビット誤り率の測定方法及び従来のジッタ耐力測定方法について説明する。アイダイアグラム（eye-diagram）測定をもちいると、通信デバイスの性能を簡単にテストできる。図７６は、アイダイアグラムを示す。水平のアイ開口度（horizontal eye opening）は、タイミングジッタのピークツゥピーク値をあたえる。一方、垂直のアイ開口度（vertical eye opening）は、耐ノイズ性（noise immunity）または信号対雑音比（signal-to-noise ratio）をあたえる（Edward A. Lee and David G. Messerschmitt、 Digital Communication、 2nd ed.、 pp. 192、 Kluwer Academic Publishers、 1994）。しかし、ジッタ耐力測定のとき、入力データビット列のゼロ交叉は1 UI（Unit Interval単位時間間隔、1 UIはビット周期T_bに等しい）以上のピークツゥピーク値をもつタイミングジッタで揺らぎをあたえられる（たとえば、勧告（１）は1.5 UI_PPと規定している）。この結果、アイダイアグラム測定では、閉じたアイパターン（eye pattern）しか測定できないことになる。したがって、アイダイアグラムをジッタ耐力測定に適用できないことがわかる。

ジッタ耐力測定は、ビット誤り率試験の拡張である。図７７は、デシリアライザのジッタ耐力測定構成を示す。デシリアライザは、入力シリアルビット列をシリアル・パラレル変換し、たとえば16ビットの再生データとして出力する。被試験デシリアライザへの入力ビット列の瞬時位相Δθ[nT]はサイン波ジッタにより変動させられる。ここで、Tはデータレートである。誤り率試験器は、出力再生クロックに時間遅延をあたえ最適タイミングとし、出力再生データをサンプリングする。再生データのサンプリング値とその期待値を比較することによりパラレルデータのビット誤り率を試験する。しかし、出力再生クロックはエッジが揺らいでいるシリアルビット列から抽出されるため、印加ジッタ量が大きくなると最適標本化時点で出力再生データをサンプリングするのは困難になる。一方、再生データ列からクロックを抽出する方式では、誤り率試験器は高性能のクロック再生器を備える必要がある。というのは、被試験デシリアライザのジッタ耐力を測定するには、被試験デシリアライザが内蔵しているクロック再生器よりもジッタ耐力のあるクロック再生器が必要であるからである。つまり、誤り率試験器をもちいたジッタ耐力測定では、ジッタ耐力を過小評価する可能性がある。このため、再現ある測定をおこなうには、高度な測定スキルやノウハウを必要とする。

さらにジッタ耐力測定では、ジッタ周波数f_Jを固定し印加ジッタ量を増加させ、ビット誤り率が発生する最小印加ジッタ量を算出する。たとえば、パターン長2²³-1の疑似ランダム2値系列をもちいて、2.5 Gbpsのシリアル通信デバイスのビット誤り率試験をおこなうには、1 secのテスト時間を要する。印加ジッタ量を20回変更して、ジッタ耐力を測定するには、20 secのテスト時間を要することになる。

入力ビット列のタイミング劣化（timing degradation）は、振幅劣化（amplitude degradation）と同様にビット誤り率を増加させる。ところで、タイミング劣化はアイダイアグラム測定における水平のアイ開口度に対応し、振幅劣化は垂直のアイ開口度に対応する。したがって、タイミング劣化度や振幅劣化度を測定することにより、ビット誤り率を算出できる。なお、ジッタ耐力測定は、アイダイアグラム測定における水平のアイ開口度に対応する。たとえば、受信信号の振幅が劣化しΔA = 10 % 小さくなると、信号対雑音比が20log10(100-10)/100 = 0.9 dB小さくなったことに対応する。したがって、ビット誤り率は0.9 dB大きくなる。タイミング劣化ΔTについても同様に計算できる。ただし、割合%値やdB値は相対値であり、絶対値をあたえない。ビット誤り率の精確な値をえるには、校正を必要とすることになる。ここで、J. E. Gersbachによる定義ΔAとΔT（John E. Gersbach、 Ilya I. Novof、 Joseph K. Lee、 "Fast Communication Link Bit Error Rate Estimator、" U.S. Patent# 5、418、789、 May 23、 1995）をもちいた。上記公報に開示された装置には、次式

をもちいて、ΔT、ΔA、ローカルクロック周期Tと最適標本化時点におけるサンプルの最大値Aから瞬時ビット誤り率（instantaneous bit error rate）を算出する。しかし、上述した装置はガウス雑音ジッタによるタイミング劣化度を測定することにより、ビット誤り率を測定する方法しかあたえていない。上述した装置はデータエッジのヒストグラムをもとめ、しきい値処理をおこない、ΔTをもとめている。この処理は、単峯性の分布を示すガウス雑音ジッタにのみ有効である。ジッタ耐力試験でもちいられるサイン波ジッタは、分布の両端に2つのピークをもつ。したがって、単純なしきい値処理をおこなってもΔTを算出することはできない。また、ジッタ耐力測定のとき、ゼロ交叉は1 UI_PP以上のタイミングジッタで揺らぎをあたえられる。この結果、ヒストグラムは隣り合うエッジの確率密度関数がお互いに重なり合った分布を示す。このようなヒストグラムから、ΔTを算出することは困難である。このヒストグラム処理は、10000程度又はそれ以上のデータをサンプリングしないと十分な測定精度を確保できないことが知られている（T. J. Yamaguchi、 M. Soma、 D. Halter、 J. Nissen、 R. Raina、 M. Ishida、 and T. Watanabe、 "Jitter Measurements of a PowerPC^TM Microprocessor Using an Analytic Signal Method、" Proc. IEEE International Test Conference、 Atlantic City、 NJ、 October 3-5、 2000）。このため、測定時間の短縮は困難である。さらに、上式のKは理論値をもたない。このため、瞬時ビット誤り率を実際のビット誤り率で校正することにより、Kの初期値をあたえなければならない。同時に、瞬時ビット誤り率の長時間平均値と実際のビット誤り率の差から、補正値ΔKを算出しなければならない。このため、従来の装置は効率が悪く、長時間の試験時間を必要としていた。

そこで本発明は、上記の課題を解決することのできる測定装置及び測定方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、電子デバイスのジッタ伝達関数を測定する測定装置であって、電子デバイスが出力する出力信号に基づいて、出力信号の出力タイミングジッタ系列を算出するタイミングジッタ推定部と、出力タイミングジッタ系列に基づいて、電子デバイスにおけるジッタ伝達関数を算出するジッタ伝達関数推定部とを備えることを特徴とする測定装置を提供する。

タイミングジッタ推定部は、出力信号に基づいて、出力信号の瞬時位相雑音を算出する瞬時位相雑音推定部と、瞬時位相雑音を、所定のタイミングでリサンプリングした出力タイミングジッタ系列を生成するリサンプリング部とを有してよい。

リサンプリング部は、出力信号のゼロクロスタイミングと略等しいタイミングで、瞬時位相雑音をリサンプリングしてよい。

電子デバイスは、ジッタ量の異なる複数の入力信号を受け取り、それぞれの入力信号に応じた出力信号を出力し、タイミングジッタ推定部は、それぞれの出力信号に対応する出力タイミングジッタ系列を算出し、ジッタ伝達関数推定部は、複数の入力信号に対応する複数の入力タイミングジッタ系列を示す情報に更に基づいて、ジッタ伝達関数を算出してよい。
電子デバイスは、ジッタの振幅の異なる複数の入力信号を順次受け取り、それぞれの入力信号に応じた出力信号を出力し、タイミングジッタ推定部は、複数の入力信号を順次受け取り、それぞれの入力信号の入力タイミングジッタ系列を算出し、複数の出力信号を順次受け取り、それぞれの出力信号の出力タイミングジッタ系列を算出し、ジッタ伝達関数推定部は、入力タイミングジッタ系列に更に基づいて、ジッタ伝達関数を算出してよい。

入力タイミングジッタ系列及び出力タイミングジッタ系列を、周波数領域の信号に変換する周波数領域変換部を更に備えてよい。

ジッタ伝達関数推定部は、下式に基づいてジッタ伝達関数のゲイン|H_J(f_J)|を算出するジッタゲイン推定部と、

下式に基づいて前記ジッタ伝達関数の位相∠H_J(f_J)を算出する位相推定部とを有してよい。

但し、ΔΦ［f_J］は出力信号の出力タイミングジッタスペクトル、ΔΘ［f_J］は入力信号の入力タイミングジッタスペクトル、ΔΦ（f_J）は出力信号の位相雑音スペクトル、ΔΘ（f_J）は入力信号の位相雑音スペクトルを示す。

ジッタ伝達関数推定部は、複数の入力タイミングジッタ系列と、複数の出力タイミングジッタ系列とに基づいて、ジッタ伝達関数のゲインを算出するジッタゲイン推定部を有してよい。

ジッタゲイン推定部は、複数の入力タイミングジッタ系列における、入力タイミングジッタと、複数の出力タイミングジッタ系列における、出力タイミングジッタとの、ピークツゥピーク値又は実効値（ＲＭＳ値）の関係を直線適合した結果に基づいて、ジッタ伝達関数のゲインを算出してよい。

ジッタ伝達関数推定部は、入力タイミングジッタ系列、及び出力タイミングジッタ系列に基づいて、ジッタ伝達関数の位相を算出してよい。

入力信号に所望の入力タイミングジッタを重畳した信号を電子デバイスに供給するジッタ重畳部を更に備え、ジッタゲイン推定部は、ジッタ重畳部が入力信号に重畳した入力タイミングジッタと、出力信号における出力タイミングジッタとに基づいて、ジッタ伝達関数のゲインを推定してよい。

ジッタ重畳部は、入力信号に、入力タイミングジッタとして、サイン波ジッタを重畳してよい。
ジッタ重畳部は、入力信号の位相を変調することにより、入力タイミングジッタを重畳してよい。
ジッタ重畳部は、入力信号の周波数を変調することにより、入力タイミングジッタを重畳してよい。

出力信号に基づいて、出力信号の再生クロック信号を生成するクロック再生部を更に備え、タイミングジッタ推定部は、再生クロック信号に基づいて出力タイミングジッタを推定してよい。

タイミングジッタ推定部は、出力信号を複素数の解析信号に変換する解析信号変換部と、解析信号に基づいて、解析信号の瞬時位相を測定する瞬時位相推定部と、解析信号の瞬時位相に基づいて、出力信号のリニア瞬時位相を測定するリニア瞬時位相推定部と、瞬時位相及びリニア瞬時位相に基づいて、瞬時位相からリニア瞬時位相を除去した瞬時位相雑音を算出するリニア位相除去部と、瞬時位相雑音を受け取り、瞬時位相雑音をリサンプリングして出力信号のタイミングジッタ系列を算出するリサンプリング部とを有してよい。

タイミングジッタ推定部は、瞬時位相雑音を受け取り、瞬時位相雑音の低周波成分を除去してリサンプリング部に供給する低周波位相雑音除去部を更に有してよい。
タイミングジッタ推定部は、出力信号をデジタル信号に変換し、デジタル信号を解析信号変換部に供給するＡＤ変換部を更に有し、解析信号変換部は、デジタル信号に基づいて、解析信号を生成してよい。

リサンプリング部は、瞬時位相雑音が入力され、受け取った信号のゼロクロスタイミングに近い瞬時位相雑音データのみをリサンプリングしてよい。

タイミングジッタ推定部は、電子デバイスに与えられる入力データ信号を生成するための入力データクロック信号、及び電子デバイスが入力データ信号に応じて出力する出力データ信号のタイミングジッタ系列を測定し、ジッタ伝達関数推定部は、タイミングジッタ推定部が測定したタイミングジッタ系列に基づいて、入力データクロック信号と出力データ信号との間のジッタ伝達関数を算出してよい。
タイミングジッタ推定部は、電子デバイスに与えられる入力データ信号、及び電子デバイスが入力データ信号に応じて出力する出力データ信号のタイミングジッタ系列を測定し、ジッタ伝達関数推定部は、タイミングジッタ推定部が測定したタイミングジッタ系列に基づいて、入力データ信号と出力データ信号との間のジッタ伝達関数を算出してよい。

電子デバイスは、シリアルデータを入力データ信号として受け取り、予め定められた出力ピン数の出力ピンからパラレルデータを出力データ信号として出力し、タイミングジッタ推定部は、一の出力ピンが出力するデータに応じて、出力データ信号の出力タイミングジッタ系列を測定し、入力部は、一の出力ピンに対応するビットが交互にＨ論理とＬ論理とを繰り返す入力データ信号を、電子デバイスに供給してよい。
入力部は、出力ピン数と同数のビット毎に、Ｈ論理とＬ論理とを繰り返す入力データ信号を、電子デバイスに供給してよい。

本発明の第２の形態においては、電子デバイスのビット誤り率を測定する測定装置であって、電子デバイスにおけるジッタ伝達関数のゲインに基づいて、電子デバイスにおけるビット誤り率を測定するビット誤り率推定部を備えることを特徴とする測定装置を提供する。
ビット誤り率推定部は、ジッタ伝達関数の位相に更に基づいて、ビット誤り率を測定してよい。

本発明の第３の形態においては、電子デバイスのジッタ耐力を測定する測定装置であって、電子デバイスにおけるジッタ伝達関数のゲインに基づいて、電子デバイスにおけるジッタ耐力を測定するジッタ耐力推定部を備えてよい。

ジッタ耐力推定部は、ジッタ伝達関数のゲインに基づいて、ジッタ耐力の暫定値を算出し、測定装置は、ジッタ耐力の暫定値に応じた振幅値の近傍において、振幅の異なるタイミングジッタを重畳した複数の入力信号を順次電子デバイスに入力するジッタ重畳部と、タイミングジッタが重畳された入力信号に基づいて電子デバイスが出力するべき基準信号のそれぞれのビットと、入力信号に応じて電子デバイスが出力する出力信号のそれぞれのビットとを比較することにより、出力信号のビット誤りを検出するビット誤り検出部とを更に備え、ジッタ耐力推定部は、ビット誤り検出部が出力信号のビット誤りを検出しないタイミングジッタの最大振幅を、ジッタ耐力として算出してよい。

ビット誤り検出部は、電子デバイスが出力するデータ信号を、電子デバイスが出力するクロック信号でサンプリングし、データ信号のそれぞれのビットの値を検出し、検出したデータ信号のそれぞれのビットと、与えられる基準信号のそれぞれのビットとを比較してよい。

ジッタ耐力推定部は、ジッタ伝達関数の位相に更に基づいて、ジッタ耐力を測定してよい。

ジッタ耐力推定部が測定したジッタ耐力に応じた振幅のタイミングジッタを重畳した第１確認信号を、電子デバイスに供給するジッタ重畳部と、第１確認信号に応じて電子デバイスが出力するべき出力信号の理想タイミングジッタに対する、第１確認信号に応じて電子デバイスが出力する出力信号の出力タイミングジッタのジッタ歪みを測定するジッタ歪み推定部と、ジッタ歪みに基づいて、ジッタ耐力が正しい値であるか否かを判定する判定部とを更に備えてよい。

判定部が、ジッタ耐力推定部が測定したジッタ耐力が正しい値でないと判定した場合、ジッタ重畳部は、第１確認信号より振幅の小さいタイミングジッタを重畳した第２確認信号を電子デバイスに供給し、ジッタ歪み推定部は、第２確認信号に応じて電子デバイスが出力するべき出力信号の理想タイミングジッタに対する、第２確認信号に応じて電子デバイスが出力する出力信号の出力タイミングジッタのジッタ歪みを測定し、判定部は、ジッタ歪み推定部が測定した、第２確認信号に対応するジッタ歪みに基づいて、新たに前記ジッタ耐力を算出してよい。

本発明の第４の形態においては、電子デバイスのビット誤り率を測定する測定装置であって、電子デバイスを試験するための入力信号の入力タイミング系列、及び入力信号に応じて電子デバイスが出力する出力信号の出力タイミング系列を測定するタイミング推定部と、入力タイミング系列と、出力タイミング系列とのタイミング差を算出するタイミング差推定部と、タイミング差に基づいて、電子デバイスのビット誤り率を測定するビット誤り率推定部とを備えることを特徴とする測定装置を提供する。

タイミング推定部は、入力信号及び出力信号における、立ち上がりエッジ又は立ち下がりエッジのゼロクロスタイミング系列に基づいて、入力タイミング系列及び出力タイミング系列を測定してよい。
タイミング推定部は、入力信号及び出力信号を複素数の解析信号に変換する解析信号変換部と、解析信号の瞬時位相を算出する瞬時位相推定部と、瞬時位相をリサンプリングし、入力信号及び出力信号のタイミング系列を生成するリサンプリング部とを有してよい。

本発明の第５の形態においては、電子デバイスのジッタ伝達関数を測定する測定方法であって、電子デバイスが出力する出力信号に基づいて、出力信号の複数の出力タイミングジッタを示す出力タイミングジッタ系列を算出するタイミングジッタ推定段階と、出力タイミングジッタ系列に基づいて、電子デバイスにおけるジッタ伝達関数を算出するジッタ伝達関数推定段階とを備えることを特徴とする測定方法を提供する。

本発明の第６の形態においては、電子デバイスのビット誤り率を測定する測定方法であって、電子デバイスにおけるジッタ伝達関数のゲインに基づいて、電子デバイスにおけるビット誤り率を測定するビット誤り率推定段階を備えることを特徴とする測定方法を提供する。

本発明の第７の形態においては、電子デバイスジッタ耐力を測定する測定方法であって、電子デバイスにおけるジッタ伝達関数のゲインに基づいて、電子デバイスにおけるジッタ耐力を測定するジッタ耐力推定段階を備えることを特徴とする測定方法を提供する。

本発明の第８の形態においては、電子デバイスのビット誤り率を測定する測定方法であって、電子デバイスを試験するための入力信号の入力タイミング系列、及び入力信号に応じて電子デバイスが出力する出力信号の出力タイミング系列を測定するタイミング推定段階と、入力タイミング系列と、出力タイミング系列とのタイミング差を算出するタイミング差推定段階と、タイミング差に基づいて、電子デバイスのビット誤り率を測定するビット誤り率推定段階とを備えることを特徴とする測定方法を提供する。

本発明の第９の形態においては、電子デバイスの対ジッタ信頼性を試験する測定装置であって、入力タイミングジッタが重畳された入力信号に応じて電子デバイスが出力する出力信号に基づいて、出力信号の出力タイミングジッタ系列を測定するタイミングジッタ推定部と、出力タイミングジッタ系列に基づいて、入力信号に応じて電子デバイスが出力するべき出力信号の理想タイミングジッタに対する、入力信号に応じて電子デバイスが出力する出力信号の出力タイミングジッタのジッタ歪みを測定するジッタ歪み推定部と、ジッタ歪みに基づいて、電子デバイスの対ジッタ信頼性を測定する対ジッタ信頼性推定部とを備えることを特徴とする測定装置を提供する。

入力信号に所望の振幅の入力タイミングジッタを重畳し、電子デバイスに供給するジッタ重畳部を更に備え、対ジッタ信頼性推定部は、入力タイミングジッタの振幅に対する電子デバイスの対ジッタ信頼性を測定してよい。

ジッタ重畳部は、入力タイミングジッタの振幅の異なる複数の入力信号を電子デバイスに供給し、対ジッタ信頼性推定部は、複数の入力信号に対するそれぞれの出力タイミングジッタのジッタ歪みに基づいて、電子デバイスのジッタ耐力を測定してよい。

ジッタ耐力推定部は、出力タイミングジッタのジッタ歪みに基づいて、ジッタ耐力の暫定値を算出し、測定装置は、ジッタ耐力の暫定値に応じた振幅値の近傍において、振幅の異なるタイミングジッタを重畳した複数の入力信号を順次電子デバイスに入力するジッタ重畳部と、タイミングジッタが重畳された入力信号に基づいて電子デバイスが出力するべき基準信号のそれぞれのビットと、入力信号に応じて電子デバイスが出力する出力信号のそれぞれのビットとを比較することにより、出力信号のビット誤りを検出するビット誤り検出部とを更に備え、ジッタ耐力推定部は、ビット誤り検出部が出力信号のビット誤りを検出しないタイミングジッタの最大振幅を、ジッタ耐力として算出してよい。

入力タイミングジッタを入力信号に重畳するジッタ重畳部と、タイミングジッタが重畳された入力信号に基づいて電子デバイスが出力するべき基準信号のそれぞれのビットと、入力信号に応じて電子デバイスが出力する出力信号のそれぞれのビットとを比較することにより、出力信号のビット誤りを検出するビット誤り検出部と
を更に備え、対ジッタ信頼性推定部は、入力タイミングジッタの周波数が予め定められた閾値より大きい場合に、ビット誤り検出部がビット誤りを検出するまで入力タイミングジッタの振幅を変更させ、ビット誤り検出部がビット誤りを検出しない入力タイミングジッタの最大振幅をジッタ耐力として算出し、入力タイミングジッタの周波数が閾値より小さい場合に、出力タイミングジッタのジッタ歪みに基づいて、ジッタ耐力を算出してよい。

ビット誤り検出部は、電子デバイスが出力するデータ信号を、電子デバイスが出力するクロック信号でサンプリングし、データ信号のそれぞれのビットの値を検出し、検出したデータ信号のそれぞれのビットと、与えられる基準信号のそれぞれのビットとを比較してよい。

ジッタ重畳部は、入力信号にサイン波ジッタを重畳し、ジッタ歪み推定部は、出力タイミングジッタ系列のジッタヒストグラムを生成し、ジッタヒストグラムに基づいて出力タイミングジッタのジッタ歪みを測定してよい。
ジッタ重畳部は、入力信号にサイン波ジッタを重畳し、ジッタ歪み推定部は、出力タイミングジッタ系列のジッタスペクトルを算出し、ジッタスペクトルに基づいて出力タイミングジッタのジッタ歪みを測定してよい。

ジッタ歪み推定部は、サイン波ジッタの周波数と同一のジッタスペクトルの主周波数成分と、ジッタスペクトルにおける主周波数成分の高調波成分との比に基づいて、出力タイミングジッタのジッタ歪みを測定してよい。
ジッタ歪み推定部は、振幅の異なる複数のサイン波ジッタに対する、出力タイミングジッタの振幅を算出し、対ジッタ信頼性推定部は、サイン波ジッタの振幅に対する出力タイミングジッタの振幅が、非線形となるサイン波ジッタの振幅に基づいて、ジッタ耐力を測定してよい。

ジッタ重畳部は、周波数の異なる複数のサイン波ジッタを重畳した入力信号を電子デバイスに供給し、対ジッタ信頼性推定部は、サイン波ジッタの周波数毎に、電子デバイスの対ジッタ信頼性を測定してよい。

タイミングジッタ推定部は、出力信号の周期ジッタ系列を測定する周期ジッタ系列推定部と、周期ジッタ系列の平均周期を算出する理想エッジタイミング推定部と、周期ジッタ系列の平均周期と、周期ジッタ系列とに基づいて、出力タイミングジッタ系列を算出するエッジ誤差推定部とを有してよい。

本発明の第１０の形態においては、電子デバイスの対ジッタ信頼性を試験する試験方法であって、入力タイミングジッタが重畳された入力信号に応じて電子デバイスが出力する出力信号に基づいて、出力信号の出力タイミングジッタ系列を測定するタイミングジッタ推定段階と、出力タイミングジッタ系列に基づいて、入力信号に応じて電子デバイスが出力するべき出力信号の理想タイミングジッタに対する、入力信号に応じて電子デバイスが出力する出力信号の出力タイミングジッタのジッタ歪みを測定するジッタ歪み推定段階と、ジッタ歪みに基づいて、電子デバイスの対ジッタ信頼性を測定する対ジッタ信頼性推定段階とを備えることを特徴とする試験方法を提供する。

尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明に係る測定装置１００の構成の一例を示す。測定装置１００は、被試験回路／被試験電子デバイス／被試験システム（以下ＤＵＴ）のビット誤り率を算出する。測定装置１００は、ＤＵＴのジッタ伝達関数を測定するジッタ伝達関数測定装置１０１と、ジッタ伝達関数測定装置１０１が測定したジッタ伝達関数に基づいて、ＤＵＴにおけるビット誤り率を測定するビット誤り率推定部１０２とを備える。ビット誤り率推定部１０２は、例えば、ジッタ伝達関数のゲインに基づいて、ＤＵＴのビット誤り率を測定する。また、ビット誤り率推定部１０２は、ジッタ伝達関数の位相に更に基づいて、ＤＵＴのビット誤り率を推定してよく、また、ＤＵＴの内部雑音に更に基づいて、ＤＵＴのビット誤り率を推定してよい。

図２は、本発明に係る測定方法の一例を示すフローチャートである。まず、ジッタ伝達関数推定段階Ｓ２０１で、ＤＵＴのジッタ伝達関数を測定する。Ｓ２０１は、図１において説明したジッタ伝達関数測定装置１０１と同一又は同様の機能を有する。Ｓ２０１は、ジッタ伝達関数測定装置１０１を用いて行ってよい。次に、ビット誤り率推定段階Ｓ２０２で、ＤＵＴのジッタ伝達関数に基づいて、ＤＵＴのビット誤り率を測定する。Ｓ２０２は、図１において説明したビット誤り率推定部１０２と同一又は同様の機能を有する。Ｓ２０２は、ビット誤り率推定部１０２を用いて行ってよい。

図３は、ジッタ伝達関数測定装置１０１の構成の一例を示す。ジッタ伝達関数測定装置１０１は、ＤＵＴに入力される入力信号に応じて、ＤＵＴが出力する出力信号に基づいて、出力信号の出力タイミングジッタを示す出力タイミングジッタ系列を算出するタイミングジッタ推定部５０１と、出力タイミングジッタ系列に基づいて、ＤＵＴにおけるジッタ伝達関数を算出するジッタ伝達関数推定部１０３とを有する。タイミングジッタ推定部５０１は、ＤＵＴの出力信号として、ＤＵＴの出力信号に対応する再生クロック信号を受け取ってよい。タイミングジッタ推定部５０１の詳細については後述する。また、タイミングジッタ推定部５０１は、出力信号に基づいて、出力信号の出力瞬時位相雑音を算出してもよい。この場合であっても、ジッタ伝達関数測定装置１０１は、出力タイミングジッタ系列に代えて出力瞬時位相雑音を用いて、ジッタ伝達関数を算出することができる。

また、ジッタ伝達関数推定部１０３は、出力タイミングジッタ系列に基づいてジッタ伝達関数のゲインを測定するジッタゲイン推定部５０２を有する。本例において、ビット誤り率推定部１０２は、ジッタ伝達関数のゲインに基づいて、ＤＵＴのビット誤り率を算出する。ジッタ伝達関数のゲインの算出方法については後述する。
ジッタゲイン推定部５０２は、入力信号におけるタイミングジッタと、出力信号におけるタイミングジッタとに基づいて、ＤＵＴにおけるジッタ伝達関数のゲインを測定する。例えば、ジッタゲイン推定部５０２は入力信号における入力タイミングジッタを示す情報と、タイミングジッタ推定部５０１が算出した出力タイミングジッタ系列とを受け取る。

ジッタゲイン推定部５０２は、受け取った入力タイミングジッタを示す情報と、出力タイミングジッタ系列とに基づいてＤＵＴのジッタ伝達関数のゲインを測定する。この場合、ジッタゲイン推定部５０２は、出力タイミングジッタ系列に基づいて、出力タイミングジッタ値を算出する。例えば、ジッタゲイン推定部５０２は、出力タイミングジッタ系列に基づいて、出力タイミングジッタのピーク値又は実効値を、出力タイミングジッタ値として算出する。また、他の例においては、ジッタゲイン推定部５０２は、入力信号の入力タイミングジッタ系列と、出力信号の出力タイミングジッタ系列とを受け取り、ジッタ伝達関数のゲインを推定してよい。この場合、ジッタゲイン推定部５０２は、入力タイミングジッタ系列から入力タイミングジッタ値を算出し、出力タイミングジッタ系列から出力タイミングジッタ値を算出してよい。

図４は、ジッタ伝達関数推定段階Ｓ２０１の一例のフローチャートを示す。Ｓ２０１は、タイミングジッタ推定段階Ｓ２２１で、出力信号の出力タイミングジッタ系列を算出する。Ｓ２２１は、図３に関連して説明したタイミングジッタ推定部５０１と同一又は同様の機能を有する。また、Ｓ２２１は、タイミングジッタ推定部５０１を用いておこなってよい。また、Ｓ２２１は、入力信号の入力タイミングジッタ系列を算出してもよい。

次に、タイミングジッタ値算出段階Ｓ２２２で、タイミングジッタ系列に基づいて、タイミングジッタ値を算出する。Ｓ２２２は、出力タイミングジッタ系列に基づいて、出力タイミングジッタ値を算出してよく、また、入力タイミングジッタ系列及び出力タイミングジッタ系列に基づいて、入力タイミングジッタ値及び出力タイミングジッタ値を算出してもよい。例えば、Ｓ２２２は、タイミングジッタ系列の実効値、又はピークツゥピーク値を、タイミングジッタ値として算出してよい。

次に、ジッタ伝達関数推定段階Ｓ２２３で、ジッタ伝達関数を算出する。Ｓ２２３は、図３に関連して説明したジッタ伝達関数推定部１０３と同一又は同様の機能を有する。Ｓ２２３は、ジッタ伝達関数推定部１０３を用いて行ってよい。

図５は、ジッタ伝達関数測定装置１０１の構成の他の例を示す。本例におけるジッタ伝達関数測定装置１０１のジッタ伝達関数推定部１０３は、図３に関連して説明したジッタ伝達関数推定部１０３の構成に加え、ジッタ位相差推定部５０３を更に有する。また、ジッタ伝達関数測定装置１０１は、複数のタイミングジッタ推定部５０１を有する。一のタイミングジッタ推定部５０１は、入力信号の入力タイミングジッタ系列を算出し、他のタイミングジッタ推定部５０１は、出力信号の出力タイミングジッタ系列を算出する。

ジッタ位相差推定部５０３は、入力タイミングジッタ系列及び出力タイミングジッタ系列に基づいて、入力タイミングジッタと出力タイミングジッタとの位相差を算出する。つまり、ジッタ位相差推定部５０３は、ジッタ伝達関数の位相を算出する。例えばジッタ位相差推定部５０３は、下式に基づいてジッタ伝達関数の位相を算出する。

ビット誤り率推定部１０２は、ジッタ伝達関数の位相に更に基づいて、ＤＵＴのビット誤り率を算出する。ジッタ伝達関数の位相に更に基づいてビット誤り率を算出する方法については後述する。
本例のジッタ伝達関数測定装置１０１を用いた測定装置１００において、ビット誤り率推定部１０２は、ジッタ伝達関数のゲイン及びジッタ伝達関数の位相に基づいて、ＤＵＴのビット誤り率を算出する。

図６は、ジッタ伝達関数推定段階Ｓ２０１の他の例を示すフローチャートである。Ｓ２０１は、まず入力タイミングジッタ系列推定段階Ｓ２４１で、入力タイミングジッタ系列を算出する。次に入力タイミングジッタ値算出段階Ｓ２４２で、入力タイミングジッタ値を算出する。次に、出力タイミングジッタ系列推定段階Ｓ２４３で、出力タイミングジッタ系列を算出する。次に、出力タイミングジッタ値算出段階Ｓ２４４で、出力タイミングジッタ値を算出する。次に、ジッタ伝達関数推定段階Ｓ２４５で、ジッタ伝達関数を測定する。Ｓ２４１及びＳ２４３は、図４に関連して説明したタイミングジッタ推定段階Ｓ２２１と同様の方法で、タイミングジッタ系列を算出する。また、Ｓ２４２及びＳ２４４は、図４に関連して説明したタイミングジッタ値算出段階Ｓ２２２と同様の方法で、タイミングジッタ値を算出する。また、Ｓ２４５は、図４に関連して説明したジッタ伝達関数推定段階Ｓ２２３と同様の方法で、ジッタ伝達関数を算出する。

図７は、ジッタ伝達関数推定段階Ｓ２２３の一例を示すフローチャートである。ジッタゲイン推定段階Ｓ２６１で、入力タイミングジッタ系列と出力タイミングジッタ系列に基づいて、ジッタ伝達関数のゲインを算出する。Ｓ２６１は、図５に関連して説明したジッタゲイン推定部５０２と同一又は同様の方法で、ジッタ伝達関数のゲインを算出する。Ｓ２６１は、ジッタゲイン推定部５０２を用いて行ってよい。
また、位相差推定段階Ｓ２３０１で、入力タイミングジッタ系列と出力タイミングジッタ系列に基づいて、ジッタ伝達関数の位相を算出する。Ｓ２３０１は、図５に関連して説明したジッタ位相差推定部５０３と同一又は同様の方法で、ジッタ伝達関数の位相を算出する。Ｓ２３０１は、ジッタ位相差推定部５０３を用いて行ってよい。
また、ジッタ伝達関数推定段階Ｓ２２３において、ジッタゲイン推定段階Ｓ２６１と、位相差推定段階Ｓ２３０１は、いずれを先に行ってもよく、また、同時に行ってもよい。

図８は、入力タイミングジッタ値と出力タイミングジッタ値との関係の一例を示す。ジッタゲイン推定部５０２は、ジッタ量の異なる複数の入力信号の、入力タイミングジッタ系列と、それぞれの入力タイミングジッタ系列に対応する出力信号における出力タイミングジッタ系列とに基づいて、複数の入力タイミング値と出力タイミングジッタ値を算出する。例えば、ジッタゲイン推定部５０２は、タイミングジッタ系列の実効値又はピークツゥピーク値をタイミングジッタ値として算出する。

ジッタゲイン推定部５０２は、ジッタ伝達関数のゲインを測定する。つまり、ＤＵＴには入力タイミングジッタが異なる入力信号が順次与えられ、ジッタゲイン推定部５０２は、それぞれの入力タイミングジッタ系列と、それぞれの入力信号に対応する出力タイミングジッタ系列とに基づいて、ジッタ伝達関数のゲインを測定する。

ジッタゲイン推定部５０２は、図８に示すように、複数の入力タイミングジッタ値と出力タイミングジッタ値との関係を直線適合し、当該直線の傾きをＤＵＴのジッタ伝達関数のゲインとして算出する。以下、ＤＵＴのジッタ伝達関数について説明する。
Fourier変換によって入力信号の入力瞬時位相雑音Δθ(nT_S)と出力信号の出力瞬時位相雑音ΔΦ(nT_S)を周波数領域へ変換すれば、位相雑音スペクトル

をえる。ただし、f_Jはジッタ周波数（クロック周波数からのオフセット周波数）、T_Sはサンプリング周期である。

サンプリング周期T_SをＤＵＴのクロック再生器のクロック周期Tに等しくし、ゼロ交叉（立ち上がりエッジまたは立下りエッジ）付近の瞬時位相雑音をサンプリングすると、入力タイミングジッタΔθ[nT]と出力タイミングジッタΔΦ[nT]をえる。Fourier変換によってΔθ[nT]とΔΦ[nT]を周波数領域へ変換すれば、タイミングジッタスペクトル

をえる。タイミングジッタは周期Tの弱義周期定常（wide-sense cyclostationary）であるから、タイミングジッタスペクトルは、位相雑音スペクトルより変調ノイズ源の解析に有効である。ただし、狭帯域のフィルタを通過させ、弱義周期定常信号を定常信号に変換すると

がなりたつ。すなわち、狭帯域のフィルタをもちいると、ジッタを有する信号のゼロ交叉におけるサンプリング（弱義周期定常信号にともなう時間依存処理）を避けることができる。

ＤＵＴのジッタ伝達関数は

と定義される。ジッタ伝達関数は定係数線形系（constant-parameter linear system）の周波数応答関数としてあたえられる。ジッタ伝達関数をもちいて、ＤＵＴのクロック再生器の出力タイミングジッタスペクトルをあらわすと

のようになる。

線形性の仮定から、入力タイミングジッタのピークツゥピーク値はジッタ伝達関数のゲインだけ増幅され、出力信号のタイミングジッタのピークツゥピーク値をあたえる。以下、周波数領域と時間領域でジッタ伝達関数のゲインを測定する方法を説明する。

|ΔΘ（f_J）|がゼロでないとき、ピークジッタまたはRMSジッタに対応するジッタ伝達関数のゲインは、それぞれ

により周波数領域で推定できることがわかる。ジッタ伝達関数は定係数線形系の周波数応答関数としてあたえられるから、ジッタ伝達関数は系への入力の関数ではない。この性質に基づいて、時間領域でジッタ伝達関数を測定する手順を説明する。ＤＵＴが線形動作を示す範囲で入力タイミングジッタのピークツゥピーク値を設定し、Δθ[nT]とΔΦ[nT]間の入出力関係を複数回測定する。つぎに、図８に示すΔθ[nT]とΔΦ[nT]間の入出力関係にたいし直線適合すると、その傾きがジッタ伝達関数のゲイン

をえる。ただし、ある観測時間内の最悪値はピークツゥピーク値（周波数領域ではピーク値）に対応する。

線形性の仮定から、入力ジッタのピークツゥピーク値はジッタ伝達関数のゲイン|H_J(f_J)|だけ増幅され、再生クロックのタイミングジッタのピークツゥピーク値をあたえる。ジッタ伝達関数は、入出力ジッタのピーク値または平均値の比から測定される。次に、周波数領域と時間領域でジッタ伝達関数のゲインを測定する方法を説明する。

|ΔΘ（f_J）|がゼロでないとき、ジッタ伝達関数のゲインはタイミングジッタスペクトル（位相雑音スペクトル）のピーク値または平均値から

により周波数領域で推定できる。

ジッタ伝達関数は定係数線形系の周波数応答関数としてあたえられるから、ジッタ伝達関数は系への入力の関数ではない。この性質に基づき、時間領域でジッタ伝達関数を測定する手順を説明する。被試験クロック再生器が線形動作を示す範囲で入力タイミングジッタのピークツゥピーク値を設定し、Δθ[nT]とΔΦ[nT]間の入出力関係を複数回測定する。つぎに、図８に示すように、Δθ[nT]とΔΦ[nT]間のピークツゥピークジッタの入出力関係またはRMSジッタの入出力関係にたいし直線適合すると、その傾きからジッタ伝達関数のゲイン

をえる。例えば、直線適合によりジッタ伝達関数のゲインを求めるために、測定装置１００は、入力タイミングジッタ系列Δθ[nT]と出力タイミングジッタ系列ΔΦ[nT]との入出力関係を4回程度測定してよい。

図９は、タイミングジッタ推定部５０１の構成の一例を示す。タイミングジッタ推定部５０１は、瞬時位相雑音推定部７００と、リサンプリング部９０１とを有する。瞬時位相雑音推定部７００は、受け取った信号を複素数の解析信号に変換する解析信号変換部７０１と、解析信号に基づいて、解析信号の瞬時位相を測定する瞬時位相推定部７０２と、解析信号の瞬時位相に基づいて、解析信号７０１が受け取った信号のリニア瞬時位相を測定するリニア瞬時位相推定部７０３と、瞬時位相及びリニア瞬時位相に基づいて、瞬時位相からリニア瞬時位相を除去した瞬時位相雑音を算出するリニア位相除去部７０４とを有する。瞬時位相雑音推定部７００は、ＤＵＴの出力信号の瞬時位相雑音を算出してよく、また、ＤＵＴの出力信号の瞬時位相雑音及びＤＵＴへの入力信号の瞬時位相雑音を算出してもよい。また、タイミングジッタ推定部５０１は、ＤＵＴの出力信号の出力タイミングジッタを算出してよく、また、ＤＵＴの出力信号の出力タイミングジッタ系列及びＤＵＴへの入力信号の入力タイミングジッタ系列を算出してもよい。また、解析信号変換部７０１は、受け取った信号の所定の周波数成分に基づいて、解析信号を生成してよい。

リサンプリング部９０１は、図１６、及び図１７において後述するように、リニア位相除去部７０４が生成した瞬時位相雑音をゼロクロスタイミングでサンプリングしたタイミングジッタ系列を出力する。瞬時位相雑音をゼロクロスタイミングでサンプリングすることにより、信号のエッジにおける位相雑音を検出することができる。このため、ジッタ伝達関数のゲインを精度よく算出することができる。

図１０は、タイミングジッタ推定段階Ｓ２２１の一例を示す。本例においてタイミングジッタ推定段階Ｓ２２１は、解析信号変換段階Ｓ８０１で、受け取った信号を解析信号に変換する。Ｓ８０１は、図９に関連して説明した解析信号変換部７０１と同様の方法で、受け取った信号を解析信号に変換する。Ｓ８０１は、解析信号変換部７０１を用いて行ってよい。

次に、瞬時位相推定段階Ｓ８０２で、解析信号の瞬時位相を測定する。Ｓ８０２は、図９に関連して説明した瞬時位相推定部７０２と同様の方法で、解析信号の瞬時位相を測定する。Ｓ８０２は、瞬時位相推定部７０２を用いて行ってよい。
次に、リニア瞬時位相推定段階Ｓ８０３で、Ｓ８０１で受け取った信号のリニア瞬時位相を測定する。Ｓ８０３は、図９に関連して説明したリニア瞬時位相推定部７０３と同様の方法で、受け取った信号のリニア瞬時位相を測定する。Ｓ８０３は、リニア瞬時位相推定部７０３を用いて行ってよい。
次に、リニア位相除去段階Ｓ８０４で、瞬時位相からリニア瞬時位相を除去した瞬時位相雑音を算出する。Ｓ８０４は、図９に関連して説明したリニア位相除去部７０４と同様の方法で瞬時位相雑音を算出する。Ｓ８０４は、リニア位相除去部７０４を用いて行ってよい。
次に、リサンプリング段階Ｓ１００１で、瞬時位相雑音をサンプリングしたタイミングジッタ系列を生成する。Ｓ１００１は、図９において説明したリサンプリング部９０１と同様の方法でタイミングジッタ系列を生成する。また、Ｓ１００１は、リサンプリング部９０１を用いて行ってよい。

図１１は、ＤＵＴが出力する出力信号ｘ（ｔ）の一例を示す。本例において、タイミングジッタ推定部５０１は、出力信号の出力タイミングジッタ系列を測定する。出力信号は、ジッタを有する。解析信号変換部７０１は、出力信号を複素数の解析信号に変換する。本例において、解析信号変換部７０１は、ヒルベルト変換を用いて出力信号を解析信号に変換する。ヒルベルト変換については後述する。

図１２は、解析信号変換部７０１が生成する解析信号ｚ（ｔ）の一例を示す。解析信号変換部７０１は、ヒルベルト変換を用いて実部と虚部を有する解析信号を生成する。図１２において、解析信号の実部を実線で示し、解析信号の虚部を破線で示す。瞬時位相推定部７０２は、解析信号の瞬時位相を算出する。瞬時位相の算出についての詳細は後述する。

図１３は、瞬時位相推定部７０２が算出する解析信号の瞬時位相φ（ｔ）の一例を示す。また、瞬時位相推定部７０２は、位相が不連続な瞬時位相をアンラップし、位相が連続した瞬時位相を算出する。

図１４は、アンラップされた瞬時位相φ（ｔ）の一例を示す。リニア瞬時位相推定部７０３は、アンラップされた瞬時位相に基づいて、タイミングジッタ推定部５０１が受けとった信号のリニア瞬時位相を算出する。リニア瞬時位相推定部７０３は、アンラップされた瞬時位相を直線近似し、リニア瞬時位相を算出する。リニア瞬時位相推定部７０３は、最小二乗法を用いて、リニア瞬時位相を算出してよい。

図１５は、リニア瞬時位相φ（ｔ）の一例を示す。リニア位相除去部７０４は、アンラップされた瞬時位相からリニア瞬時位相を除去した瞬時位相雑音を算出する。つまり、リニア位相除去部７０４は、図１４に示したアンラップされた瞬時位相の波形と、図１５に示したリニア瞬時位相の波形との差分を、瞬時位相雑音として算出する。

図１６は、瞬時位相雑音Δφ（ｔ）の一例を示す。リサンプリング部９０１は、瞬時位相雑音に基づいて、タイミングジッタ推定部５０１が受け取った信号のタイミングジッタ系列を算出する。リサンプリング部９０１は、瞬時位相雑音を、解析信号ｚ（ｔ）の実数部ｘ（ｔ）の各ゼロクロス点にもっとも近いタイミング（近似ゼロクロス点）で瞬時位相雑音波形ΔΦ(t)をサンプリングし、ゼロクロスタイミングnT₀における瞬時位相雑音、すなわちタイミングジッタ系列ΔΦ[n]（=ΔΦ(nT₀)）を算出する。ゼロクロスタイミングにおける瞬時位相雑音に基づいて、ジッタ伝達関数のゲインを算出することにより、精度よくジッタ伝達関数のゲインを算出することができる。

図１７は、タイミングジッタ系列ΔΦ[n]の一例を示す。ジッタゲイン推定部５０２は、タイミングジッタ系列に基づいて、タイミングジッタのRMS値とピークツゥピーク値を算出する。RMSタイミングジッタΔΦ_RMSは、タイミングジッタ系列ΔΦ[n]の二乗平均値であり、ジッタゲイン推定部５０２は下式に基づいてRMSタイミングジッタを算出する。

ここで、Nは測定されたタイミングジッタデータの標本数である。また、ピークツゥピークタイミングジッタΔΦ_PPは、ΔΦ[n]の最大値と最小値の差であり、ジッタゲイン推定部５０２は下式に基づいてピークツゥピークタイミングジッタを算出する。

次に、ゼロクロス点の検出について説明する。

図１８は、解析信号ｚ（ｔ）の実数部の一例を示す。はじめに、入力された被測定信号の解析信号の実数部の最大値を100%レベル、最小値を0%レベルとし、ゼロクロスのレベルとして50%レベルの信号値V_50%を算出する。つぎに、解析信号の実数部の各隣り合うサンプル値と50%レベルV_50%との差（x(j-1)-V_50%）、（x(j)-V_50%）をもとめ、さらにこれらの積（x(j-1)-V_50%）×（x(j)-V_50%）を計算する。ｘ（ｔ）が50%レベル、つまりゼロクロスレベルを横切るときは、これらサンプル値（x(j-1)-V_50%）、（x(j)-V_50%）の符号が負から正、または正から負となるから、前記積が負となったときは、ｘ（ｔ）がゼロクロスレベルを横切ったことになり、その時点におけるサンプル値（x(j-1)-V_50%）、（x(j)-V_50%）の絶対値の小さいほうの時刻j-1またはjが近似ゼロクロス点としてもとめられる。図１８において、○印は検出された立ち上がりゼロクロス点にもっとも近い点（近似ゼロクロス点）を示す。

図３に関連して説明したジッタゲイン推定部５０２は、以上説明した入力タイミングジッタ及び出力タイミングジッタのＲＭＳ値又はピークツゥピーク値に基づいて、上述したＤＵＴのジッタ伝達関数のゲインを算出する。また、図５に関連して説明したジッタ位相差推定部５０３は、入力タイミングジッタ系列及び出力タイミングジッタ系列に基づいて、上述したＤＵＴのジッタ伝達特性の位相を算出する。以下、図１に関連して説明したビット誤り率推定部１０２が、ジッタ伝達関数のゲインに基づいて、ＤＵＴのビット誤り率を算出する場合における、ビット誤り率の算出について説明する。

図１９は、ビット誤り率推定部１０２が算出したビット誤り率の一例を示す。図１９において、横軸は入力タイミングジッタのピークツゥピーク値を示し、縦軸はビット誤り率を示す。本例において、ＤＵＴに対する入力信号は、サイン波ジッタが印加されているものとする。

ビットクロックの瞬時位相Δθ[nT]をサイン波cos(2πf_PMt)により変化させる。このとき、ＤＵＴへの入力信号のデータ列は、つぎのタイミングジッタ

をもつ。ただし、2K_iは入力ジッタのピークツゥピーク値、f_PMはサイン波による位相変調周波数である。ＤＵＴへ、ＤＵＴが発生する内部ジッタより十分大きいサイン波ジッタを入力すると

となる。ただし、H_J(f_PM)はＤＵＴのジッタ伝達関数である。例えば、ＤＵＴはクロック再生部を有し、ジッタ伝達関数は、クロック再生部のジッタ伝達関数を示す。式(２１)と式（２２)よりサイン波ジッタのピークツゥピーク値は下式のように有界であることがわかる。

また、ジッタ周波数f_Jは位相変調周波数f_PMによりあたえられる。

したがって、ジッタ周波数f_Jにおけるピークジッタの最悪値と平均値は

ともとめられる。また、時間領域のピークツゥピークジッタ値とRMS値は、それぞれ

からえられる。ここで、|X²|や（|X²|）^0.5は、|X|として計算してもよい。以上により、入力信号にサイン波ジッタを印加した場合、サイン波ジッタは確定的なジッタをＤＵＴに与える。さらに、サイン波ジッタの確率密度分布は最悪ケースに対応する。サイン波ジッタの詳細については後述する。

印加ジッタの影響で入力信号のデータ列の立ち上がりエッジがゆれているときについて考える。隣り合う立ち上がりエッジのタイミングt_{zero-crossing}がt_decisionをそれぞれクロスすると、先行するビットやつぎのビットをt_decisionにおいて識別することになる。すなわち、ビット誤りが生じる。先行するビットもつぎのビットも誤って判定される確率は等しいから、ビット誤り率は

であたえられる。簡単のためt_decisionを最適な標本化時点とみなし、標本化時点のタイミングゆらぎΔΦ[nT]を入力データ列のゆらぎΔθ[nT]に組み込む。この結果、アラインメントジッタによるビット誤り率のみを理論計算すればよいことになる。ところで、サイン波分布は平均値を中心として対称であるから、第1項と第2項は等しい。したがって、

となる。

ここで、アラインメントジッタについて説明する。アラインメントジッタは、P. R. Trischittaにより定義され、入力信号のタイミングジッタと出力信号（再生クロック）のタイミングジッタ間のアラインメント誤差をあらわし、下式で定義される。

ただし、Δθ[nT]とΔΦ[nT]は、それぞれＤＵＴへの入力信号のタイミングジッタと出力信号のタイミングジッタである。

式（３１）より、アラインメントジッタの確率密度関数は、式(２１)と式(２２)を式(３１)に代入し、

をえる。位相変調周波数f_PMをあたえると、

は定数となる。したがってサイン波ジッタ入力のとき、アラインメントジッタの確率密度関数はサイン波分布を示すことがわかる。

ここで、X = K_i{|H_J(f_PM)| -1} である。簡単のため、このサイン波分布をつぎの一様分布

で近似する。ここで、X =ΔΦ_P =Δθ_P{|H_J(f_PM)| -1} である。

図２０は、最悪ケースのアラインメントジッタの一例を示す。最小の入力ジッタ0.5UI_PPにより再生ビットの境界が0 UIから0.5UIの間をスイングする。一様分布を示す確率変数が、t_decisionをこえる部分の確率を算出すると、式(３０)から

をえる。さらに、t_decisionは、ビット間隔の中心値、又は0.5UIであることに注意すると、BERは、

である。ビット誤り率推定部１０２は、式(３６)に基づいて、ＤＵＴのビット誤り率を算出してよい。つまり、ＤＵＴのジッタ伝達関数のゲインＨ_J（ｆ_PM）に基づいて、図１９に示すような入力タイミングジッタとビット誤り率との関係を算出することができる。

また、測定装置１００は、ＤＵＴのジッタ耐力を算出してよい。ここで、ジッタ耐力とはビット誤り率が所定の値以上を示す入力タイミングジッタ量を指す。例えば、ジッタ耐力は、ビット誤り率が零より大きくなる最小の入力タイミングジッタ量であってよい。

ＤＵＴのビット誤り率は、上述した式（３６）に基づいて算出できる。ジッタ耐力の下限値は、式（３６）より、

であたえられる。ここで、一般に|H_J(f_PM)|＜１であるため、式（３６）及び式（３７）において、||H_J(f_PM)|−１|＝１−|H_J(f_PM)|として、ビット誤り率及びジッタ耐力を算出してよい。

また、本例における測定装置１００は、式（３６）及び式（３７）に関連して説明したように、ジッタ伝達関数のゲインに基づく、入力信号及び出力信号のアラインメント誤差に基づいて、ビット誤り率及びジッタ耐力を算出する。式（３６）及び式（３７）は、ＤＵＴにおける内部雑音を零として算出しているため、式（３６）及び式（３７）に示したビット誤り率及びジッタ耐力は、ＤＵＴのビット誤り率及びジッタ耐力の最良値を示す。測定装置１００は、式（３６）及び式（３７）に示したビット誤り率及びジッタ耐力を、ＤＵＴのビット誤り率及びジッタ耐力の最良値として算出してよく、ＤＵＴのビット誤り率及びジッタ耐力として近似的に算出してもよい。

また、測定装置１００は、図５に関連して説明したように、ジッタ伝達関数の位相に更に基づいて、ビット誤り率及びジッタ耐力を算出してよい。式（３６）及び式（３７）であたえられるビット誤り率とジッタ耐力へ、ジッタ伝達関数の位相を組み込むと、

となる。測定装置１００は、式（３８）及び式（３９）に基づいて、ビット誤り率及びジッタ耐力を算出してよい。式（３８）及び式（３９）においても、式（３６）及び式（３７）と同様に、ＤＵＴにおける内部雑音を零として算出しているため、式（３８）及び式（３９）に示したビット誤り率及びジッタ耐力は、ＤＵＴのビット誤り率及びジッタ耐力の最良値を示す。測定装置１００は、式（３８）及び式（３９）に示したビット誤り率及びジッタ耐力を、ＤＵＴのビット誤り率及びジッタ耐力の最良値として算出してよく、ＤＵＴのビット誤り率及びジッタ耐力として近似的に算出してもよい。また、一般に、

であるため、式（３８）及び式（３９）において、

として、ビット誤り率及びジッタ耐力を算出してよい。

また、測定装置１００は、下式に基づいてＤＵＴのビット誤り率及びジッタ耐力を算出してもよい。

ここで、βはＤＵＴの性能劣化を示す補正係数であり、測定等により予め与えられている。

また、測定装置１００は、ＤＵＴの内部雑音に更に基づいて、ビット誤り率及びジッタ耐力を算出してよい。例えば、ＤＵＴが再生クロックを生成するためのＰＬＬを有し、当該再生クロックをＤＵＴの出力信号として受け取る場合、測定装置１００は、当該ＰＬＬにおける内部雑音に更に基づいて、ＤＵＴのビット誤り率及びジッタ耐力を算出してよい。
PLL内部雑音により発生する位相雑音は

であたえられる。ただしf_bはＤＵＴの出力信号の帯域の上限周波数である。例えば、ＤＵＴが再生クロックを出力信号として出力する場合、ｆ_ｂ当該再生クロックを生成するPLLループの通過帯域の上限周波数である。f_bはクロック周波数f₀から式（４１）でもとめられる。あるいは、f_bは、ジッタ伝達関数の位相要素の極大値から算出することもできる。

式（３８）であたえられるビット誤り率に、式（４０）の位相雑音の項を加えると

となる。したがって、ビット誤り率とジッタ耐力の下限値は、それぞれ

であたえられる。ここで、f_PM ＜ f_bにおいては、

であることに注意すると、ジッタ耐力下限値はf_PM ＞ f_bにおけるジッタ耐力下限値の1/2程度に劣化することがわかる。また、一般に、

であるため、式（４３）及び式（４４）において、

として、ビット誤り率及びジッタ耐力を算出してよい。

測定装置１００は、式（４３）及び式（４４）に基づいて、ＤＵＴのビット誤り率及びジッタ耐力を算出してよい。ＤＵＴの内部雑音に更に基づいているため、更に精度よくＤＵＴのビット誤り率及びジッタ耐力を算出することができる。

以上説明したように、ジッタ耐力の下限値はジッタ伝達関数のみから算出することができる。f_PM ＜ f_bにおいては、ジッタ耐力測定は位相雑音の影響を試験していることに対応する。ジッタ伝達関数は計算機をもちいて簡単に算出できるため、ビット誤り率及びジッタ耐力の下限値は、式（３６）、式（３７）、式（３８）、式（３９）、式（４３）、及び式（４４）から計算可能である。つまり、ビット誤り率推定部１０２は、式（３６）、式（３８）、又は（４３）のいずれかに基づいて、ＤＵＴのビット誤り率を算出してよい。

図２１は、入力タイミングジッタの周波数と、ジッタ耐力との関係の一例を示す。図２１において、縦軸はジッタ耐力を示し、横軸は入力タイミングジッタの周波数を示す。図２１において、実線はＤＵＴのスペックの一例を示し、丸印は実測値の一例を示す。図２１に示したジッタ耐力は、式（４４）と対応する。また、入力タイミングジッタの周波数が高周波数で有る場合、式（３９）及び式（４４）によって算出されるジッタ耐力は同一である。また、入力タイミングジッタが、更に高周波数である場合、式（４４）は、式（３７）に近似する。つまり、式（４４）における（ｆ_PM＜ｆ_b）の周波数領域は、図２１における低周波数側のスロープ領域に対応する。

図２２は、位相雑音スペクトルの一例を示す。図２２に示した位相雑音スペクトルのスロープと、図２１に示したジッタ耐力のスロープが対応する。図２１及び図２２より、位相雑音スペクトルとジッタ耐力とが、低いジッタ周波数において、ほぼ同一のスロープ領域を有していることがわかる。

図２３は、タイミングジッタ推定部５０１の構成の他の例を示す。図２３において、図９と同一の符号を附した要素は、図９に関連して説明した要素と同一又は同様の機能及び構成を有する。本例におけるタイミングジッタ推定部５０１は、図９において説明したタイミングジッタ推定部５０１の構成に加え、波形クリップ部１７０１を更に有する。
波形クリップ部１７０１は、タイミングジッタ推定部５０１が受け取った信号の振幅変調成分を除去する。波形クリップ部１７０１は、予め定められた第１の閾値より大きい信号値を第１の閾値と置き換え、予め定められた第２の閾値より小さい信号値を第２の閾値と置き換えて、信号の振幅変調成分を除去する。また、他の例において説明したタイミングジッタ推定部５０１においても、本例におけるタイミングジッタ推定部５０１と同様に、波形クリップ部１７０１を有してよい。波形クリップ部１７０１が、信号の振幅変調成分を除去することにより、ジッタ伝達関数を精度よく算出することができる。

図２４は、タイミングジッタ推定段階Ｓ２２１の他の例を示す。図２４において、図１０と同一の符号を附した段階は、図１０に関連して説明した段階と同一又は同様の機能を有する。本例におけるタイミングジッタ推定段階Ｓ２２１は、図１０において説明したタイミングジッタ推定段階Ｓ２２１に加え、波形クリップ段階Ｓ１８０１を更に有する。
波形クリップ段階Ｓ１８０１は、信号の振幅変調成分を除去する。解析信号変換段階Ｓ８０１は、振幅変調成分が除去された信号の解析信号を生成する。Ｓ１８０１は、図２３において説明した波形クリップ部１７０１と同様の方法で振幅変調成分を除去する。また、Ｓ１８０１は、波形クリップ部１７０１を用いて行ってよい。

図２５及び図２６は、波形クリップ部１７０１における振幅変調成分の除去を説明する図である。図２５は、タイミングジッタ推定部５０１が受け取る信号の一例を示す。波形クリップ部１７０１は、アナログあるいはデジタルの入力信号に対し、信号の値を定数倍し、予め決めた第１の閾値より大きい信号値は第１の閾値と置きかえ、予め決めた第２の閾値より小さい信号値は第２の閾値と置きかえることにより行われる。ここで、第１の閾値は第２の閾値より大きいと仮定する。図２６は、振幅変調成分が除去された信号の一例を示す。

図２７は、タイミングジッタ推定部５０１の他の構成の一例を示す。図２７において、図９と同一の符号を附した要素は、図９に関連して説明した要素と同一又は同様の機能及び構成を有する。本例におけるタイミングジッタ推定部５０１は、図９において説明したタイミングジッタ推定部５０１の構成に加え、低周波成分除去部１９０１を更に有する。低周波位相雑音除去部１９０１は、瞬時位相雑音から、所望の帯域の周波数成分を抽出して出力する。低周波位相雑音除去部１９０１は、瞬時位相雑音の低周波成分を除去して出力してよい。瞬時位相雑音の低周波成分を除去することにより、更に精度よくジッタ伝達関数のゲインを算出することができる。

図２８は、タイミングジッタ推定段階Ｓ２２１の他の例を示す。図２８において、図１０と同一の符号を附した段階は、図１０に関連して説明した段階と同一又は同様の機能を有する。本例におけるタイミングジッタ推定段階Ｓ２２１は、図１０において説明したタイミングジッタ推定段階Ｓ２２１に加え、低周波位相雑音除去段階Ｓ２００１を更に有する。
低周波位相雑音除去段階Ｓ２００１は、信号の低周波成分を除去する。Ｓ２００１は、図２７において説明した低周波成分除去部１９０１と同様の方法で振幅変調成分を除去する。また、Ｓ１８０１は、低周波成分除去部１９０１を用いて行ってよい。

図２９は、タイミングジッタ推定部５０１の構成の他の例を示す。図２９において、図９と同一の符号を附した要素は、図９に関連して説明した要素と同一又は同様の機能及び構成を有する。本例におけるタイミングジッタ推定部５０１は、図９において説明したタイミングジッタ推定部５０１の構成に加え、ＡＤ変換部９９０１を更に有する。
ＡＤ変換部９９０１は、タイミングジッタ推定部５０１が受け取ったアナログ信号をデジタル信号に変換する。ＡＤ変換部９９０１は、当該デジタル信号を解析信号変換部７０１に供給し、解析信号変換部７０１は、当該デジタル信号に基づいて、解析信号を生成する。ＡＤ変換部９９０１は、高速なＡＤ変換器、デジタイザ、デジタル・オシロスコープを用いてよい。また、他の例において説明したタイミングジッタ推定部５０１においても、本例におけるタイミングジッタ推定部５０１と同様に、ＡＤ変換部９９０１を有してよい。

図３０は、タイミング推定段階Ｓ２２１の他の例を示すフローチャートである。図３０において、図１０と同一の符号を附した段階は、図１０に関連して説明した段階と同一又は同様の機能を有する。本例におけるタイミングジッタ推定段階Ｓ２２１は、図１０において説明したタイミングジッタ推定段階Ｓ２２１に加え、ＡＤ変換段階Ｓ９８０１を更に有する。
ＡＤ変換段階Ｓ９８０１は、アナログ信号をデジタル信号に変換する。解析信号変換段階Ｓ８０１は、ＡＤ変換されたデジタル信号の解析信号を生成する。Ｓ９８０１は、図２９に関連して説明したＡＤ変換部９９０１と同様の方法で、アナログ信号をデジタル信号に変換する。また、Ｓ９８０１は、ＡＤ変換部９９０１を用いて行ってよい。

図３１は、解析信号変換部７０１の構成の一例を示す。解析信号変換部７０１は、タイミングジッタ推定部５０１が受け取った信号から、信号の基本周波数近傍の周波数成分を抽出した帯域制限信号を生成する帯域制限部１１０１と、帯域制限信号をヒルベルト変換し、信号のヒルベルト変換対を生成するヒルベルト変換部１１０２とを有する。
帯域制限部１１０１は、アナログフィルタでもデジタルフィルタでもよいし、FFTなどのデジタル信号処理をもちいて実装してもよい。また、帯域制限部１１０１は、信号の通過帯域を自由に変更できるように構成してもよい。本例における解析信号変換部７０１によれば、受け取った信号の基本周波数に基づく解析信号を生成できるため、精度よくジッタ伝達関数のゲインを算出できる。以下、ヒルベルト変換を用いた解析信号の生成について説明する。
実信号ｘ（ｔ）の解析信号ｚ（ｔ）は、次式の複素信号で定義される。

ここで、jは虚数単位であり、複素信号ｚ（ｔ）の虚数部

は実数部ｘ（ｔ）のヒルベルト変換（Hilbert transform）である。
一方、時間波形ｘ（ｔ）のHilbert変換は、次式で定義される。

ここで、

は関数ｘ（ｔ）と（1/πt）の畳み込みである。すなわち、ヒルベルト変換は、ｘ（ｔ）を全帯域通過フィルタを通過させたときの出力と等価である。ただし、このときの出力

は、スペクトル成分の大きさは変わらないが、その位相はπ/2だけシフトする。

解析信号およびヒルベルト変換については、たとえば、A. Papoulis、 Probability、 Random Variables、 and Stochastic Processes、 2nd edition、 McGraw-Hill Book Company、 1984.に記載されている。

実信号ｘ（ｔ）の瞬時位相波形Φ(t)は、解析信号ｚ（ｔ）から次式をもちいてもとめられる。

つぎに、ヒルベルト変換をもちいて瞬時位相を測定するアルゴリズムについて説明する。はじめに、図１１に示した被測定信号

にヒルベルト変換を適用して複素信号の虚数部に対応する信号

を求めることにより、被測定信号ｘ（ｔ）を図１２に示した解析信号

に変換する。

ここで、えられた解析信号には帯域制限部１１０１により帯域通過フィルタ処理が施されている。このため、被測定信号の基本周波数の揺らぎに対応するジッタを精度よく算出できる。

また、瞬時位相推定部７０２が、解析信号ｚ（ｔ）から式（４７）をもちいて図１３に示した位相関数Φ(t)を測定する。

ここで、Φ(t)は、-πから+πの範囲の位相の主値（principal value）をもちいて表され、+πから-πに変化する付近で不連続点をもつ。最後に、不連続な位相関数Φ(t)をアンラップする（unwrapping）（すなわち、主値Φ(t)に2πの整数倍を適切に加える）ことにより、不連続を取り除き連続な図１４に示した瞬時位相Φ(t)をえることができる。

また、解析信号変換部７０１は、次式に示すように、実数部をτ遅れさせたものを、解析信号として生成してよい。

式（５３）に示したように、解析信号変換部７０１が解析信号を生成することにより、ヒルベルト変換処理において、フィルタ遅延に対応する遅延時間τが生じた場合であっても、精度のよい解析信号を生成することができる。また、タイミングジッタ推定部５０１は、次式に基づいて、線形位相項を除去した瞬時位相φ（ｔ）を算出してよい。

また、タイミングジッタ推定部５０１は、次式に基づいて、Hirbert変換における遅延時間τを補正した瞬時位相φ（ｔ）を算出してよい。

ただし、ｆ_Jは、信号ｘ（ｔ）におけるジッタ周波数を示す。線形位相項を除去することにより、図１６に示したような、信号ｘ（ｔ）の瞬時位相雑音を検出することができる。

図３２は、解析信号変換段階Ｓ８０１の一例を示すフローチャートである。解析信号変換段階Ｓ８０１は、帯域制限段階Ｓ１２０１で、タイミングジッタ推定部５０１が受け取った信号の基本周波数近傍の周波数成分を抽出した帯域制限信号を生成する。Ｓ１２０１は、図３１に関連して説明した帯域制限部１１０１と同様の方法で、帯域制限信号を生成する。Ｓ１２０１は、帯域制限部１１０１を用いて行ってよい。

次に、ヒルベルト変換段階Ｓ１２０２で、帯域制限信号をヒルベルト変換し、ヒルベルト変換対を生成する。Ｓ１２０２は、図３１に関連して説明したヒルベルト変換部１１０２と同様の方法で、ヒルベルト変換対を生成する。Ｓ１２０２は、ヒルベルト変換部１１０２を用いて行ってよい。
次に、出力段階Ｓ１２０３で、解析信号の実数部として帯域制限信号を出力し、解析信号の虚数部としてヒルベルト変換した帯域制限信号を出力する。

図３３は、解析信号変換部７０１の構成の他の例を示す。解析信号変換部７０１は、タイミングジッタ推定部５０１が受け取った信号を周波数領域の両側スペクトルに変換する周波数領域変換部１３０１と、周波数領域の両側スペクトルにおける正の基本周波数近傍の周波数成分を抽出する帯域制限部１３０２と、帯域制限部１３０２の出力を時間領域の信号に変換する時間領域変換部１３０３とを有する。周波数領域変換部１３０１および時間領域変換部１３０３は、それぞれFFTおよび逆FFTを用いて実装してもよい。また、帯域制限処理部１３０２は、図３１に関連して説明した帯域制限部１１０１と同一又は同様の機能及び構成を有してよい。帯域制限部１３０２における通過帯域は任意に変更可能である。本例における解析信号変換部７０１の動作の詳細は後述する。

図３４は、解析信号変換段階Ｓ８０１の他の例を示すフローチャートである。解析信号変換段階Ｓ８０１は、周波数領域変換段階Ｓ１４０１で、タイミングジッタ推定部５０１が受け取った信号を周波数領域の信号に変換する。Ｓ１４０１は、図３３に関連して説明した周波数領域変換部１３０１と同様の方法で、周波数領域の信号を生成する。Ｓ１４０１は、周波数領域変換部１３０１を用いて行ってよい。

次に、負成分除去段階Ｓ１４０２で、周波数領域の信号の両側スペクトルにおける負の周波数成分を除去する。Ｓ１４０２は、図３３に関連して説明した帯域制限部１３０２と同様の機能を有してよい。Ｓ１４０３は、帯域制限部１３０２を用いて行ってよい。
次に、帯域制限段階Ｓ１４０３で、周波数領域の信号に変換された信号における正の基本周波数近傍の周波数成分を抽出する。Ｓ１４０３は、図３３に関連して説明した帯域制限部１３０２と同様の機能を有してよい。Ｓ１４０３は、帯域制限部１３０２を用いて行ってよい。

次に、時間領域変換段階Ｓ１４０４で、周波数領域の信号を時間領域の信号に変換する。Ｓ１４０４は、図３３に関連して説明した時間領域変換部１３０３と同様の方法で、時間領域の信号を生成してよい。Ｓ１４０４は、時間領域変換部１３０３を用いて行ってよい。以下、高速フーリエ変換を用いて解析信号を生成する解析信号変換部７０１の動作の詳細を説明する。

図３５は、解析信号変換部７０１が受け取る信号の一例を示す。解析信号変換部７０１は、図３５の丸印に示されるような離散化された信号ｘ（ｔ）を受け取る。周波数領域変換部１３０１は、信号ｘ（ｔ）に対してＦＦＴ演算を行い、信号ｘ（ｔ）を周波数領域の信号Ｘ（ｆ）に変換する。

図３６に周波数領域の信号Ｘ（ｆ）の一例を示す。帯域制限部１３０２は、スペクトルＸ(f)の正の周波数成分における基本周波数付近のデータのみを残して残りのデータをゼロとし、さらに、正の周波数成分を２倍する。周波数領域におけるこれらの処理が、時間領域において被測定信号を帯域制限し解析信号に変換することに対応する。

図３７は、帯域制限された周波数領域の信号Ｚ（ｆ）を示す。時間領域変換部１３０３は、信号Ｚ（ｆ）に対して逆フーリエ変換演算を行い、帯域制限された解析信号ｚ（ｔ）を生成する。

図３８は、帯域制限された解析信号ｚ（ｔ）を示す。また、瞬時位相推定が目的であるとき、正の周波数成分を２倍する処理は省略してもよい。

図３３に関連して説明した解析信号変換部７０１において、信号ｘ（ｔ）の周期と、高速フーリエ変換のポイント数と対応していない場合がある。この場合、離散化された信号ｘ（ｔ）に対して、窓関数を乗算する必要がある。以下、窓関数を乗算する場合についての、解析信号変換部７０１について説明する。

図３９は、解析信号変換部７０１の構成の他の例を示す。解析信号変換部７０１は、受け取った信号を蓄積するバッファメモリ１５０１と、バッファメモリ１５０１が蓄積した信号を順次選択する信号選択部１５０２と、信号選択部１５０２が選択した信号成分に、予め定められた窓関数を乗算する窓関数乗算部１５０３と、窓関数が乗算された信号成分を、周波数領域のスペクトルに変換する周波数領域変換部１５０４と、スペクトルのうち、与えられた信号の正の基本周波数近傍の周波数成分を抽出する帯域制限部１５０５と、帯域制限部１５０５が抽出した周波数成分を、時間領域の信号に変換する時間領域変換部１５０６と、時間領域の信号に、窓関数の逆数を乗算し、解析信号を生成する振幅補正部１５０７とを有する。また、信号選択部１５０２は、直前に選択した信号成分と、一部が重複する信号成分を選択する。

信号ｘ（ｔ）の信号成分に、窓関数を乗算した場合、信号ｘ（ｔ）は振幅変調される。しかし、本例における解析信号変換部７０１によれば、振幅補正部１５０７において窓関数の逆数を乗算することにより、信号ｘ（ｔ）の振幅変調を補正することができる。

窓関数乗算部１３０３は、信号ｘ（ｔ）に窓関数ｗ（ｔ）を乗算した信号ｘ（ｔ）・ｗ（ｔ）を、周波数領域変換部１３０４に出力する。周波数領域変換部１３０４は、受け取った信号を周波数領域の信号に変換し、帯域制限部１３０５は、当該周波数領域の信号の負の周波数成分を零としたスペクトルＺ（ｆ）を出力する。

時間領域変換部１５０６は、スペクトルＺ（ｆ）を時間領域の信号に変換した信号ＩＦＦＴ［Ｚ（ｆ）］を出力する。本例において、解析信号変換部７０１は、時間領域変換部１５０６が出力する信号の実数部及び虚数部を、解析信号の実数部及び虚数部として出力してよい。解析信号の実数部をｘ_real（ｔ）及び虚数部をｘ_imag（ｔ）と、時間領域変換部１５０６の出力信号の実数部Re{IFFT［Z(f)］｝及び虚数部Im｛IFFT［Z(f)］｝とは、次式の関係を有する。

ここで、ｗ’（ｔ）は、スペクトルZ（ｆ）における、窓関数ｗ（ｔ）の成分を示す。解析信号の実数部ｘ_real（ｔ）及び虚数部ｘ_imag（ｔ）は、窓関数ｗ（ｔ）による振幅変調の影響を略等しく受けている。このため、式（５４）に示した瞬時位相は、次式で表される。

式（５７）に示すように、本例においては、信号ｘ（ｔ）の瞬時位相を算出する場合、窓関数による振幅変調による位相推定誤差は、実数部と虚数部において互いにキャンセルすることができる。窓関数による振幅変調が生じた場合、式（５４）から、下式のように、振幅変調によって位相推定誤差が生じる。

本例においては、ｘ_real(t)とｘ_imag(t)とによる位相推定誤差を、互いにキャンセルできるため、窓関数による振幅変調による位相推定誤差を除去した瞬時位相を算出することができる。つまり、式（５６）及び式（５７）から明らかなように、時間領域変換部１５０６の出力信号の実数部Re{IFFT［Z(f)］及び虚数部Im｛IFFT［Z(f)］を、解析信号の実数部及び虚数部として出力しても、瞬時位相推定部７０２は、信号ｘ（ｔ）の瞬時位相を精度よく算出することができる。

また、図３９に示したように、振幅補正部１５０７において、窓関数による振幅変調成分を除去した信号の実数部及び虚数部を、解析信号の実数部及び虚数部として出力した場合、例えば、ＤＵＴの他の解析、試験等を行う場合に、当該解析信号を用いて効率よく行うことができる。

周波数領域変換部１５０４、帯域制限部１５０５、及び時間領域変換部１５０６は、図３３に関連して説明した周波数領域変換部１３０１、帯域制限部１３０２、及び時間領域変換部１３０３と同一又は同様の機能及び構成を有する。

次に、本発明の解析信号変換部７０１の動作を説明する。はじめに、バッファメモリ１５０１は、被測定信号を蓄積する。つぎに、信号選択部１５０２は、バッファメモリ１５０１が蓄積した信号の一部を取り出す。つぎに、窓関数乗算部１５０３は、信号選択部１５０２が選択した部分信号に窓関数を乗算する。つぎに、周波数領域変換部１５０４は、窓関数を乗算された部分信号にFFTを施し、時間領域の信号を周波数領域の両側スペクトルに変換する。つぎに、帯域制限処理部１５０５は、変換された周波数領域の両側スペクトルにたいし、負の周波数成分をゼロに置き換える。つぎに、帯域制限処理部１５０５は、負の周波数成分をゼロに置き換えられた片側スペクトルにたいし、被測定信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え、周波数領域の信号を帯域制限する。つぎに、時間領域変換部１５０６は、帯域制限された周波数領域の片側スペクトルに逆FFTを施し、周波数領域の信号を時間領域の信号に変換する。つぎに、逆窓関数乗算部１５０７は、逆変換された時間領域の信号に窓関数の逆数を乗算し、帯域制限された解析信号を生成する。解析信号変換部７０１は、バッファメモリ１５０１に処理されていないデータが存在するか否かを確認し、処理されていないデータが存在する場合、信号選択部１５０２は、次の信号を選択する。信号選択部１５０２が、前回取り出した分と一部重複させながら信号を順次取り出した後、解析信号変換部７０１は、上述した処理を繰り返す。

図４０は、解析信号変換段階Ｓ８０１の他の例を示すフローチャートである。Ｓ８０１は、まずバッファメモリ段階Ｓ１６０１で、被測定信号を格納する。Ｓ１６０１は、図３９において説明したバッファメモリ１５０１と同一又は同様の機能を有する。Ｓ１６０１は、バッファメモリ１５０１を用いて行ってよい。
次に、信号選択段階Ｓ１６０２で、Ｓ１６０１において格納した被測定信号の一部を選択して取り出す。Ｓ１６０２は、図３９において説明した信号選択部１５０２と同一又は同様の機能を有する。Ｓ１６０２は、信号選択部１５０２を用いて行ってよい。

次に、窓関数乗算段階Ｓ１６０３で、Ｓ１６０２において選択された信号部分に所定の窓関数を乗算する。Ｓ１６０３は、窓関数として、例えばハニング関数を信号部分に乗算してよい。Ｓ１６０３は、図３９において説明した窓関数乗算部１５０３と同一又は同様の機能を有する。Ｓ１６０３は、窓関数乗算部１５０３を用いて行ってよい。
次に、周波数領域変換段階Ｓ１６０４で、窓関数が乗算された信号を周波数領域の信号に変換する。Ｓ１６０４は、図３９において説明した周波数領域変換部１５０４と同一又は同様の機能を有する。
次に、負成分除去段階Ｓ１６０５で、周波数領域に変換された信号の負周波数成分を除去する。Ｓ１６０５は、図３９において説明した帯域制限部１５０５と同一又は同様の機能を有する。Ｓ１６０５は、帯域制限部１５０５を用いて行ってよい。

次に、帯域制限段階Ｓ１６０６で、周波数領域に変換された信号の基本周波数近傍の周波数成分を抽出する。Ｓ１６０６は、図３９において説明した帯域制限部１５０５と同一又は同様の機能を有する。Ｓ１６０６は、帯域制限部１５０５を用いて行ってよい。
次に、時間領域変換段階Ｓ１６０７で、帯域制限された信号を時間領域の信号に変換する。Ｓ１６０７は、図３９において説明した時間領域変換部１５０６と同一又は同様の機能を有する。Ｓ１６０７は、時間領域変換部１５０６を用いて行ってよい。
次に、振幅補正段階Ｓ１６０８で、時間領域に変換された信号の振幅変調成分を除去する。Ｓ１６０８は、図３９において説明した振幅補正部１５０７と同一又は同様の機能を有する。Ｓ１６０８は、振幅補正部１５０７を用いて行ってよい。

次に、判定段階Ｓ１６０９で、Ｓ１６０１において格納した被測定信号のデータのうち、まだ処理していないデータが存在するかを判定する。まだ処理していないデータが存在する場合、信号選択段階Ｓ１６１０で、次の信号部分を、前回の信号部分と一部を重複して取り出す。Ｓ１６１０は、Ｓ１６０２と同様の機能を有する。Ｓ１６０９において、全てのデータを処理したと判定した場合、処理を終了する。

次に、ジッタ伝達関数の位相を算出する方法について説明する。図４１は、図７に関連して説明した位相差推定段階Ｓ２３０１の一例を示すフローチャートである。まず、入力タイミングジッタスペクトル推定段階Ｓ２６０４において、図６に関連して説明した入力タイミングジッタ系列推定段階Ｓ２４１において算出した、入力タイミングジッタ系列をフーリエ変換し、入力信号の入力タイミングジッタスペクトルを算出する。つぎに、出力タイミングジッタスペクトル推定段階Ｓ２６０５において、図６に関連して説明した出力タイミングジッタ系列推定段階Ｓ２４３において算出した、出力タイミングジッタ系列をフーリエ変換し、出力信号の出力タイミングジッタスペクトルを算出する。最後に、ジッタ位相差算出段階Ｓ２６０６において、Ｓ２６０４及びＳ２６０５において算出したタイミングジッタスペクトルから入出力タイミングジッタ系列間の位相差を算出し、処理を終了する。

入力タイミングジッタからタイミングジッタスペクトルを算出するＳ２６０４において、ジッタ位相差推定部５０３は、式（３）を用いて入力信号のタイミングジッタスペクトルを測定する。また、出力タイミングジッタからタイミングジッタスペクトルを算出するＳ２６０５において、ジッタ位相差推定部５０３は、式（４）を用いて出力信号のタイミングジッタスペクトルを測定する。また、タイミングジッタスペクトルから入出力タイミングジッタ間の位相差を算出するＳ２６０６において、ジッタ位相差推定部５０３は、式（９）を用いて入出力タイミングジッタ系列間の位相差を算出する。また、Ｓ２６０６において、ジッタ位相差推定部５０３は、ジッタ伝達関数の実数部と虚数部の比Im／Re、及びIm／Reの逆正接を算出することにより、入出力タイミングジッタ間の位相差を算出してもよい。

入出力タイミングジッタ間の位相差は、入力瞬時位相雑音波形のゼロクロスタイミングと出力瞬時位相雑音波形のゼロクロスタイミング間のタイミング差を算出し、印加ジッタの周期（ジッタ周波数の逆数）との比を計算して、2πラジアン（または360度）を乗じることによって算出してもよい。同様に、入力タイミングジッタ系列波形のゼロクロスタイミングと、出力タイミングジッタ系列波形のゼロクロスタイミングとのタイミング差を算出し、印加ジッタの周期（ジッタ周波数の逆数）との比を計算して、2πラジアン（または360度）を乗じることによって算出してもよい。

また、ジッタ伝達関数の位相は、入出力信号の瞬時位相雑音波形から、算出してもよい。図４２は、図７に関連して説明した位相差推定段階Ｓ２３０１の他の例を示すフローチャートである。入力瞬時位相雑音推定段階Ｓ２５０２において、ＤＵＴへの入力信号の瞬時位相雑音波形を算出する。つぎに、出力瞬時位相雑音推定段階Ｓ２５０３において、ＤＵＴからの出力信号の瞬時位相雑音波形を算出する。つぎに、入力位相雑音スペクトル推定段階Ｓ２５０４において、入力信号の瞬時位相雑音波形をフーリエ変換し、入力信号の位相雑音スペクトルを算出する。つぎに、出力位相雑音スペクトル推定段階Ｓ２５０５において、出力信号の瞬時位相雑音波形をフーリエ変換し、出力信号の位相雑音スペクトルを算出する。最後に、ジッタ位相差推定段階Ｓ２５０６において、Ｓ２５０４及びＳ２５０６において算出した位相雑音スペクトルから各瞬時位相雑音間の位相差もとめ、処理を終了する。

入力瞬時位相雑音から位相雑音スペクトルを算出するＳ２５０４において、ジッタ位相差推定部５０３は、式（１）を用いて入力信号の位相雑音スペクトルを測定する。また、出力瞬時位相雑音から位相雑音スペクトルを算出するＳ２５０５において、ジッタ位相差推定部５０３は、式（２）を用いて出力信号の位相雑音スペクトルを測定する。また、位相雑音スペクトルから各瞬時位相雑音間の位相差を算出するＳ２５０６において、ジッタ位相差推定部５０３は、式（９）を用いて入出力瞬時位相雑音間の位相差を算出し、ジッタ伝達関数の位相を算出する。

図４３は、測定装置１００の構成の他の例を示す。図４３において、図１と同一の符号を附した要素は、図１に関連して説明した要素と同一又は同様の機能及び構成を有する。本例における測定装置１００は、図１において説明した測定装置１００の構成に加え、ジッタ重畳部３０１及びジッタ耐力推定部３０２を更に備える。

ジッタ重畳部３０１は、ＤＵＴに入力するべき入力信号に所望のジッタを重畳した信号を、ＤＵＴに供給する。例えば、ジッタ重畳部３０１は、入力信号にサイン波ジッタを重畳する。サイン波ジッタを重畳することにより、精度よくＤＵＴのビット誤り率を算出することができる。サイン波ジッタを重畳した場合についての詳細は後述する。

ジッタ耐力推定部３０２は、ＤＵＴのジッタ伝達関数に基づいて、ＤＵＴのジッタ耐力を測定する。ジッタ耐力推定部３０２は、前述したように、ジッタ伝達関数のゲインに基づいてジッタ耐力を算出してよい。また、ジッタ耐力推定部３０２は、ジッタ伝達関数の位相に更に基づいて、ジッタ耐力を算出してよい。また、ジッタ耐力推定部３０２は、ＤＵＴの内部雑音に更に基づいて、ジッタ耐力を推定してよい。

ジッタ耐力推定部３０２は、式（３７）、式（３９）、又は式（４４）に基づいて、ＤＵＴのジッタ耐力を算出してよい。また、ジッタ耐力推定部３０２は、前述したように、ＤＵＴのジッタ耐力の最良値を算出してよい。

ジッタ伝達関数測定装置１０１は、ジッタ重畳部３０１が入力信号に重畳した入力タイミングジッタと、ＤＵＴの出力信号における出力タイミングジッタとに基づいて、ＤＵＴのジッタ伝達関数を測定する。ジッタ重畳部３０１は、ジッタ量の異なる入力タイミングジッタを順次入力信号に重畳する。本例において、ジッタ伝達関数測定装置１０１は、ＤＵＴに入力した信号と、ＤＵＴが出力した信号とを受け取る。

図４４は、本発明に係る測定方法の他の例を示すフローチャートである。図４４において、図２と同一の符号を附した段階は、図２に関連して説明した段階と同一又は同様の機能を有する。まず、ジッタ重畳段階Ｓ４０１で、入力信号に所望のジッタを重畳し、ＤＵＴに供給する。Ｓ４０１は、図４３に関連して説明したジッタ重畳部３０１と同一又は同様の機能を有する。Ｓ４０１は、ジッタ重畳部３０１を用いて行ってよい。

次に、Ｓ２０１で、ジッタ伝達関数を算出する。Ｓ２０１は、図２におけるジッタ伝達関数推定段階Ｓ２０１と同様である。次に、Ｓ２０２で、ビット誤り率を算出する。Ｓ２０２は、図２におけるビット誤り率推定段階Ｓ２０２と同様である。
次に、ジッタ耐力推定段階Ｓ４０２で、ＤＵＴのジッタ耐力を算出する。Ｓ４０２は、図４３に関連して説明したジッタ耐力推定部３０２と同一又は同様の機能を有する。Ｓ４０２は、ジッタ耐力推定部３０２を用いて行ってよい。

図４５は、測定装置１００の構成の他の例を示す。図４５において図１と同一の符号を附した要素は、図１に関連して説明した要素と同一又は同様の機能及び構成を有する。本例における測定装置１００は、図１に関連して説明した測定装置１００の構成に加え、クロック再生部２１０１を更に備える。
クロック再生部２１０１は、ＤＵＴの出力信号に基づいて、出力信号の再生クロック信号を生成する。ジッタ伝達関数測定装置１０１は、再生クロック信号をＤＵＴの出力信号として受け取り、再生クロック信号に基づいて、ＤＵＴのジッタ伝達関数を算出する。

図４６は、本発明に係る測定方法の他の例を示すフローチャートである。まず、クロック再生段階Ｓ２２０１で、ＤＵＴの出力信号の再生クロック信号を生成する。Ｓ２２０１は、図４５において説明したクロック再生部２１０１と同一又は同様の機能を有する。Ｓ２２０１は、クロック再生部２１０１を用いて行ってよい。
次に、ジッタ伝達関数推定段階Ｓ２０１で、ＤＵＴのジッタ伝達関数を算出する。Ｓ２０１は、図４５に関連して説明したジッタ伝達関数測定装置１０１と同一又は同様の機能を有してよい。Ｓ２０１は、ジッタ伝達関数測定装置１０１を用いて行ってよい。
次に、ビット誤り率推定段階Ｓ２０２で、ＤＵＴのビット誤り率を算出する。Ｓ２０２は、図４５に関連して説明したビット誤り率推定部１０２と同一又は同様の機能を有する。Ｓ２０２は、ビット誤り率推定部１０２を用いて行ってよい。

図４７は、ＤＵＴの構成の一例を示す。ＤＵＴは、シリアル入力の入力信号を受け取り、パラレル出力の出力信号を出力する。ＤＵＴは、フリップフロップ３００１と、クロック再生部３００３と、シリアルパラレル変換部３００２とを備える。
クロック再生部３００３は、入力信号を受け取り、入力信号に基づいて出力信号を出力するための再生クロックを生成する。本例において、クロック再生部３００３は、フェーズロックループ（ＰＬＬ）を有する。
フリップフロップ３００１は、入力信号をシリアルパラレル変換部３００２に供給する。シリアルパラレル変換部３００２は、再生クロックを受け取り、再生クロックのタイミングに基づいて、シリアルの入力信号をパラレルの出力信号に変換する。
測定装置１００は、クロック再生部３００３が生成した再生クロックを、ＤＵＴの出力として受け取り、再生クロックに基づいて、ＤＵＴのビット誤り率及び／又はジッタ耐力を算出する。

図４８は、測定装置１００の構成の他の例を示す。図４８において図１と同一の符号を附した要素は図１に関連して説明した要素と同一又は同様の機能及び構成を有する。測定装置１００は、タイミング推定部３１００と、タイミング差推定部３１０２と、ビット誤り率推定部１０２とを備える。
タイミング推定部３１００は、ＤＵＴを試験するための入力信号の入力タイミング誤差系列、及び入力信号に応じてＤＵＴが出力する出力信号の出力タイミング誤差系列を測定する。タイミング差推定部３１０２は、入力タイミング誤差系列と、出力タイミング誤差系列とのタイミング差を算出する。タイミング差推定部３１０２は、入力タイミング誤差系列及び出力タイミング誤差系列の、ピーク値、又は実効値の差に基づいて、タイミング差を算出してよい。ビット誤り率推定部１０２は、タイミング差に基づいて、ＤＵＴにおけるビット誤り率を測定する。ビット誤り率推定部１０２は、当該タイミング差とビット誤り率の関係を示す式が予め与えられていてよく、また、当該タイミング差とビット誤り率の関係を示すテーブルが予め与えられていてもよい。

図４９は、入力信号と出力信号の一例を示す。本例において、ＤＵＴは再生クロックを出力信号として出力する。入力信号のタイミングと、出力信号のタイミングとを図４９において矢印で示す。入力信号と出力信号とは、図４９示すようなタイミング差を有する。ビット誤り率推定部１０２は、当該タイミング差に基づいてビット誤り率を算出する。

図５０は、本発明に係る測定方法の他の例を示すフローチャートである。まず、タイミング推定段階Ｓ３２０１で、入力信号及び出力信号のタイミング誤差系列を算出する。Ｓ３２０１は、図４８において説明したタイミング推定部３１００と同一又は同様の機能を有する。Ｓ３２０１は、タイミング推定部３１００を用いて行ってよい。
次に、タイミング差推定段階Ｓ３２０２で、入力信号と出力信号のタイミング差を算出する。Ｓ３２０２は、図４８において説明したタイミング差推定部３１０２と同一又は同様の機能を有する。Ｓ３２０２は、タイミング差推定部３１０２を用いて行ってよい。
次に、ビット誤り率推定段階Ｓ３２０３で、ＤＵＴのビット誤り率を算出する。Ｓ３２０３は、図４８において説明したビット誤り率推定部１０２と同一又は同様の機能を有する。Ｓ３２０３は、ビット誤り率推定部１０２を用いて行ってよい。

図５１は、タイミング推定部３１００の構成の一例を示す。図５１において、図９と同一の符号を附した要素は、図９に関連して説明した要素と同一又は同様の機能及び構成を有する。タイミング推定部３１００は、入力信号及び出力信号を複素数の解析信号に変換する解析信号変換部７０１と、解析信号の瞬時位相を算出する瞬時位相推定部７０２と、瞬時位相の初期位相角及び平均周波数を算出し、入力信号及び出力信号の理想タイミングを測定する理想タイミング推定部３３０１と、瞬時位相をリサンプリングし、入力信号の入力タイミング系列及び出力信号の出力タイミング系列を生成するリサンプリング部３３０４と、理想タイミングと、タイミング系列とに基づいて、入力信号の入力タイミング誤差系列及び出力信号の出力タイミング誤差系列を算出するタイミングエラー算出部３３０５とを有する。
また、リサンプリング部３３０４は、タイミング誤差系列Δφ［ｎ］における、タイミングｎを理想タイミング推定部３３０１に供給してよい。また、リサンプリング部３３０４は、解析信号の実数部の波形のゼロクロスタイミングで瞬時位相をサンプリングしてよい。また、リサンプリング部３３０４は、リサンプリング部３３０４におけるサンプリングタイミングを、タイミングｎとして理想タイミング推定部３３０１に供給してよい。理想タイミング推定部３３０１は、与えられたタイミングｎに基づいて、入力信号及び出力信号の理想タイミングを算出する。
解析信号変換部７０１、瞬時位相推定部７０２、及びリサンプリング部３３０４は、図１１に関連して説明した解析信号変換部７０１、瞬時位相推定部７０２、及びリサンプリング部９０１と同一又は同様の機能及び構成を有する。
理想タイミング推定部３３０１は、入力信号及び出力信号の、図１４に示したようなリニア瞬時位相の波形の初期位相角及び平均周波数を算出し、入力信号及び出力信号の理想タイミングを算出してよい。この場合、理想タイミング推定部３３０１は、リニア瞬時位相推定部７０３を有してよい。理想タイミング推定部３３０１は、タイミングｎにおける、リニア瞬時位相の値を、理想タイミングとして出力してよい。タイミングエラー算出部３３０５は、理想タイミングと、リサンプリング部３３０４のサンプリング結果に基づいて、入力信号と出力信号のタイミング誤差系列を生成する。本例における測定装置１００は、入力信号及び出力信号のジッタによるアラインメント誤差（タイミング差）に基づくビット誤り率を算出する。アラインメント誤差については後述する。

図５２は、タイミング推定段階Ｓ３２０１の一例を示すフローチャートである。まず、解析信号変換段階Ｓ３４００で、入力信号及び出力信号を解析信号に変換する。Ｓ３４００は、図５１に関連して説明した解析信号変換部７０１と同一又は同様の機能を有する。Ｓ３４００は、解析信号変換部７０１を用いて行ってよい。次に、瞬時位相推定段階Ｓ３４０１で、入力信号及び出力信号の瞬時位相を算出する。Ｓ３４０１は、図５１に関連して説明した瞬時位相推定部７０２と同一又は同様の機能を有する。Ｓ３４０１は、瞬時位相推定部７０２を用いて行ってよい。
次に、リサンプリング段階Ｓ３４０２で、入力信号及び出力信号の瞬時位相をサンプリングした入力タイミング系列及び出力タイミング系列を生成する。Ｓ３４０２は、図５１に関連して説明したリサンプリング部３３０４と同一又は同様の機能を有する。Ｓ３４０２は、リサンプリング部３３０４を用いて行ってよい。
次に、理想タイミング推定段階Ｓ３４０３で、入力信号及び出力信号の初期位相角及び平均周波数を算出し、入力信号と出力信号の理想タイミングを算出する。Ｓ３４０４は、図５１に関連して説明した理想タイミング推定部３３０１と同一又は同様の機能を有する。Ｓ３４０３は、理想タイミング推定部３３０１を用いて行ってよい。
次に、タイミングエラー算出段階Ｓ３４０６で、入力信号及び出力信号のタイミング誤差系列を生成する。Ｓ３４０６は、図５１に関連して説明したタイミングエラー算出部３３０５と同一又は同様の機能を有する。Ｓ３４０６は、タイミングエラー算出部３３０５を用いて行ってよい。

以下、アラインメントジッタについて説明する。アラインメントジッタは、P. R. Trischittaにより定義され、入力信号のタイミングジッタと出力信号（再生クロック）のタイミングジッタ間のアラインメント誤差をあらわし、式（３１）で定義される。

Δθ[nT]とΔΦ[nT]は、それぞれＤＵＴへの入力信号の入力タイミングジッタ系列と出力信号の出力タイミングジッタ系列である。アラインメントジッタのピークツゥピーク値とRMS値は、それぞれ

であたえられる。ただし、ρは再生クロックのタイミングジッタとＤＵＴ入力データのタイミングジッタ間の相関係数（correlation coefficient）である。たとえば、再生クロックのタイミングジッタとＤＵＴ入力データのタイミングジッタ間に、強い相関（strongly correlated）が存在すると仮定する。すなわち、ρ = 1．0とみなせ

のようになり、入力データと再生クロック間のアラインメント誤差を最小にできる。このとき、クロック再生器は最小のビット誤り率を示す。逆に、再生クロックのタイミングジッタとクロック再生器入力データのタイミングジッタが無相関（completely uncorrelated）のときは、ρ = 0.0とみなせ

となる。入力データと再生クロック間のアラインメント誤差のため、このＤＵＴは無視できないビット誤り率を示す。また、再生クロックのタイミングジッタのピークツゥピーク値は

であたえられる。 アラインメントジッタのピークツゥピーク値は

となる。

次に、ＤＵＴへの入力信号にサイン波ジッタを重畳した場合について説明する。入力タイミングジッタΔθ［nT］により位相変調されたDUTへの入力信号x(t)と、出力タイミングジッタΔφ［nT］により位相変調された再生クロックy(t)を、それぞれ位相変調波形としてあらわすと

のようになる。ただし、f_bは、ビットレート（ビットクロック周波数）である。
ビットクロックの瞬時位相Δθ[nT]やΔΦ[nT]をサイン波cos(2πf_PMt)に対応させるとサイン波ジッタとなる。逆に、サイン波ジッタを復調するとサイン波をえる。ところで、このサイン波は周波数領域で線スペクトルに対応するから、ジッタ周波数f_Jは単一周波数f_PMであたえられる。したがって、f_PMにおける復調サイン波の比が式(８)のジッタ伝達関数をあたえる。

一方、Δθ[nT]やΔΦ[nT]をガウス雑音n_g(t)に対応させると、ガウス雑音ジッタをえる。ガウス雑音ジッタを復調するとガウス雑音波形をえる。ガウス雑音は、周波数領域で広帯域スペクトルに対応するから、ジッタ周波数f_Jは周波数区間(f_lower、 f_upper) であたえられる。したがって、この周波数区間における入出力スペクトルの比がジッタ伝達関数をあたえる。

端部（tail）を切り取ったガウス分布とサイン波ジッタを同じピークツゥピーク値で比べると、サイン波ジッタはガウス分布よりも1 dB程度大きいペナルティをビット誤り率にあたえることが知られている。すなわち、サイン波ジッタは伝送系にたいし最悪ケースのジッタ分布をあたえることができる。従って測定装置１００が、入力信号にサイン波ジッタを重畳した場合、精度よくビット誤り率及びジッタ耐力の試験を行うことができる。

次に、ジッタ耐力について説明する。ジッタ耐力測定は、ビット誤り率試験の拡張である。すなわち、ＤＵＴへの入力データのタイミングジッタΔθ[nT]はサイン波ジッタなどにより変動させられ、ビット誤り率を試験する。ジッタ周波数f_Jを固定し印加ジッタ量を増加させ、ビット誤り率が発生する最小印加ジッタ量を算出する。つぎに、サイン波ジッタとビット誤り率の関係について説明する。まず、標本化時点（decision boundary、 sampling instant）について説明する。ビット列がタイミングジッタをもたないと仮定する。

図５３は、出力信号の理想信号と実信号の一例を示す。図５３に示すように、最適な標本化時点t_decisionは、隣り合うゼロ交叉（すなわち、立ち上がりエッジと立下りエッジ）の中間時点である。この最適標本化時点の周期は、ビット周期T_b = 1/f_bであたえられる。(a) 従来の測定装置は、ＤＵＴからの出力ビット列を最適標本化時点t_decisionでサンプリングする。たとえば、ＤＵＴがシリアライザで有る場合、シリアライザからの出力ビット列はビット周期であたえられるt_decisionサンプリングされる。一方、ＤＵＴがデシリアライザで有る場合、1:Lで多重化されたデータが出力されるから、デシリアライザからの出力ビット列はチャンネル当りデータ周期LT_bであたえられるt_decisionサンプリングされる。(b) つぎに、従来の測定装置はサンプル値としきい値を比較し、ＤＵＴからの出力ビット列の論理値「1」、「0」を識別する。(c) 従来の測定装置は、サンプリング値から判定した論理値と対応する期待値を比較し、誤り率を算出する。

ここで、ビット誤り率試験に必要なテスト時間について説明する。たとえば、2.5 Gbpsのシリアル通信デバイスのジッタ耐力試験をおこなうため、ジッタ周波数5 MHzで位相変調されているパターン長2¹⁵-1の疑似ランダム2値系列を印加するには13 μsecの時間しか要しない。さらに、パターン長2²³-1の疑似ランダム2値系列を印加するには、3.4 msecの時間を要するのみである。一方、ビット誤り率10^-9をテストするには、0.4 secを要する。このテスト時間はパターン長に独立である。さらに、ビット誤り率10^-12をテストするには400 secを要することになる。また、印加ジッタ量を増加させると、ＤＵＴ内部のＰＬＬが正しく動作しなくなる場合がある。特に、ビットクロック周波数が高くなると、印加ジッタ量をわずかに増加した場合であっても、ビット誤りが生じてしまう。まとめると、ビット誤りの発生を検出する方法では、再現性のよい測定や、テスト時間の短縮が困難なことがわかる。したがって、テスト時間を短縮するには、ビット誤りの発生を直接検出しなくてよい方法を見つける必要がある。

図１から図４７に関連して説明した測定装置１００は、ＤＵＴのジッタ伝達関数を算出し、当該ジッタ伝達関数に基づいてＤＵＴのビット誤り率及び／又はＤＵＴのジッタ耐力を算出しているため、従来の測定装置に比べ、テスト時間を短縮することができる。また、図１から図４７に関連して説明した測定装置１００は、ＤＵＴのジッタ伝達関数を算出していたが、他の例においては、測定装置１００は、ジッタ伝達関数が予め与えられ、与えられたジッタ伝達関数に基づいて、ＤＵＴのビット誤り率及び／又はジッタ耐力を算出してよい。

つまり、測定装置１００は、予め与えられた、ＤＵＴにおけるジッタ伝達関数に基づいて、ＤＵＴにおけるビット誤り率を測定するビット誤り率推定部を備えてよい。また、測定装置１００は、予め与えられた、ＤＵＴにおけるジッタ伝達関数のゲインに基づいて、ＤＵＴにおけるジッタ耐力を測定するジッタ耐力推定部を備えてよい。この場合、当該ビット誤り率推定部及びジッタ耐力推定部は、上述したビット誤り率推定部１０２及びジッタ耐力推定部３０２と同一又は同様の機能及び構成を有してよい。

また、図４８から図５２に関連して説明した測定装置１００は、入力信号と出力信号のタイミング差を算出し、当該タイミング差に基づいてＤＵＴのビット誤り率を算出しているため、従来の測定装置に比べ、テスト時間を短縮することができる。また、図４８から図５２に関連して説明した測定装置１００においても、ＤＵＴのジッタ耐力を算出するジッタ耐力推定部を更に備えてよい。当該ジッタ耐力推定部は、入力信号と出力信号のタイミング差に基づいて、ＤＵＴのジッタ耐力を算出する。

図５４は、測定装置１００と従来のビット誤り率測定装置のテスト時間の比較例を示す。また、図５５は、測定装置１００における、印加ジッタ量の変更回数と、測定されるジッタ耐力との関係の一例を示す。図５４に示すように、従来のビット誤り率測定装置は、ジッタ耐力を測定するのに、印加ジッタ量を20回変更して、各印加ジッタ量にたいして1 secのビット誤り率試験をおこなうため、20 secのテスト時間を要する。一方、上述した測定装置１００は、図５５に示すように、印加ジッタ量を最小回数（たとえば4回）変更してジッタゲインを算出することにより、ジッタ耐力を精度よく測定することができる。図５５に示すように、測定装置１００は、例えば４回印加ジッタ量を変更し、それぞれについて測定することにより、精度よくジッタ耐力を算出することができる。測定装置１００において、印加ジッタ量のそれぞれに対するジッタ測定に約0.5 msecの時間がかかることから、測定装置１００は、2 sec程度でDUTのジッタゲインを算出することができる。すなわち、従来法の約1/10のテスト時間でジッタ耐力を算出することができる。

図５６は、測定装置１００の構成の他の例を示す。本例における測定装置１００は、図４３に関連して説明した測定装置１００の構成に加え、セレクタ４０２０ａ及びセレクタ４０２０ｂ（以下４０２０と総称する）を更に備える。セレクタ４０２０は、電子デバイスに与えられる入力データ信号、又は入力データ信号を生成するための入力データクロック信号のいずれかを選択し、ＤＵＴ３０００の入力信号としてジッタ伝達関数推定装置１０１に供給する。また、セレクタ４０２０は、ＤＵＴ３０００が入力データ信号に応じて出力する出力データ信号、又はＤＵＴ３０００が入力データ信号に応じて出力する再生クロック信号のいずれかを選択し、ＤＵＴ３０００の出力信号としてジッタ伝達関数推定装置１０１に供給する。

ジッタ伝達関数推定装置１０１は、受け取った入力信号と出力信号との間のジッタ伝達関数を測定する。ジッタ伝達関数推定装置１０１の動作は、図４３において説明したジッタ伝達関数推定装置１０１の動作と同一である。また、ビット誤り率推定部１０２及びジッタ耐力推定部３０２の動作は、図４３において説明したビット誤り率推定部１０２及びジッタ耐力推定部３０２の動作と同一である。

また、ジッタ重畳部３０１は、ＤＵＴ３０００に供給する入力データ信号を生成し、パターン発生器４０１２、タイミング発生器４０１４、及びシリアライザ４０１０を有する。パターン発生器４０１２は、入力データ信号を生成するためのパターンデータをシリアライザ４０１０に供給し、タイミング発生器４０１４は、入力信号を生成するための入力データクロック信号をシリアライザ４０１０に供給する。シリアライザ４０１０は、受け取ったパターンデータ及び入力データクロックに基づいて入力データ信号を生成する。例えば、シリアライザ４０１０は、受け取ったパターンデータのそれぞれのデータを、受け取った入力データクロック信号のエッジのタイミングに応じて順次出力する。

また、図４３において説明したように、ジッタ重畳部３０１は、入力データ信号に所望のタイミングジッタを重畳する。ジッタ重畳部３０１は、入力データクロック信号にタイミングジッタを重畳することにより、入力データ信号にタイミングジッタを重畳してよい。

出力信号として、再生クロック信号を選択した場合、ジッタ伝達関数推定装置１０１は、図４７において説明したクロック再生部３００３における、ジッタ伝達関数を測定することができる。この場合、入力信号はいずれを選択してもよい。

また、出力信号として、出力データ信号を選択した場合、ジッタ伝達関数推定装置１０１は、図４７において説明したＤＵＴ３０００の構成の全てにおける、ジッタ伝達関数を測定することができる。この場合も、入力信号はいずれを選択してもよい。つまり、出力信号としていずれを選択するかにより、ジッタ伝達関数を測定するＤＵＴ３０００の箇所を選択することができる。

また、図４４において説明した測定方法においても、Ｓ４０１とＳ２０１との間に、入力信号として入力データ信号又は入力データクロック信号のいずれかを選択する段階、及び出力信号として出力データ信号又は再生クロック信号のいずれかを選択する段階を更に備えてよい。これらのステップは、セレクタ４０２０を用いて行ってよい。

図５７は、パターン発生器４０１２が生成するパターンデータの一例を示す。パターン発生器４０１２は、例えばデータＡに示すような、疑似ランダム２値系列の信号を生成してよい。また、パターン発生器４０１２は、例えばデータＢに示すような、ＤＵＴ３０００の被測定ピンに対応するビットが交互にＨ論理とＬ論理とを繰り返すパターンデータを生成してもよい。この場合、被測定ピンに対応するビットだけを考慮すると、ＤＵＴ３０００には入力データクロック信号と同様の入力データ信号が入力される。これにより、ジッタ伝達関数推定装置１０１は、より精度よくジッタ伝達関数を測定することができる。
また、パターン発生器４０１２は、例えばデータＣに示すような、出力ピン数と同数のビット毎に、Ｈ論理とＬ論理とを繰り返すパターンデータを生成してもよい。この場合においても、データＢと同様に、より精度よくジッタ伝達関数を測定することができ、且つパターンデータを容易に生成することができる。

図５８は、ジッタ伝達関数推定装置１０１のタイミングジッタ推定部５０１の構成の他の例を示す。本例においてタイミングジッタ推定部５０１は、信号測定部４０６２、周期ジッタ系列推定部４００４、理想エッジタイミング推定部４００６、及びエッジ誤差推定部４００８を有する。例えば、本例におけるタイミングジッタ推定部５０１は、従来のオシロスコープである。

信号測定部４０６２は、ＤＵＴの出力信号を取り込む。また、信号測定部４０６２は、取り込んだ出力信号の周期等の測定を行う。
周期ジッタ系列推定部４００４は、信号測定部４０６２における測定結果に基づいて、出力信号の周期ジッタ系列を測定する。ここで、周期ジッタ系列は、出力信号の各サイクルの長さを示してよく、また出力信号の各エッジのタイミングを示してもよい。
理想エッジタイミング推定部４００６は、周期ジッタ系列に基づいて、出力信号の平均周期を算出する。例えば、周期ジッタ系列が出力信号の各サイクルの長さを示している場合、理想エッジタイミング推定部４００６は、周期ジッタ系列のそれぞれの値の平均値を、出力信号の平均周期として算出する。

次に、エッジ誤差推定部４００８は、周期ジッタ系列の平均周期と、周期ジッタ系列とに基づいて、出力タイミングジッタ系列を算出する。例えば、出力信号の平均周期に基づいて、出力信号の各エッジの理想タイミングを示す理想エッジタイミング系列を算出し、理想エッジタイミング系列と、出力信号の各エッジのタイミングを示す周期ジッタ系列との差を算出することにより、出力タイミングジッタを算出してよい。
本例におけるタイミングジッタ推定部５０１の構成によっても、他のタイミングジッタ推定部５０１と同様に、出力信号のタイミングジッタ系列を算出することができる。また、ＤＵＴの入力信号のタイミングジッタ系列を算出してもよい。

図５９は、タイミングジッタ推定段階Ｓ２２１の一例を示すフローチャートである。本例におけるタイミングジッタ推定段階Ｓ２２１は、図５８において説明したタイミングジッタ推定部５０１を用いて行ってよい。
まず、信号測定段階Ｓ８０００で、タイミングジッタを測定するべき信号を測定する。Ｓ８０００は、図５８において説明した信号測定部４００２を用いて行ってよい。

次に、周期ジッタ系列推定段階Ｓ８００２で、測定した信号の周期ジッタ系列を算出する。Ｓ８００２は、図５８において説明した周期ジッタ系列推定部４００４を用いて行ってよい。
次に、理想エッジタイミング推定段階Ｓ８００４で、当該信号の平均周期を算出する。Ｓ８００４は、図５８において説明した理想エッジタイミング推定部４００６を用いて行ってよい。
次に、エッジ誤差推定段階Ｓ８００６で、当該信号のタイミングジッタ系列を算出する。Ｓ８００６は、図５８において説明したエッジ誤差推定部４００８を用いて行ってよい。

図６０は、ビット誤り率曲線の一例を示す。図６０において、丸印は従来の測定装置によって測定されたビット測定点を示し、実線は、測定装置１００によって測定したビット誤り率曲線を示す。測定装置１００によれば、従来法と互換性のあるビット誤り率曲線を得ることができる。また、図５６において説明したように、入力信号、及び出力信号としていずれの信号を選択した場合であっても、図６０に示すようなビット誤り率曲線を得ることができる。

図６１は、ジッタ耐力の測定例を示す。図６１において横軸は入力タイミングジッタの周波数を示し、縦軸はジッタ耐力を示す。また、図６１において丸印は従来の測定装置によって測定したジッタ耐力を示し、四角印は測定装置１００によって測定したジッタ耐力を示す。本例においては、測定装置１００は式（３９）を用いてジッタ耐力を測定した。図６１に示すように、測定装置１００は、従来法と互換性のあるジッタ耐力を測定することができる。また、図５６において説明したように、入力信号、及び出力信号としていずれの信号を選択した場合であっても、図６１に示すようなジッタ耐力を得ることができる。
また、測定装置１００は、式（３９．２）を用いてジッタ耐力を測定してもよい。この場合は、例えばβ＝０．７５として測定することにより、より精度のよいジッタ耐力を測定することができる。

図６２は、測定装置１００の一例であるジッタ耐力測定装置の構成の他の例を示す。測定装置１００は、ジッタ重畳部３０１、タイミングジッタ推定部５０１、ジッタ歪み推定部４１００、及び対ジッタ信頼性推定部４１０２を備える。ジッタ重畳部３０１は図５６に関連して説明したジッタ重畳部３０１と同一の機能及び構成を有し、タイミングジッタ推定部５０１は図３に関連して説明したタイミングジッタ推定部５０１と同一の機能及び構成を有する。
ジッタ歪み推定部４１００は、出力タイミングジッタ系列のジッタ歪みを測定する。ここで、出力タイミングジッタ系列のジッタ歪みは、入力信号に応じてＤＵＴ３０００が出力するべき出力信号の理想タイミングジッタに対する、入力信号に応じてＤＵＴ３０００が実際に出力する出力信号の出力タイミングジッタの歪みである。

対ジッタ信頼性推定部４１０２は、ジッタ歪みに基づいて、ＤＵＴ３０００の対ジッタ信頼性を測定する。例えば、対ジッタ信頼性推定部４１０２は、ＤＵＴ３０００のジッタ耐力を測定する。また、対ジッタ信頼性推定部４１０２は、所定の振幅の入力タイミングジッタに対して、ＤＵＴ３０００が正常に動作するか否かを測定してもよい。つまり、ジッタ重畳部３０１は入力信号に所望の振幅の入力タイミングジッタを重畳し、ＤＵＴ３０００に供給し、対ジッタ信頼性推定部４１０２は、入力タイミングジッタの振幅に対するＤＵＴ３０００の対ジッタ信頼性を測定してもよい。

図６３は、ＤＵＴ３０００を測定する測定方法の一例を示すフローチャートである。まず、ジッタ周波数設定段階Ｓ４５００で、ＤＵＴ３０００に入力する入力信号に重畳する入力タイミングジッタの周波数を設定する。
次に、ジッタ振幅設定段階Ｓ４５０２で、ＤＵＴ３０００に入力する入力信号に重畳する入力タイミングジッタの振幅を設定する。Ｓ４５００及びＳ４５０２は、図６２に関連して説明したジッタ重畳部３０１を用いて行ってよい。
次に、タイミングジッタ推定段階Ｓ４５０４で、ＤＵＴ３０００の出力信号に基づいて、出力タイミングジッタ系列を測定する。Ｓ４５０４は、図６２に関連して説明したタイミングジッタ推定部５０１を用いて行ってよい。
次に、ジッタ歪み推定段階Ｓ４５０６で、入力信号に応じてＤＵＴ３０００が出力するべき出力信号のタイミングジッタに対する、実際にＤＵＴ３０００が出力した出力信号のタイミングジッタのジッタ歪みを測定する。Ｓ４５０６は、図６２に関連して説明したジッタ歪み推定部４１００を用いておこなってよい。

次に、判定段階Ｓ４５０８で、ジッタ歪みが所定の大きさより大きいか否かを判定する。Ｓ４５０８は、図６２に関連して説明した対ジッタ信頼性推定部４１０２を用いて行ってよい。
Ｓ４５０８で、ジッタ歪みが所定の大きさより小さい場合、再度Ｓ４５０２において前回より振幅を大きくした入力タイミングジッタを重畳した入力信号をＤＵＴ３０００に入力し、Ｓ４５０８でジッタ歪みが所定の大きさより大きくなるまで、Ｓ４５０２〜Ｓ４５０８の処理を繰り返す。
Ｓ４５０８で、ジッタ歪みが所定の大きさより大きい場合、ジッタ耐力推定段階Ｓ４５１０で、ＤＵＴ３０００のジッタ耐力を算出する。Ｓ４５１０では、Ｓ４５０８においてジッタ歪みが所定の大きさより大きいと判定されたときの、入力タイミングジッタの振幅を、当該入力タイミングジッタの周波数における、ＤＵＴ３０００のジッタ耐力として算出してよい。また、Ｓ４５１０は、図６２において説明した対ジッタ信頼性推定部４１０２を用いて行ってよい。

次に、Ｓ４５１２で、更に測定するべき入力タイミングジッタの周波数があるか否かを判定し、測定するべき周波数がある場合は、Ｓ４５００で当該周波数を設定し、Ｓ４５００〜Ｓ４５１０の処理を繰り返す。また、測定するべき周波数が無い場合は、ジッタ耐力の測定を終了する。つまり、ジッタ重畳部３０１は、周波数の異なる例えば複数のサイン波ジッタを重畳した入力信号をＤＵＴ３０００に供給し、対ジッタ信頼性推定部４１０２は、サイン波ジッタの周波数毎に、ＤＵＴの対ジッタ信頼性を測定する。また、ジッタ重畳部３０１は、複数の周波数成分を有する入力タイミングジッタを重畳した入力信号をＤＵＴ３０００に供給してもよい。この場合、それぞれの周波数成分毎にＤＵＴ３０００の対ジッタ信頼性を測定する。

図６４は、ジッタ耐力の測定の一例を示す。図６４において、横軸は所定の周波数を有する入力タイミングジッタの振幅を示し、縦軸は出力タイミングジッタの振幅を示す。

図６３において説明したように、測定装置１００のジッタ重畳部３０１は、入力タイミングジッタの振幅の異なる複数の入力信号をＤＵＴ３０００に供給し、対ジッタ信頼性推定部４１０２は、複数の入力信号に対するそれぞれの出力タイミングジッタのジッタ歪みに基づいて、ＤＵＴ３０００のジッタ耐力を測定する。
つまり、ジッタ歪み推定部４１００は図６３の丸印に示すように、振幅の異なる複数の入力タイミングジッタに対する、出力タイミングジッタの振幅を算出し、対ジッタ信頼性推定部４１０２は、入力タイミングジッタの振幅に対する出力タイミングジッタの振幅が、非線形となる入力タイミングジッタの振幅に基づいて、ジッタ耐力を測定する。

図４７において説明したように、ＤＵＴ３０００は、クロック再生部３００３が入力信号に基づいて再生クロックを生成し、フリップフロップ３００１及びシリアルパラレル変換部３００２が、受け取った信号を再生クロックに応じて出力する。このため、入力信号における入力タイミングジッタの振幅が小さい場合は、出力タイミングジッタは、入力タイミングジッタの振幅に対して線形の関係を有する。しかし、例えば入力タイミングジッタの振幅が、入力信号のビット幅等より大きくなる場合、フリップフロップ３００１及びシリアルパラレル変換部３００２は、出力するべきビット値とは異なるビット値を出力する場合がある。このため、出力タイミングジッタの振幅が、入力タイミングジッタの振幅に対して非線形となる。この場合、前述したように出力信号は本来のビット値とは異なるビット値を出力する場合があるため、出力タイミングジッタの振幅が、入力タイミングジッタの振幅に対して非線形となる領域を検出することにより、ＤＵＴ３０００のジッタ耐力を容易に測定することができる。

図６５は、ジッタ歪み推定部４１００の構成の一例を示す。本例において、ジッタ歪み推定部４１００は、出力タイミングジッタ系列のスペクトルに基づいて、出力タイミングジッタのジッタ歪みを測定する。ジッタ歪み推定部４１００は、タイミングジッタスペクトル推定部４１０４、及びジッタ歪み算出部４１０６を有する。また、本例においてジッタ重畳部３０１は、例えばサイン波ジッタのように、所定の周波数を有する入力タイミングジッタを入力信号に重畳する。

タイミングジッタスペクトル推定部４１０４は、出力タイミングジッタ系列を受け取り、出力タイミングジッタ系列のジッタスペクトルを算出する。例えば、タイミングジッタスペクトル推定部４１０４は、フーリエ変換によりジッタスペクトルを算出する。

ジッタ歪み算出部４１０６は、ジッタスペクトルに基づいて出力タイミングジッタのジッタ歪みを算出する。例えば、ジッタ歪み算出部４１０６は、ＤＵＴ３０００が出力するべき出力信号における出力タイミングジッタのジッタスペクトルに対する、ＤＵＴ３０００が出力した出力信号における出力タイミングジッタのジッタスペクトルの歪みを算出する。

図６６は、ジッタ耐力の測定の他の例を説明する図である。図６６は、サイン波ジッタが入力信号に重畳された場合に、ＤＵＴ３０００が出力するべき出力信号の出力タイミングジッタのジッタスペクトルの一例を示す。図６６において、横軸はジッタ周波数を示し、縦軸は当該ジッタ周波数におけるジッタの強度を示す。入力信号に入力タイミングジッタが重畳された場合、出力タイミングジッタは、サイン波ジッタとＤＵＴ３０００のジッタ伝達関数によって定まる。

例えば、所定の周波数を有するサイン波ジッタが入力信号に重畳された場合、出力タイミングジッタのスペクトルは、サイン波ジッタの周波数に応じた基本周波数に、ジッタ伝達関数に応じたピークを有する。入力信号に重畳されたサイン波ジッタの振幅が、図６４において説明した線形領域にある場合、出力タイミングジッタのスペクトルは、図６６に示すようにサイン波に応じたスペクトルを示す。つまり、基本周波数成分の大きさに対して、高調波成分の大きさが十分に小さいスペクトルを示す。

図６７は、サイン波ジッタが入力信号に重畳された場合に、ＤＵＴ３０００が出力するべき出力信号の出力タイミングジッタのジッタスペクトルの他の例を示す。図６７において、横軸はジッタ周波数を示し、縦軸は当該ジッタ周波数におけるジッタの強度を示す。入力信号に重畳されたサイン波ジッタの振幅が、図６４において説明した非線形領域にある場合、出力タイミングジッタのスペクトルは、図６７に示すように、図６６に示したスペクトルに対して歪みが生じる。つまり、主周波数成分に対する高調波成分が増大する。図６５において説明したジッタ歪み推定部４１００は、当該歪みを測定する。例えば、サイン波ジッタの周波数と同一のジッタスペクトルの主周波数成分と、ジッタスペクトルにおける主周波数成分の高調波成分との比に基づいて、出力タイミングジッタのジッタ歪みを測定する。本例において、ジッタ歪み推定部４１００は、主周波数成分の大きさに対する、一次高調波成分の大きさの比が所定の値より大きい場合に、出力タイミングジッタが歪んでいると判定する。出力タイミングジッタにジッタ歪みが生じている場合、ＤＵＴ３０００の出力信号にビット誤りが生じる場合がある。

本例におけるジッタ歪み推定部４１００によれば、重畳された入力タイミングジッタによって、ＤＵＴ３０００の出力信号にビット誤りが生じるか否かを判定することができる。また、振幅の異なる複数の入力タイミングジッタに対して同様の測定を行うことにより、ＤＵＴ３０００のジッタ耐力を測定することができる。

図６８及び図６９は、ジッタ耐力の測定の更なる他の例を説明する図である。図６８及び図６９は、入力タイミングジッタとしてサイン波ジッタが重畳された場合の、出力タイミングジッタの振幅のジッタヒストグラムを示す。図６８及び図６９において、出力タイミングジッタの振幅をユニットインターバル単位で示し、縦軸はそれぞれの振幅の出現頻度を示す。

図６８は、入力信号に重畳されたサイン波ジッタの振幅が、図６４において説明した線形領域にある場合の、出力タイミングジッタのジッタヒストグラムを示す。本例において、ＤＵＴ３０００は、入力されたサイン波ジッタの振幅が線形領域にある場合、図６８に示すようにジッタヒストグラムの両端にピークを有する出力タイミングジッタを出力する。

図６９は、入力信号に重畳されたサイン波ジッタの振幅が、図６４において説明した非線形領域にある場合の、出力タイミングジッタのジッタヒストグラムを示す。入力信号に重畳されたサイン波ジッタの振幅が、図６４において説明した非線形領域にある場合、出力タイミングジッタのジッタヒストグラムは、図６９に示すように、図６８に示したジッタヒストグラムに対して歪みが生じる。

本例において、ジッタ歪み推定部４１００は、出力タイミングジッタ系列のジッタヒストグラムを生成し、ジッタヒストグラムに基づいて出力タイミングジッタのジッタ歪みを測定する。例えば、ジッタ歪み推定部４１００は、ジッタヒストグラムの両端にピークがあるか否かに基づいて、入力されたサイン波ジッタに対する出力タイミングジッタの歪みを測定してよい。

図７０は、測定装置１００の一例であるジッタ耐力測定装置の構成の他の例を示す。本例における測定装置１００は、図６２において説明した測定装置１００の構成に加え、ジッタ伝達関数推定部１０１、及びジッタ耐力推定部３０２を更に備える。ここで、ジッタ伝達関数推定部１０１、及びジッタ耐力推定部３０２は、図４３に関連して説明したジッタ伝達関数推定部１０１、及びジッタ耐力推定部３０２同一又は同様の機能及び構成を有する。

本例における測定装置１００は、まず、タイミングジッタ推定部５０１、ジッタ伝達関数推定部１０１、及びジッタ耐力推定部３０１によって、図４４において説明した方法でジッタ耐力を測定する。次に、ジッタ重畳部３０１が、ジッタ耐力推定部３０２が測定したジッタ耐力に応じた振幅のタイミングジッタを重畳した第１確認信号を、ＤＵＴ３０００に供給する。

ジッタ歪み推定部４１００は、第１確認信号に応じてＤＵＴ３０００が出力するべき出力信号の理想タイミングジッタに対する、第１確認信号に応じてＤＵＴ３０００が出力する出力信号の出力タイミングジッタのジッタ歪みを測定する。
そして、判定部の一例である対ジッタ信頼性推定部４１０２は、ジッタ歪み推定部４１００が測定したジッタ歪みに基づいて、ジッタ耐力推定部３０２が測定したジッタ耐力が正しい値であるか否かを判定する。

対ジッタ信頼性推定部４１０２が、当該ジッタ耐力が正しい値でないと判定した場合、ジッタ重畳部３０１は、第１確認信号より振幅の小さいタイミングジッタを重畳した第２確認信号をＤＵＴ３０００に供給し、ジッタ歪み推定部４１００は、第２確認信号に応じてＤＵＴ３０００が出力するべき出力信号の理想タイミングジッタに対する、第２確認信号に応じてＤＵＴ３０００が出力する出力信号の出力タイミングジッタのジッタ歪みを測定する。そして、対ジッタ信頼性推定部４１０２は、ジッタ歪み推定部４１００が測定した、第２確認信号に対応するジッタ歪みに基づいて、新たにジッタ耐力を算出する。例えば、図６３において説明したＳ４５０２〜Ｓ４５０８の処理によって、新たにジッタ耐力を算出してよい。

本例における測定装置１００によれば、より精度よく且つ高速にＤＵＴ３０００のジッタ耐力を測定することができる。つまり、図４４及び図６３において説明したそれぞれの方法でジッタ耐力を測定するため、より精度よくジッタ耐力を測定できる。例えば、図４４において説明した方法で測定したジッタ耐力が大きめの値を測定してしまう場合であっても、当該ジッタ耐力を更に精度よく測定することができる。また、最初に図４４の方法によってジッタ耐力の暫定値を算出することにより、図６３において説明した方法より高速にジッタ耐力を測定することができる。

また、本例における測定装置１００は、図５６において説明した測定装置１００と同様に、入力信号として入力データ信号又は入力データクロック信号のいずれを選択してもよく、出力信号として出力データ信号又は再生クロック信号のいずれを選択してもよい。

図７１は、測定装置１００の構成の更なる他の例を示す。本例における測定装置１００は、まずジッタ伝達関数のゲインに基づいて電子デバイス３０００のジッタ耐力の暫定値を算出する。そして、当該ジッタ耐力の値に応じて定まる入力タイミングジッタの振幅値の近傍の振幅を有する入力タイミングジッタを順次入力信号に重畳し、入力信号と基準信号とのビット値を比較し、ビット誤りが生じたときの入力タイミングジッタの振幅をジッタ耐力として算出する。

測定装置１００は、図６２に関連して説明した測定装置１００の構成に加え、ビット誤り検出部３５００を更に備える。図７１において図６２と同一の符号を付した構成要素は、図６２に関連して説明した構成要素と同一又は同様の機能及び構成を有する。また、本例において対ジッタ信頼性推定部４１０２は、ジッタ耐力推定部３０２を有し、電子デバイス３０００のジッタ耐力を測定する。

ビット誤り検出部３５００は、電子デバイス３０００が出力する出力信号のそれぞれのビットと、電子デバイス３０００が出力するべき基準信号のそれぞれのビットとを比較することにより、電子デバイス３０００の出力信号におけるビット誤りを検出する。
例えば、電子デバイス３０００が図４７に示したようにデシリアライザである場合、ビット誤り検出部３５００は、電子デバイス３０００が出力するパラレルデータ信号のうち少なくとも一つと、電子デバイスが出力する再生クロックとを受取り、これらを離散化する。このときのサンプリングレートは、被離散化信号の周波数の３倍以上であることが望ましい。

次に、離散化したデータ信号をコンパレータ手段等により２値化し、離散化された再生クロックの立ち上がりで２値化したデータ信号をサンプリングし、２値系列を生成し、入力信号に応じた基準信号と比較しビット誤りを検出する。

ところで、１５段（15-stage）のＰＲＢＳ（pseudo random binary sequence）のとき、シリアルビット列には１５個の”１”が連続する部分が１箇所必ず存在する。従って、このような最大連長に対応する２値系列の部分をパターンマッチングにより見つけることにより、２値系列と基準ＰＲＢＳをお互いに整列（align）できる。最後に、ビット対ビットの比較を行うことにより２値系列の誤りを検出できる。

次に、フローチャートを用いて測定装置１００の動作の一例を説明する。

図７２は測定装置１００の動作の一例を説明するフローチャートである。まず、Ｓ３５０２において、ジッタ重畳部３０１が入力信号に重畳する入力タイミングジッタのタイプを設定する。ここでは、ランダムジッタを入力タイミングジッタとして選択する。
次に、Ｓ３５０４において、ジッタ重畳部３０１は、入力タイミングジッタの振幅を設定する。そして、ジッタ重畳部３０１は、入力タイミングジッタを重畳した入力信号を電子デバイス３０００に入力する。

ジッタ伝達関数推定部１０１は、電子デバイス３０００に入力された入力信号と、当該入力信号に応じて電子デバイス３０００が出力する出力信号を受け取る。そして、Ｓ３５０６においてジッタ伝達関数推定部１０１は、受け取った入力信号及び出力信号に基づいて、電子デバイス３０００のジッタ伝達関数を算出する。ジッタ伝達関数を算出する方法は、前述した通りである。
次に、Ｓ３５０８において、対ジッタ信頼性推定部４１０２は、ジッタ伝達関数のゲイン及び位相に基づいて、電子デバイス３０００のジッタ耐力の暫定値を算出する。つまり、対ジッタ信頼性推定部４１０２は、前述した方法によってジッタ伝達関数に基づいて算出したジッタ耐力を、おおよそのジッタ耐力の値として算出する。また前述したように、Ｓ３５０８ではジッタ伝達関数に基づいてジッタ耐力を算出しているため、入力タイミングジッタの全ての周波数帯域に対するジッタ耐力の暫定値を算出することができる。

次に、Ｓ３５１０において、ジッタ重畳部３０１は、入力信号に重畳する入力タイミングジッタのタイプを設定する。ここでは、サイン波ジッタを入力タイミングジッタとして選択する。そして、Ｓ３５１２において、ジッタ重畳部３０１は、ジッタ耐力を測定するべき入力タイミングジッタの周波数を設定する。次に、Ｓ３５１４において、ジッタ重畳部３０１は、入力タイミングジッタの振幅を、対ジッタ信頼性推定部４１０２が算出したジッタ耐力の値に応じた振幅に設定する。例えば、ジッタ重畳部３０１は、対ジッタ信頼性推定部４１０２が算出したジッタ耐力の暫定値に対応する、入力タイミングジッタの振幅値の近傍に、入力タイミングジッタの振幅を設定し、入力信号に重畳して電子デバイス３０００に入力する。

ビット誤り検出部３５００は、入力信号に応じて電子デバイス３０００が出力する出力信号を受け取る。そして、Ｓ３５１６において、ビット誤り検出部３５００は、入力信号に応じて電子デバイス３０００が出力するべき基準信号のそれぞれのビットと、実際に電子デバイス３０００が出力した出力信号のそれぞれのビットを比較することにより、出力信号のビット誤りを検出する。また、出力信号は例えば電子デバイス３０００が出力するデータ信号であって、ビット誤り検出部３５００は、当該データ信号を、電子デバイス３０００がデータ信号と同期して出力するクロック信号でサンプリングすることによってデータ信号のそれぞれのビットの値を検出してよい。また他の例においては、ビット誤り検出部３５００は、他のクロック信号によってデータ信号をサンプリングしてもよい。

次に、Ｓ３５１８において、ビット誤り検出部３５００が検出した誤りビット数が零であるか否かを判定する。誤りビット数が零である場合には、Ｓ３５１４において、入力タイミングジッタの振幅値を増加させて、ビット誤り検出部３５００がビット誤りを検出するまでＳ３５１４〜Ｓ３５１８の処理を繰り返す。Ｓ３５１８において、誤りビット数が零より大きい場合、Ｓ３５２０において対ジッタ信頼性推定部４１０２は、このときの入力タイミングジッタの振幅を電子デバイス３０００のジッタ耐力として検出する。
次に、Ｓ３５２２において、試験するべき入力タイミングジッタの周波数がまだ残っているか否かを判定し、まだ試験するべき周波数帯域が残っている場合には、Ｓ３５１２において入力タイミングジッタの周波数を変更し、Ｓ３５１２〜Ｓ３５２２の処理を繰り返す。試験するべき全ての周波数について測定した場合には処理を終了する。 このような処理により、測定装置１００は、ジッタ伝達関数に基づいてジッタ耐力の暫定値を高速に測定し、おおよそのジッタ耐力に基づいて、精度のよいジッタ耐力値を精度よく測定することができる。このため、測定装置１００は、高速且つ精度よくジッタ耐力を測定することができる。

図７３は、測定装置１００の構成の更なる他の例を示す。本例における測定装置１００は、図７１に関連して説明した測定装置１００の構成において、ジッタ伝達関数測定装置１０１に代えて、タイミングジッタ推定部５０１及びジッタ歪み推定部４１００を備える。タイミングジッタ推定部５０１及びジッタ歪み推定部４１００は、図６２に関連して説明したタイミングジッタ推定部５０１及びジッタ歪み推定部４１００と同一又は同様の機能及び構成を有する。
本例における測定装置１００は、図７１において説明した測定装置１００と同様に、電子デバイス３０００のジッタ耐力の暫定値を、出力タイミングジッタのスペクトルに基づいて算出し、算出したジッタ耐力の暫定値に基づいて、精度のよいジッタ耐力値を算出する。

本例における測定装置１００は、図７２において説明したＳ３５０６において、タイミングジッタ推定部５０１が出力タイミングジッタを算出する。そしてジッタ歪み推定部４１００は、出力タイミングジッタのスペクトルに基づいて、出力タイミングジッタの歪みを算出する。そして、Ｓ３５０８において対ジッタ信頼性推定部４１０２が、ジッタ歪みに基づいてジッタ耐力の暫定値を算出する。これらの処理は、図６２において説明した測定装置１００と同様である。また、図７２において説明したＳ３５０２〜Ｓ３５０４、Ｓ３５１２〜Ｓ３５２２については、図７１において説明した測定装置１００と同一の処理を行う。本例における測定装置１００によっても、高速且つ精度よくジッタ耐力を測定することができる。

また、本例における対ジッタ信頼性推定部４１０２は、入力タイミングジッタの周波数に基づいて、ビット誤り検出部３５００がビット誤りを検出するまで入力タイミングジッタの振幅を変更させ、ビット誤り検出部がビット誤りを検出しない入力タイミングジッタの最大振幅をジッタ耐力として算出するか、出力タイミングジッタのジッタ歪みに基づいて、ジッタ耐力を算出するかを選択し、ジッタ耐力を算出してもよい。

例えば、対ジッタ信頼性推定部４１０２は、電子デバイス３０００の内部にあるＰＬＬの制御帯域に応じて、いずれの方法でジッタ耐力を算出するかを選択する。ここで、ＰＬＬの制御帯域とは、ＰＬＬにおいてジッタが補正されるジッタ周波数の帯域を指す。つまり、入力タイミングジッタの周波数が、ＰＬＬの制御帯域内の周波数である場合、出力信号に生じるビット誤りは、ＰＬＬで生じるジッタに依存する割合が高いため、対ジッタ信頼性推定部４１０２は、出力タイミングジッタのジッタ歪みに基づいてジッタ耐力を算出する。また、入力タイミングジッタの周波数が、ＰＬＬの制御帯域外の周波数である場合には、出力信号に生じるビット誤りは、データ信号のサンプリング誤差等に依存する割合が高いため、ビット誤り検出部３５００のビット誤り検出結果に基づいて、ジッタ耐力を算出する。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。また、本発明に係る測定装置及び試験方法は、測定対象として光回路等を含んだネットワーク等をも測定できることは明らかである。つまり、請求の範囲に記載した測定対象としての電子デバイスの範囲には、被試験回路、被試験電子デバイス、被試験システム、光回路等を含んだネットワーク等が含まれることは明らかである。また、内部に光回路等が含まれる被試験回路、被試験電子デバイス、及び被試験システムをも請求の範囲に記載した測定対象としての電子デバイスの範囲に含まれることは明らかである。

上記説明から明らかなように、本発明によれば、ＤＵＴのジッタ伝達関数、ビット誤り率、及びジッタ耐力を効率よく算出することができる。本発明の測定装置および測定方法によれば、タイミングジッタからジッタ伝達関数、ビット誤り率、及びジッタ耐力を推定することにより、処理時間がかかるヒストグラム処理を必要せずテスト時間を最小にできるため、ビット誤り率、ジッタ耐力試験等におけるコストを大幅に削減できる。

図１は、本発明に係る測定装置１００の構成の一例を示す図である。 図２は、本発明に係る測定方法の一例を示すフローチャートである。 図３は、ジッタ伝達関数測定装置１０１の構成の一例を示す図である。 図４は、ジッタ伝達関数推定段階Ｓ２０１の一例のフローチャートを示す。 図５は、ジッタ伝達関数測定装置１０１の構成の他の例を示す図である。 図６は、ジッタ伝達関数推定段階Ｓ２０１の他の例を示すフローチャートである。 図７は、ジッタ伝達関数推定段階Ｓ２２３の一例を示すフローチャートである。 図８は、入力タイミングジッタ値と出力タイミングジッタ値との関係の一例を示す図である。 図９は、タイミングジッタ推定部５０１の構成の一例を示す。 図１０は、タイミングジッタ推定段階Ｓ２２１の一例を示すフローチャートである。 図１１は、ＤＵＴが出力する出力信号ｘ（ｔ）の一例を示す図である。 図１２は、解析信号変換部７０１が生成する解析信号ｚ（ｔ）の一例を示す図である。 図１３は、瞬時位相推定部７０２が算出する解析信号の瞬時位相φ（ｔ）の一例を示す図である。 図１４は、アンラップされた瞬時位相φ（ｔ）の一例を示す図である。 図１５は、リニア瞬時位相φ（ｔ）の一例を示す図である。 図１６は、瞬時位相雑音Δφ（ｔ）の一例を示す図である。 図１７は、タイミングジッタ系列ΔΦ[n]の一例を示す図である。 図１８は、解析信号ｚ（ｔ）の実数部の一例を示す図である。 図１９は、ビット誤り率推定部１０２が算出したビット誤り率の一例を示す図である。 図２０は、 最悪ケースのアラインメントジッタの一例を示す図である。 図２１は、 入力タイミングジッタの周波数と、ジッタ耐力との関係の一例を示す図である。 図２２は、位相雑音スペクトルの一例を示す図である。 図２３は、タイミングジッタ推定部５０１の構成の他の例を示す図である。 図２４は、タイミングジッタ推定段階Ｓ２２１の他の例を示すフローチャートである。 図２５は、タイミングジッタ推定部５０１が受け取る信号の一例を示す図である。 図２６は、振幅変調成分が除去された信号の一例を示す図である。 図２７は、タイミングジッタ推定部５０１の他の構成の一例を示す図である。 図２８は、タイミングジッタ推定段階Ｓ２２１の他の例を示すフローチャートである。 図２９は、タイミングジッタ推定部５０１の構成の他の例を示す。 図３０は、タイミングジッタ推定段階Ｓ２２１の他の例を示すフローチャートである。 図３１は、解析信号変換部７０１の構成の一例を示す図である。 図３２は、解析信号変換段階Ｓ８０１の一例を示すフローチャートである。 図３３は、解析信号変換部７０１の構成の他の例を示す図である。 図３４は、解析信号変換段階Ｓ８０１の他の例を示すフローチャートである。 図３５は、解析信号変換部７０１が受け取る信号の一例を示す図である。 図３６は、周波数領域の信号Ｘ（ｆ）の一例を示す図である。 図３７は、帯域制限された周波数領域の信号Ｚ（ｆ）を示す図である。 図３８は、帯域制限された解析信号ｚ（ｔ）を示す図である。 図３９は、解析信号変換部７０１の構成の他の例を示す図である。 図４０は、解析信号変換段階Ｓ８０１の他の例を示すフローチャートである。 図４１は、図７に関連して説明した位相差推定段階Ｓ２３０１の一例を示すフローチャートである。 図４２は、図７に関連して説明した位相差推定段階Ｓ２３０１の他の例を示すフローチャートである。 図４３は、測定装置１００の構成の他の例を示す図である。 図４４は、本発明に係る測定方法の他の例を示すフローチャートである。 図４５は、測定装置１００の構成の他の例を示す図である。 図４６は、本発明に係る測定方法の他の例を示すフローチャートである。 図４７は、ＤＵＴの構成の一例を示す図である。 図４８は、測定装置１００の構成の他の例を示す図である。 図４９は、入力信号と出力信号の一例を示す図である。 図５０は、本発明に係る測定方法の他の例を示すフローチャートである。 図５１は、タイミング推定部３１００の構成の一例を示す図である。 図５２は、タイミング推定段階Ｓ３２０１の一例を示すフローチャートである。 図５３は、出力信号の理想信号と実信号の一例を示す図である。 図５４は、測定装置１００と従来のビット誤り率測定装置のテスト時間を比較例を示す図である。 図５５は、測定装置１００における、印加ジッタ量の変更回数と、測定されるジッタ耐力との関係の一例を示す図である。 図５６は、測定装置１００の構成の他の例を示す図である。 図５７は、パターン発生器４０１２が生成するパターンデータの一例を示す図である。 図５８は、ジッタ伝達関数推定装置１０１のタイミング推定部５０１の構成の他の例を示す図である。 図５９は、タイミング推定段階Ｓ３２０１の他の例を示すフローチャートである。 図６０は、ビット誤り率曲線の一例を示す。 図６１は、ジッタ耐力の測定例を示す。 図６２は、測定装置１００の一例であるジッタ耐力測定装置の構成の他の例を示す図である。 図６３は、ＤＵＴ３０００を測定する測定方法の一例を示すフローチャートである。 図６４は、ジッタ耐力の測定の一例を示す図である。 図６５は、ジッタ歪み推定部４１００の構成の一例を示す図である。 図６６は、ジッタ耐力の測定の他の例を説明する図である。 図６７は、サイン波ジッタが入力信号に重畳された場合に、ＤＵＴ３０００が出力するべき出力信号の出力タイミングジッタのジッタスペクトルの他の例を示す図である。 図６８は、入力信号に重畳されたサイン波ジッタの振幅が、図６４において説明した線形領域にある場合の、出力タイミングジッタのジッタヒストグラムを示す図である。 図６９は、入力信号に重畳されたサイン波ジッタの振幅が、図６４において説明した非線形領域にある場合の、出力タイミングジッタのジッタヒストグラムを示す図である。 図７０は、測定装置１００の一例であるジッタ耐力測定装置の構成の他の例を示す図である。 図７１は測定装置１００の構成の更なる他の例を示す図である。 図７２は測定装置１００の動作の一例を説明するフローチャートである。 図７３は、測定装置１００の構成の更なる他の例を示す図である。 図７４は、ネットワークアナライザを用いてジッタ伝達関数を測定する場合を説明する図である。 図７５は、ジッタアナライザを用いてデシリアライザのジッタ伝達関数を測定する場合について説明する図である。 図７６は、アイダイアグラムを示す図である。 図７７は、デシリアライザのジッタ耐力測定構成を示す図である。

Claims (36)

1. 電子デバイスのジッタ伝達関数を測定する測定装置であって、
   前記電子デバイスが出力する出力信号に基づいて、前記出力信号の出力タイミングジッタ系列を算出するタイミングジッタ推定部と、
   前記出力タイミングジッタ系列に基づいて、前記電子デバイスにおけるジッタ伝達関数を算出するジッタ伝達関数推定部と
   を備え、
   前記電子デバイスは、ジッタ量の異なる複数の入力信号を受け取り、それぞれの入力信号に応じた前記出力信号を出力し、
   前記タイミングジッタ推定部は、それぞれの前記出力信号に対応する前記出力タイミングジッタ系列を算出し、
   前記ジッタ伝達関数推定部は、前記複数の入力信号に対応する複数の入力タイミングジッタ系列を示す情報に更に基づいて、前記ジッタ伝達関数を算出することを特徴とする測定装置。
2. 電子デバイスのジッタ伝達関数を測定する測定装置であって、
   前記電子デバイスが出力する出力信号に基づいて、前記出力信号の出力タイミングジッタ系列を算出するタイミングジッタ推定部と、
   前記出力タイミングジッタ系列に基づいて、前記電子デバイスにおけるジッタ伝達関数を算出するジッタ伝達関数推定部と
   を備え、
   前記電子デバイスは、ジッタの振幅の異なる複数の入力信号を順次受け取り、それぞれの入力信号に応じた前記出力信号を出力し、
   前記タイミングジッタ推定部は、前記複数の入力信号を順次受け取り、それぞれの前記入力信号の入力タイミングジッタ系列を算出し、前記複数の出力信号を順次受け取り、それぞれの前記出力信号の前記出力タイミングジッタ系列を算出し、
   前記ジッタ伝達関数推定部は、前記入力タイミングジッタ系列に更に基づいて、前記ジッタ伝達関数を算出することを特徴とする測定装置。
3. 前記タイミングジッタ推定部は、
   前記出力信号に基づいて、前記出力信号の瞬時位相雑音を算出する瞬時位相雑音推定部と、
   前記瞬時位相雑音を、所定のタイミングでリサンプリングした前記出力タイミングジッタ系列を生成するリサンプリング部と
   を有することを特徴とする請求項１または２に記載の測定装置。
4. 前記リサンプリング部は、前記出力信号のゼロクロスタイミングと略等しいタイミングで、前記瞬時位相雑音をリサンプリングすることを特徴とする請求項３に記載の測定装置。
5. 前記入力タイミングジッタ系列及び前記出力タイミングジッタ系列を、周波数領域の信号に変換する周波数領域変換部を更に備えることを特徴とする請求項１又は２に記載の測定装置。
6. 前記ジッタ伝達関数推定部は、下式に基づいて前記ジッタ伝達関数のゲイン|H_J(f_J)|を算出するジッタゲイン推定部を有することを特徴とする請求項５に記載の測定装置。
   

   

   但し、ΔΦ［f_J］は出力信号の出力タイミングジッタスペクトル、ΔΘ［f_J］は入力信号の入力タイミングジッタスペクトル、ΔΦ（f_J）は出力信号の位相雑音スペクトル、ΔΘ（f_J）は入力信号の位相雑音スペクトルを示す。
7. 前記ジッタ伝達関数推定部は、複数の前記入力タイミングジッタ系列と、複数の前記出力タイミングジッタ系列とに基づいて、前記ジッタ伝達関数のゲインを算出するジッタゲイン推定部を有することを特徴とする請求項１または２に記載の測定装置。
8. 前記ジッタゲイン推定部は、前記複数の入力タイミングジッタ系列における、入力タイミングジッタと、前記複数の出力タイミングジッタ系列における、前記出力タイミングジッタとの、ピークツゥピーク値又は実効値（ＲＭＳ値）の関係を直線適合した結果に基づいて、前記ジッタ伝達関数のゲインを算出することを特徴とする請求項７に記載の測定装置。
9. 前記ジッタ伝達関数推定部は、下式に基づいて前記ジッタ伝達関数の位相∠H_J（f_J）を算出するジッタ位相推定部を有することを特徴とする請求項５に記載の測定装置。
   

   

   但し、ΔΦ［f_J］は出力信号の出力タイミングジッタスペクトル、ΔΘ［f_J］は入力信号の入力タイミングジッタスペクトル、ΔΦ（f_J）は出力信号の位相雑音スペクトル、ΔΘ（f_J）は入力信号の位相雑音スペクトルを示す。
10. 前記入力信号に所望の前記入力タイミングジッタを重畳した信号を前記電子デバイスに供給するジッタ重畳部を更に備え、
    前記ジッタゲイン推定部は、前記ジッタ重畳部が前記入力信号に重畳した前記入力タイミングジッタと、前記出力信号における前記出力タイミングジッタとに基づいて、前記ジッタ伝達関数のゲインを測定することを特徴とする請求項６又は７に記載の測定装置。
11. 前記ジッタ重畳部は、前記入力信号に、前記入力タイミングジッタとして、サイン波ジッタを重畳することを特徴とする請求項１０に記載の測定装置。
12. 前記ジッタ重畳部は、前記入力信号の位相を変調することにより、前記入力タイミングジッタを重畳することを特徴とする請求項１１に記載の測定装置。
13. 前記ジッタ重畳部は、前記入力信号の周波数を変調することにより、前記入力タイミングジッタを重畳することを特徴とする請求項１１に記載の測定装置。
14. 電子デバイスのジッタ伝達関数を測定する測定装置であって、
    前記電子デバイスが出力する出力信号に基づいて、前記出力信号の再生クロック信号を生成するクロック再生部と、
    前記再生クロック信号に基づいて、前記出力信号の出力タイミングジッタ系列を算出するタイミングジッタ推定部と、
    前記出力タイミングジッタ系列に基づいて、前記電子デバイスにおけるジッタ伝達関数を算出するジッタ伝達関数推定部とを備えることを特徴とする測定装置。
15. 前記瞬時位相雑音推定部は、
    前記出力信号を複素数の解析信号に変換する解析信号変換部と、
    前記解析信号に基づいて、前記解析信号の瞬時位相を測定する瞬時位相推定部と、
    前記解析信号の瞬時位相に基づいて、前記出力信号のリニア瞬時位相を測定するリニア瞬時位相推定部と、
    前記瞬時位相及び前記リニア瞬時位相に基づいて、前記瞬時位相から前記リニア瞬時位相を除去した瞬時位相雑音を算出するリニア位相除去部とを有することを特徴とする請求項３に記載の測定装置。
16. 前記タイミングジッタ推定部は、前記瞬時位相雑音を受け取り、前記瞬時位相雑音の低周波成分を除去して前記リサンプリング部に供給する低周波位相雑音除去部を更に有することを特徴とする請求項１５に記載の測定装置。
17. 前記タイミングジッタ推定部は、前記出力信号をデジタル信号に変換し、前記デジタル信号を前記解析信号変換部に供給するＡＤ変換部を更に有し、
    前記解析信号変換部は、前記デジタル信号に基づいて、前記解析信号を生成することを特徴とする請求項１５に記載の測定装置。
18. 前記タイミングジッタ推定部は、前記電子デバイスに与えられる入力データ信号を生成するための入力データクロック信号、及び前記電子デバイスが前記入力データ信号に応じて出力する出力データ信号のタイミングジッタ系列を測定し、
    前記ジッタ伝達関数推定部は、前記タイミングジッタ推定部が測定した前記タイミングジッタ系列に基づいて、前記入力データクロック信号と前記出力データ信号との間のジッタ伝達関数を算出することを特徴とする請求項１または２に記載の測定装置。
19. 前記タイミングジッタ推定部は、前記電子デバイスに与えられる入力データ信号、及び前記電子デバイスが前記入力データ信号に応じて出力する出力データ信号のタイミングジッタ系列を測定し、
    前記ジッタ伝達関数推定部は、前記タイミングジッタ推定部が測定した前記タイミングジッタ系列に基づいて、前記入力データ信号と前記出力データ信号との間のジッタ伝達関数を算出することを特徴とする請求項１または２に記載の測定装置。
20. 前記タイミングジッタ推定部は、前記電子デバイスに与えられる入力データ信号、及び前記電子デバイスが前記入力データに応じて出力する再生クロック信号のタイミングジッタ系列を測定し、
    前記ジッタ伝達関数推定部は、前記タイミングジッタ推定部が測定した前記タイミングジッタ系列に基づいて、前記入力データ信号と前記再生クロック信号との間のジッタ伝達関数を算出することを特徴とする請求項１または２に記載の測定装置。
21. 前記タイミングジッタ推定部は、前記電子デバイスに与えられる入力データ信号を生成するための入力データクロック信号、及び前記電子デバイスが前記入力データに応じて出力する再生クロック信号のタイミングジッタ系列を測定し、
    前記ジッタ伝達関数推定部は、前記タイミングジッタ推定部が測定した前記タイミングジッタ系列に基づいて、前記入力データクロック信号と前記再生クロック信号との間のジッタ伝達関数を算出することを特徴とする請求項１または２に記載の測定装置。
22. 前記電子デバイスは、シリアルデータを前記入力データ信号として受け取り、予め定められた出力ピン数の出力ピンからパラレルデータを出力し、
    前記タイミングジッタ推定部は、一の前記出力ピンが出力するデータに応じて、前記出力信号の前記出力タイミングジッタ系列を測定し、
    前記測定装置は、前記一の出力ピンに対応するビットが交互にＨ論理とＬ論理とを繰り返す前記入力データ信号を、前記電子デバイスに供給する入力部を更に備えることを特徴とする請求項１８から２１のいずれかに記載の測定装置。
23. 前記入力部は、前記出力ピン数と同数のビット毎に、Ｈ論理とＬ論理とを繰り返す前記入力データ信号を、前記電子デバイスに供給することを特徴とする請求項２２に記載の測定装置。
24. 電子デバイスのビット誤り率を測定する測定装置であって、
    前記電子デバイスにおけるジッタ伝達関数のゲインに基づいて、前記電子デバイスにおけるビット誤り率を測定するビット誤り率推定部を備えることを特徴とする測定装置。
25. 前記ビット誤り率推定部は、前記ジッタ伝達関数の位相に更に基づいて、前記ビット誤り率を測定することを特徴とする請求項２４に記載の測定装置。
26. 電子デバイスのジッタ耐力を測定する測定装置であって、
    前記電子デバイスにおけるジッタ伝達関数のゲインに基づいて、前記電子デバイスにおけるジッタ耐力を測定するジッタ耐力推定部を備えることを特徴とする測定装置。
27. 前記ジッタ耐力推定部は、前記ジッタ伝達関数の位相に更に基づいて、前記ジッタ耐力を測定することを特徴とする請求項２６に記載の測定装置。
28. 前記ジッタ耐力推定部は、前記ジッタ伝達関数のゲインに基づいて、前記ジッタ耐力の暫定値を算出し、
    前記測定装置は、
    前記ジッタ耐力の暫定値に応じた振幅値の近傍において、振幅の異なるタイミングジッタを重畳した複数の入力信号を順次前記電子デバイスに入力するジッタ重畳部と、
    前記タイミングジッタが重畳された入力信号に基づいて前記電子デバイスが出力するべき基準信号のそれぞれのビットと、前記入力信号に応じて前記電子デバイスが出力する出力信号のそれぞれのビットとを比較することにより、前記出力信号のビット誤りを検出するビット誤り検出部と
    を更に備え、
    前記ジッタ耐力推定部は、前記ビット誤り検出部が前記出力信号のビット誤りを検出しない前記タイミングジッタの最大振幅を、前記ジッタ耐力として算出することを特徴とする請求項２６又は２７に記載の測定装置。
29. 前記ビット誤り検出部は、前記電子デバイスが出力するデータ信号を、前記電子デバイスが出力するクロック信号でサンプリングし、前記データ信号のそれぞれのビットの値を検出し、検出した前記データ信号のそれぞれのビットと、与えられる前記基準信号のそれぞれのビットとを比較することを特徴とする請求項２８に記載の測定装置。
30. 前記ジッタ耐力推定部が測定した前記ジッタ耐力に応じた振幅のタイミングジッタを重畳した第１確認信号を、前記電子デバイスに供給するジッタ重畳部と、
    前記第１確認信号に応じて前記電子デバイスが出力するべき出力信号の理想タイミングジッタに対する、前記第１確認信号に応じて前記電子デバイスが出力する前記出力信号の出力タイミングジッタのジッタ歪みを測定するジッタ歪み推定部と、
    前記ジッタ歪みに基づいて、前記ジッタ耐力が正しい値であるか否かを判定する判定部と
    を更に備えることを特徴とする請求項２６又は２７に記載の測定装置。
31. 前記判定部が、前記ジッタ耐力推定部が測定した前記ジッタ耐力が正しい値でないと判定した場合、
    前記ジッタ重畳部は、前記第１確認信号より振幅の小さいタイミングジッタを重畳した第２確認信号を前記電子デバイスに供給し、
    前記ジッタ歪み推定部は、前記第２確認信号に応じて前記電子デバイスが出力するべき前記出力信号の理想タイミングジッタに対する、前記第２確認信号に応じて前記電子デバイスが出力する前記出力信号の出力タイミングジッタのジッタ歪みを測定し、
    前記判定部は、前記ジッタ歪み推定部が測定した、前記第２確認信号に対応する前記ジッタ歪みに基づいて、新たに前記ジッタ耐力を算出することを特徴とする請求項３０に記載の測定装置。
32. 電子デバイスのジッタ伝達関数を測定する測定方法であって、
    前記電子デバイスが出力する出力信号に基づいて、前記出力信号の複数の出力タイミングジッタを示す出力タイミングジッタ系列を算出するタイミングジッタ推定段階と、
    前記出力タイミングジッタ系列に基づいて、前記電子デバイスにおけるジッタ伝達関数を算出するジッタ伝達関数推定段階と
    を備え、
    前記電子デバイスは、ジッタ量の異なる複数の入力信号を受け取り、それぞれの入力信号に応じた前記出力信号を出力し、
    前記タイミングジッタ推定段階において、それぞれの前記出力信号に対応する前記出力タイミングジッタ系列を算出し、
    前記ジッタ伝達関数推定段階において、前記複数の入力信号に対応する複数の入力タイミングジッタ系列を示す情報に更に基づいて、前記ジッタ伝達関数を算出することを特徴とする測定方法。
33. 電子デバイスのジッタ伝達関数を測定する測定方法であって、
    前記電子デバイスが出力する出力信号に基づいて、前記出力信号の複数の出力タイミングジッタを示す出力タイミングジッタ系列を算出するタイミングジッタ推定段階と、
    前記出力タイミングジッタ系列に基づいて、前記電子デバイスにおけるジッタ伝達関数を算出するジッタ伝達関数推定段階と
    を備え、
    前記電子デバイスは、ジッタ量の異なる複数の入力信号を受け取り、それぞれの入力信号に応じた前記出力信号を出力し、
    前記タイミングジッタ推定段階において、それぞれの前記出力信号に対応する前記出力タイミングジッタ系列を算出し、
    前記ジッタ伝達関数推定段階において、前記複数の入力信号に対応する複数の入力タイミングジッタ系列を示す情報に更に基づいて、前記ジッタ伝達関数を算出することを特徴とする測定方法。
34. 電子デバイスのジッタ伝達関数を測定する測定方法であって、
    前記電子デバイスが出力する出力信号に基づいて、前記出力信号の再生クロック信号を生成するクロック再生段階と、
    前記再生クロック信号に基づいて、前記出力信号の複数の出力タイミングジッタを示す出力タイミングジッタ系列を算出するタイミングジッタ推定段階と、
    前記出力タイミングジッタ系列に基づいて、前記電子デバイスにおけるジッタ伝達関数を算出するジッタ伝達関数推定段階と
    を備えることを特徴とする測定方法。
35. 電子デバイスのビット誤り率を測定する測定方法であって、
    前記電子デバイスにおけるジッタ伝達関数のゲインに基づいて、前記電子デバイスにおけるビット誤り率を測定するビット誤り率推定段階を備えることを特徴とする測定方法。
36. 電子デバイスのジッタ耐力を測定する測定方法であって、
    前記電子デバイスにおけるジッタ伝達関数のゲインに基づいて、前記電子デバイスにおけるジッタ耐力を測定するジッタ耐力推定段階を備えることを特徴とする測定方法。

Images