JP4356515B2

JP4356515B2 - 回折光学格子の形成方法

Info

Publication number: JP4356515B2
Application number: JP2004152231A
Authority: JP
Inventors: 良也横地
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2004-05-21
Filing date: 2004-05-21
Publication date: 2009-11-04
Anticipated expiration: 2024-05-21
Also published as: JP2005331869A

Description

本発明は、光記録媒体、光通信等に使用される階段状回折構造の回折光学格子を半導体微細加工技術を利用して形成する方法に関する。

最近、階段状回折構造を有する回折光学格子は、非球面レンズと組み合わせて、低収差の光学格子が実現できることなどから、小型高性能が要求される光ディスク用のピックアップ部品として応用されている（例えば非特許文献１）。
この種の回折光学格子が、例えば光ディスク用ピックアップ部品として応用される場合は、照明光のレーザパワーを有効に使用するため、高い回折効率が要求される。このように高い回折効率を得るには、回折光学格子の階段構造を多段にする方法が採用されている（例えば特許文献１）。
例えば、階段状回折構造の階段段数を２、４、６、８段とした場合には、回折効率はそれぞれ４０．５％、８１．０％、９１．２％、９４．９％となる。このように階段段数を多くするほど、回折効率が増加することが知られている（例えば非特許文献２）。

特開２０００−９８１１６号公報回折光学格子入門（発行：オプトロニクス社）精密工学会誌（Ｖｏｌ６３，Ｎｏ９，１９９７）

ところで、上述したような階段状回折構造を、従来の半導体プロセスを利用して加工する場合、段数が多くなるほど、階段状回折構造の最深部の形状を基板にエッチングして形成するのは難しくなってくる。その理由を次に図を示して説明する。
図１１は階段状回折構造を有する回折光学格子の一例の理想的な断面形状を示す模式図である。この回折光学格子２は、透明な石英等よりなる基板Ｓにより形成されており、ここでは４段で１組の階段形状４を隣接して複数組形成している。この階段形状４のピッチＰ１は回折格子の回折角、最深部の深さＤ１は回折光の波長に対応してそれぞれ決められる。この回折光学格子２の階段形状４は、旋盤などの機械加工方法により形成する方法と、半導体プロセスによって作製する方法の２種類がある。そして、回折光の波長が短波長で、且つ回折角が大きい場合、上記ピッチＰ１及び深さＤ１の大きさはミクロンオーダーの値となり、機械加工法では高精度な製造が困難となる。そのため、半導体プロセスを使用した形成方法が一般的に使用されている。図１１の例では、４回のエッチングを行って４段の階段を掘り下げ、５値の位相差をもつ階段状回折構造を形成している。

上述のように、図１１の基板Ｓとしては石英等の光学材料を使用し、平板状の基板をエッチングした後、所望の形状に切り出して、回折光学格子２として使用する。また基板Ｓとしてシリコン等の半導体材料を使用して、基板をエッチングして階段形状を得てから、この基板にニッケルめっきなどを厚く施し、それを剥離することで、射出成型用金型を作製する場合もある。この金型により樹脂を射出成型し、樹脂製の回折光学格子を作製することにより大量生産が可能になる。

次に図１２乃至図１５を参照して半導体プロセスを使用した従来の一般的な回折光学格子の形成方法を説明する。ここでは階段部分は最上段から順次下段に向けて形成されて行く。まず第１回目のエッチング工程について説明する。図１２（Ａ）に示すように、基板Ｓはシリコンであり、この基板Ｓ上にフォトレジスト６が塗布されている。このフォトレジスト６はフォトマスク８を使用した第１回目の露光によって、パターンが焼き付けられる。ここではポジ型フォトレジストを使用しているので、フォトマスク８の開口部８Ａを透過した露光光１０は上記フォトレジスト６を露光し、露光部分６Ａは現像工程によって溶出する。上記露光光１０には、ステッパーなどの一般的な半導体製造装置が使用される。

図１２（Ｂ）に現像後の基板及びフォトレジストのパターン形状を示す。上述のように露光部分６Ａのフォトレジストは現像によって除去されている。この状態でエッチング工程を行う。エッチングは一般的な半導体プロセスで知られているプラズマ・エッチング方法を使用する。ここで基板Ｓはシリコンであり、シリコンをプラズマ・エッチングする場合は、プラズマ・エッチング装置にＣＨＦ_３＋ＣＦ_４等のフッ素系ガスを導入する。このエッチング工程を終了すると、図１２（Ｃ）のように、フォトレジスト６のパターン形状が、基板Ｓに転写されるように基板Ｓがエッチングされる。
エッチング工程終了後、フォトレジスト６を一般的な半導体プロセスであるプラズマなどによるアッシング（灰化）工程により除去する。この時の状態を図１２（Ｄ）に示し、基板Ｓがエッチングされて段差１１が形成されている。その後基板Ｓを清浄にする。

次に、第２回目のエッチング工程を行う。図１３（Ａ）にフォトレジスト６を全面に塗布した状態を示す。この場合のフォトレジスト塗布は、次に説明するようにレジスト厚みにばらつきが生じ、その結果、エッチング形状に悪影響を与えることになる。
図１３（Ｂ）に、第２回目の露光の説明図を示す。フォトマスク１２のパターンは、露光光１０によってフォトレジスト６に焼き付けられる。フォトレジスト６の塗布は、フォトレジストの液体を基板Ｓ上に滴下し、この基板Ｓを回転するという、半導体製造工程では一般的なスピンコート法を使用しているため、基板Ｓの表面に段差がある場合、段差付近でフォトレジスト６の流れが溜まり、フォトレジスト６の膜厚がばらついてしまう。基板Ｓの段差１１の近傍部分でのフォトレジスト６の膜厚Ｈ１は、基板段差１１より離れた部分でのフォトレジスト６の膜厚Ｈ２よりも２倍程度厚くなっている。その為、フォトレジスト６の膜厚Ｈ１の部分では露光量不足が生じ、現像後には図１３（Ｃ）に示すように、レジスト残り６Ｂが生じてしまう。

上記のようにレジスト残り６Ｂが発生した状態で、第２回目のエッチングを行うと、レジスト残り６Ｂの形状がそのままエッチングパターンとして転写されてしまい、図１３（Ｄ）に示すように、本来垂直にエッチングされるべき側壁がＳ字状に変形して曲面状になってしまい、特に角部１６が曲面状になってしまう。第２回目のエッチングを終了したフォトレジスト付き基板Ｓは、前回の工程と同様に、アッシング（灰化）工程により除去し、基板Ｓを清浄化する。

次に第３回目のエッチング工程について図１４を用いて説明する。まず、フォトレジスト６を塗布し、図１４（Ａ）の形状を得る。次に、図１４（Ｂ）のようにこのフォトレジスト６にフォトマスク１２のパターンを露光光１０によって焼き付ける。このフォトレジスト６の厚みは、前回の工程同様、基板Ｓの段差１１でばらつきが生じる。この段差近傍のフォトレジスト６の厚みＨ３は段差１１から離れた部分の厚みＨ４の約３倍の厚みとなる。その為、フォトレジスト６の厚みＨ３の部分では、露光量不足が生じ、現像後は図１４（Ｃ）のように、レジスト残り６Ｃが生じる。この状態で、第３回目のエッチングを行うと、レジスト残り６Ｃの形状がそのままエッチングパターンとして転写され、図１４（Ｄ）に示すように角部１８が曲面状になされてＳ字状側壁形状となる。図１４（Ｄ）は、第３回目のエッチングを終了した後に、前回の工程と同様に、フォトレジスト付き基板Ｓをアッシング（灰化）工程により除去し、基板Ｓを清浄化した状態を示している。

次に第４回目のエッチング工程ついて図１５を参照して説明する。まず基板Ｓの表面にフォトレジスト６を塗布して図１５（Ａ）に示す形状を得る。次に、図１５（Ｂ）に示すように、このフォトレジスト６にフォトマスク２０のパターンを露光光１０によって焼き付ける。このフォトレジスト６の厚みは、前回の工程同様、基板Ｓの段差１１でばらつきが生じる。段差近傍のフォトレジスト６の厚みＨ５は段差１１から離れた部分の厚みＨ６の約４倍の厚みとなる。その為、フォトレジスト６の厚みＨ５の部分では、露光量不足が生じ、現像後は図１５（Ｃ）のように、レジスト残り６Ｄが生じる。この状態で、第４回目のエッチングを行うと、レジスト残り６Ｄの形状がそのままエッチングパターンとして転写されてしまい、図１５（Ｄ）に示すように角部２２が曲面状になされてＳ字状側壁形状となってしまう。

以上のように、従来の工程では、基板Ｓのエッチングで段差１１が生じると、フォトレジスト塗布の工程で、段差１１の近傍にフォトレジスト溜まりが生じ、段差１１の近傍ではフォトレジスト６の厚みが大きくなり、段差１１から離れた部分ではフォトレジスト６の厚みが小さくなる。その為、フォトレジスト６の膜厚のばらつきが生じ、フォトレジスト６の厚みが大きいところでは露光不足となり、現像時にフォトレジスト残り６Ｂ〜６Ｄを生じていた。そして、エッチング工程においては、フォトレジスト残り６Ｂ〜６Ｄが、エッチングパターンに転写され、本来垂直になるべき側壁がＳ字状に変形し、結果的に最深部のエッチング形状が設計とは異なる形状となっていた。このエッチング不良傾向は、エッチング段差が大きいほど顕著に現れる。そしてこのような側壁の形状劣化は、回折光学格子の回折効率の悪化を招き、光の利用効率が悪化する、という問題を招来していた。

本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、基板をエッチングして階段状回折構造を形成する際に、形状の劣化を少なくして回折効率の高い回折光学格子の形成方法を提供することにある。

請求項１に係る発明は、多段のステップを有する階段部を備えた回折光学格子を形成するための回折光学格子の形成方法において、前記階段部の最上部のステップとなる基板の表面における所定の第１領域をエッチングして、前記基板に、前記階段部の最下部のステップとなる底面を有する溝部を形成する第１工程と、前記第１工程の後に、前記溝部に前記溝部を埋める埋め込み層を形成する第２工程と、前記第２工程の後に、前記基板の表面と前記埋め込み層の表面とに亘る所定の第２領域を残して他の領域をレジストで覆い、前記第２領域に、前記基板に対するエッチング速度が前記埋め込み層に対するエッチング速度よりも速いエッチングガスを用いたドライエッチングを行い、前記基板に第１の凹部を形成する第３工程と、前記第３工程の後に、前記第３工程で用いたレジストを除去する第４工程と、前記第４工程の後に、前記第１の凹部の底面と前記埋め込み層の表面とに亘る所定の第３領域を残して他の領域をレジストで覆い、前記第３領域に、前記エッチングガスを用いてドライエッチングを行い、前記第１凹部に前記第１凹部よりも凹んだ第２凹部を形成する第５工程と、前記第５工程の後に、前記第５工程で用いたレジストを除去する第６工程と、前記第６工程の後に、前記埋め込み層を除去し、前記基板の表面、前記第１凹部の底面、前記第２凹部の底面、及び前記溝部の底面を順次ステップとする階段部を形成する第７工程と、を有することを特徴とする回折光学格子の形成方法である。

この場合、請求項２に規定するように、前記第６工程と前記第７工程との間に、前記第２凹部の底面と前記埋め込み層の表面とに亘る所定の第４領域を残して他の領域をレジストで覆い、前記第４領域に、前記エッチングガスを用いてドライエッチングを行い、前記第２凹部に前記第２凹部よりも凹んだ第３凹部を形成する第８工程と、前記第８工程の後に、前記第８工程で用いたレジストを除去する第９工程と、をさらに有する。

本発明に係る回折光学格子の形成方法によれば、次のように優れた作用効果を発揮することができる。
基板をエッチングして階段状回折構造を形成する際に、形状の劣化を少なくして設計値通りの寸法に形成でき、もって回折効率の高い回折光学格子を製造することができる。

以下に、本発明に係る回折光学格子の形成方法の一実施例を添付図面に基づいて詳述する。
図１乃至図１０は回折光学格子の形成方法の各工程を示す図であり、図１は第１工程の流れを示し、図２は第２及び第３工程の流れを示し、図３は第４工程の流れを示し、図４は第５工程の流れを示し、図５は第６工程の流れを示し、図６は第７工程の流れを示し、図７及び図８は第８工程の流れを示し、図９及び図１０は埋め込み層を除去する第９工程を示す。尚、図１１〜図１５に示す構成と同一構成部分については同一符号を付してその説明をする。

また本発明方法では、図１１に示すような設計図通りの５段の理想的な階段状回折構造を有する回折光学格子を形成する場合を例にとって説明する。ここでは階段状回折構造を作製する工程で、４回エッチングを行って、５段構造を得ているが、エッチング回数及び出来上がり段数はこれに限定されるものではない。
本発明方法の概略は、以下の通りである。すなわち、基板をエッチングして階段状回折構造を形成する際、最深部形状をエッチングにより形成後、前記最深部に埋め込み層を形成し、この最深部よりも浅い階段形状をエッチングにより順次作製する。この際、フォトマスクの開口部の一端は、前記埋め込み層上に位置させて埋め込み層上にフォトレジストパターンの一部が跨がるように形成し、エッチング工程終了後に、上記埋め込み層を基板より除去することにより、階段状回折構造を形成する。

本実施例の回折光学格子の各部の寸法の一例を下記に示す。この寸法はこれに限定されるものではなく任意に設定できるものである。
基板Ｓの厚さ：６００μｍ
基板Ｓの階段状回折構造ピッチＰ１：７μｍ
基板Ｓの階段状回折構造の最深部深さＤ１：５μｍ
フォトレジスト６の最浅部の厚さ：１μｍ

＜第１工程：階段状回折構造の最深部のエッチング＞
まず、階段状回折構造の最深部の階段部となる溝をエッチングにより形成する場合について図１を参照して説明する。
図１（Ａ）に示すように、例えばシリコンウエハよりなる基板Ｓ上にフォトレジスト６を塗布し、階段状回折構造の最深部用フォトマスク３０のパターンを露光光１０によって露光する。図１（Ｂ）に示すように、露光フォトレジスト６を現像することによって、露光部分が除去されてフォトレジストパターンが形成される。この工程は、半導体製造等において周知のフォト・リソグラフィー工法を用いる。図１（Ｂ）で形成されたフォトレジスト・パターンをマスクにして、基板Ｓをエッチングする。この工程は、半導体製造等において周知のプラズマ・エッチング工法を用いる。例えばプラズマ・エッチング装置に図１（Ｂ）に示すフォトレジスト・パターン付き基板Ｓをセットし、臭化水素と塩素の混合ガス等のエッチング・ガスを流入させてプラズマを発生させることで、エッチングが行われる。すると図１（Ｃ）に示すように、基板Ｓにフォトレジスト・パターンが転写されて、最深部の所定の幅の溝３２のエッチングが完了する。その後、半導体製造等において周知のプラズマ・アッシング工法によって、基板Ｓ上に残ったフォトレジスト６を酸素等のアッシング用ガスを流入させプラズマを発生させることで灰化して取り除き、基板Ｓ上を清浄にして、図１（Ｄ）に示すような形状を得る。

＜第２及び第３工程：階段状回折構造の最深部の埋め込み＞
次に、図２を参照して最深部の溝の埋め込みについて説明する。
上記第１工程で最深部の溝３２を形成した基板Ｓ上に、埋め込み層を形成する。ここでは、半導体製造等において周知のプラズマＣＶＤ（ケミカル・ベーパー・ディポジション）工程によって、埋め込み層に使用するＳｉＯ_２膜（石英）を堆積させる。例えば、プラズマＣＶＤ装置にはＴＥＯＳ（テトラ・エトキシ・シラン）と酸素の混合ガス等を導入し、装置内を４００度程度に加熱することで混合ガスが分解し、図２（Ａ）に示すようにＳｉＯ_２膜よりなる埋め込み層３４を、基板Ｓの上面全面に堆積する。ここで最深部の溝３２内のＳｉＯ_２膜以外の基板Ｓ上の堆積膜は不要なので、これを半導体製造等において周知のＣＭＰ（ケミカル・メカニカル・ポリッシング）方法で、図２（Ｂ）に示すように基板Ｓと基板Ｓ上の埋め込み層３４とが平行になるまで削る。その後、第３工程として半導体製造等において周知のエッチ・バック方法によって最深部の溝３２内の埋め込み層３４以外のＳｉＯ_２膜を除去する。このエッチ・バックは一般的に、ＣＨＦ_３やＣＦ_４などのフッ素系ガスを使用したプラズマ・エッチングによって行い、図２（Ｃ）に示すような形状を得る。

＜第４工程：第１フォトレジストパターンの形成＞
次の工程として、最浅部の凹部を形成するための第１フォトレジストパターンを形成する。図３（Ａ）に示すように、略平坦になされた基板Ｓの表面上にフォトレジスト６を形成し、第１階段部エッチング・パターンに対応したフォトマスク３６のパターンを露光光１０によって、上記フォトレジスト６に焼き付ける。このときフォトマスク３６の開口部の一端３６Ａを上記第２工程で作製した埋め込み層３４上に位置させてある。そして、上記露光後のフォトレジスト６を現像することによって、図３（Ｂ）に示すような第１フォトレジストパターン６Ｗを得る。ここで注意されたい点は、上記第１フォトレジストパターン６Ｗは、上記埋め込み層３４の上面の一部と、基板自体の表面の一部とを跨ぐようにして形成されている点である。

＜第５工程：第１凹部の形成＞
次に第５工程で第１凹部を形成する。この第５工程では、上記第１フォトレジストパターン６Ｗをマスクにして、半導体製造等において周知のプラズマ・エッチングによって基板Ｓをエッチングする。この時、エッチングレートが埋め込み層３４（ＳｉＯ_２）よりも基板Ｓ（シリコン）の方が大幅に大きいエッチングガスを用いる。これにより、図４（Ａ）に示すように基板Ｓは、ほぼ垂直にエッチングされ、第１凹部３８が形成される。一方、埋め込み層３４は第１フォトレジストパターン６Ｗによって被覆されていない部分に、若干エッチングが進行し、エッジが少し侵食されたような形状となる。次に、この第１フォトレジストパターン６Ｗは前述のプラズマ・アッシング装置によって除去され、図４（Ｂ）に示すように、基板Ｓ及び埋め込み層３４の表面は清浄になる。

＜第６工程：第２フォトレジストパターンの形成＞
次に第６工程として第２のフォトレジストパターンを形成する。まず、図５（Ａ）に示すように、基板Ｓ及び埋め込み層３４の上面全面に、フォトレジスト６を塗布する。次に図５（Ｂ）に示すように次の第２階段部エッチング・パターンに対応したフォトマスク４０のパターンを露光光１０によって、上記フォトレジスト６に焼き付ける。このときフォトマスク４０の開口部の一端４０Ａは、上記第２工程で作製した埋め込み層３４上に位置させてある。そして、上記露光後のフォトレジスト６を現像することによって、図５（Ｃ）に示すような第２フォトレジストパターン６Ｘを得る。この場合にも、上記第２フォトレジストパターン６Ｘは、埋め込み層３４の上面の一部と基板自体の上面の一部を跨ぐように形成されている。

＜第７工程：第２凹部の形成＞
次に第７工程として、図６に示すように上記第２フォトレジストパターン６Ｘをマスクにして、半導体製造等において周知のプラズマ・エッチングによって基板Ｓをエッチングし、第２凹部４４が形成される。この場合、基板Ｓは、ほぼ垂直にエッチングされる。そして、埋め込み層３４は第２フォトレジストパターン６Ｘによって被覆されていない部分に、若干エッチングが進行し、エッジが少し侵食されたような形状となっている。

＜第８工程：第１階段部及び複数の階段部の形成＞
次に第８工程として、上記第２フォトレジストパターン６Ｘは前述のプラズマ・アッシング装置によって除去されることによって、図７に示すように、基板Ｓの表面に第１階段部４６が形成されると共に、基板Ｓ及び埋め込み層３４の表面は清浄になる。
更に、前述した所定の各工程を繰り返すことにより第１階段部以降の複数の階段部を形成する。まず、図８（Ａ）に示すように、基板Ｓ及び埋め込み層３４の上面全面に、フォトレジスト６を塗布する。次に図８（Ｂ）に示すように次段のエッチング・パターンに対応したフォトマスク４８のパターンを露光光１０によって、上記フォトレジスト６に焼き付ける。このときフォトマスク４８の開口部の一端４８Ａは、上記第２工程で作製した埋め込み層３４上に位置させてある。そして、上記露光後のフォトレジスト６を現像することによって、図８（Ｃ）に示すような次段（第３）フォトレジストパターン６Ｙを得る。このフォトレジストパターン６Ｙをマスクにして、半導体製造等において周知のプラズマ・エッチングによって基板Ｓをエッチングする。これにより、図８（Ｄ）に示すように、基板Ｓはほぼ垂直にエッチングされる。そして、埋め込み層３４はフォトレジストパターンによって被覆されていない部分に、若干エッチングが進行し、エッジが少し侵食されたような形状となる。そして、このフォトレジストパターン６Ｙは前述のプラズマ・アッシング装置によって除去され、基板Ｓ及び埋め込み層３４の表面は清浄になる（図示省略）。

＜第９工程：埋め込み層の除去＞
上記第８工程を終了した段階で、図９に示すように階段状にエッチングされた基板Ｓの中に、埋め込み層３４が残存する。次にこの埋め込み層３４を半導体製造等において周知のウェット・エッチングによって除去する。具体的には、フッ酸（ＨＦ）水溶液等に、シリコンよりなる基板Ｓを浸漬することにより、ＳｉＯ_２の埋め込み層３４を選択的にエッチング除去し、この結果、図１０に示すように、最終的に階段状回折構造の形成された回折光学格子５０を得る。図１０に示す構造から明らかなように、階段状回折構造の形状は従来の構造（図１５（Ｄ）参照）と比較して劣化がほとんどなく、図１１に示す構造と同様な理想的な形状となっている。

このように、本発明方法によれば、階段状エッチングを設計値に従って形状劣化を少なく行うことができ、回折効率の劣化を少なくできる。また本発明方法では、基板Ｓとしてシリコンウエハをエッチングして階段状回折構造を作製しているが、このシリコン基板にニッケルめっきを厚く施した後、これを剥離し、金型として樹脂成型に使用し、樹脂製の回折光学格子の大量生産を行うことができる。
またシリコン基板を用いる代わりに、ＳｉＯ_２基板を使用し、この基板をエッチングして、階段状回折構造を作成し、そのままこれを回折光学格子として使用することも可能である。そして、上記ＳｉＯ_２基板を使用する場合は、埋め込み層３４には、タングステンなどの金属材料を使用することが可能である。このＳｉＯ_２基板のエッチングには、前記の半導体製造等において周知のプラズマ・エッチングを使用する。また埋め込み層３４にタングステンを使用する場合は、半導体製造等において周知のプラズマＣＶＤ（ケミカル・ベーパー・ディポジション）法を使用しＷＦ_６等のガスを導入ガスとして使用してタングステン膜を堆積することができる。またタングステンをエッチングする場合は、半導体製造等において周知のプラズマ・エッチング工程により、ＳＦ_６とＯ_２の混合ガスを導入ガスとして使用し、タングステン膜をエッチングすることができる。

回折光学格子の形成方法の各工程を示す図である。回折光学格子の形成方法の各工程を示す図である。回折光学格子の形成方法の各工程を示す図である。回折光学格子の形成方法の各工程を示す図である。回折光学格子の形成方法の各工程を示す図である。回折光学格子の形成方法の各工程を示す図である。回折光学格子の形成方法の各工程を示す図である。回折光学格子の形成方法の各工程を示す図である。回折光学格子の形成方法の各工程を示す図である。回折光学格子の形成方法の各工程を示す図である。階段状回折構造を有する回折光学格子の一例の理想的な断面形状を示す模式図である。半導体プロセスを使用した従来の一般的な回折光学格子の形成方法を説明する工程図である。半導体プロセスを使用した従来の一般的な回折光学格子の形成方法を説明する工程図である。半導体プロセスを使用した従来の一般的な回折光学格子の形成方法を説明する工程図である。半導体プロセスを使用した従来の一般的な回折光学格子の形成方法を説明する工程図である。

符号の説明

６…フォトレジスト、６Ｗ…第１フォトレジストパターン、６Ｘ…第２フォトレジストパターン、６Ｙ…第３フォトレジストパターン、１０…露光光、３０，３６，４０，４８…フォトマスク、３２…溝、３４…埋め込み層、３８…第１凹部、４４…第２凹部、５０…回折光学格子、Ｓ…基板。

Claims

多段のステップを有する階段部を備えた回折光学格子を形成するための回折光学格子の形成方法において、
前記階段部の最上部のステップとなる基板の表面における所定の第１領域をエッチングして、前記基板に、前記階段部の最下部のステップとなる底面を有する溝部を形成する第１工程と、
前記第１工程の後に、前記溝部に前記溝部を埋める埋め込み層を形成する第２工程と、
前記第２工程の後に、前記基板の表面と前記埋め込み層の表面とに亘る所定の第２領域を残して他の領域をレジストで覆い、前記第２領域に、前記基板に対するエッチング速度が前記埋め込み層に対するエッチング速度よりも速いエッチングガスを用いたドライエッチングを行い、前記基板に第１の凹部を形成する第３工程と、
前記第３工程の後に、前記第３工程で用いたレジストを除去する第４工程と、
前記第４工程の後に、前記第１の凹部の底面と前記埋め込み層の表面とに亘る所定の第３領域を残して他の領域をレジストで覆い、前記第３領域に、前記エッチングガスを用いてドライエッチングを行い、前記第１凹部に前記第１凹部よりも凹んだ第２凹部を形成する第５工程と、
前記第５工程の後に、前記第５工程で用いたレジストを除去する第６工程と、
前記第６工程の後に、前記埋め込み層を除去し、前記基板の表面、前記第１凹部の底面、前記第２凹部の底面、及び前記溝部の底面を順次ステップとする階段部を形成する第７工程と、
を有することを特徴とする回折光学格子の形成方法。
前記第６工程と前記第７工程との間に、
前記第２凹部の底面と前記埋め込み層の表面とに亘る所定の第４領域を残して他の領域をレジストで覆い、前記第４領域に、前記エッチングガスを用いてドライエッチングを行い、前記第２凹部に前記第２凹部よりも凹んだ第３凹部を形成する第８工程と、
前記第８工程の後に、前記第８工程で用いたレジストを除去する第９工程と、
をさらに有することを特徴とする請求項１記載の回折光学格子の形成方法。