JP4352165B2 - 部分共振型自励式スイッチング電源の低損失化回路 - Google Patents
部分共振型自励式スイッチング電源の低損失化回路 Download PDFInfo
- Publication number
- JP4352165B2 JP4352165B2 JP2002295475A JP2002295475A JP4352165B2 JP 4352165 B2 JP4352165 B2 JP 4352165B2 JP 2002295475 A JP2002295475 A JP 2002295475A JP 2002295475 A JP2002295475 A JP 2002295475A JP 4352165 B2 JP4352165 B2 JP 4352165B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- main switch
- auxiliary
- snubber capacitor
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はスイッチング電源に関し、特にソフトスイッチに関する。
【０００２】
【従来の技術】
従来、部分共振型自励式スイッチング電源の低損失化の技術としては、本出願人が先に提供した部分共振型自励式スイッチング電源の低損失化回路（特許第３３０６５４２号）がある。図５にその回路構成を示し、図６に動作波形を示す。
【０００３】
図５に示した回路において、主スイッチ素子１２は正帰還巻線１３に発生する電圧によってオン・オフを行い、補助スイッチ素子１は補助巻線２に発生する電圧によってオン・オフするが、正帰還巻線１３と補助巻線２の位相は反転しているので、２つのスイッチ素子は交互にオン・オフを行っている。更に、２つのスイッチ素子の制御電極と２つの巻線の間には第１の可飽和インダクタ１５と第２の可飽和インダクタ３が各々挿入されているので、主スイッチ素子１２はターン・オンの際に遅れが生じ、補助スイッチ素子１はターン・オンとターン・オフのいずれの際にも遅れが生じている。２つのスイッチ素子のターン・オンの遅れの間に第１のスナバコンデンサまたは第１のスナバコンデンサと第２のスナバコンデンサの直列回路とトランスの１次巻線の間に生じる共振現象を利用することによって、主スイッチ素子１２がターン・オンするときに、主スイッチ素子１２の両端の電圧がゼロになるようにしたことがこの方式の特徴である。
【０００４】
図６は図５の回路の動作波形を示しているが、第１のスナバコンデンサ１４両端の電圧は、図６が示しているように、主スイッチ素子１２がターン・オフするとサージ電圧を吸収して電圧が上昇する。そして、トランスの励磁エネルギが２次巻線２０を介して放出されてゼロになったとき下降をはじめ、補助スイッチ素子１がターン・オフするまで下降を続ける。この下降は第１のスナバコンデンサ１４とトランスの１次巻線１１との間の共振によるものである。補助スイッチ素子１がターン・オフした後は、第１のスナバコンデンサ１４と第２のスナバコンデンサ４の合成容量と１次巻線１１の間で共振が始まり、第２のスナバコンデンサ４両端の電圧は図６が示すように上昇する。この共振の途中で第２のスナバコンデンサ４の電圧と第１のスナバコンデンサ１４の電圧が等しくなるところ、すなわち、第１のスイッチ素子１２両端の電圧がゼロになるところで第１のスイッチ素子１２がターン・オンする。第１の可飽和インダクタ１５は第１のスイッチ素子１２が所定の時間遅れてターン・オンするように選ばれている。
【０００５】
【発明が解決しようとする課題】
図６の第１のスナバコンデンサ１４両端の電圧の波形において、上昇しているところではトランスの励磁エネルギを吸収し、下降しているところでは共振によってエネルギを直流電源１９に回生しているので、一見エネルギの損失がないように見えるが、エネルギの吸収及び回生の際にトランスの１次巻線１１を流れる電流による損失と第１のスナバコンデンサ１４の充放電の際に直列抵抗成分によって生じる損失が存在する。
【０００６】
本発明は、上に示した第１のスナバコンデンサ１４の充放電によって生じる損失を改善した部分共振型自励式スイッチング電源の低損失化回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上の目的を達成するために請求項１記載の発明は、正帰還巻線と主スイッチ素子の制御電極の間に第１の可飽和インダクタを直列に挿入し、かつ主スイッチ素子に並列に第１のスナバコンデンサを接続したことを特徴とする部分共振型自励式スイッチング電源において、主スイッチ素子と第１のスナバコンデンサの間に補助スイッチ素子を直列に挿入し、トランスに補助巻線を巻いて、この補助巻線によって補助スイッチ素子が主スイッチ素子のオンのときにオフに、また主スイッチ素子のオフのときにオンになるように接続し、補助巻線と補助スイッチ素子の制御電極の間に抵抗を直列に挿入し、補助スイッチ素子の制御電極に並列に第２の可飽和インダクタを接続し、補助スイッチ素子に並列に第２のスナバコンデンサを接続し、更に補助スイッチ素子に並列に第１のダイオードを接続した。第１のスナバコンデンサと１次巻線からなる直列共振回路の周期と、補助スイッチ素子がターン・オンしてから第２の可飽和インダクタが飽和するまでの時間は、各々所定の値になるように選ばれている。
【０００８】
主スイッチ素子がターンオフした直後の１次巻線によるサージ電圧は第１のスナバコンデンサと第２のスナバコンデンサと補助スイッチ素子に並列に接続されている第１のダイオードを流れて吸収される。少し経って補助スイッチ素子がオン状態になるので、第２のスナバコンデンサ両端の電圧はゼロになり、第１のスナバコンデンサに主スイッチ素子に加わる電圧と同じ値の電圧が充電される。補助スイッチ素子がオン状態の間は第１のスナバコンデンサと１次巻線からなる直列共振回路によって共振が起きているが、第１のスナバコンデンサの容量を十分大きくとることによって共振の振幅が小さくなるので、第１のスナバコンデンサの補助スイッチ素子がターン・オフするまでの振幅の変化は小さくなる。
【０００９】
補助スイッチ素子がターン・オフすると第１のスナバコンデンサと第２のスナバコンデンサとの合成容量と１次巻線からなる直列共振回路によって共振は続くが、第２のスナバコンデンサの容量が第１のスナバコンデンサの容量に対して相対的に十分小さく選ばれているので、共振の周期は短くなる。また補助スイッチ素子がターン・オフするときの１次巻線を流れる回生電流の値と、直列共振回路の共振インピーダンスの関係を適当に選ぶことによって、回生電流の力で、第２のスナバコンデンサの電圧を第１のスナバコンデンサの電圧と等しくなるまで充電することができ、共振現象によって主スイッチ素子両端の電圧をゼロまで下げることができる。そして、ゼロになるときに主スイッチ素子がターン・オンするように遅延効果を持つ第１の可飽和インダクタが選ばれているので、主スイッチ素子がターン・オンするときに第１のスナバコンデンサと第２のスナバコンデンサのいずれの電荷も主スイッチ素子を流れて損失になることがない。
【００１０】
請求項２記載の発明は遅延回路によって主スイッチ素子のターン・オンを遅らせる点が請求項１と異なっているが、その他は請求項１記載の発明の手段と同じ。
【００１１】
遅延回路は正帰還巻線に生じるパルスのエッジを検出し、エッジより遅れて立ち上がるパルスを作り出す回路のようにパルス発生器を持つ遅延回路でもよい。この場合、自励発振という前提と異なるように見えるが発振のタイミングは正帰還巻線の信号に依存している点で自励発振と等価的な発振を行っていると見ることができる。
【００１２】
遅延回路は、抵抗とコンデンサによって立ち上がりをなまらせた後でしきい値を超える部分のみを取り出す波形整形回路であっても良い。
【００１３】
遅延回路は所定のしきい値でターン・オンする制御電極を有する主スイッチ素子の特性を生かし、正帰還信号を抵抗とコンデンサでなまらせるだけのものであっても良い。
【００１４】
請求項３記載の発明は、請求項２の遅延回路と第２のスナバコンデンサを取り除き、主スイッチ素子に並列に第２のダイオードを接続した。第２のスナバコンデンサを取り除くことにより、補助スイッチ素子がターン・オフしたときに共振が止まるが、１次巻線に残った回生電流のエネルギは第２のダイオードを通してフライホイール電流として流れる。また補助スイッチ素子のターン・オフと同時に主スイッチ素子がターン・オンしても良いので遅延回路はなくても良い。
【００１５】
【発明の実施の形態】
図１は請求項１記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失化回路を示す回路図である。図２は図１の回路図の主要部分の電圧電流波形を示す波形図である。
【００１６】
図１において、主スイッチ素子１１２がオン状態のとき、補助スイッチ素子１０１はオフ状態で、第１のスナバコンデンサ１１４と第２のスナバコンデンサ１０５には各々の容量に比例した電荷が充電されているが、それらの直列接続の両端の電圧は主スイッチ素子１１２の電圧と同じく、ほぼゼロである。主スイッチ素子１１２がオン状態から、ターンオフすると、トランスの各巻線にはドットマークを付けた側に正の電圧が発生する。１次巻線１１１にはターンオフ直前まで大きな電流が流れているので、ターンオフの際にサージ電圧が発生する。サージ電圧は第２のスナバコンデンサ１０５と第１のスナバコンデンサ１１４からなる直列回路の両端に加わるが、第２のスナバコンデンサ１０５に加わる電圧は、容量が第１のスナバコンデンサ１１４の容量より小さく、かつサージ電圧の極性と同じ方向の極性で充電されているので短時間に電荷が空になり、第１のダイオード１０６の順方向電圧でクランプされる。一方、第１のスナバコンデンサ１１４は容量が大きく、かつサージ電圧の極性に対して反対の向きの極性で充電されているので更に充電されてゆっくり上昇する。補助巻線１０２にもドットマーク側を正とする電圧が発生し、補助スイッチ素子１０１の制御電極の電圧を引き上げて補助スイッチ素子１０１をオン状態にする。第１のスナバコンデンサ１１４の電圧は上昇してピークに達した後、オン状態になっている補助スイッチ素子１０１をそれまでとは逆方向に流れてゆっくり下降する。この逆方向の電流によって第１のスナバコンデンサ１１４の電荷は１次巻線１１１を通り、直流電源１１９に回生される。
【００１７】
補助巻線１０２の電圧が第２の可飽和インダクタ１０４に加わっているので、第２の可飽和インダクタ１０４はやがて飽和し、その両端の電圧がゼロになって補助スイッチ素子１０１がターン・オフする。１次巻線１１１には直流電源１１９に向かって流れる電流が残っているので、第１のスナバコンデンサ１１４と第２のスナバコンデンサ１０５の直列回路と１次巻線１１１との間の直列共振が続き、第２のスナバコンデンサ１０５は充電される。第２のスナバコンデンサ１０５の容量が小さいので短時間に第１のスナバコンデンサ１１４と同じ電圧に達し、２つのコンデンサの直列回路の両端の電圧はゼロに達する。
【００１８】
２つのコンデンサの直列回路の両端は主スイッチ素子１１２の両端でもあるので、主スイッチ素子１１２両端の電圧がゼロに達するが、ゼロに達するまでの過程で、１次巻線１１１には、直流電源１１９の電圧と主スイッチ素子１１２両端の電圧の差が加わるので正帰還巻線１１３に発生する電圧で主スイッチ素子１１２がターン・オンしようとする。そこで、第１の可飽和インダクタ１１５を適当に選び、ターン・オンを遅らせ、主スイッチ素子１１２の電圧がゼロになるときにターン・オンさせる。
【００１９】
可飽和インダクタは、その両端に電圧が印可されると最初は高いインダクタンス値を示すが所定の時間を経過したときに、空芯に巻いたコアと同じ値まで下がる性質を持っている。加える電圧と飽和するまでの時間の積は電圧時間積と呼ばれ、可飽和インダクタの特性を示す項目の１つになっている。正帰還巻線１１３と主スイッチ素子１１２の間に第１の可飽和インダクタ１１５が直列に挿入されているが、第１の可飽和インダクタ１１５が飽和するまでが遅延時間になる。また、第２の可飽和インダクタ１０４のように制御電極に並列に接続されていると、飽和するまでは制御電極に電圧が印可されているので、第２の可飽和インダクタ１０４が飽和するまでが補助スイッチ素子１０１のオン期間になる。
【００２０】
第２の可飽和インダクタ１０４が補助スイッチ素子１０１のオン期間を決めるが、第１のスナバコンデンサ１１４と１次巻線１１１からなる直列共振回路の共振周期が短いと、第２の可飽和インダクタ１０４の電圧時間積に関係なく自励発振の原理から決まるオフ期間が支配的になるので、第１のスナバコンデンサ１１４の容量を十分大きく選び、１次巻線１１１との間で起きる共振の周期と第２の可飽和インダクタ１０４が飽和するまでの時間との関係を適当に選ばなければならない。
【００２１】
図５に示した従来方式の回路では、主スイッチ素子１２がターン・オフする直前に第１のスナバコンデンサ１４に充電されている電圧が直流電源１９の電圧に近いため、主スイッチ素子１２のターン・オフと同時にトランスの励磁エネルギの一部を吸収して、１次巻線１１のフライバック電圧に相当する分上昇する。この上昇した分は主スイッチ素子１２がターン・オンする直前に共振現象によって直流電源１９に回生される。それに対して、図１の回路では、主スイッチ素子１１２がターン・オフする直前の第１のスナバコンデンサ１１４の電圧が直流電源１１９の電圧に１次巻線１１１のフライバック電圧を加えた値か、それに近い値になっているため、トランスのリーケージインダクタンスの励磁エネルギを吸収するだけで済み、しかもそれが共振によって直流電源１１９に回生される。そのため第１のスナバコンデンサ１１４の充放電の繰り返しによって失われるエネルギは、図５に示した従来方式の回路の第１のスナバコンデンサ１４の充放電の繰り返しによって失われるエネルギより小さい。
【００２２】
図３は請求項２記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失回路を示す回路図である。
【００２３】
図３において、遅延回路１０７を正帰還巻線１１３と主スイッチ素子１１２の間に挿入しているが、その働きは図１の第１の可飽和インダクタと同じであり、回路全体の動作は図１の場合と同じである。
【００２４】
図４は請求項３記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失化回路を示す回路図である。
【００２５】
図４において、補助スイッチ素子１０１に並列に接続する第２のスナバコンデンサが取り除かれていて、代わりに主スイッチ素子１１２に並列に第２のダイオードが接続されている。第１のスナバコンデンサ１１４と１次巻線１１１による共振現象が補助スイッチ素子１０１のターン・オフによって中断されると、１次巻線１１１に残っている電流は第２のダイオード１０８を通り直流電源１１９に回生される。
【００２６】
第２のダイオード１０８が導通している間に主スイッチ素子１１２がターン・オンして良いので主スイッチ素子１１２の制御電極と正帰還巻線１１３の間に遅延回路を挿入しなくても良い。
【００２７】
図１、図２、図３及び図４の中で主スイッチ素子または補助スイッチ素子に並列に接続する第１のダイオードまたは第２のダイオードは、スイッチ素子がＭＯＳＦＥＴの場合に見られる寄生ダイオードのようにダイオードの機能を内蔵しているときは省略することができる。
【００２８】
【発明の効果】
図５に示した従来の方式に比べて、第１のスナバコンデンサが充放電を繰り返すことによって生じる損失が小さくなるので、第１のスナバコンデンサの容量を大きくすることができ、その結果スナバ効果が改善されて主スイッチ素子に加わるサージ電圧を小さくすることができる。またトランスの全ての巻線に生じるターン・オフに生じる電圧振動の振幅が小さくなる。
【図面の簡単な説明】
【図１】請求項１記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失化回路を示す回路図である。
【図２】図１の主要部の電圧と電流の波形を示す波形図である。
【図３】請求項２記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失化回路を示す回路図である。
【図４】請求項３記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失化回路を示す回路図である。
【図５】従来方式の一例を示す回路図である。
【図６】図５の主要部の電圧と電流の波形を示す波形図である。
【符号の説明】
１ 補助スイッチ素子
２ 補助巻線
３ 第２の可飽和インダクタ
４ 第２のスナバコンデンサ
５ ダイオード
１１ １次巻線
１２ 主スイッチ素子
１３ 正帰還巻線
１４ 第１のスナバコンデンサ
１５ 第１の可飽和インダクタ
１６ 抵抗
１７ コンデンサ
１８ オン期間制御回路
１９ 直流電源
２０ ２次巻線
２１ ダイオード
２２ コンデンサ
２３ 負荷
１０１ 補助スイッチ素子
１０２ 補助巻線
１０３ 抵抗
１０４ 第２の可飽和インダクタ
１０５ 第２のスナバコンデンサ
１０６ 第１のダイオード
１０７ 遅延回路
１０８ 第２のダイオード
１０９ 可飽和インダクタ
１１１ １次巻線
１１２ 主スイッチ素子
１１３ 正帰還巻線
１１４ 第１のスナバコンデンサ
１１５ 第１の可飽和インダクタ
１１６ 抵抗
１１７ コンデンサ
１１８ オン期間制御回路
１１９ 直流電源
１２０ ２次巻線
１２１ ダイオード
１２２ コンデンサ
１２３ 負荷
【発明の属する技術分野】
本発明はスイッチング電源に関し、特にソフトスイッチに関する。
【０００２】
【従来の技術】
従来、部分共振型自励式スイッチング電源の低損失化の技術としては、本出願人が先に提供した部分共振型自励式スイッチング電源の低損失化回路（特許第３３０６５４２号）がある。図５にその回路構成を示し、図６に動作波形を示す。
【０００３】
図５に示した回路において、主スイッチ素子１２は正帰還巻線１３に発生する電圧によってオン・オフを行い、補助スイッチ素子１は補助巻線２に発生する電圧によってオン・オフするが、正帰還巻線１３と補助巻線２の位相は反転しているので、２つのスイッチ素子は交互にオン・オフを行っている。更に、２つのスイッチ素子の制御電極と２つの巻線の間には第１の可飽和インダクタ１５と第２の可飽和インダクタ３が各々挿入されているので、主スイッチ素子１２はターン・オンの際に遅れが生じ、補助スイッチ素子１はターン・オンとターン・オフのいずれの際にも遅れが生じている。２つのスイッチ素子のターン・オンの遅れの間に第１のスナバコンデンサまたは第１のスナバコンデンサと第２のスナバコンデンサの直列回路とトランスの１次巻線の間に生じる共振現象を利用することによって、主スイッチ素子１２がターン・オンするときに、主スイッチ素子１２の両端の電圧がゼロになるようにしたことがこの方式の特徴である。
【０００４】
図６は図５の回路の動作波形を示しているが、第１のスナバコンデンサ１４両端の電圧は、図６が示しているように、主スイッチ素子１２がターン・オフするとサージ電圧を吸収して電圧が上昇する。そして、トランスの励磁エネルギが２次巻線２０を介して放出されてゼロになったとき下降をはじめ、補助スイッチ素子１がターン・オフするまで下降を続ける。この下降は第１のスナバコンデンサ１４とトランスの１次巻線１１との間の共振によるものである。補助スイッチ素子１がターン・オフした後は、第１のスナバコンデンサ１４と第２のスナバコンデンサ４の合成容量と１次巻線１１の間で共振が始まり、第２のスナバコンデンサ４両端の電圧は図６が示すように上昇する。この共振の途中で第２のスナバコンデンサ４の電圧と第１のスナバコンデンサ１４の電圧が等しくなるところ、すなわち、第１のスイッチ素子１２両端の電圧がゼロになるところで第１のスイッチ素子１２がターン・オンする。第１の可飽和インダクタ１５は第１のスイッチ素子１２が所定の時間遅れてターン・オンするように選ばれている。
【０００５】
【発明が解決しようとする課題】
図６の第１のスナバコンデンサ１４両端の電圧の波形において、上昇しているところではトランスの励磁エネルギを吸収し、下降しているところでは共振によってエネルギを直流電源１９に回生しているので、一見エネルギの損失がないように見えるが、エネルギの吸収及び回生の際にトランスの１次巻線１１を流れる電流による損失と第１のスナバコンデンサ１４の充放電の際に直列抵抗成分によって生じる損失が存在する。
【０００６】
本発明は、上に示した第１のスナバコンデンサ１４の充放電によって生じる損失を改善した部分共振型自励式スイッチング電源の低損失化回路を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上の目的を達成するために請求項１記載の発明は、正帰還巻線と主スイッチ素子の制御電極の間に第１の可飽和インダクタを直列に挿入し、かつ主スイッチ素子に並列に第１のスナバコンデンサを接続したことを特徴とする部分共振型自励式スイッチング電源において、主スイッチ素子と第１のスナバコンデンサの間に補助スイッチ素子を直列に挿入し、トランスに補助巻線を巻いて、この補助巻線によって補助スイッチ素子が主スイッチ素子のオンのときにオフに、また主スイッチ素子のオフのときにオンになるように接続し、補助巻線と補助スイッチ素子の制御電極の間に抵抗を直列に挿入し、補助スイッチ素子の制御電極に並列に第２の可飽和インダクタを接続し、補助スイッチ素子に並列に第２のスナバコンデンサを接続し、更に補助スイッチ素子に並列に第１のダイオードを接続した。第１のスナバコンデンサと１次巻線からなる直列共振回路の周期と、補助スイッチ素子がターン・オンしてから第２の可飽和インダクタが飽和するまでの時間は、各々所定の値になるように選ばれている。
【０００８】
主スイッチ素子がターンオフした直後の１次巻線によるサージ電圧は第１のスナバコンデンサと第２のスナバコンデンサと補助スイッチ素子に並列に接続されている第１のダイオードを流れて吸収される。少し経って補助スイッチ素子がオン状態になるので、第２のスナバコンデンサ両端の電圧はゼロになり、第１のスナバコンデンサに主スイッチ素子に加わる電圧と同じ値の電圧が充電される。補助スイッチ素子がオン状態の間は第１のスナバコンデンサと１次巻線からなる直列共振回路によって共振が起きているが、第１のスナバコンデンサの容量を十分大きくとることによって共振の振幅が小さくなるので、第１のスナバコンデンサの補助スイッチ素子がターン・オフするまでの振幅の変化は小さくなる。
【０００９】
補助スイッチ素子がターン・オフすると第１のスナバコンデンサと第２のスナバコンデンサとの合成容量と１次巻線からなる直列共振回路によって共振は続くが、第２のスナバコンデンサの容量が第１のスナバコンデンサの容量に対して相対的に十分小さく選ばれているので、共振の周期は短くなる。また補助スイッチ素子がターン・オフするときの１次巻線を流れる回生電流の値と、直列共振回路の共振インピーダンスの関係を適当に選ぶことによって、回生電流の力で、第２のスナバコンデンサの電圧を第１のスナバコンデンサの電圧と等しくなるまで充電することができ、共振現象によって主スイッチ素子両端の電圧をゼロまで下げることができる。そして、ゼロになるときに主スイッチ素子がターン・オンするように遅延効果を持つ第１の可飽和インダクタが選ばれているので、主スイッチ素子がターン・オンするときに第１のスナバコンデンサと第２のスナバコンデンサのいずれの電荷も主スイッチ素子を流れて損失になることがない。
【００１０】
請求項２記載の発明は遅延回路によって主スイッチ素子のターン・オンを遅らせる点が請求項１と異なっているが、その他は請求項１記載の発明の手段と同じ。
【００１１】
遅延回路は正帰還巻線に生じるパルスのエッジを検出し、エッジより遅れて立ち上がるパルスを作り出す回路のようにパルス発生器を持つ遅延回路でもよい。この場合、自励発振という前提と異なるように見えるが発振のタイミングは正帰還巻線の信号に依存している点で自励発振と等価的な発振を行っていると見ることができる。
【００１２】
遅延回路は、抵抗とコンデンサによって立ち上がりをなまらせた後でしきい値を超える部分のみを取り出す波形整形回路であっても良い。
【００１３】
遅延回路は所定のしきい値でターン・オンする制御電極を有する主スイッチ素子の特性を生かし、正帰還信号を抵抗とコンデンサでなまらせるだけのものであっても良い。
【００１４】
請求項３記載の発明は、請求項２の遅延回路と第２のスナバコンデンサを取り除き、主スイッチ素子に並列に第２のダイオードを接続した。第２のスナバコンデンサを取り除くことにより、補助スイッチ素子がターン・オフしたときに共振が止まるが、１次巻線に残った回生電流のエネルギは第２のダイオードを通してフライホイール電流として流れる。また補助スイッチ素子のターン・オフと同時に主スイッチ素子がターン・オンしても良いので遅延回路はなくても良い。
【００１５】
【発明の実施の形態】
図１は請求項１記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失化回路を示す回路図である。図２は図１の回路図の主要部分の電圧電流波形を示す波形図である。
【００１６】
図１において、主スイッチ素子１１２がオン状態のとき、補助スイッチ素子１０１はオフ状態で、第１のスナバコンデンサ１１４と第２のスナバコンデンサ１０５には各々の容量に比例した電荷が充電されているが、それらの直列接続の両端の電圧は主スイッチ素子１１２の電圧と同じく、ほぼゼロである。主スイッチ素子１１２がオン状態から、ターンオフすると、トランスの各巻線にはドットマークを付けた側に正の電圧が発生する。１次巻線１１１にはターンオフ直前まで大きな電流が流れているので、ターンオフの際にサージ電圧が発生する。サージ電圧は第２のスナバコンデンサ１０５と第１のスナバコンデンサ１１４からなる直列回路の両端に加わるが、第２のスナバコンデンサ１０５に加わる電圧は、容量が第１のスナバコンデンサ１１４の容量より小さく、かつサージ電圧の極性と同じ方向の極性で充電されているので短時間に電荷が空になり、第１のダイオード１０６の順方向電圧でクランプされる。一方、第１のスナバコンデンサ１１４は容量が大きく、かつサージ電圧の極性に対して反対の向きの極性で充電されているので更に充電されてゆっくり上昇する。補助巻線１０２にもドットマーク側を正とする電圧が発生し、補助スイッチ素子１０１の制御電極の電圧を引き上げて補助スイッチ素子１０１をオン状態にする。第１のスナバコンデンサ１１４の電圧は上昇してピークに達した後、オン状態になっている補助スイッチ素子１０１をそれまでとは逆方向に流れてゆっくり下降する。この逆方向の電流によって第１のスナバコンデンサ１１４の電荷は１次巻線１１１を通り、直流電源１１９に回生される。
【００１７】
補助巻線１０２の電圧が第２の可飽和インダクタ１０４に加わっているので、第２の可飽和インダクタ１０４はやがて飽和し、その両端の電圧がゼロになって補助スイッチ素子１０１がターン・オフする。１次巻線１１１には直流電源１１９に向かって流れる電流が残っているので、第１のスナバコンデンサ１１４と第２のスナバコンデンサ１０５の直列回路と１次巻線１１１との間の直列共振が続き、第２のスナバコンデンサ１０５は充電される。第２のスナバコンデンサ１０５の容量が小さいので短時間に第１のスナバコンデンサ１１４と同じ電圧に達し、２つのコンデンサの直列回路の両端の電圧はゼロに達する。
【００１８】
２つのコンデンサの直列回路の両端は主スイッチ素子１１２の両端でもあるので、主スイッチ素子１１２両端の電圧がゼロに達するが、ゼロに達するまでの過程で、１次巻線１１１には、直流電源１１９の電圧と主スイッチ素子１１２両端の電圧の差が加わるので正帰還巻線１１３に発生する電圧で主スイッチ素子１１２がターン・オンしようとする。そこで、第１の可飽和インダクタ１１５を適当に選び、ターン・オンを遅らせ、主スイッチ素子１１２の電圧がゼロになるときにターン・オンさせる。
【００１９】
可飽和インダクタは、その両端に電圧が印可されると最初は高いインダクタンス値を示すが所定の時間を経過したときに、空芯に巻いたコアと同じ値まで下がる性質を持っている。加える電圧と飽和するまでの時間の積は電圧時間積と呼ばれ、可飽和インダクタの特性を示す項目の１つになっている。正帰還巻線１１３と主スイッチ素子１１２の間に第１の可飽和インダクタ１１５が直列に挿入されているが、第１の可飽和インダクタ１１５が飽和するまでが遅延時間になる。また、第２の可飽和インダクタ１０４のように制御電極に並列に接続されていると、飽和するまでは制御電極に電圧が印可されているので、第２の可飽和インダクタ１０４が飽和するまでが補助スイッチ素子１０１のオン期間になる。
【００２０】
第２の可飽和インダクタ１０４が補助スイッチ素子１０１のオン期間を決めるが、第１のスナバコンデンサ１１４と１次巻線１１１からなる直列共振回路の共振周期が短いと、第２の可飽和インダクタ１０４の電圧時間積に関係なく自励発振の原理から決まるオフ期間が支配的になるので、第１のスナバコンデンサ１１４の容量を十分大きく選び、１次巻線１１１との間で起きる共振の周期と第２の可飽和インダクタ１０４が飽和するまでの時間との関係を適当に選ばなければならない。
【００２１】
図５に示した従来方式の回路では、主スイッチ素子１２がターン・オフする直前に第１のスナバコンデンサ１４に充電されている電圧が直流電源１９の電圧に近いため、主スイッチ素子１２のターン・オフと同時にトランスの励磁エネルギの一部を吸収して、１次巻線１１のフライバック電圧に相当する分上昇する。この上昇した分は主スイッチ素子１２がターン・オンする直前に共振現象によって直流電源１９に回生される。それに対して、図１の回路では、主スイッチ素子１１２がターン・オフする直前の第１のスナバコンデンサ１１４の電圧が直流電源１１９の電圧に１次巻線１１１のフライバック電圧を加えた値か、それに近い値になっているため、トランスのリーケージインダクタンスの励磁エネルギを吸収するだけで済み、しかもそれが共振によって直流電源１１９に回生される。そのため第１のスナバコンデンサ１１４の充放電の繰り返しによって失われるエネルギは、図５に示した従来方式の回路の第１のスナバコンデンサ１４の充放電の繰り返しによって失われるエネルギより小さい。
【００２２】
図３は請求項２記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失回路を示す回路図である。
【００２３】
図３において、遅延回路１０７を正帰還巻線１１３と主スイッチ素子１１２の間に挿入しているが、その働きは図１の第１の可飽和インダクタと同じであり、回路全体の動作は図１の場合と同じである。
【００２４】
図４は請求項３記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失化回路を示す回路図である。
【００２５】
図４において、補助スイッチ素子１０１に並列に接続する第２のスナバコンデンサが取り除かれていて、代わりに主スイッチ素子１１２に並列に第２のダイオードが接続されている。第１のスナバコンデンサ１１４と１次巻線１１１による共振現象が補助スイッチ素子１０１のターン・オフによって中断されると、１次巻線１１１に残っている電流は第２のダイオード１０８を通り直流電源１１９に回生される。
【００２６】
第２のダイオード１０８が導通している間に主スイッチ素子１１２がターン・オンして良いので主スイッチ素子１１２の制御電極と正帰還巻線１１３の間に遅延回路を挿入しなくても良い。
【００２７】
図１、図２、図３及び図４の中で主スイッチ素子または補助スイッチ素子に並列に接続する第１のダイオードまたは第２のダイオードは、スイッチ素子がＭＯＳＦＥＴの場合に見られる寄生ダイオードのようにダイオードの機能を内蔵しているときは省略することができる。
【００２８】
【発明の効果】
図５に示した従来の方式に比べて、第１のスナバコンデンサが充放電を繰り返すことによって生じる損失が小さくなるので、第１のスナバコンデンサの容量を大きくすることができ、その結果スナバ効果が改善されて主スイッチ素子に加わるサージ電圧を小さくすることができる。またトランスの全ての巻線に生じるターン・オフに生じる電圧振動の振幅が小さくなる。
【図面の簡単な説明】
【図１】請求項１記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失化回路を示す回路図である。
【図２】図１の主要部の電圧と電流の波形を示す波形図である。
【図３】請求項２記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失化回路を示す回路図である。
【図４】請求項３記載の発明の実施例に係る部分共振型自励式スイッチング電源の低損失化回路を示す回路図である。
【図５】従来方式の一例を示す回路図である。
【図６】図５の主要部の電圧と電流の波形を示す波形図である。
【符号の説明】
１ 補助スイッチ素子
２ 補助巻線
３ 第２の可飽和インダクタ
４ 第２のスナバコンデンサ
５ ダイオード
１１ １次巻線
１２ 主スイッチ素子
１３ 正帰還巻線
１４ 第１のスナバコンデンサ
１５ 第１の可飽和インダクタ
１６ 抵抗
１７ コンデンサ
１８ オン期間制御回路
１９ 直流電源
２０ ２次巻線
２１ ダイオード
２２ コンデンサ
２３ 負荷
１０１ 補助スイッチ素子
１０２ 補助巻線
１０３ 抵抗
１０４ 第２の可飽和インダクタ
１０５ 第２のスナバコンデンサ
１０６ 第１のダイオード
１０７ 遅延回路
１０８ 第２のダイオード
１０９ 可飽和インダクタ
１１１ １次巻線
１１２ 主スイッチ素子
１１３ 正帰還巻線
１１４ 第１のスナバコンデンサ
１１５ 第１の可飽和インダクタ
１１６ 抵抗
１１７ コンデンサ
１１８ オン期間制御回路
１１９ 直流電源
１２０ ２次巻線
１２１ ダイオード
１２２ コンデンサ
１２３ 負荷
Claims (3)
- 自励式スイッチング電源のトランスの１次巻線と前記１次巻線に直列に接続された主スイッチ素子と前記主スイッチ素子を自励発振させるために前記トランスに巻かれた正帰還巻線と前記正帰還巻線と前記主スイッチ素子の制御電極の間に直列に挿入された第１の可飽和インダクタと前記主スイッチ素子に並列に接続された第１のスナバコンデンサと前記主スイッチ素子のオン期間を制御するオン期間制御回路を備えた部分共振型自励式スイッチング電源において、前記主スイッチ素子と前記第１のスナバコンデンサの間に補助スイッチ素子を直列に挿入し、前記トランスに補助巻線を巻いてその信号によって前記補助スイッチ素子が前記主スイッチ素子のオンの間はオフにそして前記主スイッチ素子のオフの間はオンになるように接続し、前記補助スイッチ素子の制御電極と前記補助巻線の間に抵抗を直列に挿入し、前記補助スイッチ素子のゲート・ソース間に第２の可飽和インダクタを接続し、前記補助スイッチ素子に並列に前記第１のスナバコンデンサの容量に対して十分小さい容量を持つ第２のスナバコンデンサを接続し、前記補助スイッチ素子に並列に第１のダイオードを接続し、これによって前記第１のスナバコンデンサによるスイッチングロスを改善したことを特徴とする部分共振型自励式スイッチング電源の低損失化回路。
- 自励式スイッチング電源のトランスの１次巻線と前記１次巻線に直列に接続された主スイッチ素子と前記主スイッチ素子を自励発振させるために前記トランスに巻かれた正帰還巻線と前記正帰還巻線と前記主スイッチ素子の制御電極の間に挿入された遅延回路と前記主スイッチ素子に並列に接続された第１のスナバコンデンサと前記主スイッチ素子のオン期間を制御するオン期間制御回路を備えた部分共振型自励式スイッチング電源において、前記主スイッチ素子と前記第１のスナバコンデンサの間に補助スイッチ素子を直列に挿入し、前記トランスに補助巻線を巻いてその信号によって前記補助スイッチ素子が前記主スイッチ素子のオンの間はオフにそして前記主スイッチ素子のオフの間はオンになるように接続し、前記補助スイッチ素子の制御電極と前記補助巻線の間に抵抗を直列に挿入し、前記補助スイッチ素子のゲート・ソース間に可飽和インダクタを接続し、前記補助スイッチ素子に並列に前記第１のスナバコンデンサの容量に対して十分小さい容量を持つ第２のスナバコンデンサを接続し、前記補助スイッチ素子に並列に第１のダイオードを接続し、これによって前記第１のスナバコンデンサによるスイッチングロスを改善したことを特徴とする部分共振型自励式スイッチング電源の低損失化回路。
- 自励式スイッチング電源のトランスの１次巻線と前記１次巻線に直列に接続された主スイッチ素子と前記主スイッチ素子を自励発振させるために前記トランスに巻かれた正帰還巻線と前記主スイッチ素子に並列に接続された第１のスナバコンデンサと前記主スイッチ素子のオン期間を制御するオン期間制御回路を備えた部分共振型自励式スイッチング電源において、前記主スイッチ素子と前記第１のスナバコンデンサの間に補助スイッチ素子を直列に挿入し、前記トランスに補助巻線を巻いてその信号によって前記補助スイッチ素子が前記主スイッチ素子のオンの間はオフにそして前記主スイッチ素子のオフの間はオンになるように接続し、前記補助スイッチ素子の制御電極と前記補助巻線の間に抵抗を直列に挿入し、前記補助スイッチ素子のゲート・ソース間に可飽和インダクタを接続し、前記補助スイッチ素子に並列に第１のダイオードを接続し、前記主スイッチ素子に並列に第２のダイオードを接続し、これによって前記第１のスナバコンデンサによるスイッチングロスを改善したことを特徴とする部分共振型自励式スイッチング電源の低損失化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002295475A JP4352165B2 (ja) | 2002-09-02 | 2002-09-02 | 部分共振型自励式スイッチング電源の低損失化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002295475A JP4352165B2 (ja) | 2002-09-02 | 2002-09-02 | 部分共振型自励式スイッチング電源の低損失化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004096981A JP2004096981A (ja) | 2004-03-25 |
| JP4352165B2 true JP4352165B2 (ja) | 2009-10-28 |
Family
ID=32064122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002295475A Expired - Fee Related JP4352165B2 (ja) | 2002-09-02 | 2002-09-02 | 部分共振型自励式スイッチング電源の低損失化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4352165B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4780547B2 (ja) * | 2004-10-13 | 2011-09-28 | 大平電子株式会社 | 部分共振型他励式スイッチング電源装置 |
| CN103986337A (zh) * | 2014-05-19 | 2014-08-13 | 敖大旺 | Lc串联自激振荡电压变换电路 |
| KR20160125676A (ko) * | 2015-04-22 | 2016-11-01 | 주식회사 동아일렉콤 | 자려식 액티브 클램프를 적용한 플라이백 컨버터 |
| CN105871188A (zh) * | 2016-05-18 | 2016-08-17 | 青岛海信移动通信技术股份有限公司 | 浪涌保护电路及移动终端 |
-
2002
- 2002-09-02 JP JP2002295475A patent/JP4352165B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004096981A (ja) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0351144B1 (en) | Power supplies | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| JP4352165B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
| JP6582175B2 (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JP3728575B2 (ja) | 低損失スナバ回路付きスイッチング電源装置 | |
| JP5783597B2 (ja) | スイッチング電源装置 | |
| JP2001054279A (ja) | スナバ回路 | |
| CN104795991A (zh) | 直流/直流转换器、输出电路以及电能传输方法 | |
| JP3593837B2 (ja) | フライバック形ｄｃ−ｄｃコンバータ | |
| JP4304751B2 (ja) | ターンオンロスを改善したリンギングチョークコンバータ | |
| JP4780547B2 (ja) | 部分共振型他励式スイッチング電源装置 | |
| JP4037247B2 (ja) | コンデンサ式抵抗溶接機 | |
| JP2604668B2 (ja) | スイッチング回路のスナバー回路 | |
| JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
| JP4182306B2 (ja) | アクティブスナバ付フォワードコンバータ | |
| JP4081731B2 (ja) | スイッチング電源装置 | |
| JPH11178341A (ja) | スイッチング電源装置 | |
| JP4348473B2 (ja) | 高力率フライバックコンバータ | |
| JP4910190B2 (ja) | 自励式スイッチング電源のソフトスイッチング回路 | |
| JP3579789B2 (ja) | 高力率スイッチング電源装置 | |
| JPH099615A (ja) | スイッチング電源装置 | |
| JPH05211767A (ja) | フォワードコンバータのスナバ回路 | |
| JPH09252576A (ja) | 直流−直流変換装置のスナバ回路 | |
| JP2000341947A (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4352165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |