JP3593837B2 - フライバック形ｄｃ−ｄｃコンバータ - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、構成する半導体スイッチ素子のスイッチングに伴って発生するノイズを抑制することができるフライバック形ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
図９は、この種のフライバック形ＤＣ−ＤＣコンバータの従来例を示す回路構成図である。
図９において、１は端子電圧がＶ_Ｉ の直流電源、１０はフライバック形ＤＣ−ＤＣコンバータを示し、フライバック形ＤＣ−ＤＣコンバータ１０は変圧器１１と、半導体スイッチ素子としてのＩＧＢＴ１２と、変圧器１１の一次巻線の両端に接続されたツェナーダイオード１３とクランプダイオード１４と、変圧器１１の二次巻線の両端に接続された整流ダイオード１５と平滑コンデンサ１６と、駆動回路１７と、ゲート抵抗１８とから構成されている。
【０００３】
図９においては、ＩＧＢＴ１２がオンしているときは整流ダイオード１５がオンしないような極性になっている。このため、変圧器１１の一次側に励磁電流のみが流れ、励磁エネルギーが蓄えられる。ＩＧＢＴ１２がオフすると変圧器１１の一次巻線の電圧極性が反転し、整流ダイオード１５がオンし、励磁エネルギーが平滑コンデンサ１６に放出される。このとき整流ダイオード１５の電流は直線的に減少し、零となるが、この整流ダイオード１５に電流が流れている期間は変圧器１１のリセット時間（Ｔ_Ｒ ）と称される。
【０００４】
また、ＩＧＢＴ１２がターンオフして変圧器１１の一次巻線の電圧極性が反転したときに、反転した電圧がツェナーダイオード１３のツェナー電圧（Ｖ_Ｚ ）とクランプダイオード１４のえん層電圧（Ｖ_Ｄ ）との和を越えると、ツェナーダイオード１３とクランプダイオード１４とが共にオンし、ＩＧＢＴ１２に印加される過電圧を抑制する動作を行っている。
【０００５】
このフライバック形ＤＣ−ＤＣコンバータ１０の出力電圧はＩＧＢＴ１２をオン・オフさせる駆動信号を発生する駆動回路１７により、図示しない電圧検出回路を介して平滑コンデンサ１６の両端の電圧を検出し、ＩＧＢＴ１２のオン・オフ比を変えることにより所望の値に調整される。
【０００６】
【発明が解決しようとする課題】
上述のフライバック形ＤＣ−ＤＣコンバータを構成する半導体スイッチ素子のスイッチング動作は、一般に数十ＫＨｚ程度のオン・オフ周期とした駆動信号に基づいて行われ、このスイッチング動作により数十ＫＨｚ以上の周波数成分のスイッチングノイズがこのフライバック形ＤＣ−ＤＣコンバータから発生する。近年、前記スイッチングノイズがこのフライバック形ＤＣ−ＤＣコンバータの負荷機器や外部機器に与える悪影響を抑制するべく、該スイッチングノイズの低減が要求されている。
【０００７】
しかしながら、従来のフライバック形ＤＣ−ＤＣコンバータにおいて、例えばＩＧＢＴ１２のゲート端子に接続されたゲート抵抗１８の抵抗値を大きくし、ＩＧＢＴ１２のターンオン時間とターンオフ時間とを長くして上述のスイッチングノイズの低減の要求を満たすようにすると、ＩＧＢＴ１２のスイッチング損失が増大し、このフライバック形ＤＣ−ＤＣコンバータの変換効率を低下させ、ＩＧＢＴ１２の冷却部品が大型になり、ＩＧＢＴ１２のスイッチング周波数を高くできないために変圧器１１も大型になり、その結果、フライバック形ＤＣ−ＤＣコンバータが大型化するという問題があった。
【０００８】
この発明の目的は上記問題点を解決し、構成する半導体スイッチ素子のスイッチング動作時の発生ノイズを抑制することができるフライバック形ＤＣ−ＤＣコンバータを提供することにある。
【０００９】
【課題を解決するための手段】
この第１の発明は、一次側と二次側とを絶縁する変圧器と、この変圧器の一次巻線に直流入力電圧（Ｖ_Ｉ ）を断続的に印加する半導体スイッチ素子とを備え、前記半導体スイッチ素子がオンしているときに前記変圧器にエネルギーを蓄え、該半導体スイッチ素子がオフしているときに該変圧器の二次巻線よりエネルギーを送出するフライバック形ＤＣ−ＤＣコンバータにおいて、
前記変圧器の一次巻線の両端に接続されるツェナー電圧（Ｖ_Ｚ ）とえん層電圧（Ｖ_Ｄ ）との和が前記Ｖ_Ｉ とほぼ等しいか又はより小さい値（Ｖ_Ｉ ≧Ｖ_Ｚ ＋Ｖ_Ｄ ）のツェナーダイオードとクランプダイオードの直列回路と、前記半導体スイッチ素子としての自己消弧形素子と、前記自己消弧形素子の両端に接続されるスナバ回路と、前記自己消弧形素子をオンさせる期間はこのフライバック形ＤＣ−ＤＣコンバータが出力する電圧に基づく値とし、該自己消弧形素子をオフさせる期間は前記変圧器の一次巻線のインダクタンス（Ｌ）と前記スナバ回路に備えるスナバコンデンサの容量（Ｃ）とに基づく時間（Ｔ_Ｏ ，Ｔ_Ｏ ＝π・（Ｌ・Ｃ）^１／２ ）と、該変圧器のリセット時間（Ｔ_Ｒ ）との和の時間（Ｔ_Ｏ ＋Ｔ_Ｒ ）に基づく値とした駆動信号を該自己消弧形素子に出力する駆動回路とを備える。
【００１０】
第２の発明は、前記フライバック形ＤＣ−ＤＣコンバータにおいて、
前記変圧器の一次巻線の両端に接続されるツェナー電圧（Ｖ_Ｚ ）とえん層電圧（Ｖ_Ｄ ）との和が前記Ｖ_Ｉ とほぼ等しいか又はより小さい値（Ｖ_Ｉ ≧Ｖ_Ｚ ＋Ｖ_Ｄ ）のツェナーダイオードとクランプダイオードの直列回路と、前記半導体スイッチ素子としてのＭＯＳＦＥＴと、前記ＭＯＳＦＥＴのドレイン−ソース間に接続されるスナバ回路と、前記ＭＯＳＦＥＴをオンさせる期間はこのフライバック形ＤＣ−ＤＣコンバータが出力する電圧に基づく値とし、該ＭＯＳＦＥＴをオフさせる期間は前記変圧器の一次巻線のインダクタンス（Ｌ）と該ＭＯＳＦＥＴの出力容量（Ｃ_ＯＳＳ ）と前記スナバ回路に備えるスナバコンデンサの容量（Ｃ）とに基づく時間（Ｔ_Ｏ ，Ｔ_Ｏ ＝π・〔Ｌ・（Ｃ_ＯＳＳ ＋Ｃ）〕^１／２ ）と、該変圧器のリセット時間（Ｔ_Ｒ ）との和の時間（Ｔ_Ｏ ＋Ｔ_Ｒ ）に基づく値としたゲート信号を出力する駆動回路とを備える。
【００１１】
第３の発明は、前記第１又は第２の発明において、前記スナバ回路はスナバコンデンサのみからなるものとする。
第４の発明は、前記第１又は第２の発明において、前記スナバ回路はスナバコンデンサとスナバ抵抗の直列回路からなるものとする。
第５の発明は、前記第１又は第２の発明において、前記スナバ回路はスナバコンデンサとスナバ抵抗とを直列接続し、該スナバ抵抗にスナバダイオードを並列接続した回路からなるものとする。
【００１２】
第６の発明は、前記フライバック形ＤＣ−ＤＣコンバータにおいて、
前記変圧器の一次巻線の両端に接続されるツェナー電圧（Ｖ_Ｚ ）とえん層電圧（Ｖ_Ｄ ）との和が前記Ｖ_Ｉ とほぼ等しいか又はより小さい値（Ｖ_Ｉ ≧Ｖ_Ｚ ＋Ｖ_Ｄ ）のツェナーダイオードとクランプダイオードの直列回路と、前記半導体スイッチ素子としてのＭＯＳＦＥＴと、前記ＭＯＳＦＥＴをオンさせる期間はこのフライバック形ＤＣ−ＤＣコンバータが出力する電圧に基づく値とし、該ＭＯＳＦＥＴをオフさせる期間は前記変圧器の一次巻線のインダクタンス（Ｌ）と該ＭＯＳＦＥＴの出力容量（Ｃ_ＯＳＳ ）とに基づく時間（Ｔ_Ｏ ，Ｔ_Ｏ ＝π・（Ｌ・Ｃ_ＯＳＳ ）^１／２ ）と、該変圧器のリセット時間（Ｔ_Ｒ ）との和の時間（Ｔ_Ｏ ＋Ｔ_Ｒ ）に基づく値としたゲート信号を出力する駆動回路とを備える。
【００１３】
さらに第７の発明は、前記第１〜第６の発明において、
前記駆動回路と半導体スイッチ素子との間に、第１抵抗と第２抵抗とを直列接続し、該半導体スイッチ素子側をアノードとした駆動ダイオードが該第１抵抗に並列接続された回路を挿入する。
この発明において、構成する前記半導体スイッチ素子がターンオフし、変圧器が先述のリセット時間（Ｔ_Ｒ ）を終了した後、スナバ回路を構成するスナバコンデンサと、変圧器の一次巻線のインダクタンスとで共振減少を起こす。この共振減少による電圧の変化は以下の数式を解くことで得られる。
【００１４】
【数１】
Ｖ_Ｉ ＝Ｌ・ｄｉ／ｄｔ＋（１／Ｃ）∫ｉｄｔ …（１）
ここで、Ｖ_Ｉ ：直流入力電圧
Ｌ ：変圧器の一次巻線のインダクタンス
Ｃ ：スナバコンデンサの容量
スナバコンデンサの電圧（Ｖ_Ｃ ）の初期条件は式（２）で表される。
【００１５】
【数２】
Ｖ_Ｃ ＝Ｖ_Ｉ ＋Ｖ_ＺＤ …（２）
ここで、Ｖ_ＺＤ：ツェナー電圧（Ｖ_Ｚ ）とえん層電圧（Ｖ_Ｄ ）との和
時刻ｔにおけるスナバコンテンサの電圧（Ｖ_Ｃ ）は式（３）で表される。
【００１６】
【数３】
Ｖ_Ｃ ＝Ｖ_ＺＤ・ｃｏｓ〔（１／ＬＣ）^１／２ 〕ｔ＋Ｖ_Ｉ …（３）
式（３）において、Ｖ_Ｉ ＝Ｖ_ＺＤとすると、ｔ＝Ｔ／２＋ｎ・Ｔの時点で、Ｖ_Ｃ ＝０となる条件が得られる。ここで、Ｔ＝２π・（ＬＣ）^１／２ 、ｎ＝０、１、２・・・である。
【００１７】
すなわち、この共振の谷の部分で半導体スイッチ素子を再びオンさせれば、ターンオン時の半導体スイッチ素子のｄｖ／ｄｔは、この共振時のｄｖ／ｄｔと同等となり、半導体スイッチ素子のみに比して抑制され、先述のスイッチングノイズが減少する。さらに、ターンオン時に半導体スイッチ素子にかかる電圧は零電圧（Ｖ_Ｃ ＝０）のため、該素子のターンオン時のスイッチング損失は原理的に零となる。
【００１８】
次に、半導体スイッチ素子のターンオフ時はこのスナバコンデンサがスナバとして動作するため、該素子のｄｖ／ｄｔが抑制され、先述のスイッチングノイズが減少する。また、半導体スイッチ素子のターンオフ時に変圧器の一次巻線に流れている電流が、このスナバコンデンサに転流するため該素子のターンオフ時のスイッチング損失は低減される。
【００１９】
このとき第２の発明は、前記共振現象を半導体スイッチ素子としてのＭＯＳＦＥＴの出力容量（Ｃ_ＯＳＳ ）とスナバコンデンサの容量とを考慮に入れて行わせ、また、第６の発明は前記ＭＯＳＦＥＴの出力容量（Ｃ_ＯＳＳ ）と変圧器の一次巻線のインダクタンスとによる共振現象を行わせるようにしている。
さらに第７の発明は、前記駆動回路と半導体スイッチ素子との間に付加した前記第１抵抗と第２抵抗と駆動ダイオードとにより、上述の作用に加えて半導体スイッチ素子のターンオン時間をより長くし、該素子のスイッチング損失を許容値以内に抑えつつ、スイッチングノイズを低減できる。
【００２０】
【発明の実施の形態】
図１は、この発明の第１の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図であり、図９に示した従来例と同一機能を有するものには同一符号を付している。
すなわち図１に示したフライバック形ＤＣ−ＤＣコンバータ２０においては、変圧器１１の一次巻線の両端に接続されるツェナーダイオード２１のツェナー電圧（Ｖ_Ｚ ）と、クランプダイオード２２のえん層電圧（Ｖ_Ｄ ）との和が直流電源１の端子電圧（Ｖ_Ｉ ）とほぼ等しいか又はより小さい値（Ｖ_Ｉ ≧Ｖ_Ｚ ＋Ｖ_Ｄ ）に選定され、ＩＧＢＴ１２のコレクタ−エミッタ間に接続されるスナバ回路としてのスナバコンデンサ２３を備えている。
【００２１】
このフライバック形ＤＣ−ＤＣコンバータ２０の動作を、図２に示す動作波形図を参照しつつ、以下に説明する。なお、図２（ロ）において、太実線の波形はこの発明のフライバック形ＤＣ−ＤＣコンバータ２０の動作を示し、太破線は従来のフライバック形ＤＣ−ＤＣコンバータ１０の動作を示している。
先ず、駆動回路１７からの駆動信号（図２（イ）参照）がオンからオフになると、ＩＧＢＴ１２はターンオフ動作を開始し、この時スナバコンデンサ２３がスナバとして動作するため、ＩＧＢＴ１２のコレクタ−エミッタ間電圧（Ｖ_ＣＥ）の変化率は図２（ロ）の太実線に示す如く抑制され、スイッチングノイズが減少する。また、ＩＧＢＴ１２のターンオフ時に変圧器１１の一次巻線に流れているで流が、このスナバコンデンサ２３に転流するためＩＧＢＴ１２のターンオフ時のスイッチング損失は低減される。
【００２２】
次にＩＧＢＴ１２がターンオフを完了し、変圧器１１が先述のリセット時間（Ｔ_Ｒ ）を終了した後、スナバコンデンサ２３の容量（Ｃ）と、変圧器１１の一次巻線のインダクタンス（Ｌ）とで共振現象を起こす。この共振現象による電圧Ｖ_ＣＥ）の変化は、前記式（１）〜（３）に基づき図２（ロ）の太実線に示す如く、Ｔ_Ｏ を経過するとほぼ零電位となり、この時点でＩＧＢＴ１２を再びオンさせれば、ターンオン時のＩＧＢＴ１２のｄｖ／ｄｔは、この共振時のｄｖ／ｄｔと同等になり、ＩＧＢＴ１２のみ（図２（ロ）の太破線参照）に比して抑制され、先述のスイッチング損失が減少する。さらにターンオン時にＩＧＢＴ１２にかかる電圧はほぼ零電位（Ｖ_ＣＥ≒０）のため、ターンオン時のスイッチング損失は激減する。
【００２３】
図３は、この発明の第２の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図であり、図１に示した第１の実施例と同一機能を有するものには同一符号を付している。
すなわち図３に示したフライバック形ＤＣ−ＤＣコンバータ３０においては、ＩＧＢＴ１２のコレクタ−エミッタ間に接続されるスナバ回路としてのスナバコンデンサ３１とスナバ抵抗３２とを備えている。
【００２４】
このフライバック形ＤＣ−ＤＣコンバータ３０の動作は、図１，２に示したフライバック形ＤＣ−ＤＣコンバータ２０とほぼ同様であるが、直流電源１の端子電圧（Ｖ_Ｉ ）とツェナーダイオード２１のツェナー電圧（Ｖ_Ｚ ）とクランプダイオード２２のえん層電圧（Ｖ_Ｄ ）との関係がＶ_Ｉ ＞Ｖ_Ｚ ＋Ｖ_Ｄ のとき、または駆動回路１７によるＩＧＢＴ１２のオフ期間が前記Ｔ_Ｒ とＴ_Ｏ との和より若干ずれた状態にあるときに、ＩＧＢＴ１２をターンオンさせると、この時にはＩＧＢＴ１２のコレクタ−エミッタ間電圧（Ｖ_ＣＥ）は零とはならないが、スナバ抵抗３２によりスナバ回路からＩＧＢＴ１２に流れる突入電流が抑制され、スイッチング損失が軽減される。
【００２５】
図４は、この発明の第３の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図であり、図１に示した第１の実施例と同一機能を有するものには同一符号を付している。
すなわち図４に示したフライバック形ＤＣ−ＤＣコンバータ４０においては、ＩＧＢＴ１２のコレクタ−エミッタ間に接続されるスナバ回路としてのスナバコンデンサ４１とスナバ抵抗４２とスナバダイオード４３とを備えている。
【００２６】
このフライバック形ＤＣ−ＤＣコンバータ４０の動作は、図１に示したフライバック形ＤＣ−ＤＣコンバータ２０および図３に示したフライバック形ＤＣ−ＤＣコンバータ３０とほぼ同様であるが、スナバダイオード４３を設けたことによりスナバ抵抗４２に流れる電流はＩＧＢＴ１２のターンオン時のみとなり、スナバ抵抗４２の発生損失が軽減される。
【００２７】
図５は、この発明の第４の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図であり、図１に示した第１の実施例と同一機能を有するものには同一符号を付している。
すなわち図５に示したフライバック形ＤＣ−ＤＣコンバータ５０においては、前記半導体スイッチ素子としてのＭＯＳＦＥＴ５１と、ＭＯＳＦＥＴ５１のドレイン−ソース間に接続されるスナバ回路としてのスナバコンデンサ５２とを備えている。
【００２８】
このフライバック形ＤＣ−ＤＣコンバータ５０の動作は、図１，２に示したフライバック形ＤＣ−ＤＣコンバータ２０とほぼ同様であるが、先述の変圧器１１のリセット時間（Ｔ_Ｒ ）の終了後の共振現象は、変圧器１１の一次巻線のインダクタンス（Ｌ）と、ＭＯＳＦＥＴ５２の出力容量（Ｃ_ＯＳＳ ）と、スナバコンデンサ５２の容量（Ｃ）とに基づいて行われ、時間Ｔ_Ｏ （Ｔ_Ｏ ＝π・〔Ｌ・（Ｃ_ＯＳＳ ＋Ｃ〕）^１／２ ）が経過したときにＭＯＳＦＥＴ５１を再びオンさせる。
【００２９】
図６は、この発明の第５の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図であり、図１に示した第１の実施例と同一機能を有するものには同一符号を付している。
すなわち図６に示したフライバック形ＤＣ−ＤＣコンバータ６０においては、前記半導体スイッチ素子としてのＭＯＳＦＥＴ６１と駆動回路６２とゲート抵抗６３とを備え、その動作は図１，２に示したフライバック形ＤＣ−ＤＣコンバータ２０とほぼ同様であるが、先述の変圧器１１のリセット時間（Ｔ_Ｒ ）の終了後の共振現象は、変圧器１１の一次巻線のインダクタンス（Ｌ）と、ＭＯＳＦＥＴ６１の出力容量（Ｃ_ＯＳＳ ）とに基づいて行われ、時間Ｔ_Ｏ （Ｔ_Ｏ ＝π・（Ｌ・Ｃ_ＯＳＳ ）^１／２ ）が経過したときにＭＯＳＦＥＴ６１を再びオンさせる。
【００３０】
なお、このフライバック形ＤＣ−ＤＣコンバータ６０において、駆動回路６２とゲート抵抗６３とによりＭ０ＳＦＥＴ６１の出力容量（Ｃ_ＯＳＳ ）が直流電源１の端子電圧に依存することに対応して、図示しない電圧検出器で直流電源１の端子電圧を検出し、この検出値を駆動回路６２に入力してＭＯＳＦＥＴ６１のオフ期間を可変できるように構成してもよい
図７は、この発明の第６の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図であり、図１に示した第１の実施例と同一機能を有するものには同一符号を付している。
【００３１】
すなわち図７に示したフライバック形ＤＣ−ＤＣコンバータ７０においては、駆動回路１７とＩＧＢＴ１２のゲート端子との間にゲート抵抗７１，７２とゲートダイオード７３とを備え、その動作は図１，２に示したフライバック形ＤＣ−ＤＣコンバータ２０とほぼ同様であるが、ＩＧＢＴ１２のターンオン時はゲート抵抗７１，７２によりターンオン時間をより長くしてｄｖ／ｄｔを抑制することができる。
【００３２】
図８は、この発明の第７の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図であり、図６に示した第５の実施例と同一機能を有するものには同一符号を付している。
すなわち図８に示したフライバック形ＤＣ−ＤＣコンバータ８０においては、駆動回路６２とＭＯＳＦＥＴ６１のゲート端子との間にゲート抵抗８１，８２とゲートダイオード８３とを備え、その動作は図６に示したフライバック形ＤＣ−ＤＣコンバータ６０とほぼ同様であるが、ＭＯＳＦＥＴ６１のターンオン時はゲート抵抗８１，８２によりターンオン時間をより長くしてｄｖ／ｄｔを抑制することができる。
【００３３】
【発明の効果】
この発明によれば、上述の如く半導体スイッチ素子に並列接続されたスナバ回路のスナバコンデンサの容量、及び又は半導体スイッチ素子の出力容量と変圧器の一次巻線のインダクタンスとの共振現象を積極的に利用することにより、従来例に比してスイッチングノイズを１０分の１程度に減少させることができ、且つスイッチング損失も軽減するので、フライバック形ＤＣ−ＤＣコンバータのスイッチングノイズを抑制しつつ、小型化することが可能である。
【００３４】
この発明のフライバック形ＤＣ−ＤＣコンバータはインバータの制御電源とし、該インバータで給電される交流電動機を各種産業機器の駆動源とする用途に最適である。
【図面の簡単な説明】
【図１】発明の第１の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図
【図２】図１の動作を説明する波形図
【図３】発明の第２の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図
【図４】発明の第３の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図
【図５】発明の第４の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図
【図６】発明の第５の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図
【図７】発明の第６の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図
【図８】発明の第７の実施例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図
【図９】従来例を示すフライバック形ＤＣ−ＤＣコンバータの回路構成図
【符号の説明】
１…直流電源、１０，２０，３０，４０，５０，６０，７０…フライバック形ＤＣ−ＤＣコンバータ、１１…変圧器、１２…ＩＧＢＴ、１３…ツェナーダイオード、１４…クランプダイオード、１５…整流ダイオード、１６…平滑コンデンサ、１７，６２…駆動回路、１８，７１，７２，８１，８２…ゲート抵抗、２１…ツェナーダイオード、２２…クランプダイオード、２３，３１，４１，５２…スナバコンデンサ、３２，４２…スナバ抵抗、４３…スナバダイオード、５１，６１…ＭＯＳＦＥＴ、７３，８３…ゲートダイオード。

Claims (7)

1. 一次側と二次側とを絶縁する変圧器と、この変圧器の一次巻線に直流入力電圧（Ｖ_Ｉ ）を断続的に印加する半導体スイッチ素子とを備え、
   前記半導体スイッチ素子がオンしているときに前記変圧器にエネルギーを蓄え、該半導体スイッチ素子がオフしているときに該変圧器の二次巻線よりエネルギーを送出するフライバック形ＤＣ−ＤＣコンバータにおいて、
   前記変圧器の一次巻線の両端に接続されるツェナー電圧（Ｖ_Ｚ ）とえん層電圧（Ｖ_Ｄ ）との和が前記Ｖ_Ｉ とほぼ等しいか又はより小さい値（Ｖ_Ｉ ≧Ｖ_Ｚ ＋Ｖ_Ｄ ）のツェナーダイオードとクランプダイオードの直列回路と、
   前記半導体スイッチ素子としての自己消弧形素子と、
   前記自己消弧形素子の両端に接続されるスナバ回路と、
   前記自己消弧形素子をオンさせる期間はこのフライバック形ＤＣ−ＤＣコンバータが出力する電圧に基づく値とし、該自己消弧形素子をオフさせる期間は前記変圧器の一次巻線のインダクタンス（Ｌ）と前記スナバ回路に備えるスナバコンデンサの容量（Ｃ）とに基づく時間（Ｔ_Ｏ ，Ｔ_Ｏ ＝π・（Ｌ・Ｃ）^１／２ ）と、該変圧器のリセット時間（Ｔ_Ｒ ）との和の時間（Ｔ_Ｏ ＋Ｔ_Ｒ ）に基づく値とした駆動信号を該自己消弧形素子に出力する駆動回路とを備えたことを特徴とするフライバック形ＤＣ−ＤＣコンバータ。
2. 一次側と二次側とを絶縁する変圧器と、この変圧器の一次巻線に直流入力電圧（Ｖ_Ｉ ）を断続的に印加する半導体スイッチ素子とを備え、
   前記半導体スイッチ素子がオンしているときに前記変圧器にエネルギーを蓄え、該半導体スイッチ素子がオフしているときに該変圧器の二次巻線よりエネルギーを送出するフライバック形ＤＣ−ＤＣコンバータにおいて、
   前記変圧器の一次巻線の両端に接続されるツェナー電圧（Ｖ_Ｚ ）とえん層電圧（Ｖ_Ｄ ）との和が前記Ｖ_Ｉ とほぼ等しいか又はより小さい値（Ｖ_Ｉ ≧Ｖ_Ｚ ＋Ｖ_Ｄ ）のツェナーダイオードとクランプダイオードの直列回路と、
   前記半導体スイッチ素子としてのＭＯＳＦＥＴと、
   前記ＭＯＳＦＥＴのドレイン−ソース間に接続されるスナバ回路と、
   前記ＭＯＳＦＥＴをオンさせる期間はこのフライバック形ＤＣ−ＤＣコンバータが出力する電圧に基づく値とし、該ＭＯＳＦＥＴをオフさせる期間は前記変圧器の一次巻線のインダクタンス（Ｌ）と該ＭＯＳＦＥＴの出力容量（Ｃ_ＯＳＳ ）と前記スナバ回路に備えるスナバコンデンサの容量（Ｃ）とに基づく時間（Ｔ_Ｏ ，Ｔ_Ｏ ＝π・〔Ｌ・（Ｃ_ＯＳＳ ＋Ｃ）〕^１／２ ）と、該変圧器のリセット時間（Ｔ_Ｒ ）との和の時間（Ｔ_Ｏ ＋Ｔ_Ｒ ）に基づく値としたゲート信号を出力する駆動回路とを備えたことを特徴とするフライバック形ＤＣ−ＤＣコンバータ。
3. 請求項１又は請求項２に記載のフライバック形ＤＣ−ＤＣコンバータにおいて、
   前記スナバ回路はスナバコンデンサのみからなることを特徴とするフライバック形ＤＣ−ＤＣコンバータ。
4. 請求項１又は請求項２に記載のフライバック形ＤＣ−ＤＣコンバータにおいて、
   前記スナバ回路はスナバコンデンサとスナバ抵抗の直列回路からなることを特徴とするフライバック形ＤＣ−ＤＣコンバータ。
5. 請求項１又は請求項２に記載のフライバック形ＤＣ−ＤＣコンバータにおいて、
   前記スナバ回路はスナバコンデンサとスナバ抵抗とを直列接続し、該スナバ抵抗にスナバダイオードを並列接続した回路からなることを特徴とするフライバック形ＤＣ−ＤＣコンバータ。
6. 一次側と二次側とを絶縁する変圧器と、この変圧器の一次巻線に直流入力電圧（Ｖ_Ｉ ）を断続的に印加する半導体スイッチ素子とを備え、
   前記半導体スイッチ素子がオンしているときに前記変圧器にエネルギーを蓄え、該半導体スイッチ素子がオフしているときに該変圧器の二次巻線よりエネルギーを送出するフライバック形ＤＣ−ＤＣコンバータにおいて、
   前記変圧器の一次巻線の両端に接続されるツェナー電圧（Ｖ_Ｚ ）とえん層電圧（Ｖ_Ｄ ）との和が前記Ｖ_Ｉ とほぼ等しいか又はより小さい値（Ｖ_Ｉ ≧Ｖ_Ｚ ＋Ｖ_Ｄ ）のツェナーダイオードとクランプダイオードの直列回路と、
   前記半導体スイッチ素子としてのＭＯＳＦＥＴと、
   前記ＭＯＳＦＥＴをオンさせる期間はこのフライバック形ＤＣ−ＤＣコンバータが出力する電圧に基づく値とし、該ＭＯＳＦＥＴをオフさせる期間は前記変圧器の一次巻線のインダクタンス（Ｌ）と該ＭＯＳＦＥＴの出力容量（Ｃ_ＯＳＳ ）とに基づく時間（Ｔ_Ｏ ，Ｔ_Ｏ ＝π・（Ｌ・Ｃ_ＯＳＳ ）^１／２ ）と、該変圧器のリセット時間（Ｔ_Ｒ ）との和の時間（Ｔ_Ｏ ＋Ｔ_Ｒ ）に基づく値としたゲート信号を出力する駆動回路とを備えたことを特徴とするフライバック形ＤＣ−ＤＣコンバータ。
7. 請求項１乃至請求項６のいずれかに記載のフライバック形ＤＣ−ＤＣコンバータにおいて、
   前記駆動回路と半導体スイッチ素子との間に、第１抵抗と第２抵抗とを直列接続し、該半導体スイッチ素子側をアノードとした駆動ダイオードが該第１抵抗に並列接続された回路を挿入したことを特徴とするフライバック形ＤＣ−ＤＣコンバータ。

Images