JP4349942B2 - リセット信号発生回路 - Google Patents
リセット信号発生回路 Download PDFInfo
- Publication number
- JP4349942B2 JP4349942B2 JP2004070373A JP2004070373A JP4349942B2 JP 4349942 B2 JP4349942 B2 JP 4349942B2 JP 2004070373 A JP2004070373 A JP 2004070373A JP 2004070373 A JP2004070373 A JP 2004070373A JP 4349942 B2 JP4349942 B2 JP 4349942B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- power supply
- self
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
11 ラッチ回路
20 セルフプルアップ駆動部
30、33、34 電圧調整部
31 電圧微細調整部
32 電圧降下部
40 フィードバック制御部
50 プルアップ制御部
60、71 セルフバイアス部
61、70 セルフプルアップバイアス部
80、90 温度補償部
81、82、91、92 温度補償回路
811、911 温度感知電圧降下部
812 電圧安定化部
813 電圧プリチャージ部
Claims (11)
- 電源電圧の変化を感知し、前記電源電圧が特定レベルに達するまで前記電源電圧の変化に比例する信号を出力する電源感知安定化部、
前記電源電圧を一定水準降下させて出力する電圧調整部、
前記電圧調整部の出力に従って前記電源感知安定化部の出力を制御し、前記電圧調整部の出力が前記特定レベルに達するとき前記電源感知安定化部の出力信号をプルダウンさせてリセット信号を発生させるフィードバック制御部、
セルフバイアスゲート電圧に従い、前記リセット信号の発生後前記電圧調整部の出力を電源電圧の水準までプルアップさせ、前記電源感知安定化部の出力がプルダウン状態を維持するようにするセルフプルアップ駆動部、
前記電源電圧の変化に伴い前記セルフバイアスゲート電圧を出力するセルフプルアップバイアス部、及び
特定セルフバイアスゲート電圧レベルで前記セルフバイアスゲート電圧を降下させるセルフバイアス部を備えるリセット信号発生回路。 - 動作初期に前記電源感知安定化部の出力をプルアップさせ、前記電源感知安定化部の出力電圧をリセット信号として出力するプルアップ制御部をさらに備えることを特徴とする請求項1に記載のリセット信号発生回路。
- 前記電圧調整部は、電源電圧を一定電圧単位に降下させる電圧降下部、及び
前記一定単位より小さい単位に前記電圧降下部の出力を調整する電圧微細調整部を備えることを特徴とする請求項1又は2に記載のリセット信号発生回路。 - 前記セルフプルアップ駆動部は、前記特定セルフバイアスゲート電圧レベル以前は電流供給を抑制し、前記特定セルフバイアスゲート電圧レベル以後は電流供給を開始して前記電圧調整部の出力をプルアップさせることを特徴とする請求項1又は2に記載のリセット信号発生回路。
- 前記セルフプルアップバイアス部は、電源電圧値を前記セルフバイアスゲート電圧に出力することを特徴とする請求項4に記載のリセット信号発生回路。
- 前記セルフプルアップバイアス部は、MOSキャパシタ又はダイオードのうち何れか1つであることを特徴とする請求項5に記載のリセット信号発生回路。
- 温度変化による前記電圧調整部の出力変化を補償するため、温度変化に伴い大きさが可変する制御信号を前記電圧調整部に印加する温度補償回路をさらに備えることを特徴とする請求項1又は2に記載のリセット信号発生回路。
- 前記電圧調整部は、少なくとも1つのMOSトランジスタが並列連結されて構成されることを特徴とする請求項7に記載のリセット信号発生回路。
- 前記温度補償回路は、温度変化に伴い前記MOSトランジスタ等のゲート電圧を上昇又は下降させることを特徴とする請求項8に記載のリセット信号発生回路。
- 前記温度補償回路は、前記MOSトランジスタがPMOSトランジスタであれば、温度変化に比例する出力電圧を前記PMOSトランジスタ等のゲート端子に印加し、
前記MOSトランジスタがNMOSトランジスタであれば、温度変化に反比例する出力電圧を前記NMOSトランジスタ等のゲート端子に印加することを特徴とする請求項9に記載のリセット信号発生回路。 - 前記温度補償回路は、温度変化に伴い可変的に電源電圧を降下させて前記電圧調整部に出力する温度感知電圧降下部、
動作初期に前記温度感知電圧降下部の出力を接地させて安定化する電圧安定化部、及び
プリチャージ時に前記温度感知電圧降下部の出力をプルダウンさせる電圧プリチャージ部を備えることを特徴とする請求項10に記載のリセット信号発生回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030034709A KR100557539B1 (ko) | 2003-05-30 | 2003-05-30 | 리셋신호 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004364254A JP2004364254A (ja) | 2004-12-24 |
JP4349942B2 true JP4349942B2 (ja) | 2009-10-21 |
Family
ID=33448306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004070373A Expired - Fee Related JP4349942B2 (ja) | 2003-05-30 | 2004-03-12 | リセット信号発生回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7081779B2 (ja) |
JP (1) | JP4349942B2 (ja) |
KR (1) | KR100557539B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4172378B2 (ja) * | 2003-11-14 | 2008-10-29 | 沖電気工業株式会社 | パワーオンリセット回路 |
TWI241767B (en) * | 2004-11-25 | 2005-10-11 | Sunplus Technology Co Ltd | Power-low reset circuit |
KR100583611B1 (ko) * | 2005-01-25 | 2006-05-26 | 삼성전자주식회사 | 파워-온 리셋 회로 및 파워-온 리셋 방법 |
KR100735678B1 (ko) | 2006-01-05 | 2007-07-04 | 삼성전자주식회사 | 초기화 신호 생성 회로 |
KR100821578B1 (ko) | 2006-06-27 | 2008-04-15 | 주식회사 하이닉스반도체 | 반도체 메모리의 파워 업 신호 생성장치 및 방법 |
KR100862351B1 (ko) * | 2006-12-28 | 2008-10-13 | 전자부품연구원 | 파워-온-리셋 회로 |
US8299825B2 (en) * | 2009-10-30 | 2012-10-30 | Apple Inc. | Electronic age detection circuit |
KR101097468B1 (ko) * | 2009-12-24 | 2011-12-23 | 주식회사 하이닉스반도체 | 반도체 집적회로의 파워업 신호 발생회로 |
CN102761322B (zh) | 2011-04-28 | 2016-08-03 | 飞兆半导体公司 | 上电复位电路及其复位方法 |
KR101969147B1 (ko) * | 2013-06-11 | 2019-04-16 | 에스케이하이닉스 주식회사 | 집적 회로 |
US9397654B2 (en) | 2014-10-09 | 2016-07-19 | Qualcomm Incorporated | Low power externally biased power-on-reset circuit |
TWI786679B (zh) * | 2021-06-11 | 2022-12-11 | 新唐科技股份有限公司 | 延遲電路與電路系統 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06244696A (ja) * | 1993-02-15 | 1994-09-02 | Matsushita Electric Works Ltd | パワーオンリセット回路 |
US5513358A (en) * | 1994-02-04 | 1996-04-30 | Motorola, Inc. | Method and apparatus for power-up state initialization in a data processing system |
US6005423A (en) * | 1994-02-10 | 1999-12-21 | Xilinx, Inc. | Low current power-on reset circuit |
US5477176A (en) * | 1994-06-02 | 1995-12-19 | Motorola Inc. | Power-on reset circuit for preventing multiple word line selections during power-up of an integrated circuit memory |
US5565807A (en) * | 1994-09-16 | 1996-10-15 | National Semiconductor Corporation | BiCMOS power-up circuit with hysteresis |
KR0157885B1 (ko) * | 1995-07-08 | 1999-03-20 | 문정환 | 전원 공급 감지 회로 |
KR0169573B1 (ko) | 1996-08-12 | 1999-01-15 | 김원배 | 알루미늄 티타네이트 원료과립 및 세라믹스의 제조 방법 |
US6067244A (en) | 1997-10-14 | 2000-05-23 | Yale University | Ferroelectric dynamic random access memory |
KR100268910B1 (ko) | 1998-04-22 | 2000-10-16 | 김영환 | 비휘발성 강유전체 메모리소자 |
KR100301368B1 (ko) * | 1998-06-12 | 2001-10-27 | 윤종용 | 파워온리셋회로 |
US6272594B1 (en) | 1998-07-31 | 2001-08-07 | Hewlett-Packard Company | Method and apparatus for determining interleaving schemes in a computer system that supports multiple interleaving schemes |
JP3606543B2 (ja) | 1998-09-02 | 2005-01-05 | ローム株式会社 | 強誘電体を用いた順序回路およびこれを用いた半導体装置 |
US6363439B1 (en) | 1998-12-07 | 2002-03-26 | Compaq Computer Corporation | System and method for point-to-point serial communication between a system interface device and a bus interface device in a computer system |
JP3319437B2 (ja) | 1999-06-04 | 2002-09-03 | ソニー株式会社 | 強誘電体メモリおよびそのアクセス方法 |
KR100301252B1 (ko) * | 1999-06-23 | 2001-11-01 | 박종섭 | 파워 온 리셋 회로 |
KR100690991B1 (ko) * | 2000-02-14 | 2007-03-08 | 주식회사 하이닉스반도체 | 내부전원을 사용하는 디램의 파워-업 회로 |
KR100492801B1 (ko) * | 2002-11-14 | 2005-06-07 | 주식회사 하이닉스반도체 | 리셋신호 발생회로 및 이를 이용한 불휘발성 강유전체메모리 장치 |
-
2003
- 2003-05-30 KR KR1020030034709A patent/KR100557539B1/ko not_active IP Right Cessation
- 2003-12-15 US US10/734,130 patent/US7081779B2/en active Active
-
2004
- 2004-03-12 JP JP2004070373A patent/JP4349942B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100557539B1 (ko) | 2006-03-03 |
US20040239383A1 (en) | 2004-12-02 |
JP2004364254A (ja) | 2004-12-24 |
US7081779B2 (en) | 2006-07-25 |
KR20040103654A (ko) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100648537B1 (ko) | 반도체 집적 회로 및 반도체 집적 회로의 내부 전원 전압발생 방법 | |
KR100224669B1 (ko) | 내부 전원 전압 발생기 회로 | |
US6738296B2 (en) | Sense amplifier enable signal generating circuits having process tracking capability and semiconductor memory devices including the same | |
KR100733407B1 (ko) | 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기 | |
JP4349942B2 (ja) | リセット信号発生回路 | |
TW201802809A (zh) | 電壓產電電路 | |
KR100567916B1 (ko) | 반도체 메모리 소자의 전원 공급 장치 및 방법 | |
US6778460B1 (en) | Semiconductor memory device and method for generation of core voltage | |
KR102461866B1 (ko) | 전압 생성 회로 | |
KR100492801B1 (ko) | 리셋신호 발생회로 및 이를 이용한 불휘발성 강유전체메모리 장치 | |
KR100574489B1 (ko) | 반도체 메모리 장치의 내부전압 발생회로 | |
KR100513403B1 (ko) | 센스 앰프를 구비한 비휘발성 반도체 메모리 장치 | |
KR100331550B1 (ko) | 반도체 메모리장치의 감지증폭기 | |
KR100483026B1 (ko) | 반도체 메모리 장치 | |
KR100798765B1 (ko) | 반도체 메모리 소자 | |
KR100889322B1 (ko) | 내부전압 발생회로 | |
KR0152957B1 (ko) | 반도체 메모리장치 | |
JP2006216147A (ja) | 不揮発性メモリ回路 | |
KR19990015873A (ko) | 반도체 메모리장치의 어레이 전원 전압 발생회로 및 센스증폭기 구동방법 | |
KR100607168B1 (ko) | 1/2 전원전압 발생회로 및 이를 이용한 반도체 메모리 장치 | |
JP4452529B2 (ja) | タイミングレファレンス制御機能を有する不揮発性強誘電体メモリ装置及びその制御方法 | |
KR100224666B1 (ko) | 반도체장치의 전원제어회로 | |
KR101026380B1 (ko) | 전압레벨 검출회로 | |
KR100755061B1 (ko) | 전압레벨 검출회로 | |
KR20050118751A (ko) | 파워-업시 내부 전원 전압 제어 방법 및 장치, 이를가지는 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090721 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |