JP4334321B2 - 窒化物半導体発光ダイオードチップの作製方法 - Google Patents

窒化物半導体発光ダイオードチップの作製方法 Download PDF

Info

Publication number
JP4334321B2
JP4334321B2 JP2003375589A JP2003375589A JP4334321B2 JP 4334321 B2 JP4334321 B2 JP 4334321B2 JP 2003375589 A JP2003375589 A JP 2003375589A JP 2003375589 A JP2003375589 A JP 2003375589A JP 4334321 B2 JP4334321 B2 JP 4334321B2
Authority
JP
Japan
Prior art keywords
substrate
emitting diode
light
wafer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003375589A
Other languages
English (en)
Other versions
JP2005142278A (ja
Inventor
健作 山本
俊雄 幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003375589A priority Critical patent/JP4334321B2/ja
Priority to TW093133921A priority patent/TWI255565B/zh
Priority to US10/982,020 priority patent/US7105859B2/en
Priority to CNB2004100897598A priority patent/CN1314135C/zh
Publication of JP2005142278A publication Critical patent/JP2005142278A/ja
Application granted granted Critical
Publication of JP4334321B2 publication Critical patent/JP4334321B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Description

本発明はIII−V族化合物半導体発光素子に関し、特に透光性基板上に積層された複数の窒化物系半導体層を含む発光ダイオードチップにおける光取り出し効率の改善に関するものである。
一般に、窒化物半導体発光ダイオードチップの作製においては、基板上に発光層を含む複数の窒化物半導体層が堆積されたエピタキシャルウエハが形成され、そのウエハを分割することによって複数のチップが得られる。従来の窒化ガリウム(GaN)系半導体発光ダイオードチップでは、主にサファイア等の基板が使用されており、現在ではそのようなチップを含む発光ダイオード装置が商品化されている。
ところで、サファイア基板を用いた発光ダイオード装置では、その基板が絶縁性であるので、基板の上下両面側にp側電極とn側電極をそれぞれ設けた構造にすることが困難であり、透光性の電極を介して発光ダイオードチップから光を取り出す必要がある。さらに、サファイア基板の硬度が高いことから、基板を薄膜状に加工した後に、ウエハからチップに分割する必要がある。
従来の代表的な窒化物半導体発光素子として、サファイア基板上にGaN系半導体積層構造を形成して、その基板を100μm程度の厚みにした後にチップ化されたものが商用化されている。例えば特開2002−270962号公報に開示されていように、サファイア基板上に作製したGaN系半導体発光素子層を分割する際に、基板厚さを80μmの薄さに加工している。さらに、特開2000−68556号公報では、サファイア基板上に堆積した複数の窒化物半導体層を含むエピタキシャルウエハを歩留まりよくチップ化する方法が検討されており、その方法によって80μmの厚みを有するウエハをチップ分割している。
特開2002−270962号公報 特開2000−68556号公報
上述のように、従来の窒化物半導体発光ダイオードチップにおいては、それに含まれる半導体積層構造の表面に、透光性の電極(通常はp側電極下)とp側およびn側の両電極とを形成する必要がある。そして、基板の裏面は支持台上に接合される。したがって、チップから外部への光の取出し効率に関して、p側およびn側の両電極で光が遮られることによる損失が生じる。
また、サファイア基板を含むエピタキシャルウエハから複数の発光ダイオードチップを歩留まりよく分割する場合、サファイア基板の硬度が高くてダイシングやスクライブが困難である。したがって、エピタキシャルウエハの形成後に、基板を研削するなどして100μm以下の薄さにする必要がある。しかし、基板を薄くすれば、基板の側面から外部への光の取り出し効率が低下する。これらの事情から、従来のサファイア基板を含む窒化物半導体発光ダイオードチップにおいて、チップから外部へ光の取り出しを行う際の光損失が大きい。
以上のような従来技術の状況に鑑み、本発明は、光取り出し効率の改善された窒化物半導体発光ダイオードチップを歩留まりよく提供することを主要な目的としている。
本発明による窒化物半導体発光ダイオードチップを作製するための方法として、基板の上面上において発光層を含む複数の窒化物半導体層を結晶成長させたエピタキシャルウエハを形成する工程と、そのウエハを冶具に固定する工程と、レーザ光を利用してウエハからチップを分割する工程とを含み、ウエハに対するレーザ光の入射角度を治具で制御することによってチップの分割面の少なくとも一つは基板の上面に直交する面に対して傾斜させられる。
なお、レーザ光の光源として、固体レーザ装置が好ましく利用され得る。ダイオードチップは、その基板の上面に比べて下面が小さな面積を有するようにウエハから分割されることが好ましい。基板としては絶縁性基板を用いることができ、より具体的にはサファイア基板または炭化珪素基板が好ましく用いられ得る。
本発明の窒化物半導体発光ダイオードチップの作製方法によれば、ウエハに対するレーザ光の入射角度を治具で制御することによってチップの分割面の少なくとも一つが基板の上面に直交する面に対して傾斜させられ、これによって光の取り出し効率が改善されたダイオードチップを簡便かつ歩留まりよく提供することができる
参考例1)
図1において、本発明に密接に関連する参考例1によるGaN系化合物半導体発光ダイオードに関するチップ分割法が模式的な断面図で図解されている。すなわち、図1(a)は複数の発光ダイオード構造を含むエピタキシャルウエハを表し、図1(b)はそのウエハから分割された発光ダイオードチップを表している。なお、本願の図面において、種々の層の厚さや幅などの寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。
図1(a)のウエハにおいて、厚さ430μmで、C面(0001)の面方位をもったサファイア基板101上に、GaNバッファ層102、n型GaNコンタクト層103、In0.08Ga0.92N量子井戸層とGaN障壁層の4ペアーからなるMQW(多重量子井戸)活性層104、p型AlGaN層105、p型GaNコンタクト層106が順次積層されている。そして、p型GaNコンタクト層106上にp側コンタクト電極として透光性Pd電極107が形成され、n型GaNコンタクト層103上にn側コンタクト電極としてTiとAlを用いたn側電極108が形成されている。
図1(a)のウエハの作製においては、MOCVD(有機金属気相成長)法を用いて、サファイア基板101上に複数のGaN系半導体層がエピタキシャル成長させられた。まず、サファイア基板101を反応室内のサセプター上に装着後、NH3とN2とH2を混合した雰囲気にて1200℃でその基板のベーキングを行った。
その後、すみやかに基板温度を450℃に降温し、H2のキャリアガスとともにトリメチルガリウム(TMG)とアンモニア(NH3)を用いて、厚さ30nmのGaNバッファ層102を基板上に堆積した。続いて、すみやかに基板温度を1100℃に昇温し、トリメチルガリウム(TMG)とNH3およびドーパントのモノシラン(SiH4)を用いて、バッファ層102上に厚さ5μmのn型GaNコンタクト層103を成長させた。
次に、750℃の基板温度にて、トリメチルインジウム(TMI)、TMG、およびNH3を利用して、n型コンタクト層103上において、厚さ3nmのIn0.08Ga0.92N井戸層と厚さ90nmのGaN障壁層の4ペアーからなるMQW活性層104を形成した。
さらに、基板温度1100℃にて、トリメチルアルミニウム(TMA)、TMG、NH3、およびドーパントのシクロペンタジエニルマグネシウム(Cp2Mg)を用いて、MQW活性層104上に、Mgドープのp型Al0.08Ga0.92Nクラッド層105を厚さ30nmに成長させた。続いて、同じ基板温度にて、TMG、NH3、およびCp2Mgを用いて、p型クラッド層105上に厚さ120nmのMgドープp型GaNコンタクト層106を堆積し、基板温度を常温まで冷却した後にエピタキシャルウエハを大気中に取り出した。
その後、エピタキシャルウエハ中のp型ドーパントを活性化するために、熱処理炉を用いてN2雰囲気中で800℃にて15分間の熱処理を行った。次に、ウエハの上面にレジストを塗布してフォトリソグラフィを行った後、p型GaN層106上にp側コンタクト電極として透光性Pd電極107を形成した。
次に、有機洗浄を行ってレジストを除去した後にウエハ上面に再度レジストを塗布してフォトリソグラフィを行ない、続いて反応性イオンエッチング(RIE)を利用して、ウエハのp型GaN層106からn型GaN層103に達するまで選択的にエッチングを行った。さらに、有機洗浄を行ってレジストを除去した後にウエハ上面に再度レジストを塗布してフォトリソグラフィを行ない、n型GaN層103上にn側コンタクト電極としてTiとAlからなるn側電極108を形成した。
続いて、有機洗浄を行ってレジストを除去した後にウエハ上面に再度レジストを塗布してフォトリソグラフィを行ない、電極部を除いてウエハ上面がSiO2膜(図示せず)で覆われた。
その後、ウエハをシートに貼り付けて冶具に固定し、ウエハから複数の発光ダイオードチップの分割が固体レーザ装置を用いて行われた。より具体的には、固体レーザ装置としてYAGレーザ装置が利用され、266nmまたは355nmの高調波レーザ光が用いられた。レーザ光のエネルギに関しては、10μJ/cm2〜100mJ/cm2程度の範囲内のパルス状または連続な状態のレーザ光を使用することができる。なお、レーザ装置としてはYAGレーザ装置に限られず、266nnから355nm程度の波長範囲内のレーザ光を放射し得るレーザ装置を用いて、サファイア基板の局所的な昇華または熱膨張を利用してスクライブできればよい。
具体的には、レーザ光がサファイア基板に進入する角度を冶具によって制御して、レーザスクライブラインL1−1とL1−2に沿って、ウエハから複数の発光ダイオードチップが分割された。本参考例1においては、図1(a)に示されているように、スクライブラインL1−1とL1−2は、基板面に直交する破線に対して時計回りを正にしてθA=0°およびθB=0°の角度をなすように設定され、その状態でスクライブを行った。その結果、図1(b)に示されているように、一辺が350μmの正方形状平面を有するGaN系発光ダイオードチップが得られた。そのような発光ダイオードチップはその基板底面が支持台上に接合され、電気的配線と樹脂モールドを介して発光ダイオード装置として完成させられる。
従来法によれば、ダイオードチップ作製において、サファイア基板を研削研磨し、裏面よりダイアモンド製のカッターによって分割した。しかし、この方法では、サファイア面に対して、分割する角度を制御して歩留まりよくチップ分割をすることは難しかったが、本参考例の方法によれば、歩留まりよく、なおかつ分割角度の制御がよくダイオードチップの作製が可能になった。
図1(b)に示された本参考例1のGaN系発光ダイオードチップの出力特性は、従来のGaN系発光ダイオードチップの出力特性と比較された。その従来の発光ダイオードチップの作製においては、図1(a)と同様のエピタキシャルウエハが作製された。しかし、そのウエハから複数の発光ダイオードチップを分割する際に、従来方法に従ってウエハの厚さを100μm程度まで基板裏面を研削して研磨し、その後に機械的スクライブとブレーキングによってチップ分割された。こうして得られた従来の発光ダイオードチップにおいて、順方向注入電流(If)=20mAのときに、光出力(Po)=3.0mWであった。他方、本参考例1によって作製された図1(b)の発光ダイオードチップにおいては、If=20mAのときにPo=5.0mWであった。
すなわち、本参考例1におけるチップ分割による発光ダイオードチップは、従来に比べて光出力が顕著に改善されていることがわかる。この理由としては、従来の機械的スクライブ法では研削と研磨によってサファイア基板101を100μm程度に薄くしなければチップ化することが困難であったが、本参考例1のようにレーザスクライブを利用する方法では基板が430μmのように厚くてもチップ分割が可能であることから、発光層から放射されて基板裏面で反射された光が、基板側面から外部へ取り出されやすくなったために、光取り出し効率が向上したと考えられる。
さらなる検討の結果では、本参考例においてサファイア基板101の厚さが250μmである場合には、If=20mAのときにPo=3.8mWであることがわかった。また、サファイア基板101の厚さが120μm以上の場合に、従来に比べて発光ダイオードチップの光出力が向上することがわかった。
(実施例
図2において、本発明の実施例によるGaN系化合物半導体発光ダイオードに関するチップ分割法が模式的な断面図で図解されている。この図2における複数層201〜208の作製法は参考例1における複数層101〜108の作製法と同様であるので、その説明は繰り返されない。なお、本実施例においても、サファイア基板201として、参考例1と同様に430μmの厚さのものが使用された。また、本実施例においても、参考例1と同様にレーザスクライブを利用して、エピタキシャルウエハから発光ダイオードチップが分割された。
本実施例においては、レーザ光が基板へ入射する角度を冶具で制御することによって、図2の基板面に垂直な破線方向に対するレーザスクライブラインL2−1およびL2−2の傾斜角θCおよびθDが制御された。このとき、図2において、光を放射する半導体層の上面領域で一辺の長さdを350μmに設定し、θCとθDを調整することによって基板裏面側の一辺の長さeが200μmになるように設定した。ただし、図2に示されているように、スクライブラインL2−1とL2−2は、それぞれ基板面に直交する破線に対して時計回りを正にしてθC<0°およびθD>0°の角度をなすように設定された。
こうして得られた本実施例の発光ダイオードチップにおいて、If=20mAの入力電流のもとで、光出力はPo=5.2mWであった。すなわち、本実施例の発光ダイオードチップにおける外部への光取り出し効率は、参考例1と比較しても向上したことがわかる。この理由としては、基板面に垂直な面に対して発光ダイオードチップの側面を傾斜させることによって、その傾斜側面による反射や屈折の影響によって、発光層からの光が基板側面から放射されやすくなったものと考えられる。
さらなる検討の結果、d=350μmに固定してe=100μmになるように発光ダイオードチップを作製したところ、If=20mAの入力電流のもとでPo=5.4mWの光出力が得られた。しかしながら、さらなる検討の結果では、基板底面の長さeが100μmより小さな発光ダイオードチップを作製したところ、If=20mAの入力電流のもとで光出力がPo=4.0mWになった。これは、発光層から放射されて基板裏面で反射された光が、基板側面から外部へ取り出されにくくなり、光取り出し効率が悪化したためと考えられる。
(実施例
図3と図4において、本発明の実施例によるGaN系化合物半導体発光ダイオードに関するチップ分割法が模式的な断面図で図解されている。この図3と図4における複数層301〜308の作製法も参考例1における複数層101〜108の作製法と同様であるので、その説明は繰り返されない。なお、本実施例においても、サファイア基板301として、参考例1と同様に430μmの厚さのものが使用された。また、本実施例においても、参考例1と同様にレーザスクライブを利用して、エピタキシャルウエハから発光ダイオードチップが分割された。
本実施例に係る図3と図4においても、実施例の場合と同様に、レーザ光が基板へ入射する角度を冶具で制御することによって、基板面に垂直な破線方向に対するレーザスクライブラインL3−1およびL3−2の傾斜角θEおよびθFが制御された。そして、光を放射する半導体層の上面領域で一辺の長さfを350μmに設定し、θEとθFを調整することによって基板裏面側の一辺の長さeが200μmになるように設定した。ただし、スクライブラインL3−1とL3−2は、基板面に直交する破線に対して時計回りを正にして、図3においてはθE<0°およびθF=0°の角度をなすようにそれぞれ設定され、図4においてはθE<0°およびθF<0°の角度をなすようにそれぞれ設定された。
こうして得られた図3と図4のいずれの発光ダイオードチップにおいても、If=20mAの入力電流のもとで、光出力はPo=5.2mWであった。すなわち、本実施例の発光ダイオードチップにおける外部への光取り出し効率も、実施例の場合と同様に参考例1と比較しても向上したことがわかる。この理由は、実施例の場合と同様と考えられる。
なお、上述のいずれの実施例においても基板としてC面(0001)の面方位を持ったサファイア基板を用いたが、この面方位によらずにA(11−20)面、M(1100)面、またはR面(1102)の面方位を持ったサファイア基板を用いても、それらの面方位から変位させられたオフ面方位のサファイア基板であっても、同様の効果が得られる。また、基板として、GaN基板、スピネル基板、またはSiC基板を用いることもできる。さらに、上述の実施例において、サファイア基板に対するレーザ光の入射角度が基板を固定する冶具によって制御されたが、レーザ光をミラ−等で制御してサファイア基板に対する入射角度を制御してもよい。
以上のように、本発明によれば、光取り出し効率の改善された窒化物半導体発光ダイオードチップを歩留まりよく提供することができる。
本発明に密接に関連する参考例1によるエピタキシャルウエハから複数のGaN系化合物半導体発光ダイオードチップを分割する方法を図解する模式的断面図である。 本発明の実施例によるエピタキシャルウエハから複数のGaN系化合物半導体発光ダイオードチップを分割する方法を図解する模式的断面図である。 本発明の実施例によるエピタキシャルウエハから複数のGaN系化合物半導体発光ダイオードチップを分割する一態様を図解する模式的断面図である。 本発明の実施例によるエピタキシャルウエハから複数のGaN系化合物半導体発光ダイオードチップを分割する他の態様を図解する模式的断面図である。
101,201,301 サファイア基板、102,202,302 GaNバッファ層、103,203,303 n型GaNコンタクト層、104,204,304 MQW活性層、105,205,305 p型AlGaN層、106,206,306 p型GaNコンタクト層、107,207,307 透光性Pd電極、108,208,308 n側電極、L1−1,L1−2,L2−1,L2−2,L3−1,L3−2 レーザスクライブライン、θA,θB,θC,θD,θE,θF 基板面に垂直な方向に対するレーザ光の進入角度、d,f 半導体積層構造の光放射面側で一辺の長さ、e,g 基板裏面側の一辺の長さ。

Claims (5)

  1. 化物半導体発光ダイオードチップを作製方法するための方法であって、
    基板の上面上において発光層を含む複数の窒化物半導体層を結晶成長させたエピタキシャルウエハを形成する工程と、
    前記ウエハを冶具に固定する工程と、
    レーザ光を利用して前記ウエハから前記チップを分割する工程とを含み、
    前記ウエハに対する前記レーザ光の入射角度を前記治具で制御することによって、前記チップの分割面の少なくとも一つは前記基板の上面に直交する面に対して傾斜させられていることを特徴とする作製方法。
  2. 前記チップはその基板の上面に比べて下面が小さな面積を有するように前記ウエハから分割されることを特徴とする請求項1に記載の作製方法。
  3. 前記レーザ光の光源として固体レーザ装置が利用されることを特徴とする請求項1または2に記載の作製方法。
  4. 前記基板として絶縁性基板が用いられていることを特徴とする請求項1から3のいずれかに記載の作製方法
  5. 前記基板としてサファイア基板または炭化珪素基板が用いられていることを特徴とする請求項1から4のいずれかに記載の作製方法
JP2003375589A 2003-11-05 2003-11-05 窒化物半導体発光ダイオードチップの作製方法 Expired - Fee Related JP4334321B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003375589A JP4334321B2 (ja) 2003-11-05 2003-11-05 窒化物半導体発光ダイオードチップの作製方法
TW093133921A TWI255565B (en) 2003-11-05 2004-11-05 Nitride semiconductor light-emitting diode chip and method of manufacturing the same
US10/982,020 US7105859B2 (en) 2003-11-05 2004-11-05 Nitride semiconductor light-emitting diode chip and method of manufacturing the same
CNB2004100897598A CN1314135C (zh) 2003-11-05 2004-11-05 氮化物半导体发光二极管芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003375589A JP4334321B2 (ja) 2003-11-05 2003-11-05 窒化物半導体発光ダイオードチップの作製方法

Publications (2)

Publication Number Publication Date
JP2005142278A JP2005142278A (ja) 2005-06-02
JP4334321B2 true JP4334321B2 (ja) 2009-09-30

Family

ID=34544289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003375589A Expired - Fee Related JP4334321B2 (ja) 2003-11-05 2003-11-05 窒化物半導体発光ダイオードチップの作製方法

Country Status (4)

Country Link
US (1) US7105859B2 (ja)
JP (1) JP4334321B2 (ja)
CN (1) CN1314135C (ja)
TW (1) TWI255565B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI294699B (en) 2006-01-27 2008-03-11 Epistar Corp Light emitting device and method of forming the same
JP4916434B2 (ja) * 2005-03-16 2012-04-11 パナソニック株式会社 窒化物半導体装置及びその製造方法
US8476648B2 (en) 2005-06-22 2013-07-02 Seoul Opto Device Co., Ltd. Light emitting device and method of manufacturing the same
US7479663B2 (en) * 2005-09-12 2009-01-20 Showa Denko K.K. Gallium nitride-based semiconductor light emitting device and process for its production
KR101316415B1 (ko) * 2005-10-17 2013-10-08 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
US7915619B2 (en) * 2005-12-22 2011-03-29 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
JP4942996B2 (ja) * 2005-12-22 2012-05-30 昭和電工株式会社 発光ダイオード
CN101017865B (zh) * 2006-02-06 2012-01-11 晶元光电股份有限公司 发光装置及其制造方法
US8455879B2 (en) 2006-12-28 2013-06-04 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
US8740670B2 (en) 2006-12-28 2014-06-03 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
WO2009139376A1 (ja) * 2008-05-14 2009-11-19 昭和電工株式会社 Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
JP5343018B2 (ja) * 2010-02-08 2013-11-13 昭和電工株式会社 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
KR101729263B1 (ko) * 2010-05-24 2017-04-21 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR101704028B1 (ko) * 2010-06-21 2017-02-07 엘지이노텍 주식회사 발광 소자
CN102738326A (zh) * 2011-04-06 2012-10-17 南通同方半导体有限公司 一种GaN基发光二极管结构及其制作方法
US10096742B2 (en) 2012-03-28 2018-10-09 Sensor Electronic Technology, Inc. Light emitting device substrate with inclined sidewalls
US9595636B2 (en) * 2012-03-28 2017-03-14 Sensor Electronic Technology, Inc. Light emitting device substrate with inclined sidewalls
CN103022280A (zh) * 2012-12-17 2013-04-03 中国科学院半导体研究所 激光钻孔切割异形发光二极管的方法
WO2015111134A1 (ja) 2014-01-21 2015-07-30 創光科学株式会社 窒化物半導体発光素子
JP2019012845A (ja) * 2018-09-25 2019-01-24 創光科学株式会社 窒化物半導体発光素子
KR102541836B1 (ko) * 2020-09-02 2023-06-09 삼성전자주식회사 디스플레이 장치
CN117878214A (zh) * 2021-09-14 2024-04-12 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
JP3449201B2 (ja) 1997-11-28 2003-09-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP3604550B2 (ja) 1997-12-16 2004-12-22 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP2000068556A (ja) * 1998-08-24 2000-03-03 Nichia Chem Ind Ltd 窒化物半導体ウエハの研削装置及び研削方法
US6413839B1 (en) * 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP2003046177A (ja) 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 半導体レーザの製造方法
JP2003086843A (ja) * 2001-09-14 2003-03-20 Sharp Corp 半導体発光素子及び半導体発光装置
JP3888170B2 (ja) * 2002-01-25 2007-02-28 日亜化学工業株式会社 窒化物半導体レーザ素子
US6784460B2 (en) * 2002-10-10 2004-08-31 Agilent Technologies, Inc. Chip shaping for flip-chip light emitting diode
JP4244618B2 (ja) 2002-11-13 2009-03-25 日亜化学工業株式会社 窒化物半導体素子の製造方法

Also Published As

Publication number Publication date
US7105859B2 (en) 2006-09-12
TW200529469A (en) 2005-09-01
CN1314135C (zh) 2007-05-02
TWI255565B (en) 2006-05-21
JP2005142278A (ja) 2005-06-02
US20050093016A1 (en) 2005-05-05
CN1614794A (zh) 2005-05-11

Similar Documents

Publication Publication Date Title
JP4334321B2 (ja) 窒化物半導体発光ダイオードチップの作製方法
JP5370262B2 (ja) 半導体発光チップおよび基板の加工方法
CN101485001B (zh) 集成型半导体发光装置及其制造方法
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
US7652299B2 (en) Nitride semiconductor light-emitting device and method for fabrication thereof
US20040248377A1 (en) Method for manufacturing vertical gan light emitting diodes
JP5281545B2 (ja) 半導体発光素子の製造方法
JP2011129765A (ja) 半導体発光素子の製造方法
JPH11191659A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
US8916904B2 (en) Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device
JP2009218495A (ja) 半導体発光素子および半導体発光装置
JP2010056485A (ja) 発光素子、発光装置およびサファイア基板の加工方法
JP2007324581A (ja) 集積型半導体発光装置およびその製造方法
JP4043087B2 (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
JPH1084167A (ja) 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
JP2005012206A (ja) 窒化物系半導体素子およびその製造方法
JP2007324579A (ja) 集積型半導体発光装置およびその製造方法
JP2007324583A (ja) 集積型半導体発光装置およびその製造方法
JP2004235648A (ja) 光電子デバイス用の半導体基板及びその製造方法
JP2007324577A (ja) 集積型半導体発光装置およびその製造方法
JP5053102B2 (ja) 窒化物半導体発光素子、窒化物半導体発光装置及びその製造方法
JP2007324578A (ja) 集積型半導体発光装置およびその製造方法
US8791469B2 (en) Semiconductor light emitting element having a plurality of substrate cutouts and semiconductor layer side surface projections
US20220021185A1 (en) Optoelectronic semiconductor component having a current distribution layer and method for producing the optoelectronic semiconductor component
JP6865583B2 (ja) 半導体デバイスのウェハーのスクライビング

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees