CN117878214A - 一种发光二极管芯片、发光装置、显示装置 - Google Patents

一种发光二极管芯片、发光装置、显示装置 Download PDF

Info

Publication number
CN117878214A
CN117878214A CN202311785601.3A CN202311785601A CN117878214A CN 117878214 A CN117878214 A CN 117878214A CN 202311785601 A CN202311785601 A CN 202311785601A CN 117878214 A CN117878214 A CN 117878214A
Authority
CN
China
Prior art keywords
light emitting
emitting diode
substrate
layer
diode chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311785601.3A
Other languages
English (en)
Inventor
张中英
黄苡叡
林宗民
谢昆达
吴霁圃
邓有财
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Quanzhou Sanan Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou Sanan Semiconductor Technology Co Ltd filed Critical Quanzhou Sanan Semiconductor Technology Co Ltd
Priority to CN202311785601.3A priority Critical patent/CN117878214A/zh
Publication of CN117878214A publication Critical patent/CN117878214A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体技术领域，特别涉及一种发光二极管芯片、发光装置、显示装置。所述发光二极管芯片包括衬底，具有相对的上表面和下表面；外延结构，位于所述衬底的上表面之上，包括依次层叠的第一半导体层、发光层以及第二半导体层，所述外延结构在所述衬底上投影的边缘到所述衬底的边缘具有一定距离；绝缘反射层，覆盖部分所述外延结构，并沿所述外延结构外缘露出的区域延伸覆盖至部分所述衬底的上表面；所述衬底的上表面包括从外延结构外缘露出并且未被所述绝缘反射层所覆盖的区域P1，所述区域P1具有不平坦结构。

Description

一种发光二极管芯片、发光装置、显示装置
本申请是申请日为2021年09月14日、申请号为202111076835.1、发明名称为“一种发光二极管芯片、发光装置、显示装置”的发明专利申请的分案申请。
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管芯片、发光装置、显示装置。
背景技术
发光二极管(英文Light Emitting Diode，简称LED)包含有不同的发光材料及发光部件，是一种固态半导体发光元件。它因成本低、功耗低、光效高、体积小、节能环保、具有良好的光电特性等优点而被广泛应用于照明、可见光通信及发光显示等各种场景。
发明内容
本发明提供一种具有高可靠性的发光二极管芯片。
本发明所采用的技术方案具体如下：
具体来说，本发明一实施例提供一种发光二极管芯片，包括：
衬底，具有相对的上表面和下表面；
外延结构，位于所述衬底的上表面之上，包括依次层叠的第一半导体层、发光层以及第二半导体层，所述外延结构在所述衬底上投影的边缘到所述衬底的边缘具有一定距离；
绝缘反射层，覆盖部分所述外延结构，并沿所述外延结构外缘露出的区域延伸覆盖至部分所述衬底的上表面；
所述衬底的上表面包括从外延结构外缘露出并且未被所述绝缘反射层所覆盖的区域P1，所述区域P1具有不平坦结构。
在一实施例中，所述绝缘反射层覆盖于所述衬底的上表面的边缘具有一倾斜侧壁，所述倾斜侧壁相对于衬底的上表面的倾斜角大于等于60°且小于90°。
在一实施例中，所述倾斜角大于70°。
在一实施例中，所述衬底的上表面还包括从外延结构外缘露出并被所述反射绝缘层覆盖的区域P2以及被所述外延结构覆盖的区域P3；所述区域P2、区域P3具有不平坦结构。
在一实施例中，所述不平坦结构为分布于衬底上表面的凸起结构，位于所述区域P3内的凸起结构的高度h3大于位于P2区域内的凸起结构的高度h2。
在一实施例中，所述不平坦结构为分布于衬底上表面的凸起结构，位于区域P2内的凸起结构的高度h2大于位于区域P1内的凸起结构的高度h1。
在一实施例中，所述不平坦结构的形状包括平台、圆锥、三角锥、六角锥、类圆锥、类三角锥或类六角锥。
在一实施例中，所述不平坦结构包括一层或者多层结构，其中至少一层的折射率低于所述衬底的折射率。
在一实施例中，所述外延结构在所述衬底上投影的边缘到所述绝缘反射层的上表面在所述衬底上投影的边缘的距离D1介于2μm至10μm之间。
在一实施例中，所述外延结构在所述衬底上投影的边缘到所述衬底的边缘的距离介于5μm至30μm之间。
在一实施例中，还包括透明导电层，所述透明导电层布置于所述外延结构与所述绝缘反射层之间，所述透明导电层在所述第二半导体层的上表面上投影的边缘与所述第二半导体层的上表面的边缘之间具有一间距D5，间距D5大于1μm且小于10μm。
在一实施例中，间距D5介于1.5～4μm或4～7μm之间。
在一实施例中，所述发光二极管芯片还包括：
第一接触电极，位于所述第一半导体层之上；以及
第二接触电极，位于所述透明导电层之上，电连接于所述透明导电层，且包括第二接触电极起始部以及从所述第二接触电极起始部延伸的第二接触电极延伸部。
在一实施例中，所述发光二极管芯片还包括电流阻挡层，所述电流阻挡层在所述第二接触电极起始部、所述第二接触电极延伸部的下方被配置于所述透明导电层与所述外延结构之间，所述电流阻挡层的上表面的宽度超出第二接触电极的下表面的宽度至少1μm。
在一实施例中，所述发光二极管芯片还包括：
第一焊盘电极，布置于所述绝缘反射层的上部，并通过所述绝缘反射层的第一开口部电连接至所述第一接触电极；
第二焊盘电极，布置于所述绝缘反射层的上部，并通过所述绝缘反射层的第二开口部电连接至所述第二接触电极。
在一实施例中，所述第二开口部的下开口在所述第二接触电极起始部的上表面的投影位于所述第二接触电极起始部的上表面的范围内，且所述第二接触电极起始部的上表面的宽度超出第二开口部的下开口的宽度至少5μm；
和/或所述第一开口部的下开口在所述第一接触电极的上表面的投影位于所述第一接触电极的上表面的范围内，且所述第一接触电极的上表面的宽度超出第一开口部的下开口的宽度至少5μm。
在一实施例中，所述第一开口部和/或所述第二开口部的上开口的宽度在10μm以上；所述第一开口部和/或所述第二开口部的下开口的宽度介于5μm至40μm之间。
在一实施例中，所述第一焊盘电极的上表面在水平面上的投影的边缘到所述第一接触电极的上表面在水平面上的投影的边缘的距离在2μm以上；
和/或所述第二焊盘电极的上表面在水平面上的投影的边缘到所述第二接触电极起始部的上表面在水平面上的投影的边缘的距离在2μm以上。
在一实施例中，所述第一开口部和/或所述第二开口部具有倾斜的侧面，所述倾斜的侧面的倾斜角度相对于底面在70°以内。
本发明实施例还提供一种发光装置，具有如上所述的发光二极管芯片。
本发明实施例还提供一种显示装置，具有如上所述的发光装置。
本发明的其它特征和有益效果将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他有益效果可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图；在下面描述中附图所述的位置关系，若无特别指明，皆是图示中组件绘示的方向为基准。
图1至图3为本发明一实施例所提供的发光二极管芯片的俯视图及剖面图；
图4为图3中A处结构的结构示意图；
图5为图3中A处绝缘反射层结构的放大结构示意图；
图6为对比实施例的发光二极管芯片的测试光路图；
图7为本发明实施例所提供的发光二极管芯片的测试光路图；
图8为图3中C处结构的结构示意图；
图9为图3中B处结构的结构示意图；
图10至图12为本发明另一实施例所提供的发光二极管芯片的俯视图及剖面图；
图13至图15为本发明又一实施例所提供的发光二极管芯片的俯视图及剖面图；
图16为本发明又一实施例所提供的发光二极管芯片的剖面图及放大图。
附图标记：
10衬底 11上表面 12下表面
13不平坦结构
20外延结构 21第一半导体层 22发光层
23第二半导体层
30绝缘反射层 31第一开口部 32第二开口部
33分布式布拉格反射镜 33a界面层 33b积层构造
41第一接触电极 42第二接触电极 42a第二接触电极起始部
42b第二接触电极延伸部 43第一焊盘电极 44第二焊盘电极
50透明导电层 60电流阻挡层 70原子层沉积层
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例；下面所描述的本发明不同实施方式中所设计的技术特征只要彼此之间未构成冲突就可以相互结合；基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，本发明所使用的所有术语具有与本发明所属领域的普通技术人员通常所理解的含义相同的含义，不能理解为对本发明的限制；应进一步理解，本发明所使用的术语应被理解为具有与这些术语在本说明书的上下文和相关领域中的含义一致的含义，并且不应以理想化或过于正式的意义来理解，除本发明中明确如此定义之外。
以下所公开的不同实施例可能重复使用相同的参考符号和/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例和/或结构之间有特定的关系；除非另有说明，一般而言，术语“约”意为包括±10％的方差或范围，与获得所述值相关的实验或仪器误差，并且优选地包括这些数值中的较大者；
以下，介绍发光二极管芯片、发光装置及各种应用品。此处，发光二极管芯片是半导体工序中使用的普通含义，意指通过单体化工序而从晶片分离的裸片(die)。并且，可在单体化前或单体化后，将波长转换部提供到所述发光二极管芯片。“发光装置”是指将发光二极管芯片安装到二次基板或基底而成的装置。只要是在基底安装有发光二极管芯片的装置，则可命名为任意装置、例如包括特定应用品在内而命名为发光装置。
参照图1至图3，图1是本发明一实施例提供的发光二极管芯片的平面的俯视结构示意图，图2是为了便于说明而省略第一焊盘电极、第二焊盘电极以及绝缘反射层的该实施例发光二极管芯片的平面的俯视结构示意图，图3为沿图1和图2的X-X’线对应的部分剖面的剖面图；为使得本发明的结构更为清晰，提供如下对应实施例结构的放大示意图，即图4为图3中A处的放大示意图；图5为图3的实施例中A处绝缘反射层的放大结构示意图；图8为图3的实施例中C处的放大结构示意图；图9为图3的是实施例中B处的放大结构示意图。
参照图1至图3，为达本发明欲实现的优点至少其中之一或其他优点，本发明的一实施例提供一种发光二极管芯片，包括：衬底10、外延结构20、第一接触电极41、第二接触电极42、绝缘反射层30、第一焊盘电极43、第二焊盘电极44。
所述的发光二极管芯片可为常规尺寸的发光二极管芯片。发光二极管芯片可具有约90000μm2以上且约2000000μm2以下的水平截面积。
所述的发光二极管芯片可为小尺寸或者微尺寸的发光二极管芯片。发光二极管芯片可具有约90000μm2以下的水平截面积，例如，发光二极管芯片的长、宽至少一项可为100μm至300μm，厚度可为40μm至100μm。
所述的发光二极管芯片可为更小尺寸的微型发光二极管芯片。发光二极管芯片可具有约10000μm2以下的水平截面积的发光二极管芯片，例如，发光二极管芯片可具有2μm至100μm长度、2μm至100μm的宽度、2μm至100μm的厚度。然而，本公开实施例的发光二极管芯片的长度、宽度及厚度并非以此为限。
外延结构20设置于衬底10上。衬底10可为透明性衬底10或者非透明衬底10或者半透明衬底10，具有相对的上表面11和下表面12，其中透明性衬底10或者半透明衬底10可以允许外延结构20辐射出的光穿过衬底10的上表面11到达衬底10的远离外延结构20的衬底10的下表面12。例如衬底10可为用以使外延结构20生长的生长衬底10，可包括蓝宝石衬底、氮化硅衬底、硅衬底、氮化镓衬底、氮化铝衬底等。然而，本公开的实施例并非以此为限。衬底20的厚度优选不超过芯片的短边长度，在一些实施例中，该衬底的厚度为200μm以下，例如可以为150μm，100μm或者80μm。
衬底10可包括形成于其上表面11的至少一部分区域的不平坦结构13，所述的不平坦结构13可以提高构成外延结构20的半导体层的外部光提取效率和结晶度。在本实施例中，衬底10的上表面11的不平坦结构13例示为具有圆顶形凸起形状。可替代地，所述的衬底10的上表面11的不平坦结构13可以形成为各种形状，例如平台、圆锥、三角锥、六角锥、类圆锥、类三角锥或类六角锥等。所述衬底10的上表面11的不平坦结构13可采用图形压印、干法蚀刻或者湿法蚀刻制作。另外，衬底10的上表面11的不平坦结构13可以选择性地形成在各个区域处或者可以省略。在一些实施例中，所述衬底10的下表面12也可以具有不平坦结构13，以提高光提取效率。在一些具体实施样态中，该不平坦结构13为分布于衬底10上表面的凸起结构，其材料可以和衬底10的材料相同，也可以和衬底的材料不同，此时其折射率优选低于衬底的折射率，如此有利于提高芯片的光萃取效率，例如在一些实施例中，该不平坦结构13为一系列由SiO2构成的圆锥结构，在一些实施例中，该不平坦结构13具有双层结构，底层的材料与衬底的材料相同，顶层为折射率低于衬底的材料层，优选顶层的厚度为底层厚度的2倍以上。
外延结构20的下表面的面积可小于衬底10的上表面的面积，由此可在外延结构20周边的至少一部分区域露出衬底10的上表面11。为了避免在采用多焦点切割时，焦点距离外延结构20太近，容易导致损伤外延，为此，所述外延结构20在所述衬底10上投影的边缘到所述衬底10的边缘具有一定的距离D2，参照图3所示。在本发明的一些实施例中，所述D2介于5μm至30μm之间。在本发明的一些实施例中，所述D2介于10μm至30μm之间。在本发明的一些实施例中，所述D2介于15μm至25μm之间。不平坦结构13的一部分可位于外延结构20与衬底10之间。所述不平坦结构13的一部分可露出到外延结构20的周边。
衬底10的上表面11露出到外延结构20的外缘，以使发光二极管芯片在制造过程中的翘曲减少，从而可防止外延结构20受损而提高制造产率。并且，因所述弯曲减少而可减少施加到外延结构20的应力，因此可更薄地加工衬底10的厚度。在本实施例中，选用蓝宝石衬底10，并于该蓝宝石衬底10的上表面11形成不平坦结构13。虽然在本实施例中是以外延结构20布置在衬底10上的情形进行说明，但也可以省略衬底10。
外延结构20包括第一半导体层21、位于第一半导体层21上的第二半导体层23，以及位于所述第一半导体层21与第二半导体层23之间的发光层22。
所述第一半导体层21、发光层22与第二半导体层23可通过磊晶成长制程形成于衬底10之上。举例来说，磊晶成长制程可包含金属有机化学气相沉积(metal organicchemical vapor deposition,MOCVD)、氢化物气相磊晶法(hydride vapor phaseepitaxy,HVPE)、分子束磊晶法(molecular beam epitaxy,MBE)、其他适用的方法或其组合，但本公开实施例并非以此为限。在另一些实施例中，外延结构20也可以通过一粘结层(图中未视出)与衬底10连接，该粘结层优选为透光或者半透光的材料，例如可以为二氧化硅、氧化铝等。
第一半导体层21设置于衬底10的上表面11之上。在本发明的一些实施例中，所述第一半导体层21的掺杂为N型。举例来说，第一半导体层21可为Ⅱ-Ⅵ族材料(例如，硒化锌(ZnSe))或Ⅲ-Ⅴ氮族化合物材料(例如，氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN))制作形成，且第一半导体层21的材料可包含硅(Si)或锗(Ge)等掺杂物，但本公开实施例并非以此为限。在本公开的实施例中，第一半导体层21可以是单层或多层结构。
发光层22设置于第一半导体层21之上，依据发光层22的材料，举例来说，当外延结构20的材料为InGaN系列时，发光层22可发出波长介于400nm及490nm之间的蓝光、深蓝光，或是波长介于490nm及550nm之间的绿光。当外延结构20的材料为AlGaN系列时，发光层22可发出波长介于250nm及400nm之间的紫光；在本发明的一些实施例中，所述发光层22可包含至少一无掺杂(un-doped)半导体层或是至少一低掺杂层。举例来说，所述发光层22可以是一量子阱(quantum well,QW)层，借由增加电子空穴碰撞机率，因而增加电子空穴结合率与发光效率，其可包含氮化铟镓(indium gallium nitride,InxGa1-xN)或氮化镓(galliumnitride,GaN)，但本公开实施例并非以此为限。在本发明的一些实施例中，所述发光层22可为单异质结构(single heterostructure,SH)，双异质结构(double heterostructure,DH)，双侧双异质结构(double-sidedouble heterostructure,DDH)，或多层量子阱结构(multi-quantumwell,MQW)，但本公开实施例并非以此为限。
第二半导体层23设置于发光层22之上。在本发明的一些实施例中，所述第二半导体层23的掺杂为P型。举例来说，所述第二半导体层23为Ⅲ-Ⅴ氮族化合物材料(例如，氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN))，且所述第二半导体层23的材料可包含镁(Mg)、碳(C)等掺杂物，但本公开实施例并非以此为限。在本公开的实施例中，所述第二半导体层23可以是单层或多层结构。
外延结构20可包括至少局部地贯通发光层22及第二半导体层23而露出第一半导体层21的至少一个凹陷区域E。因此，在图2、图3所示的实施例中，外延结构20可以包括：凹陷区域E，在凹陷区域E中第二半导体层23、发光层22和第一半导体层21的一部分被去除；以及台面区域M，所述台面区域M围绕凹陷区域E。台面区域M可以被定义为不蚀刻第二半导体层23、发光层22和第一半导体层21的区域。台面区域M沿z方向与凹陷区域E相比，可以具有相对突出的形状。相对的，凹陷区域E也可以定义为被蚀刻的区域。但本公开实施例并非以此为限。在一些其他的实施例中，所述台面区域M也可以被定义为不蚀刻第二半导体层23、发光层22的区域，而在凹陷区域E中的第一半导体层21则被完全保留。在本发明的一些实施例中，台面区域M可以在向上的方向上逐渐变窄。因此，台面区域M可以具有倾斜的侧表面。
所述的发光二极管芯片包括一个或多个第一接触电极41位于第一半导体层21上以电连接至第一半导体层21，及一个或多个第二接触电极42位于第二半导体层23上以电连接至第二半导体层23。参照图2所示，自发光二极管芯片的一俯视图观之，所述第二接触电极42包括一第二接触电极起始部42a及/或至少一第二接触电极延伸部42b，所述第二接触电极延伸部42b可用以传导电流，增进电流扩散，提升发光二极管芯片的发光效率，结合图3可知，所述第一接触电极41可位于凹陷区域E上，而所述第二接触电极42可位于台面区域M上。在本发明的一些实施例中，第一接触电极41起始部的俯视形状包括圆形、马蹄形或椭圆形等，第二接触电极延伸部42b的俯视形状包括条形、矩形或多边形。在本发明的一些实施例中，第二接触电极起始部42a的上表面的宽度介于15μm至50μm之间。第二接触电极起始部42a与第二接触电极延伸部42b可具有相同的叠层结构与厚度。在本发明的一些其他实施例中，所述第一接触电极41可以具有延伸部。在本实施例中，所述第一接触电极41为省略延伸部，以有效地保证发光面积更大化。
在本发明的一实施例中，所述第二接触电极42至少包括一个第二接触电极起始部42a和两个第二接触电极延伸部42b，两个第二接触电极延伸部42b呈弧形，并从所述第二接触电极起始部42a逐渐远离向外延伸，且所述第二接触电极延伸部42b各点切线与中心线M的夹角在延伸方向上逐渐递增，从而使得发光二极管芯片的饱和电流稳定性得到进一步改进。
第一接触电极41和第二接触电极42可在统一工艺中利用相同的材料同步形成，例如，第一接触电极41和第二接触电极42可以是金属电极，采用镍、金、铬、钛、铂、钯、铑、铱、铝、锡、铟、钽、铜、钴、铁、钌、锆、钨、钼及其一种或多种材料的组合，因此可具有彼此相同的层构造，再如，第一接触电极41及第二接触电极42可包括Al反射层，可包括Au连接层。具体而言，在一些实施例中，第一接触电极41及第二接触电极42可具有Cr/Al/Ti/Ni/Ti/Ni/Au/Ti的层构造。在一些实施例中，第一接触电极41及第二接触电极42可具有Cr/Al/Ti/Al/Ti/Al/Ti/Pt的层构造，其中底层Al主要作为反射层，上面的Al层主要用于横向电流扩展，顶层的Pt作为蚀刻截止层，其厚度优选为100nm以上，例如可以为130nm至400nm，适当的加厚Pt层一方面可以增加电极的横向电流扩展能力，另一方面有利于绝缘反射层30中开口的蚀刻。在一些实施例，该发光二极管芯片为小尺寸芯片，例如可以为4mil*8mil，第一接触电极41及第二接触电极42可具有Cr/Al/Ti/Pt的层构造,可以减少电极整体的厚度，其整体可以控制为500nm以下，能够提升在电极表面上方的绝缘反射层30的覆盖连续性以及焊盘的覆盖连续性，提高发光二极管芯片的可靠性。
绝缘反射层30覆盖外延结构20的上表面及侧面，并且覆盖第一接触电极41、第二接触电极42，同时，该绝缘反射层30能够以延伸覆盖至部分露出在外延结构20的周边的衬底10的上表面11的方式形成。由此，绝缘反射层30可与衬底10的上表面11相接，因此可更稳定地覆盖在外延结构20的侧面。在本发明的一些实施例中，所述绝缘反射层30的厚度在1μm以上。在本发明的一些实施例中，所述绝缘反射层30的厚度介于1μm至10μm之间；在本发明的另一些实施例中，所述绝缘反射层30的厚度介于1μm至6μm之间，较佳的为2μm至6μm，当绝缘反射层30的厚度过大时存在崩裂的风险。
在绝缘反射层30包括分布式布拉格反射镜33的情况下，绝缘反射层30最下部层可发挥可提高分布式布拉格反射镜33的膜质的底层或界面层33a的作用。参照图5所示，绝缘反射层30可包括具有相对较厚的厚度的界面层33a、及位于界面层33a上的折射率不同的介电体层的积层构造33b。例如，绝缘反射层30可包括约50nm至200nm厚度的由SiO2形成的界面层33a、及在界面层33a上按照特定周期反复积层TiO2层/SiO2层而成的积层构造33b，但本公开实施例并非以此为限。
在本实施例中，绝缘反射层30可局部地覆盖衬底10的上表面11露出的部分。此时，绝缘反射层30可局部地覆盖衬底10的上表面11从外延结构20露出的具有不平坦结构13的区域。如图3所示，绝缘反射层30可覆盖该区域内露出的不平坦结构13的一部分。覆盖衬底10的上表面11的不平坦结构13的表面可具有与衬底10的表面大致相似的表面分布，即同样形成不平坦的凹凸结构的表面。绝缘反射层30以覆盖衬底10的所露出的不平坦结构13的方式形成，由此可反射因露出的不平坦结构13散射的光而提高发光二极管芯片的发光效率。参照图4，在本发明的一些实施例中，所述外延结构20在所述衬底10上投影的边缘到所述绝缘反射层30的上表面在所述衬底10上投影的边缘的距离D1介于2μm至10μm之间，以提升发光二极管芯片的可靠性。
在几乎覆盖外延结构20的上表面及侧面整体的绝缘反射层30的分布式布拉格反射镜33反射光，由此可提高所述发光二极管芯片的发光效率。此外，绝缘反射层30从外延结构20延伸覆盖至部分所述衬底10的上表面11，并使所述衬底10的上表面11周边的部分露出。即，所述衬底10的上表面11外沿的周围未覆盖有绝缘反射层30。由此，在分割晶片而形成多个发光二极管芯片的过程中，防止在衬底10的分割过程(例如，通过内部加工切割、刻划和/或断裂进行的衬底10分割)中因激光等造成的绝缘反射层30的损伤(例如，剥离、破裂等)。尤其，在绝缘反射层30包括分布式布拉格反射镜33的情况下，若绝缘反射层30受损，一方面光反射率会下降，另一方面容易发生漏电问题。根据本实施例，还可防止因这种绝缘反射层30的损伤引起的发光效率下降、芯片异常等问题。在本发明的一些实施例中，所述绝缘反射层30的边缘到衬底10的边缘的距离D3在2μm以上。在本发明的一些实施例中，所述绝缘反射层30的边缘到衬底10的边缘的距离D3介于2μm至15μm之间。当该距离过小时在芯片切割过程中存在被损伤的风险，当该距离太大时则会大幅缩小绝缘反射层的反射面积，从而影响发光二极管的发光效率。
参照图4，从外延结构20延伸覆盖于衬底10上表面11的绝缘反射层30的边缘具有一倾斜侧壁，所述倾斜侧壁相对于衬底10的上表面11的倾斜角α大于等于60°，从而可以改善发光二极管芯片的芯片结构在自动光学检测(Automated Optical Inspection，缩写AOI)时，使得AOI的轴向光或环光能够有效的成像到感测器上,从而检出发光二极管芯片是否存在可靠性发生异常裂化的情况。在一实施例中，倾斜角α大于60°且小于90°。在一实施例中，倾斜角α大于70°且小于90°。在一实施例中，倾斜角α大于75°且小于90°。
参照图6，显示一个对比实施例的发光二极管芯片，其覆盖于衬底10的表面的绝缘反射层30的边缘同样具有一侧壁结构，该侧壁结构的倾斜角较小(例如小于45°)，在进行AOI检测时会有较多检测的入射光受绝缘反射层30倾斜面对光的反射而产生反射光F1、F2，而当检测的入射光照射在有不平坦结构13的衬底10的上表面11时，则会产生大量散射光S1、S2、S3、S4、S5以增加灰阶对比，而反射光则难以产生明显的灰阶对比导致AOI检测出现异常。
参照图7所示，本发明实施例提供的发光二极管芯片，由于其覆盖于衬底10的上表面11的绝缘反射层30的边缘侧壁结构的倾斜角较大，由此其发射面积明显减少，而散射光如S6、S7、S8的增多，使得更易被检测到。
在本发明的一些实施例中，考虑到原子层沉积层70厚度较薄，因此，在图3实施例的剖视图中并未示出，可参照图5，在所述外延结构20与所述绝缘反射层30之间可设置有一原子层沉积层70，所述原子层沉积层70可以由铝(Al)、铪(Hf)、钛(Ti)，锆(Zr)、硅(Si)的氧化物或者氮化物沉积构成，其厚度可以为50nm至200nm，由于原子沉积层70对外延结构20表面的披覆性较佳，可以更好的对外延结构20的表面起到绝缘保护的作用，从而提升发光二极管芯片的可靠性。
第一焊盘电极43及第二焊盘电极44布置于所述绝缘反射层30的上部。第一焊盘电极43可通过所述绝缘反射层30的第一开口部31电连接至所述第一接触电极41。第二焊盘电极44可通过所述第二开口部32电连接至所述第二接触电极42。参照图2所示，第一开口部31和第二开口部32可以是呈圆形形状，在一些其他的实施例中，该第一开口部31和第二开口部32也可是方形等，各开口部的形状与个数不受特别的限制，可以是仅设置有一个开口部，若是设置有多个开口部，则可以更为均匀地分散电流。此外，在一些其他的实施例中，设置有多个开口部的情况下，各开口部可依据实际需求，而选择等间距或非等间距的分布形式，并不以本发明公开的实施例为限。在本发明的一些实施例中，第一开口部31的上开口的宽度k1在10μm以上。在本发明的一些实施例中，第二开口部32的上开口的宽度k2在10μm以上。在本发明的一些实施例中，所述第一开口部31的下开口的宽度k3介于5μm至40μm之间。在本发明的一些实施例中，所述第二开口部32的下开口的宽度k4介于5μm至40μm之间。
在本发明的一些实施例中，参照图8所示，第一开口部31的下开口在所述第一接触电极41的上表面的投影位于所述第一接触电极41的上表面的范围内，且所述第一接触电极41的上表面的宽度k5超出第一开口部31的下开口的宽度k3至少5μm，即可以理解为，在前述条件下的k5-k3≥5。
在本发明的一些实施例中，参照图8所示，所述第一开口部31具有倾斜的侧面，所述倾斜的侧面的倾斜角度γ相对于底面在70°以内。进一步地，所述第一开口部31的侧面的倾斜角度γ相对于底面介于10°至60°之间。
在本发明的一些实施例中，参照图9所示，所述第二开口部32的下开口在所述第二接触电极起始部42a的上表面的投影位于所述第二接触电极起始部42a的上表面的范围内，且所述第二接触电极起始部42a的上表面的宽度k6超出第二开口部32的下开口的宽度k4至少5μm，即可以理解为，在前述条件下的k6-k4≥5。
在本发明的一些实施例中，参照图9所示，所述第二开口部32具有倾斜的侧面，所述倾斜的侧面的倾斜角度β相对于底面在70°以内。进一步地，所述第二开口部32的侧面的倾斜角度β相对于底面介于10°至60°之间。
在本发明的一些实施例中，自发光二极管芯片的一俯视图观之，所述第一焊盘电极43与所述第二焊盘电极44的面积之和可为所述发光二极管芯片的水平面积的50％以上。在一些实施例中，该发光二极管芯片为小尺寸芯片，例如水平截面积在62500μm2以下的发光二极管芯片，所述第一焊盘电极43与所述第二焊盘电极44的面积之和为所述发光二极管芯片的水平面积的50％以上。
在本发明的一些实施例中，自发光二极管芯片的一俯视图观之，所述第一焊盘电极43的形状与所述第二焊盘电极44的形状可以相同或者不同，例如，在本实施例中，第一焊盘电极43及第二焊盘电极44的形状均为圆角矩形，如图1所示。再如，第一焊盘电极43和/或第二焊盘电极44的形状也可以为梳状，并不以本发明公开的实施例为限。
在本发明的一些实施例中，第一焊盘电极43的尺寸与第二焊盘电极44的尺寸可以不同，例如第一焊盘电极43的面积大于或小于第二焊盘电极44的面积，第一焊盘电极43的尺寸与第二焊盘电极44的尺寸也可以相同，该尺寸可以为宽度或面积。第一焊盘电极43及第二焊盘电极44的材料包含金属材料，例如铬(Cr)、钛(Ti)、钨(W)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铂(Pt)等金属或上述材料的合金。第一焊盘电极43及第二焊盘电极44可为单层或叠层结构。
参照图1，第一焊盘电极43与所述第二焊盘电极44之间具有一距离D4，以隔绝电性。在本发明的一些实施例中，所述D4介于50μm至100μm之间。在本发明的另一些实施例中，所述D4介于60μm至80μm之间，通过将第一焊盘电极43与第二焊盘电极44之间的距离D4形成为上述范围内，可保证芯片的可靠性的同时提高发光二极管芯片的散热效率。
在本发明的一些实施例中，第一焊盘电极43的上表面在水平面上的投影的边缘与所述第一接触电极41的上表面在水平面上的投影的边缘的距离在2μm以上，以使第一焊盘电极43可以包覆第一接触电极41。
在本发明的一些实施例中，第二焊盘电极44的上表面在水平面上的投影的边缘与所述第二接触电极起始部42a的上表面在水平面上的投影的边缘的距离在2μm以上，以使第二焊盘电极44可以包覆第二接触电极42。
在本发明的一些实施例中，在形成第一半导体层21之前，可将一缓冲层(图中未示出)形成于所述衬底10的上表面11上，以改善衬底10与氮化物外延结构20之间的晶格不匹配。所述缓冲层可由氮化镓(GaN)系列的材料构成，例如氮化镓(GaN)和氮化铝镓(AlGaN)、或氮化铝(AlN)系列的材料例如氮化铝构成；所述缓冲层可以是单层或多层；所述缓冲层可以通过金属有机化学气相沉积(metal organic chemical vapor deposition,MOCVD)、分子束磊晶法(molecular beam epitaxy,MBE)或物理气相沉积(Physical VapourDeposition，PVD)来形成；物理气相沉积(Physical Vapour Deposition，PVD)包括溅镀(sputter)法，例如反应性溅镀法，或蒸镀法，例如电子束蒸镀法或热蒸镀法。
参照图10至图12，图10是本发明另一实施例提供的发光二极管芯片的平面的俯视结构示意图，图11是为了便于说明而省略第一焊盘电极43、第二焊盘电极44以及绝缘反射层30的该实施例发光二极管芯片的平面的俯视结构示意图，图12为沿图10和图11的X-X’线对应的部分剖面的剖面图。
参照图10至图12，为达本发明欲实现的优点至少其中之一或其他优点，本发明另一实施例提供的一种发光二极管芯片，包括：衬底10、外延结构20、第一接触电极41、第二接触电极42、绝缘反射层30、第一焊盘电极43、第二焊盘电极44和透明导电层50。
透明导电层50可以位于第二半导体层23的上表面上。优选地，透明导电层50接近整面(至少90％的覆盖面积)地形成于第二半导体层23上。透明导电层50由导电的透光材料形成。透明电极层可以扩散从第二接触电极42注入的电流，以防止电流集中在第二半导体层23的一个区域中。透明导电层50整体上可以覆盖第二半导体层23的全部或一部分。在一些优选实施例中，所述透明导电层50接近整面(至少90％的覆盖面积)地形成于第二半导体层23上。透明导电层50可以由以下透明导电氧化物(transparent conducting oxides，简称TCO)材料形成：诸如，ITO(氧化铟锡)、ZITO(锌掺杂氧化铟锡)、ZIO(氧化锌铟)、GIO(氧化镓铟)、ZTO(氧化锌锡)、FTO(氟掺杂氧化锡)、AZO(铝掺杂氧化锌)、GZO(镓掺杂氧化锌)、In4Sn3O12、Zn(1-x)MgxO(氧化锌镁，0≤x≤1)等。透明导电层50可以由通过包含Ag纳米线和碳纳米管(CNT)中的至少一种而具有导电性的透光聚合物树脂形成。
透明导电层50的厚度并无限制，但可为约至/>的范围内的厚度，进而可以为/>至/>如果透明导电层50的厚度过厚，则会吸收通过透明导电层50的光而发生损耗。因此，透明导电层50的厚度限制在/>以下。
在一些实施例，参照图12所示，透明导电层50在所述第二半导体层23的上表面上投影的边缘与第二半导体层23的上表面的边缘的间距D5优选大于1μm且小于10μm，根据不同的需求设计该间距，在一些实施例中该间距D5可以为1.5μm至4μm，较小的距离有利于降低发光二极管的芯片的驱动电压；在另一些实施例中该间距D5可以为4μm至7μm，透明导电层50的上表面在所述第二半导体层23的上表面上投影的边缘与第二半导体层23的上表面的边缘之间具有较大的间距可以避免芯片边缘发生静电击穿。
参照图13至图15，图13是本发明另一实施例提供的发光二极管芯片的平面的俯视结构示意图，图14是为了便于说明而省略第一焊盘电极43、第二焊盘电极44以及绝缘反射层30的该实施例发光二极管芯片的平面的俯视结构示意图，图15为沿图13和图14的X-X’线对应的部分剖面的剖面图。
参照图13至图15，为达本发明欲实现的优点至少其中之一或其他优点，本发明又一实施例提供的一种发光二极管芯片，包括：衬底10、外延结构20、透明导电层50、第一接触电极41、第二接触电极、绝缘反射层30、第一焊盘电极43、第二焊盘电极44和电流阻挡层60。
电流阻挡层60可夹设于透明导电层50与第二半导体层23之间。参照图14至图15所示，电流阻挡层60可以局限地位于第二接触电极42的下方，也可以局限地位于第二接触电极起始部42a以及第二接触电极延伸部42b的下方。
电流阻挡层60能够阻挡电流从第二接触电极42通过透明导电层50垂直流向第二半导体层23，据此，可以缓解电流集中至第二接触电极42的周围，从而提高电流分散性能。因此，电流阻挡层60可以具有绝缘性，且可以包括绝缘物质。电流阻挡层60可以形成为单层，且可以由SiOx或SiNx形成。
电流阻挡层60的面积可以大于形成于电流阻挡层60上的第二接触电极42的面积。因此，第二接触电极42可以限定于电流阻挡层60的上部区域内而布置。进而，电流阻挡层60可以具有倾斜的侧面。因此，可以减小透明导电层50在电流阻挡层60的边角部分(即，成角部分)剥离或开路的风险。在本发明的一些实施例中，电流阻挡层60的形状与第二接触电极42的形状相同，且电流阻挡层60的宽度宽于第二接触电极42。在本发明的一些实施例中，所述第二接触电极42在电流阻挡层60上的投影位于所述电流阻挡层60的上表面的范围内，且所述电流阻挡层60的上表面宽度超出第二接触电极42的下表面的宽度至少1μm。在本发明的一些其他实施例中，电流阻挡层60的边缘以相对于第二接触电极42的边缘向外加宽至少2μm，即可以理解为参照图X所示，所述电流阻挡层60在该位置的宽度相对于第二接触电极42的宽度共加宽至少4μm。在本发明的一些实施例中，电流阻挡层60的边缘以相对于第二接触电极42的边缘向外加宽至少4μm，有利于电流扩展。
参照图16所示，为达本发明欲实现的优点至少其中之一或其他优点，本发明又一实施例提供的一种发光二极管芯片，包括：衬底10、外延结构20、第一接触电极41、第二接触电极、绝缘反射层30、第一焊盘电极43、第二焊盘电极44以及位于所述衬底10的上表面11的不平坦结构13。
该不平坦结构13为分布于衬底10上表面的凸起结构，该凸起结构在位于该发光二极管芯片的不同区域具有不同的高度分布；如图16的放大图所示，所述衬底10的上表面11包括从外延结构20外缘露出并且未被所述绝缘反射层30所覆盖的区域P1、从外延结构20外缘露出并被所述反射绝缘层30覆盖的区域P2，以及被所述外延结构20覆盖的区域P3；在一些实施例中，位于P3区域内的凸起结构的高度h3大于位于P2区域内的凸起结构的高度h2，如此有利于绝缘反射层30的覆盖。在一些实施例中，位于P2区域内的凸起结构的高度h2大于位于P1区域内的凸起结构的高度h1，如此有利于后续进行发光二极管芯片的切割分离。
下面将结合本发明所提供的又一对比实施例进行AOI测试，从而对本发明提供的发光二极管芯片所具有的技术效果做进一步阐明。
以图13所示产品为俯视视角下正向摆放的0°角度旋转的发光二极管芯片，位于芯片上侧覆盖于衬底10的上表面11的绝缘反射层30的边缘采用如图6所示的结构，其具有的侧壁结构倾斜角较小(例如为45°)，而其余三边则采用如图7所示的结构，其具有的侧壁倾斜角度大于等于60°(例如为75°)，因此，其上侧由于覆盖于衬底10的上表面11的绝缘反射层30的边缘所具有的侧壁结构倾斜角较小，使得其在AOI检测时轴向光与环光无法有效的反射到AOI的光图讯号侦测,因此产生了判断失效的状况。
进而将该产品以顺时针的方向分别在旋转90°、180°、270°后进行检测，根据结果可以发现，在该发光二极管芯片的同一侧边的位置均出现判断失效的状况。
基于此，具有一侧倾斜角度较小的绝缘反射层30的发光二极管芯片,无论该芯片测试位置如何旋转,对应侧边处的AOI都无法进行有效的检测,另外在具有较大倾斜角度的芯片上,发光二极管芯片经过任意角度旋转均可被检出并判断。
本发明的发光二极管芯片可以运用于发光装置或者显示装置。其中发光装置可以用在但不限于COB(Chip on board)照明、UV紫外、球泡灯或者柔性灯丝灯等。其中显示装置可以是背光显示或者RGB直接显示的装置。
本发明的发光二极管芯片可以为一种倒装发光二极管芯片，第一焊盘电极43和第二焊盘电极44可采用锡膏材料通过回流焊、高温处理工艺连接至其它的应用型电路基板，并制作成显示装置，例如背光显示或者RGB显示屏。
根据本申请的一个方面，提供一种显示装置，例如背光显示装置，或者可以是RGB显示屏，例如电视、手机、面板、电脑、室外显示屏。不管是背光显示装置或者RGB显示屏，该发光装置均包括一个支架，以及固定在支架上的本申请的倒装发光二极管，支架包括但不限于仅仅可以是COB支架或者COG支架，也可以是SMD支架等。
除非另有说明，本发明中所指的各层或结构之面积，可理解为从发光二极管的上方垂直于水平面所获得的投影面积。本发明中所指的各层或结构之间的距离，可为各层或结构于水平面上的投影之间的间距。而进行投影时，应将发光二极管芯片由下至上依照衬底、外延结构的顺序正放于水平面上，此时从衬底到外延结构的方向为垂直于水平面的竖直方向。
综上所述，与现有技术相比，本发明提供的发光二极管芯片，可增强产品的可靠性，并更易于检测。
另外，本领域技术人员应当理解，尽管现有技术中存在许多问题，但是，本发明的每个实施例或技术方案可以仅在一个或几个方面进行改进，而不必同时解决现有技术中或者背景技术中列出的全部技术问题。本领域技术人员应当理解，对于一个权利要求中没有提到的内容不应当作为对于该权利要求的限制。
尽管本文中较多的使用了诸如衬底、上表面、下表面、不平坦结构、外延结构、第一半导体层、发光层、第二半导体层、绝缘反射层、第一开口部，第二开口部、分布式布拉格反射镜、界面层、积层构造、第一接触电极、第二接触电极、第二接触电极起始部、第二接触电极延伸部、第一焊盘电极、第二焊盘电极、透明导电层、电流阻挡层、原子层沉积层、凸起结构等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质；把它们解释成任何一种附加的限制都是与本发明精神相违背的；本发明实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种发光二极管芯片，其特征在于，包括：
衬底，具有相对的上表面和下表面；
外延结构，位于所述衬底的上表面之上，包括依次层叠的第一半导体层、发光层以及第二半导体层，所述外延结构在所述衬底上投影的边缘到所述衬底的边缘具有一定距离；
绝缘反射层，覆盖部分所述外延结构，并沿所述外延结构外缘露出的区域延伸覆盖至部分所述衬底的上表面；
所述衬底的上表面包括从外延结构外缘露出并且未被所述绝缘反射层所覆盖的区域P1，所述区域P1具有不平坦结构。
2.根据权利要求1所述的发光二极管芯片，其特征在于：所述绝缘反射层覆盖于所述衬底的上表面的边缘具有一倾斜侧壁，所述倾斜侧壁相对于衬底的上表面的倾斜角大于等于60°且小于90°。
3.根据权利要求2所述的发光二极管芯片，其特征在于：所述倾斜角大于70°。
4.根据权利要求1所述的发光二极管芯片，其特征在于：所述衬底的上表面还包括从外延结构外缘露出并被所述反射绝缘层覆盖的区域P2以及被所述外延结构覆盖的区域P3；所述区域P2、区域P3具有不平坦结构。
5.根据权利要求4所述的发光二极管芯片，其特征在于：所述不平坦结构为分布于衬底上表面的凸起结构，位于所述区域P3内的凸起结构的高度h3大于位于P2区域内的凸起结构的高度h2。
6.根据权利要求4所述的发光二极管芯片，其特征在于：所述不平坦结构为分布于衬底上表面的凸起结构，位于区域P2内的凸起结构的高度h2大于位于区域P1内的凸起结构的高度h1。
7.根据权利要求1所述的发光二极管芯片，其特征在于：所述不平坦结构的形状包括平台、圆锥、三角锥、六角锥、类圆锥、类三角锥或类六角锥。
8.根据权利要求1所述的发光二极管芯片，其特征在于：所述不平坦结构包括一层或者多层结构，其中至少一层的折射率低于所述衬底的折射率。
9.根据权利要求1所述的发光二极管芯片，其特征在于：所述外延结构在所述衬底上投影的边缘到所述绝缘反射层的上表面在所述衬底上投影的边缘的距离D1介于2μm至10μm之间。
10.根据权利要求1所述的发光二极管芯片，其特征在于：所述外延结构在所述衬底上投影的边缘到所述衬底的边缘的距离介于5μm至30μm之间。
11.根据权利要求1所述的发光二极管芯片，其特征在于：还包括透明导电层，所述透明导电层布置于所述外延结构与所述绝缘反射层之间，所述透明导电层在所述第二半导体层的上表面上投影的边缘与所述第二半导体层的上表面的边缘之间具有一间距D5，间距D5大于1μm且小于10μm。
12.根据权利要求11所述的发光二极管芯片，其特征在于：间距D5介于1.5～4μm或4～7μm之间。
13.根据权利要求11所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括：
第一接触电极，位于所述第一半导体层之上；以及
第二接触电极，位于所述透明导电层之上，电连接于所述透明导电层，且包括第二接触电极起始部以及从所述第二接触电极起始部延伸的第二接触电极延伸部。
14.根据权利要求13所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括电流阻挡层，所述电流阻挡层在所述第二接触电极起始部、所述第二接触电极延伸部的下方被配置于所述透明导电层与所述外延结构之间，所述电流阻挡层的上表面的宽度超出第二接触电极的下表面的宽度至少1μm。
15.根据权利要求13所述的发光二极管芯片，其特征在于，所述发光二极管芯片还包括：
第一焊盘电极，布置于所述绝缘反射层的上部，并通过所述绝缘反射层的第一开口部电连接至所述第一接触电极；
第二焊盘电极，布置于所述绝缘反射层的上部，并通过所述绝缘反射层的第二开口部电连接至所述第二接触电极。
16.根据权利要求15所述的发光二极管芯片，其特征在于：
所述第二开口部的下开口在所述第二接触电极起始部的上表面的投影位于所述第二接触电极起始部的上表面的范围内，且所述第二接触电极起始部的上表面的宽度超出第二开口部的下开口的宽度至少5μm；
和/或所述第一开口部的下开口在所述第一接触电极的上表面的投影位于所述第一接触电极的上表面的范围内，且所述第一接触电极的上表面的宽度超出第一开口部的下开口的宽度至少5μm。
17.根据权利要求15所述的发光二极管芯片，其特征在于：所述第一开口部和/或所述第二开口部的上开口的宽度在10μm以上；所述第一开口部和/或所述第二开口部的下开口的宽度介于5μm至40μm之间。
18.根据权利要求15所述的发光二极管芯片，其特征在于：所述第一焊盘电极的上表面在水平面上的投影的边缘到所述第一接触电极的上表面在水平面上的投影的边缘的距离在2μm以上；
和/或所述第二焊盘电极的上表面在水平面上的投影的边缘到所述第二接触电极起始部的上表面在水平面上的投影的边缘的距离在2μm以上。
19.根据权利要求15所述的发光二极管芯片，其特征在于：所述第一开口部和/或所述第二开口部具有倾斜的侧面，所述倾斜的侧面的倾斜角度相对于底面在70°以内。
20.一种发光装置，其特征在于：具有权利要求1至权利要求19中任一项所述的发光二极管芯片。
21.一种显示装置，其特征在于：具有权利要求20所述的发光装置。
CN202311785601.3A 2021-09-14 2021-09-14 一种发光二极管芯片、发光装置、显示装置 Pending CN117878214A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311785601.3A CN117878214A (zh) 2021-09-14 2021-09-14 一种发光二极管芯片、发光装置、显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111076835.1A CN113809210B (zh) 2021-09-14 2021-09-14 一种发光二极管芯片、发光装置、显示装置
CN202311785601.3A CN117878214A (zh) 2021-09-14 2021-09-14 一种发光二极管芯片、发光装置、显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202111076835.1A Division CN113809210B (zh) 2021-09-14 2021-09-14 一种发光二极管芯片、发光装置、显示装置

Publications (1)

Publication Number Publication Date
CN117878214A true CN117878214A (zh) 2024-04-12

Family

ID=78895376

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311785601.3A Pending CN117878214A (zh) 2021-09-14 2021-09-14 一种发光二极管芯片、发光装置、显示装置
CN202111076835.1A Active CN113809210B (zh) 2021-09-14 2021-09-14 一种发光二极管芯片、发光装置、显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111076835.1A Active CN113809210B (zh) 2021-09-14 2021-09-14 一种发光二极管芯片、发光装置、显示装置

Country Status (2)

Country Link
US (1) US20230077761A1 (zh)
CN (2) CN117878214A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114420817B (zh) * 2022-01-20 2024-07-02 京东方科技集团股份有限公司 发光器件及其制备方法、显示面板
WO2024006264A1 (en) * 2022-06-30 2024-01-04 Lumileds Llc Light-emitting device with central electrode and optical cavity
WO2024006263A1 (en) * 2022-06-30 2024-01-04 Lumileds Llc Light-emitting device with aligned central electrode and output aperture
CN116581225B (zh) * 2023-07-13 2023-10-17 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN117878212B (zh) * 2024-03-13 2024-06-21 山西中科潞安紫外光电科技有限公司 一种深紫外led倒装芯片及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4334321B2 (ja) * 2003-11-05 2009-09-30 シャープ株式会社 窒化物半導体発光ダイオードチップの作製方法
EP3361517B1 (en) * 2011-09-16 2021-06-23 Seoul Viosys Co., Ltd. Light emitting diode
CN103996772B (zh) * 2014-06-03 2017-04-12 天津三安光电有限公司 发光二极管芯片及其制作方法
WO2017065545A1 (en) * 2015-10-16 2017-04-20 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device including the same
KR102624112B1 (ko) * 2018-10-23 2024-01-12 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩

Also Published As

Publication number Publication date
CN113809210A (zh) 2021-12-17
CN113809210B (zh) 2024-01-09
US20230077761A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US12080831B2 (en) Light-emitting device with semiconductor stack and reflective layer on semiconductor stack
CN113809210B (zh) 一种发光二极管芯片、发光装置、显示装置
TW202118083A (zh) 發光元件
TWI718358B (zh) 發光元件
KR20210135426A (ko) 발광소자
US20210336090A1 (en) Light-emitting device and manufacturing method thereof
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
TWI704698B (zh) 發光元件
CN109256446B (zh) 发光元件
TWI804437B (zh) 發光元件
CN117133845A (zh) 发光元件及发光模块
CN115411163A (zh) 发光元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination