JP4311437B2

JP4311437B2 - Ｄ級増幅装置

Info

Publication number: JP4311437B2
Application number: JP2006309485A
Authority: JP
Inventors: 直俊西岡; 守人森島
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2006-11-15
Filing date: 2006-11-15
Publication date: 2009-08-12
Anticipated expiration: 2026-11-15
Also published as: KR100941797B1; CN101183855B; CN101183855A; JP2008125004A; KR20080044173A

Description

本発明は、ポップアップノイズなどのノイズを除去するためのデータ処理を行うＤ級増幅装置の技術に関する。

従来、Ａ級増幅回路、Ｂ級増幅回路又はＣ級増幅回路等の各種のオーディオ製品用の増幅装置（以下、単に「増幅回路」ともいう。）が知られており、最近では、当該増幅回路の小型化および効率化の観点からデジタル増幅装置（以下、「Ｄ級増幅回路」ともいう。）が普及している。
このＤ級増幅回路は、デジタル信号である音信号に対してＰＷＭ（Pulse Width Modulation）変調を施し、当該変調により得られる変調信号を矩形波のまま増幅し、その後ＬＰＦ（Low Pass Filter）を介してスピーカに出力するようになっている。
この種のＤ級増幅回路は、電源投入時や電源遮断時に、いわゆるポップアップノイズが発生することが知られている。このポップアップノイズは、Ｄ級増幅回路の入力部から出力部までの各種の回路の動作状態が不安定となることに起因しており、大きなノイズとして出力されると聴感上耳障りである他にスピーカなどの各種の装置に支障をきたすこともある。
従来、このようなポップアップノイズの発生を抑制するＤ級増幅装置としては、アナログのローパスフィルタの出力にポップアップノイズ抑制回路を設け、アナログ的に当該ローパスフィルタの出力電圧を制御するものが知られている（例えば、特許文献１参照）。
特開２００３−２０４５９０号公報(要約書)

しかしながら、このようなＤ級増幅回路では、ポップアップノイズを抑制する回路がアナログ回路にて設けられているため、システムを構成する上において、当該増幅回路とは別途ポップアップノイズを抑制するための回路を用意する必要があり、コストが増加するとともに、小型化にも限界がある。
また、このＤ級増幅回路は、ポップアップノイズを抑制する回路がアナログ回路であり、増幅回路自体の起動及び停止に所定の時間（例えば、３００ｍｓ）が必要なことから、電源投入時から正常に動作を開始するまでの起動開始期間及び動作終了時から電源が完全に遮断されるまで起動終了期間の時間の変更を容易に行うことができず、特に、短時間における起動及び停止を行うことができない。
本発明は、以上の事情に鑑みてなされたものであり、デジタル波形を用いることによって簡易な構成にてポップアップノイズを防止することができるとともに、小型化、部品点数の削減に基づく製造コストの低減、及び、波形の容易な設定又は調整に基づく操作性の向上やシステムを構築する際の柔軟性を実現することができるＤ級増幅装置を提供することを目的とする。

以上の課題を解決するために、本発明に係るＤ級増幅装置は第１レベルと第２レベルとの２値の出力電圧を出力するものであって、増幅動作の開始直前の開始期間又は増幅動作の終了直後の終了期間の少なくも一方を特定期間とし、前記第１レベルと前記第２レベルとの中心のレベルを中心レベルとしたとき、前記特定期間において前記第１レベルと前記中心レベルとの間でレベルが次第に変化する波形を示すｎ（ｎは自然数）ビットの波形データを所定のサンプリング周期で生成するデータ生成部と、前記波形データにノイズシェーピング処理を施してｍ（ｍはｎ＞ｍの自然数）ビットの変換データを生成するノイズ除去部と、前記変換データをパルス幅変調してパルス幅変調信号を生成するパルス幅変調部と、前記パルス幅変調信号をシングルエンド形式で増幅して前記出力電圧を出力する出力部とを備え、前記データ生成部は、前記波形データを構成する波形の基本周波数が可聴帯域外となるように当該波形データを生成する構成を有している。

この発明によれば、起動時に出力電圧を「０」レベルから所定のレベルに立ち上げる場合、又は、停止時に出力電圧を所定のレベルから「０」レベルまで立ち下げる場合などの特定期間において、レベルが次第に変化する波形データに基づいてパルス幅変調信号を生成することができる。したがって、このＤ級増幅装置は、起動時又は停止時に出力回路における急激な出力電圧の変化に伴い発生するノイズを抑制することができるとともに、デジタル波形を用いることによって簡易な構成にてポップアップノイズの防止及び容易に波形の設定又は変更を行うことができるので、小型化や部品点数の削減に基づく製造コストを低減すること、及び、波形の容易な設定又は調整に基づく操作性の向上やシステムを構築する際の柔軟性を実現することができる。
さらに、波形データを構成する波形の基本周波数を可聴帯域外とするので、特定期間においてポップアップノイズを抑圧することが可能となる。ここで、可聴帯域とは、人の聴覚によって音を認識できる範囲であり、２０Ｈｚ〜２０ＫＨｚの周波数帯の意味である。また、波形データを構成する波形に歪みが存在する場合には、基本周波数の３倍の高調波成分が可聴帯域外となるように波形データの周波数を設定すればよい。

上述したＤ級増幅装置は、前記中心レベルを振幅中心とする音データと前記波形データとが供給され、前記特定期間において前記波形データを選択し、増幅動作を実行する動作期間において前記音データを選択して前記ノイズ除去部に出力する選択部を備えることが好ましい。この場合は、動作期間に用いられるノイズ除去部、パルス幅変調部、及び出力部を特定期間においても用いることができるので、Ｄ級増幅装置を簡易に構成することが可能となる。

また、上述したＤ級増幅装置において、前記波形データを構成する波形は余弦波形であり、前記データ生成部は、所定の漸化式に従って前記波形データを生成することが好ましい。この場合は、余弦波形を漸化式にて生成するので、メモリに波形データを記憶する必要がなく、容易にかつ低歪みの波形として当該波形データを生成すること可能となる。

また、上述したＤ級増幅装置において、前記ノイズ除去部は、前記ノイズシェーピング処理において不感帯で演算が行われないように前記波形データの値に応じて前記ノイズシェーピング処理の次数を変更することが好ましい。不感帯とは、ノイズシェーピング処理の演算で情報が失われる範囲の意味であり、典型的には演算によってアンダーフロー又はオーバーフローが発生する範囲を指す。情報が失われると、可聴帯域内にノイズが発生する。一方、ノイズシェーピング処理では次数が上がるほど、変換データに重畳する量子化誤差分の振幅が大きくなり、不感帯が広がるが、低域周波数における量子化ノイズは低減する。この発明によれば、不感帯で演算が行われないように前記波形データの値に応じて前記ノイズシェーピング処理の次数を変更するので、可聴帯域におけるノイズを抑圧することができる。

また、上述したＤ級増幅装置において、前記ノイズ除去部は、前記ノイズシェーピング処理において不感帯で演算が行われないように前記特定期間の開始からの時間に応じて前記ノイズシェーピング処理の次数を変更することが好ましい。不感帯は波形データの値に応じて定まるが、一定の波形データを生成する場合には、特定期間の開始からの時間に応じて不感帯を特定することができる。この発明によれば、波形データの値を検出しなくても、時間を管理することによってノイズシェーピング処理の次数を切り替えることができるので、構成を簡素化することが可能となる。

また、上述したＤ級増幅装置において、前記パルス幅変調部は、前記波形データの値が所定値未満の場合に、前記パルス幅変調信号のハイレベル期間とローレベル期間との比であるデューティー比を次第に変化させることが好ましい。この発明によれば開始期間の開始直前又は終了期間の終了直前などノイズシェーピング処理の次数を変化させたとしても不感帯での演算を実行せざるを得ない範囲において、変換データによらずパルス幅変調信号のデューティー比を変化させるので、不感帯に起因するノイズを防止することができる。

また、上述したＤ級増幅装置において、前記パルス幅変調部は、前記特定期間の予め定められた時刻間にて、前記パルス幅変調信号のハイレベル期間とローレベル期間との比であるデューティー比を次第に変化させることが好ましい。不感帯は波形データの値に応じて定まるが、一定の波形データを生成する場合には、特定期間の開始からの時間に応じて不感帯を特定することができる。この発明によれば、波形データの値を検出しなくても、パルス幅変調信号のデューティー比を次第に変化させるので、構成を簡素化することが可能となる。

また、上述したＤ級増幅装置において、前記パルス幅変調部は、前記波形データを１サンプリング周期毎に累算して累算データを生成し、前記累算データの値が所定の値を超えるとオーバーフローして前記累算データの値をゼロにリセットする累算部と、前記累算部のオーバーフローを検出して１サンプリング周期だけ前記ＰＷＭ変調信号のレベルを前記第２レベルに設定する生成部とを備え、前記生成部からハイレベル期間とローレベル期間との比であるデューティー比を次第に変化させる前記パルス幅変調信号を取り出すことが好ましい。この場合、波形データの値が小さければ累算データがオーバーフローするまでの時間が長くなりデューティー比が小さくなる。一方、波形データの値が大きければ累算データがオーバーフローするまでの時間が短くなりデューティー比が大きくなる。したがって、累算データのオーバーフローを監視するだけで、波形データの値に応じたパルス幅変調信号を生成することが可能となる。

次に、本願に好適な実施の形態について、図面を参照して説明する。なお、以下に説明する実施形態は、デジタル信号である音信号をＰＷＭ方式により変調した後に増幅するＤ級増幅装置に対して本願のデータ処理装置を適用した場合の実施の形態である。また、チャンネル毎に設けられた部材に関し、部材名に（Ｌ）を付記してあるものは、Ｌチャンネル（以下、「Ｌｃｈ」ともいう。）の部材を示し、部材名に（Ｒ）を付記してあるものは、Ｒチャンネル（以下、「Ｒｃｈ」ともいう。）の部材を示す。

まず、図１を用いて本実施形態におけるＤ級増幅装置の構成について説明する。図１は、本実施形態のＤ級増幅装置の概要構成を示すブロック図である。
本実施形態のＤ級増幅装置１００は、入力端子１０を介して外部から供給されるＰＣＭ形式のオーディオデータ（以下、単に「ＰＣＭデータ」という。）をチャンネル毎にオーバーサンプリング処理を行うオーバーサンプリング部１１０と、Ｄ級増幅装置１００の動作開始の指示がなされた時（以下、「起動時」という。）又は動作停止の指示がなされた時（以下、「停止時」という。）の所定のタイミングにポップアップノイズを防止するために用いられ、余弦波をデータとして生成する余弦波生成回路１２０と、チャンネル毎にノイズシェーピング処理を行うノイズシェーパ１３０と、を備えている。

また、このＤ級増幅装置１００は、チャンネル毎にＰＣＭデータと余弦波のデータ（以下、「余弦波データ」という。）のノイズシェーパ１３０への出力を切り換える第１スイッチング部１４０と、チャンネル毎にＰＣＭデータをＰＷＭ信号に変換するＰＷＭ（Pulse Width Modulation）信号生成部１５０と、起動時又は停止時の所定のタイミングにノイズの発生を防止するために所定のＰＷＭ信号（以下、「専用ＰＷＭ信号」という。）をチャンネル毎に生成する専用ＰＷＭ信号生成部１６０と、を備えている。
さらに、このＤ級増幅装置１００は、ＰＷＭ信号又は専用ＰＷＭ信号の信号レベルを各チャンネル毎に増幅するドライブ回路１７０と、チャンネル毎にＰＷＭ信号と専用ＰＷＭ信号のドライブ回路１７０への出力を切り換える第２スイッチング部１８０と、ＰＷＭ信号に対してローパスのフィルタ処理を行うことによって駆動信号を生成し、当該生成した駆動信号を出力端子２０を介して出力するローパスフィルタ１９０と、を備えている。

オーバーサンプリング部１１０は、所定倍（例えば４倍）のオーバーサンプリングフィルタにて構成されており、ナイキスト周波数を上げ、入力されたＰＣＭデータの量子化ノイズのレベルを低下させるために用いる。具体的には、オーバーサンプリング部１１０は、例えば、２４ビットにて構成されるＬｃｈ又はＲｃｈのＰＣＭデータを入力端子１０を介して外部からそれぞれ受信し、この受信されたＰＣＭデータを所定倍（例えば、４倍）のサンプリング周波数にてオーバーサンプリング処理を行う。そして、このオーバーサンプリング部１１０は、オーバーサンプリング処理されたＰＣＭデータ（音データ）を第１スイッチング部１４０にチャンネル毎にそれぞれ出力する。

余弦波生成回路１２０（データ生成部）は、図示しない制御部の制御の下、Ｄ級増幅装置１００の起動時又は停止時の所定のタイミングにて、ローパスフィルタ１９０の出力電圧を制御し、ポップアップノイズを抑制するための抑制カーブを有する余弦波を余弦波データ（波形データ）として生成する。そして、この余弦波生成回路１２０は、この生成した余弦波データを第１スイッチング部１４０にＬｃｈ及びＲｃｈ用としてそれぞれ出力するようになっている。なお、本実施形態の余弦波生成回路１２０の構成及びその動作などの詳細については後述する。

ノイズシェーパ１３０には、第１スイッチング部１４０から出力されたデータ（Ｌｃｈ若しくはＲｃｈのＰＣＭデータ又は余弦波データ）が入力される。このノイズシェーパ１３０は、ナイキスト周波数帯域全体で一様に分布している量子化ノイズを可聴周波数帯域内において低減させるノイズシェーピング処理を実行し、２４ビットのデータを６ビットのデータに変換する。そして、このノイズシェーパ１３０は、変換された６ビットのデータをチャンネル毎にＰＷＭ信号生成部１５０にそれぞれ出力する。特に、本実施形態のノイズシェーパ１３０は、余弦波データに対してノイズシェーピング処理を行う際に、余弦波データの可聴帯域に発生する量子化ノイズを抑圧するため、起動時又は停止時の所定のタイミングにおいて、当該余弦波データに対してノイズシェーパ１３０の次数を適宜切り換えるようになっている。本実施形態のノイズシェーパ１３０の構成及びその動作の詳細については後述するが、ノイズシェーピング処理では、２４ビットを６ビットに圧縮するため、量子化誤差が発生する。誤差分は現在のサンプルに対して未来のサンプルに分配される。例えば、２次のノイズシェーピング処理では次のサンプルとその次のサンプルといったように未来の２つのサンプルに誤差分を分配する。このように次数は、量子化誤差を拡散する上で用いられる未来のサンプルの個数を意味する。

第１スイッチング部１４０には、オーバーサンプリング部１１０からそれぞれ出力されたＬｃｈ又はＲｃｈのＰＣＭデータと、余弦波生成回路１２０にて生成された余弦波データと、がチャンネル毎にそれぞれ入力される。この第１スイッチング部１４０は、図示しない制御部の制御の下、起動時又は停止時の所定のタイミングにてチャンネル毎にＰＣＭデータ又は余弦波データのノイズシェーパ１３０への出力を切り換える。特に、本実施形態の第１スイッチング部１４０は、通常、チャンネル毎にそれぞれのＰＣＭデータを出力するようになっているが、図示しない制御部の制御の下、Ｄ級増幅装置１００が起動されてからローパスフィルタ１９０の出力電圧が所定値（Ｖ_ＤＤ／２）になるまでの期間（以下、「開始期間」という。）、又は、当該Ｄ級増幅装置１００の動作の停止が指示されてからローパスフィルタ１９０の出力電圧が「０」になるまでの期間（以下、「終了期間」という。）の所定のタイミング（以下、「特定期間」という。）にて余弦波データを選択出力する。なお、Ｄ級増幅装置１００においてＰＣＭデータに対して増幅動作を実行する期間を動作期間としたとき、開始期間は動作期間の直前にあり、終了期間は動作期間の直後にある。

ＰＷＭ信号生成部１５０は、例えば、コンパレータやデコーダ及びパラレル／シリアル変換回路を有するデジタル回路などによって構成され、所定の搬送波に基づいて各チャンネル毎にそれぞれ入力されたデータを２値化された信号（以下、「ＰＷＭ信号」という。）に変調するＰＷＭ変調を実行する。そして、このＰＷＭ信号生成部１５０は、ＰＷＭ変調されたデータをそれぞれ各チャンネルのドライブ回路１７０に出力する。

一方、専用ＰＷＭ信号生成部１６０は、上述のノイズシェーピング処理を実行した場合であっても、発生する可能性のあるノイズを除去するために、開始期間等のタイミングにおいて、余弦波生成回路１２０にて生成された余弦波データに基づいてローパスフィルタ１９０を駆動させるためのＰＷＭ信号（以下、「専用ＰＷＭ信号」という。）を生成する。そして、この専用ＰＷＭ信号生成部１６０は、第２スイッチング部１８０を介して各チャンネル毎にドライブ回路１７０に出力する。なお、本実施形態のＰＷＭ信号生成部１５０の構成及びその動作の詳細については後述する。

第２スイッチング部１８０には、ＰＷＭ信号生成部１５０から出力されたＰＷＭ信号と、専用ＰＷＭ信号生成部１６０によって生成された専用ＰＷＭ信号と、がチャンネル毎にそれぞれ入力される。この第２スイッチング部１８０は、図示しない制御部の制御の下、チャンネル毎にＰＷＭ信号又は専用ＰＷＭ信号のドライブ回路１７０への出力を切り換える。特に、本実施形態の第２スイッチング部１８０は、通常、それぞれのチャンネル毎にＰＷＭ信号を出力するようになっているが、図示しない制御部の制御の下、特定期間においては、専用ＰＷＭ信号をドライブ回路１７０に出力する。

ドライブ回路１７０には、第２スイッチング部１８０にて選択されたＰＷＭ信号又は専用ＰＷＭ信号が入力される。このドライブ回路１７０は、入力されたＰＷＭ信号を所定のレベルに増幅し、当該増幅されたＰＷＭ信号をローパスフィルタ１９０に出力する。
ローパスフィルタ１９０には、ドライブ回路１７０にて増幅されたＰＷＭ信号が入力されるようになっている。そして、このローパスフィルタ１９０は、入力された駆動信号に対して高域遮断処理（ローパスフィルタ１９０処理）を実行してヘッドホン又はスピーカなどの図示しない外部に接続された機器を駆動するための駆動信号を生成し、当該駆動信号を出力端子２０を介して外部に出力する。なお、ヘッドホン又はスピーカなどの外部機器は、出力端子２０を介してローパスフィルタ１９０から出力された駆動信号が入力されると、当該入力された駆動信号に基づいて放音する。

次に、図２から図５を用いて本実施形態の余弦波生成回路１２０及びその生成原理について説明する。なお、図２は、本実施形態の余弦波生成回路１２０における生成原理について説明するための図であり、図４は、本実施形態の余弦波生成回路１２０におけるブロック図の一例である。また、図３は、生成される余弦波データの波形について説明するための図であり、図５は、本実施形態の余弦波生成回路１２０におけるブロック図のその他の例である。

通常、シングルエンド方式のＤ級増幅回路は、ローパスフィルタにおける出力電圧（駆動電圧）Ｖ_ＤＤの値を中心振幅電位（Ｖ_ＤＤ／２）にする必要があるため、当該Ｄ級増幅回路が動作停止している状態（以下、「停止状態」という。）から起動している状態（以下、「起動状態」という。）に又は起動状態から停止状態にその状態を遷移させる場合に、入力されるＰＷＭ信号を操作して当該ローパスフィルタ１９０の出力電圧を０［Ｖ］から（Ｖ_ＤＤ／２）［Ｖ］に又は（Ｖ_ＤＤ／２）［Ｖ］から０［Ｖ］に変化させる必要がある。
しかしながら、このようなシングルエンド方式のＤ級増幅回路は、例えば、停止状態から起動状態にその状態を変化させる際に、ＰＷＭ信号をデューティー比５０％の矩形波パルスに切り換えるなど矩形波のデューティー（Duty）比を調整し、ローパスフィルタ１９０へのＰＷＭ信号の入力を制御した場合には、ローパスフィルタ１９０の出力電圧が０［Ｖ］から（Ｖ_ＤＤ／２）［Ｖ］に急激に変化してノイズ（いわゆるポップアップアップノイズ）が発生することになる。これは、出力電圧の波形が可聴帯域の周波数成分を有するからである。

そこで、本実施形態の余弦波生成回路１２０は、Ｄ級増幅装置１００の停止状態から起動状態にその状態が変化するタイミング（開始期間）又は停止状態から起動状態にその状態が変化するタイミング（終了期間）にて、余弦波データを生成する。この余弦波データは、図２に示すように０Ｖから余弦波の波形に沿って立ち上がり、時刻ｔ_０においてそのレベルがＶ_ＤＤ／２に達すると、立ち下がることなくそのレベルを維持する。一般に、可聴帯域の下限周波数は２０Ｈｚである。このため、余弦波の周波数を２０Ｈｚ以上に設定すると、ポップアップノイズとして聴こえてしまう。

また、生成された余弦波データの波形の精度が低いと、余弦波データの波形には種々の高調波成分が含まれる。さらに、余弦波の波形は本来時刻ｔ_０より立ち下がるが、余弦波データの波形はＶ_ＤＤ／２を維持する。このため、その差分が歪みとなる。これらの歪みが可聴帯域に発生し、そのレベルが大きいと、可聴されるノイズとして出力されてしまう。一般に、歪みの高周波数成分は基本波の整数倍で発生するが、その倍数が大きくなるほど、レベルは低下する。したがって、余弦波の周波数を低く設定するほど、ポップアップノイズを抑圧することができる。一方、０ＶからＶ_ＤＤ／２に達するまでの時間は余弦波の周波数が低くなるほど長くなる。すなわち、ポップアップノイズの抑圧の程度と、特定期間の長さはトレードオフの関係にある。このため、本実施形態では、余弦波の周波数を３Ｈｚ、４Ｈｚ、６Ｈｚ及び１２Ｈｚの中からユーザーが設定できるようになっており、余弦波生成回路１２０は指定された周波数で余弦波データを生成する。特に、３Ｈｚ〜６Ｈｚの範囲で余弦波の周波数を設定すれば、基本波に対して３倍の高調波成分が可聴帯域外になるので、ポップアップノイズを有効に抑圧することが可能となる。

具体的には、本実施形態の余弦波生成回路１２０は、ノイズシェーパ用の演算器にて構成され、（式１）にて示される漸化式にて得られる余弦波を余弦波データとして生成するようになっている。ただし、「Ｔ」は、サンプリング周期を示すとともに、「ω」は、角周波数を示し、「ｎ」は、余弦波データのｎ（ｎは０以上の整数）番目のサンプルを示す。

ここで、（式１）に示される漸化式について説明する。
通常、上述のように、サンプリング周期を「Ｔ」、角周波数を「ω」とすると、余弦波の「ｎ」番目のサンプルｙ［ｎ］は（式２）となり、余弦波の「ｎ＋１」及び「ｎ−１」番目のサンプルｙ［ｎ＋１］及びｙ「ｎ−１」は、（式３）によって表すことができるようなっている。

また、この（式３）を三角関数の加法定理を用いて展開すると（式４）となり、（式４）の各式（「ｎ＋１」及び「ｎ−１」の番目のサンプルｙの式の和を算出すると、（式５）が得られるようになっている。

この（式５）では、右辺第１項における２ｃｏｓ（ωＴ）が定数であることから、当該（式５）における「ｎ＋１」番目のサンプルｙ「ｎ＋１」及び「ｎ−１」番目のサンプルｙ［ｎ−１］に基づいて積和演算を行うことにより（式１）余弦波を生成することができる。一方、（式５）に示される漸化式は、図３（ａ）に示す波形（以下、「基本波形」という。）となるため、ポップアップノイズを除去するための波形として適用することができない。そこで、本実施形態の余弦波生成回路１２０は、図３（ｂ）に示すように、基本波形を変換するため、（式５）を変形して（式１）に示す波形（以下、「改良波形」という。）を生成するようになっている。

図４に示す余弦波生成回路１２０は、（式５）の演算を実行する。この余弦波生成回路１２０は遅延回路１２１-1及び１２１-2、加算器１２２及び１２５、並びに係数器１２３-1，１２３-2，及び１２４を備える。遅延回路１２１-1及び１２１-2は１サンプリング周期ωＴの遅延時間を有する。このため、加算器１２２の出力データがｎ＋１番目のサンプルであり、式（５）に示す左辺ｃｏｓ（ω（ｎ＋１）Ｔ）であるとしたとき、遅延回路１２１-1の出力データは、ｎ＋１番目のサンプルに対して１サンプリング周期ωＴだけ過去のｎ番目のサンプルとなり、ＣＯＳ（ωｎＴ）となる。係数器１２３-1は遅延回路１２１-1の出力データに定数２ＣＯＳ（ωＴ）を乗算するので、その出力データは２ＣＯＳ（ωＴ）ＣＯＳ（ωｎＴ）となり、（式５）の右辺第１項となる。

また、遅延回路１２１-2の出力データは遅延回路１２１-1の出力データを1サンプリング周期ωＴだけ遅延させたものとなるので、ＣＯＳ（ω（ｎ−１）Ｔ）となる。係数器１２３-2は、これに係数「−１」を乗算するので、その出力データは−ＣＯＳ（ω（ｎ−１）Ｔ）となり、（式５）の右辺第２項と一致する。よって、加算器１２２の出力データは、上述したように（式５）の左辺と一致する。さらに、係数器１２４は係数−０．５を乗算するので、その出力データは−ＣＯＳ（ω（ｎ＋１）Ｔ）／２となる。加算器１２５は、当該出力データに−０．５を加算するので、加算器１２５の出力データは、（式１）の左辺と一致する。

なお、本実施形態の余弦波生成回路１２０は、図４にて示されるブロックにてその構成を実現しているが、図５に示すように、α点ではなく、β点から信号波形を出力するようにしてもよい。この場合、余弦波生成回路１２０は、（式６）の漸化式を満たす演算を実行する。漸化式に従った演算では、初期値を設定する必要がある。図５に示す余弦波生成回路１２０では、第１番目のデータと第２番目のデータとを初期値を記憶したメモリから読み出し、これを遅延回路１２１-1及び１２１-2の出力データとして用いることによって、第３番目のデータを生成する。このため、実際の回路では、出力段に加算器１２２と係数器１２４との間に、加算器１２２の出力データとメモリからデータを選択主力する選択部を設ける必要がある。これに対して図５に示す余弦波生成回路１２０は、メモリから第１番目のデータと第２番目のデータを遅延回路１２１-1及び１２１-2の出力データとして用いればよく、選択部を省略できる利点がある。

次に、図６から図９を用いて本実施形態のノイズシェーパ１３０及びその動作原理について説明する。図６及び図７は、本実施形態のノイズシェーピング処理における動作原理について説明するための図であり、図８は、本実施形態のノイズシェーパ１３０（Ｌ）におけるブロック図である。また、図９は、本実施形態におノイズシェーパ１３０（Ｌ）にて用いる各増幅器の係数を示す表である。
通常、ノイズシェーピング処理は、ナイキスト周波数帯域全体で一様に分布している量子化ノイズを可聴周波数帯域内において低減させるため、ｍ（ｍは自然数）ビットのデータをｎ（ｎはｍ＞ｎの自然数）ビットのデータに変換する。例えば、ＰＷＭ信号（６４レベルのＰＷＭ信号）が６ビットにて構成される場合、図６（ａ）に示すように、０［Ｖ］から（Ｖ_ＤＤ／２）［Ｖ］までのローパスフィルタにおける出力電圧が３２段階のみにて規定されることとから、量子化する際に可聴帯域内に量子化ノイズとしてノイズが発生する。このため、ＰＣＭデータ等の入力されるデータに対して当該量子化ノイズを低減するためのノイズシェーピング処理を実行する必要がある。これにより、量子化ノイズの分布を可聴帯域外にシフトすることができる。
その一方、ノイズシェーピング処理の演算において、アンダーフローやオーバーフローが発生すると、波形情報が失われるため、可聴帯域内にノイズ成分が発生してしまう。このように演算処理によって波形情報が失われる信号レベルの範囲を不感帯という。図６（ｂ）に示すように、ＰＣＭデータ等の入力されるデータに対してノイズシェーピング処理を実行すると、ローパスフィルタの出力電圧が０［Ｖ］付近となる不感帯の領域においては、アンダーフローが発生し、ノイズシェーピング処理の効果を発揮させることができずに可聴帯域内においてノイズが生成されてしまう。

図７（ａ）の１次から４次までのノイズシェーピング処理における特性（以下、「ノイズシェーピング特性」ともいう。）を示す。同図に示されるように、当該シェーピング処理の次数を上げることにより、量子化ノイズが拡散され、信号成分における低域のノイズレベルについては低減される。しかしながら、不感帯はノイズシェーピング処理の次数が上がるほど拡大する。これは、後述するように次数を上げるほど量子化誤差に掛け合わせる係数が大きくなるからである。

そこで、本実施形態のノイズシェーパ１３０は、特定期間において、余弦波の０［Ｖ］付近においてノイズシェーピング処理を行う際の次数を順次切り換えて、不感帯の領域の範囲を最小限に抑えてノイズの発生を防止するようになっている。より具体的には、本実施形態のノイズシェーパ１３０は、開始期間において、図７（ｂ）に示すように、余弦波データの波形の立ち上がりから、２次、３次及び４次とノイズシェーピング処理の次数を切り換え、高周波成分を抑制して不感帯の発生期間を無くすようになっている。

本実施形態のノイズシェーパ１３０は、図８に示すように、２４ビットのデータを６ビットのデータに量子化する量子化器１３１と、量子化器１３１に入力される２４ビットの入力データから６ビットの出力データを減算し、量子化誤差を示す誤差データを生成する減算器１３２とを備える。
また、このノイズシェーパ１３０は、誤差データに対して１サンプリング周期毎の遅延時間を与える複数の遅延回路１３３（１３３-1〜１３３-４）と、所定の係数を有し、各遅延回路１３３から出力されたデータに対して当該係数を乗算する複数の係数器１３４（１３４-1〜１３４-4）と、一サンプル周期毎に遅延された誤差データを入力されたデータに順次加算する複数の加算器１３５（１３５-1〜１３５-4）とを備え、所定のタイミングにおいて又は入力された波形データの値に基づいて、各係数器１３４の係数を切り換えるようになっている。

例えば、本実施形態のノイズシェーパ１３０は、開始期間においては、図９に示すように、２次、３次及び４次において、各増幅器の係数Ｃ０、Ｃ１、Ｃ２及びＣ３の次数を、所定のタイミング又は入力された波形データの値に基づいて切り換えるようになっている。係数Ｃ１に着目すると、次数が２次ではＣ１＝−１、３次ではＣ１＝−３、４次ではＣ１＝−６といったように次数が上がる程、係数Ｃ１の絶対値は大きくなる。このため、図７（ｂ）に示すように次数が上がるほど、本来の余弦波データに重畳する誤差データの振幅が大きくなる。同図において、４次から３次へ切り替わる境界は４次の不感帯の上限であり、３次から２次に切り替わる境界は３次の不感帯の上限であり、２次から専用ＰＷＭ信号に切り替わる境界は、２次の不感帯の上限である。このように不感帯の上限でノイズシェーピング処理の次数を切り替えるようにしたので、波形情報が失われることによって可聴帯域に発生するノイズと量子化に伴うノイズとを同時に抑圧することが可能となる。

なお、本実施形態のノイズシェーパ１３０は、終了期間においては、余弦波データの立ち下がりから４次のノイズシェーピング処理を行うとともに、適宜、３次、２次及び１次に次数を切り換えて当該ノイズシェーピング処理を行うようになっている。また、図８及び図９に示すノイズシェーパ１３０は、片側の一のチャンネルのみ、すなわち、Ｌｃｈのノイズシェーパ１３０（Ｌ）のみの構成であり、他方のチャンネル（Ｒｃｈ）のノイズシェーパ１３０Ｒについても同様の構成を有している。

次に、図１０及び図１１を用いて本実施形態の専用ＰＷＭ信号生成部１６０及びその動作原理について説明する。なお、図１０は、本実施形態の専用ＰＷＭ信号生成部１６０における動作原理について説明するための図であり、図１１は、本実施形態の専用ＰＷＭ信号生成部１６０（Ｌ）におけるブロック図の一例である。
通常、ローパスフィルタ１９０の出力電圧は、当該ローパスフィルタ１９０の駆動電圧をＶ_ＤＤ、ＰＷＭ信号におけるハイレベル期間をｔ_ｏｎ、及び当該ＰＷＭ信号におけるローレベル期間をｔ_ｏｆｆとすると、ローパスフィルタ１９０の出力電圧（Ｖ_ｏｕｔ）は、（式７）に示すように、期間（ｔ_ｏｎ）と期間（ｔ_ｏｆｆ）の比によって定まる。

したがって、ローレベル期間（ｔ_ｏｆｆ）が、ハイレベル期間（ｔ_ｏｎ）に比べて非常に大きい場合には、ローパスフィルタ１９０の出力電圧（Ｖ_ｏｕｔ）は、微少な電圧レベルとなる。そして、ローレベル期間（ｔ_ｏｆｆ）を徐々に短くすると、デューティー比が次第に大きくなる。例えば、ハイレベル期間（ｔ_ｏｎ）を一定にして、図１０（ａ）に示すローレベル期間（ｔ_ｏｆｆ）から、図１０（ｂ）に示すローレベル期間（ｔ_ｏｆｆ）に変化させると、ローパスフィルタ１９０の出力電圧（Ｖ_ｏｕｔ）を徐々に上昇させること、すなわち、搬送波周波数を変化させることと同等の処理を行うことができる。

そこで、本実施形態の専用ＰＷＭ信号生成部１６０は、開始期間において起動開始から所定の時刻（２次のノイズシェーピング処理においてもアンダーフローとなる時刻）が経過するまで又は終了期間において所定の時刻（２次のノイズシェーピング処理においてもアンダーフローとなる時刻）から起動が停止するまで、余弦波データに連動させてデューティー比を可変した専用ＰＷＭ信号を発生させる。第２スイッチング部１８０は当該期間においてノイズシェーパ１３０の出力に基づくＰＷＭ信号に代えて専用ＰＷＭ信号をドライブ回路１７０及びローパスフィルタ１９０に出力する。
具体的には、本実施形態の専用ＰＷＭ信号生成部１６０は、図１１（ａ）に示すように、余弦波データ（例えば、値が正となる際の上位１３ビット）を、サンプリング周期を基準に加算し、当該加算された値がオーバーフローした場合に、所定の幅（最小幅）を有する専用ＰＷＭ信号を生成し、ＰＷＭ信号生成部１５０に代えて、生成したＰＷＭ信号を専用ＰＷＭ信号として第２スイッチング部１８０を介してドライブ回路１７０及びローパスフィルタ１９０に出力するようになっている。

例えば、本実施形態の専用ＰＷＭ信号生成部１６０は、図１１（ｂ）に示すように、入力された余弦波データを所定のビット数に整形するための入力処理を実行する入力処理部と１６１、１サンプリング周期の遅延時間を有する複数の遅延回路１６２と、値が正となる余弦波データの上位１３ビットのデータ（以下、単に「ビットデータ」という。）を出力するために基準値Ｄrefと比較する比較器１６３と、ビットデータをサンプリング周期毎に加算する加算器１６４と、オーバーフローの判定を行う判定部１６５と、判定部１６５の判定結果に基づいて専用ＰＷＭ信号を生成する生成部１６６と、から構成される。なお、複数の遅延回路１６２は、例えば、サンプリングクロック信号でラッチ動作を行うＤフリップフロップ回路で構成すればよい。

入力処理部１６１には、余弦波生成回路１２０から２４ビットの余弦波データが入力されるようになっており、この入力処理部１６１は、入力された２４ビットのデータの下位１１ビットを切り捨てて、正負を示す符号ビットと上位１２ビットから構成される１３ビットのビットデータを出力する。
比較器１６３は、入力処理部１６１にて整形された１３ビットのビットデータと基準値Ｄrefとを比較し、ビットデータが基準値Ｄref以下のときは、「０」を出力し、ビットデータが基準値Ｄrefを上回るときは、当該ビットデータを出力する。

加算器１６４は、比較器１６３の出力データを１サンプリング周期毎に積算するようになっており、積算した値を判定部１６５に出力するようになっている。また、この加算器１６４は、オーバーフローした場合に、値をリセットして再度「０」から比較器１６３から出力された値の積算を行う。判定部１６５は、１サンプリング周期毎に加算されたビットデータがオーバーフローしたか否か、すなわち、１３ビットの場合に、１４ビットに桁上がりが生じたか否か（１４ビット目が「１」になったか否か）を判定し、オーバーフローになった場合に、生成部１６６に専用ＰＷＭ信号の生成を指示する。生成部１６６は、判定部１６５から専用ＰＷＭ信号の生成指示が入力された場合に、所定の幅のＰＷＭ信号、例えば、最小の幅を有する専用ＰＷＭ信号を生成し、第２スイッチング部１８０に出力する。

以上の構成において、ビットデータが基準値Ｄrefを上回ると専用ＰＷＭ信号の生成を開始し、ビットデータが基準値Ｄref以下である場合は専用ＰＷＭ信号を生成しない。これは、専用ＰＷＭ信号のデューティー比が極端に短いと、ノイズとして聴こえてしまう場合があるからである。そこで、余弦波データの生成を開始した直後において、ビットデータの値が極端に小さい場合には、専用ＰＷＭ信号の生成を停止してノイズの発生を防止している。ここで、基準値Ｄrefは専用ＰＷＭ信号として出力した場合にノイズとして聴こえない値に設定する。
また、上述した専用ＰＷＭ信号生成部１６０において、加算器１６４及び遅延回路１６２-3は、波形データを１サンプリング周期毎に累算して累算データを生成し、累算データの値が所定の値を超えるとオーバーフローして累算データの値をゼロにリセットする手段として機能し、判定部１６５及び生成部１６６はオーバーフローを検出して１サンプリング周期だけＰＷＭ変調信号のレベルをハイレベルに設定する手段として機能する。

なお、本実施形態のＤ級増幅装置１００は、終了期間においては、専用ＰＷＭ信号生成部１６０に入力される余弦波データがそのビットデータにおいて徐々に小さくなるので、所定の幅を有するハイレベル期間（ｔ_ｏｎ）におけるピッチが長くなり、出力電圧（Ｖ_ｏｕｔ）を徐々に下降させることができるようになっている。また、図１１に示す専用ＰＷＭ信号生成部１６０は、片側の一のチャンネルのみ、例えば、Ｌｃｈの専用ＰＷＭ信号生成部１６０（Ｌ）のみの構成であり、他方のチャンネルの専用ＰＷＭ信号生成部１６０（Ｒ）についても同様の構成を有している。

以上本実施形態のＤ級増幅装置１００は、起動時に出力電圧を「０」レベルから出力電圧の中心電圧（Ｖ_ＤＤ／２）に立ち上げる場合、又は、停止時に出力電圧を中心電圧（Ｖ_ＤＤ／２）から「０」レベルまで立ち下げる場合に、レベルが変化する余弦波データに基づいてＰＷＭ信号を生成することができる。この結果、Ｄ級増幅装置１００は、ローパスフィルタ１９０の出力電圧を制御する際に、可聴帯域外の周波数成分を有するｎビットの波形のデータ、すなわち、デジタル波形の波形データを用いることによって、ローパスフィルタ１９０の出力電圧を制御することが可能で、かつ、波形データ自体も可聴帯域外の周波数成分にて構成させることができる。
この結果、本実施形態のＤ級増幅装置１００は、起動時又は停止時に出力回路における急激な出力電圧の変化に伴い発生するノイズを抑制することができるとともに、デジタル波形を用いることによって簡易な構成にてポップアップノイズの防止及び容易に波形の設定又は変更を行うことができるので、小型化や部品点数の削減に基づく製造コストを低減すること、及び、波形の容易な設定又は調整に基づく操作性の向上やシステムを構築する際の柔軟性を実現することができる。

また、Ｄ級増幅装置１００は、余弦波形を漸化式にて生成することにより、容易にかつ低歪みの波形として当該波形データを生成することができるので、当該波形データの波形自体においてもノイズの要因も排除することができる。さらに、Ｄ級増幅装置１００は、ノイズシェーピング処理の次数を波形データのデータ値又は特定期間の開始からの時間に基づいて切り換えることによって、当該波形データがローパスフィルタ１９０に出力された場合に、不感帯に起因して当該ローパスフィルタ１９０の出力電圧がマイナスとなる０［Ｖ］付近に出現するノイズを防止することができる。

本発明の一実施形態に係るＤ級増幅装置の概要構成を示すブロック図である。同装置の余弦波生成回路における生成原理について説明するための図である。同装置の余弦波生成回路の構成例を示すブロック図である。同装置において生成される余弦波データの波形について説明するための図である。同装置の余弦波生成回路の他の構成例を示すブロック図である。同装置のノイズシェーピング処理における動作原理について説明するための図である。同装置のノイズシェーピング処理における動作原理について説明するための図である。同装置のＬｃｈのノイズシェーパにおけるブロック図である。同装置におけるＬｃｈのノイズシェーパにて用いる各増幅器の係数を示す表である。同装置の専用ＰＷＭ信号生成部における動作原理について説明するための図である。同装置のＬｃｈの専用ＰＷＭ信号生成部の構成例を示すブロック図である。

符号の説明

１０……入力端子、２０……出力端子、１００……Ｄ級増幅装置、１１０……オーバーサンプリング部、１２０……余弦波生成回路、１３０……ノイズシェーパ、１４０……第１スイッチング部、１５０……ＰＷＭ信号生成部、１６０……専用ＰＷＭ信号生成部、１７０……ドライブ回路、１８０……第２スイッチング部、１９０……ローパスフィルタ。

Claims

第１レベルと第２レベルとの２値の出力電圧を出力するＤ級増幅装置であって、
増幅動作の開始直前の開始期間又は増幅動作の終了直後の終了期間の少なくも一方を特定期間とし、前記第１レベルと前記第２レベルとの中心のレベルを中心レベルとしたとき、前記特定期間において前記第１レベルと前記中心レベルとの間でレベルが次第に変化する波形を示すｎ（ｎは自然数）ビットの波形データを所定のサンプリング周期で生成するデータ生成部と、
前記波形データにノイズシェーピング処理を施してｍ（ｍはｎ＞ｍの自然数）ビットの変換データを生成するノイズ除去部と、
前記変換データをパルス幅変調してパルス幅変調信号を生成するパルス幅変調部と、
前記パルス幅変調信号をシングルエンド形式で増幅して前記出力電圧を出力する出力部とを備え、
前記ノイズ除去部は、前記ノイズシェーピング処理において不感帯で演算が行われないように前記波形データの値に応じて前記ノイズシェーピング処理の次数を変更する、
Ｄ級増幅装置。
第１レベルと第２レベルとの２値の出力電圧を出力するＤ級増幅装置であって、
増幅動作の開始直前の開始期間又は増幅動作の終了直後の終了期間の少なくも一方を特定期間とし、前記第１レベルと前記第２レベルとの中心のレベルを中心レベルとしたとき、前記特定期間において前記第１レベルと前記中心レベルとの間でレベルが次第に変化する波形を示すｎ（ｎは自然数）ビットの波形データを所定のサンプリング周期で生成するデータ生成部と、
前記波形データにノイズシェーピング処理を施してｍ（ｍはｎ＞ｍの自然数）ビットの変換データを生成するノイズ除去部と、
前記変換データをパルス幅変調してパルス幅変調信号を生成するパルス幅変調部と、
前記パルス幅変調信号をシングルエンド形式で増幅して前記出力電圧を出力する出力部とを備え、
前記ノイズ除去部は、前記ノイズシェーピング処理において不感帯で演算が行われないように前記特定期間の開始からの時間に応じて前記ノイズシェーピング処理の次数を変更する、
Ｄ級増幅装置。
前記パルス幅変調部は、前記波形データの値が所定値未満の場合に、前記パルス幅変調信号のハイレベル期間とローレベル期間との比であるデューティー比を次第に変化させることを特徴とする、
請求項１又は２に記載のＤ級増幅装置。
前記パルス幅変調部は、前記特定期間の予め定められた時刻間にて、前記パルス幅変調信号のハイレベル期間とローレベル期間との比であるデューティー比を次第に変化させることを特徴とする、
請求項１又は２に記載のＤ級増幅装置。
前記パルス幅変調部は、
前記波形データを１サンプリング周期毎に累算して累算データを生成し、前記累算データの値が所定の値を超えるとオーバーフローして前記累算データの値をゼロにリセットする累算部と、
前記累算部のオーバーフローを検出して１サンプリング周期だけ前記ＰＷＭ変調信号のレベルを前記第２レベルに設定する生成部とを備え、
前記生成部からハイレベル期間とローレベル期間との比であるデューティー比を次第に変化させる前記パルス幅変調信号を取り出す、
請求項３又は４に記載のＤ級増幅装置。