CN102291645B - 一种爆破音消除电路 - Google Patents

Abstract

本发明提出了一种爆破音消除电路，用于音频数模转换器在输出节点上下电阶段的爆破音消除，包括4个电阻、3个PMOS管、2个NMOS管、比较器、上拉电流源、下拉电流源和控制逻辑模块；上下拉电流源对输出节点缓慢充电或提供放电通路，可有效消除输出节点上下电阶段的爆破音，电流源结构以及反馈控制保证了输出节点电压上升速度和下降速度可调；本发明的特点是：可广泛运用在单比特和多比特音频数模转换器或音频数模转换器后端的功率放大器中，可以有效消除由于音频数模转换器输出节点突然上电或下电所带来的爆破音，输出节点电压上升下降时间均可控，不需要复杂的控制逻辑，功耗较小。

Description

一种爆破音消除电路

技术领域

本发明涉及一种爆破音消除电路，属于集成电路数模转换器设计领域，主要用来消除在为音频数模转换器提供电源和地以及移去电源和地的瞬间，输出节点电压突然升高或降低而产生的爆破音，从而避免对后级负载(比如音响，耳机等)的损害。 

背景技术

音频数模转换器将数字信号转换为模拟信号，具有高精度的特点，广泛应用在CD播放器，数字录音带，DVD等一系列音频设备中。 

图1所示为音频数模转换器的原理框图。简单来说，模数转换器由数字域的数字滤波器和模拟域的多比特电容翻转式DAC组成，C1为外部负载电容，数字滤波器模块包括插值滤波器和多比特调制器。众所周知的是，没有AC输入时，音频数模转换器的输出从地上升到处于地和电源电压之间的某个静态电压Vq(一般为电源电压的一半)上，之后恒定保持为Vq值。一旦有AC信号输入，转换器中的输出电路将AC信号叠加在静态电压Vq上，作为转换器的最后输出。 

在输出节点上电阶段，如果不采取适当措施，输出节点处的电容相当于被某个固定电压直接充电，从指数方式地快速上升到静态电压Vq。输出电压近似一个方波，包含所有频率分量，形成了爆破音，会对负载造成损害。同样地，在输出节点下电阶段，当移去电源和地时，输出节点处的电容快速对地放电，输出电压依然近似一个方波，不同的是从Vq突变到地，依然包含所有频率分量，形成爆破音。 

为消除音频数模转换器在输出节点上下电阶段的爆破音，可以从两个方面来考虑。第一个是通过数字控制，在输出节点上下电阶段，将多比特DAC的 输入切换到另外一个数字信号产生模块，输出节点电压即为此通路的数字信号经DAC转换后的模拟信号，从而达到了消除爆破音的目的；第二个是在DAC的输出节点处添加一个爆破音消除电路，在输出节点上下电阶段控制输出节点的电压上升和下降过程，以达到爆破音消除的目的。 

图2所示为基于第一种思路的消除爆破音电路的电路框图。该电路除了音频数模转换器所必须的模块外，还包括一个控制逻辑模块201，数字信号发生器200，二选一模块202，以及在输出节点处的开关204。在输出节点上下电阶段，控制逻辑模块201产生控制信号，先将输出电压短路到地，并对数字信号发生器200进行初始化；然后在控制逻辑模块201的输出信号控制下数字信号发生器开始工作，选择器202将多比特DAC的输入端切换到数字信号发生器的输出端，于是模拟输出的电平由数字信号发生器的数字输出决定，通过控制数字信号发生器的输出，可以控制输出节点的电压变化，从而消除了输出节点上下电阶段的爆破音。当模拟输出上升到静态电压Vq时，再将多比特DAC的输入切换到滤波器的输出，实现正常转换。 

这种技术有三个缺点：(1)在输出节点上下电阶段，没有数字输入时，除了额外加入的数字模块，多比特DAC以及均处于工作状态，从而导致芯片待机功耗比较大；(2)数字信号发生器的数字输出格式应和模拟多比特DAC的精度相匹配，增加了电路复杂度；(3)静态电压的精度受到模拟多比特DAC精度的限制，准确度难以得到保证；(4)数字控制较为复杂。 

图3所示为基于第二种思路的防爆破音电路的电路图。电阻R6和电容C2形成一个低通网络，实现使模拟多比特DAC的输出平滑。低功耗信号300控制整个数字滤波器以及防爆破音电路的工作。防爆破音电路包含一个比较器COMP，控制逻辑模块301，电流源304以及基准电压产生通路和输出节点电荷泄放通路。比较器COMP在使能端en有效(低电平)时，对基准电压302和输出节点303处的电压进行比较，输出结果和低功耗信号一起，作为控制逻辑模块301的输入。控制逻辑模块301接收低功耗信号和比较器输出，产生四 个控制信号rc，rr，ra，rd：rc作为比较器COMP的使能输入，控制比较器COMP的工作；rr作为基准电压302产生通路的开关控制端，控制比较器COMP输入基准电压的产生；ra控制电流源304的工作；rd连接NMOS管M8的栅端，在充电电流源304开始充电之前一直保持高电平，为输出节点303提供电荷泄放通路，对输出节点303的电平进行初始化，一旦防爆破音电路开始工作，为节点303充电，rd将关断M8。PMOS管M7被串连连接的PMOS管M2，NMOS管M3，NMOS管M4以及阻值相等的电阻R3和R4偏置，忽略掉晶体管M2的漏源电压，M7的栅极电压为电源电压的一半减去一个NMOS管的阈值电压， 

在电源开始上电时，最初ra和rr有效(均为低电平)，M7截止。充电开始后输出节点303处的电压开始升高，M7一直保持截止状态，直到303处的电压上升高至 (此处忽略M6的漏源电压)。之后M7开始导通，电流源I1的电流被分流到M6和M7通路，输出节点303的充电速度变慢。当303的电压上升至基准电压302的电压时，比较器COMP的结果翻转，控制逻辑模块301的输出rc，rr，ra也随之翻转，比较器停止工作，M2，M5，M6截止，电流源I1停止对303充电，开关S1闭合，输出节点303的电平由多比特DAC的输出决定。基准电压302的大小与电阻R1和R2之比有关，应仔细设计电阻的大小，以使基准电压302的大小和DAC的输出静态电压相等。当爆破音电路再次接收到低功耗信号时，电路又回到上述初始化状态，输出节点303通过M8对地泄放电荷，最终到达地电平。 

图4为基于第二种思路的爆破音消除电路的时序图。低功耗信号300为整个电路的初始化控制端。当对芯片供电后，芯片进入低功耗状态，消除爆破音电路完成初始化后，输出节点303电压为地电压(0V)；进而对芯片提供时钟，芯片跳出低功耗状态，防爆破音电路开始对输出节点进行充电，充电到静态电压Vq后，开关S1闭合，输出节点303的电平由多比特DAC的输出决定。 

这种技术的缺点是不能有效消除输出节点下电过程的爆破音，当然M8可 以在输出节点下电时导通作为泄放电荷的通路，但是放电电流比较大，而且电流大小不可控，依然无法消除输出节电下电阶段的爆破音。 

发明内容

本发明的技术解决的问题是：克服现有技术的不足，提供了一种爆破音消除电路，解决音频数模转换器在输出节点上点和下电阶段，输出节点电压的突然升高和降低而产生的爆破音问题，以避免对转换器后端负载的损害。 

本发明的技术解决方案是： 

一种爆破音消除电路，包括电阻R1、电阻R2、电阻R7、电阻R8、PMOS管M1、PMOS管M12、PMOS管M9、NMOS管M10、NMOS管M11、比较器COMP、上拉电流源、下拉电流源和控制逻辑模块； 

所述控制逻辑模块包括两个输入端：第一输入端in1和第二输入端in2；所述控制逻辑模块的第一输入端in1接收低功耗信号； 

包括四个输出端：第一输出端rc、第二输出端rr、第三输出端ra和第四输出端rd； 

第一输出端rc为一个两输入与门的输出，与门的两个输入端分别连接第一输入端in1经过反相器之后的输出和第二输入端in2经过反相器之后的输出； 

第二输出端rr为第一输入端in1经过缓冲器的输出； 

第三输出端ra为两个输入端经过或运算的输出； 

第四输出端rd为第一输入端in1经过反相器之后和第二输入端in2经过与运算得到的输出； 

PMOS管M12的栅极、NMOS管M10的栅极和控制逻辑模块的第二输出端rr连接在一起；PMOS管M1的栅极和第三输出端ra连接在一起；PMOS管M1的源极、PMOS管M12的源极与供电电源连接；电阻R1的一端与PMOS管M1的漏极连接，另一端与比较器COMP的负输入端连接的同时，还通过电阻R2接地； 

电阻R7的一端与PMOS管M12的漏极连接，另一端与NMOS管M11 的源极连接的同时，还通过电阻R8接地；NMOS管M11的栅极连接控制逻辑模块的第四输出端rd，漏极连接到比较器COMP的正输入端，且所述爆破音消除电路的输出从NMOS管M11的漏极引出； 

比较器COMP的输出端连接到控制逻辑模块的第二输入端in2，比较器COMP的使能端en连接到控制逻辑模块的第一输出端rc； 

PMOS管M9的源极连接上拉电流源，栅极连接控制逻辑模块的第三输出端ra，漏极连接比较器COMP的正输入端的同时，还与NMOS管M10的漏极连接在一起，NMOS管M10的源极通过下拉电流源接地。 

本技术与现有技术相比的有益效果是： 

(1)本发明提出的爆破音消除电路，可同时将输出节点上电和下电期间的爆破音得以消除，输出节点电压上升和下降时间可控，不需要复杂的控制逻辑，功耗较小； 

(2)本发明提出的爆破音消除电路，与背景技术中的第一种现有技术相比，静态电压可通过电阻分压的方式得到，通过对电阻的仔细设计，可以使静态电压准确度更高；电路不需要复杂电数字信号发生电路和控制逻辑电路，结构更为简单，只需要DAC提供的低功耗信号就可控制，而且在低功耗模式下，爆破音消除电路也处于低功耗状态，使得电路功耗更小； 

(3)本发明提出的爆破音消除电路，与背景技术中的第二种现有技术相比，不仅可以有效消除输出节点上电期间的爆破音，还可有效消除输出节点下电期间的爆破音，并且通过对电路中电阻值进行调整或者对上拉电流源和下拉电流源内的晶体管数量进行调整，可进一步控制输出节点上电或下电时间。 

附图说明

图1为音频数模转换器的原理框图； 

图2为现有技术基于第一种思路的消除爆破音电路的电路框图； 

图3为现有技术基于第二种思路的消除爆破音电路的电路图； 

图4为现有技术基于第二种思路的消除爆破音电路的信号时序图； 

图5为本发明的爆破音消除电路的电路示意图； 

图6为本发明的爆破音消除电路的控制逻辑模块示意图； 

图7为本发明的爆破音消除电路的信号时序图； 

图8为本发明的爆破音消除电路中电流源结构图； 

图9为本发明的爆破音消除电路中充放电时间可调的电流源结构图； 

图10为上下拉电流源电流大小和可变电阻阻值之间的关系曲线图； 

图11为充放电时间和可变电阻阻值之间的关系曲线图。 

具体实施方式

本发明提供了一种用于音频数模转换器在输出节点上下电期间的爆破音消除电路，如图5所示，包括电阻R1、电阻R2、电阻R7、电阻R8、PMOS管M1、PMOS管M12、PMOS管M9、NMOS管M10、NMOS管M11、比较器COMP、上拉电流源、下拉电流源和控制逻辑模块，控制逻辑模块具体电路如图6所示，包括两个反相器、两个与门、一个或门和一个缓冲器； 

控制逻辑模块包括两个输入端：第一输入端in1和第二输入端in2；第一输入端in1接收低功耗信号， 

包括四个输出端：第一输出端rc、第二输出端rr、第三输出端ra和第四输出端rd； 

第一输出端rc为一个两输入与门的输出，与门的两个输入端分别连接第一输入端in1经过反相器之后的输出和第二输入端in2经过反相器之后的输出； 

第二输出端rr为第一输入端in1经过缓冲器的输出； 

第三输出端ra为两个输入端经过或运算的输出； 

第四输出端rd为第一输入端in1经过反相器之后和第二输入端in2经过与运算得到的输出； 

PMOS管M12的栅极、NMOS管M10的栅极和控制逻辑模块的第二输出端rr连接在一起；PMOS管M1的栅极和第三输出端ra连接在一起；PMOS管M1的源极、PMOS管M12的源极与供电电源连接；电阻R1的一端与PMOS 管M1的漏极连接，另一端与比较器COMP的负输入端连接的同时，还通过电阻R2接地； 

电阻R7的一端与PMOS管M12的漏极连接，另一端与NMOS管M11的源极连接的同时，还通过电阻R8接地；NMOS管M11的栅极连接控制逻辑模块的第四输出端rd，漏极连接到比较器COMP的正输入端，且所述爆破音消除电路的输出从NMOS管M11的漏极引出； 

比较器COMP的输出端连接到控制逻辑模块的第二输入端in2，比较器COMP的使能端en连接到控制逻辑模块的第一输出端rc； 

PMOS管M9的源极连接上拉电流源，栅极连接控制逻辑模块的第三输出端ra，漏极连接比较器COMP的正输入端的同时，还与NMOS管M10的漏极连接在一起，NMOS管M10的源极通过下拉电流源接地。 

本发明中的比较器COMP是一个带使能端en的比较器，高电平有效，en为低电平时比较器固定输出为零。 

在电路待机期间，低功耗信号为高，芯片进入低功耗模式，二选一开关S2切换到爆破音消除模块输出端。低功耗信号输入控制逻辑模块后，通过输出rc给比较器COMP使能端en提供的使能信号无效，比较器COMP停止工作；通过输出端rd给NMOS开关M11提供低电平，使M11断开；通过输出端ra给通过其输出端ra给PMOS管M1和M9提供高电平信号，使M1、R1、R2组成的基准电压产生通路断开，同时使上拉电流源开关M9断开；通过控制逻辑模块的输出端rr给NMOS管M10和PMOS管M12提供高电平信号，使下拉电流源开关M10闭合而使M12断开，由此使M12、R7、R8组成的基准电压产生通路断开。此时，电容C2通过M10和下拉电流源提供的电荷泄放通路发电，将输出节点303的电平初始化到地(0V)。 

当电路的低功耗信号翻转到低，也就是电路脱离低功耗模式，进入正常工作模式时，通过控制逻辑模块的输出端ra给PMOS管M1和M9提供低电平信号使M1、R1、R2组成的基准电压产生通路导通，同时使上拉电流源开关 M9闭合，通过控制逻辑模块的输出端rr给NMOS管M10和PMOS管M12提供低电平信号，使下拉电流源开关M10断开并使M12闭合，由此M1、R1、R2组成的基准电压产生通路导通。此时，电容C2通过上拉电流源充电，输出节点电位根据上拉电流源电流值的大小线性上升。若忽略PMOS管漏源电压，比较器COMP负输入端的电压为电源电压通过电阻R1和R2的分压，值为 

在正常工作模式下，比较器COMP开始工作。在开始阶段，由于比较器COMP正输入端地电压在上升期间低于负输入端地电压，所以其输出结果为低；当爆破音消除电路的输出电压上升到比较器负输入端电压 

时，比较器COMP的比较结果翻转到高，使控制逻辑模块输出端ra和rd的输出变高，结果PMOS管M1和上拉电流源开关M9断开，NMOS开关M11闭合，输出节点连接到节点505，同时，输出端rc的输出变低，使得比较器COMP和由M1、R1、R2组成的基准电压产生通路停止工作以降低功耗。若忽略PMOS管M12的漏源电压，节点505的电压大小为 

在设计中，为了防止电压的抖动使比较器产生错误结果，会使R8和R7的电阻值的比略大于R1和R2的电阻值的比，这样节点505的电压值 

就会大于比较器COMP负输入端的电压值 

此后，输出节点处的电压从 

开始，以指数形式上升，直到达到 

应仔细设计R8和R7的比值，以使节点505处的电压和静态电压Vq相等。如上所述，一般情况下，Vq值取电源电压的一半。从上述的分析可以看出，所述的爆破音消除模块可以有效消除输出节点上电期间的爆破音。 

当输入的数字AC信号，经过数字滤波器和多比特DAC开始转换后，开关S2状态改变，输出节点303切换到电阻R6的一端。电阻R6和电容C2组成滤波器网络，对转化完成的模拟信号进行低通滤波，滤除高频噪声，输出节点 得到正确输出。此时，DAC可以选择使用内部产生的Vq，也可以选择使用由爆破音消除电路提供的输出电压 

通过输出共模反馈回路，为其提供Vq。 

在输出节点下电阶段，当移去数字AC信号时，多比特DAC输出静态直流电压Vq，节点303处的电压也维持在静态电压上。电路低功耗信号由低变为高，也就是电路再次进入低功耗模式，在此期间，低功耗信号为高，芯片进入低功耗模式，二选一开关S2切换到爆破音消除电路的输出端。如上所述，低功耗信号输入控制逻辑模块后，通过输出rc给比较器COMP使能端en提供无效使能信号，比较器COMP停止工作；通过输出端rd给NMOS开关M11提供低电平，使M11断开；通过输出端ra给PMOS管M1和M9提供高电平信号使M1、R1、R2组成的基准电压产生通路断开，同时使上拉电流源开关M9断开；通过控制逻辑模块的输出端rr给NMOS管M10和PMOS管M12提供高电平信号，使下拉电流源开关M10闭合而使M12断开，由此使M12、R7、R8组成的基准电压产生通路断开。此时，电容C2沿下拉电流源放电，输出节点电压降低到地(0V)。消除了输出节点303在下电期间的爆破音。 

本发明的爆破音消除电路不仅在输出节点上电阶段可以有效消除爆破音，还可以在输出节点下电阶段有效消除爆破音，同时它还在低功耗模式下使电路中的多个支路和模块处于停止工作状态，节省功耗。另外，通过对其中电阻R8和R7的调整，还可以为DAC提供精确的静态输出电压Vq。 

图7为所述防爆破音电路运用在音频数模转换器中各信号的时序图。在t0到t1期间，即是上拉电流源控制开关M9闭合的期间，在此期间内，输出节点303的电压线性上升，上升时间(即t1-t0)与电流源I1的电流大小，电容C2的大小以及基准电压 

有关；t1到t2期间，即是NMOS管开关M11闭合的期间，在此时间内输出节点303的电压以指数上升，指数的时间常数为1/(R8＊C2)。因此上升时间和电阻R8的大小，电容C2的大小以及基准电压 

的大小有关，而 又由电阻R8和电阻R7的大小之比相关，也就是说，(t2-t1)的大小和电阻R8，电阻R7以及电容C2的大小有关；t2到t3期间是DAC正常转换的数据输出时间，由于输出节点电容已被充电至静态电压Vq，因此，上电阶段的爆破音可以被有效消除；t3到t4期间，DAC无交流输出，输出为静态电压Vq；t4到t5期间，即是下拉电流源开关M10闭合期间，负载电容C2的电荷放电，节点303电压以近似线性下降缓慢下降，在放电开始一段时间内，下拉电流源大小保持恒定，当节点303电压降低到一定值时，电流随电压大小减小而减小，从而导致放电速度变慢。 

图8为所述爆破音电路中上下拉电流源的电路结构，包括PMOS控制开关M9和NMOS控制开关M10。PMOS管M13，PMOS管M14和电阻R9，电阻R10形成的通路组成一个启动电路，加上电源和地后，PMOS管M13和M14栅端的初始电压为0V，因此迅速导通，产生一个大电流通过电阻R9和R10，于是PMOS管M13和M14的栅压升高，电流减小。最后，根据分压电阻R9和R10大小的不同，在M13和M14上产生稳定的栅压，为上拉电流源提供偏置。PMOS管M19和PMOS管M20组成上拉电流源I2，其栅压分别与M13和M14相同；当控制逻辑模块的第二输出ra为高电平时，上拉电流源控制开关M9闭合，电流依次通过M19，M20以及M9为输出节点303充电，消除输出节点上电期间的爆破音。PMOS管M15，PMOS管M16上的栅压也分别和M13和M14相同，它们和电阻R11，以及NMOS管M17、NMOS管M18形成一个通路，也是组成一个启动电路，只要提供电源和地，该通路始终导通有电流通过，为下拉电流源M21和M22提供偏置；一旦控制逻辑模块的第三输出rr为高电平，下拉电流源控制开关M10导通，电流从输出节点303依次流向M10，M22和M21，消除了输出节点下电期间的爆破音。 

若改变电阻R10的大小，可改变上拉电流和下拉电流大小，从而实现充放电时间可调。如图9，将电阻R10换成可调电阻R12，即可实现充放电时间可调，上下拉电流大小和可变电阻R12阻值的关系曲线如图10所示，横坐标为 电阻R12的阻值，纵坐标为上下拉电流的大小，可以看出，上下拉电流大小近似相同，即上下拉电流源提供电流的能力近似相同；可变电阻R12阻值越大，电流源提供电流的能力越弱。充放电时间和可变电阻R12阻值关系如图11所示，横坐标为R12的阻值，纵坐标为充放电时间，R12阻值增大，充放电时间线性增大。这是因为，启动通路(PMOS管M13，M14和电阻R9，R12组成的通路)开始工作后，电阻R12越大，节点814和815的电压越大，即PMOS管M16，M15以及M20，M19上的栅压越大，则通过这些PMOS晶体管上的电流就越小。值得注意的是，充放电时间随R12阻值变大而变长的变化斜率不完全相同。 

为改变电流大小，还可以通过并联晶体管的方法来实现。对PMOS管M19和M20并联PMOS管可以增加上拉电流，对NMOS管M21和M22并联NMOS管可以增加下拉电流。 

Claims (2)

1.一种爆破音消除电路，其特征在于：包括电阻R1、电阻R2、电阻R7、电阻R8、PMOS管M1、PMOS管M12、PMOS管M9、NMOS管M10、NMOS管M11、比较器COMP、上拉电流源、下拉电流源和控制逻辑模块；

所述控制逻辑模块包括两个输入端：第一输入端in1和第二输入端in2；

包括四个输出端：第一输出端rc、第二输出端rr、第三输出端ra和第四输出端rd；

第一输出端rc为一个两输入与门的输出，与门的两个输入端分别连接第一输入端in1经过反相器之后的输出和第二输入端in2经过反相器之后的输出；

第二输出端rr为第一输入端in1经过缓冲器的输出；

第三输出端ra为第一输入端in1和第二输入端in2经过或运算的输出；

第四输出端rd为第一输入端in1经过反相器之后和第二输入端in2经过与运算得到的输出；

PMOS管M12的栅极、NMOS管M10的栅极和控制逻辑模块的第二输出端rr连接在一起；PMOS管M1的栅极和第三输出端ra连接在一起；PMOS管M1的源极、PMOS管M12的源极与供电电源连接；电阻R1的一端与PMOS管M1的漏极连接，另一端与比较器COMP的负输入端连接的同时，还通过电阻R2接地；

电阻R7的一端与PMOS管M12的漏极连接，另一端与NMOS管M11的源极连接的同时，还通过电阻R8接地；NMOS管M11的栅极连接控制逻辑模块的第四输出端rd，漏极连接到比较器COMP的正输入端，且所述爆破音消除电路的输出从NMOS管M11的漏极引出；

比较器COMP的输出端连接到控制逻辑模块的第二输入端in2，比较器COMP的使能端en连接到控制逻辑模块的第一输出端rc；

PMOS管M9的源极连接上拉电流源，栅极连接控制逻辑模块的第三输出端ra，漏极连接比较器COMP的正输入端的同时，还与NMOS管M10的漏极连接在一起，NMOS管M10的源极通过下拉电流源接地。

2.根据权利1所述的一种爆破音消除电路，其特征在于：所述控制逻辑模块的第一输入端in1接收低功耗信号。

Images