JP4280418B2

JP4280418B2 - ダイオードをシミュレーションする回路

Info

Publication number: JP4280418B2
Application number: JP2000544065A
Authority: JP
Inventors: エイリアン・エム・ジャンセン
Original assignee: Minebea Co Ltd
Current assignee: Minebea Co Ltd
Priority date: 1998-04-14
Filing date: 1999-04-12
Publication date: 2009-06-17
Anticipated expiration: 2019-04-12
Also published as: EP1072095A4; WO1999053618A9; EP1072095A1; WO1999053618A1; CA2326734A1; AU3388899A; TW537555U; HK1037804A1; US6060943A; CN1244200C; JP2002511692A; CN1297613A

Description

【０００１】
［発明の分野］
本発明は、一方向に電流を流し、逆方向への電流を阻止するという意味でダイオードのような動作をする回路に関する。より詳細には、本発明は、実際のダイオードが持つ問題点を生じることなくダイオードをシミュレーションする回路に関する。
【０００２】
［発明の背景］
従来のｐ−ｎ接合ダイオード及びショットキーバリアダイオードは順方向電圧閾値と関連している。より具体的には、理想的なダイオードは、電力を損失することなく一方向に電流を流し、逆方向には電流を阻止する。しかしながら、実際（現実）のダイオードが順方向に電流を流すのは、ある一定の閾値電圧に達した後のことである。さらに、実際には、ダイオードの内部抵抗により、その内部抵抗及び電流の値に応じて、付加的な電圧降下が生じる。閾値電圧と、内部抵抗により生じる電圧降下との和は、ダイオードの順方向電圧降下（Ｖｆ）と呼ばれる。
【０００３】
電力整流器或いは過剰な電源でＯＲ演算を行うダイオードのような高い順方向電流を有する回路では、電力損失は非常に高くなり、回路の効率に著しい影響を与える。それゆえ一方向に電流を流し、逆方向への電流を阻止するという点でダイオードの機能をシミュレーションしつつ、回路の電力損失を低減するために低い順方向電圧降下Ｖｆを有する回路が必要とされている。
【０００４】
１９８３年１１月２２日に付与されたエドランド（Ｅｄｌｕｎｄ）による米国特許第４，４１７，１６４号明細書は、一方向性の機械式バルブのための電気的なモデルを開示する。エドランドの特許は、そのようなモデルにおいて用いるための実際のダイオードの特性が、ダイオードが電流を流しているときに、ダイオード間に電圧降下が生じるなどの点で、理想的なダイオードとは異なる大きな問題点を有することに、特に言及している。また、実際のダイオードは、アノードとカソードとの間の電位差が約０．５Ｖのターンオン電圧に達するまで、電流を流し始めないであろう。さらに、ダイオードは非導通状態から導通状態に瞬時に変化することはなく、むしろダイオードにかかる電圧の変化の速度に部分的に依存する有限のスイッチング速度を有する。ダイオードは、アノードとカソードとの間の接合容量により悪影響を及ぼされる。従って、エドランドの特許は、図１Ａに示されるように、ドレイン端子及びソース端子がそれぞれ入力端子Ａ及び出力端子Ｋに接続された電界効果トランジスタ（ｎチャネルエンハンスメントＭＯＳＦＥＴ）を組み込んだ回路を開示する。電圧比較器２は、図示されるように、ＭＯＳＦＥＴ１のドレイン端子及びソース端子にそれぞれ接続される正入力３及び負入力４を備える。比較器出力５は、ＭＯＳＦＥＴ１のゲートに接続される。電圧比較器のための電源は、その素子が電気系の他の部分から影響されないように浮動状態にある。
【０００５】
ｎチャネル素子では、従来、ドレイン電流の流れが正方向であることが知られている。すなわち電流は、正のゲート−ソース間電圧でドレインからソースに流れる。典型的には、ドレインはソースよりも高い電圧に接続される。さらにｎチャネル素子は、関連して内在する逆方向整流器を備えることが知られている。この内在する固有（寄生）ダイオードはその素子の一部であり、個別の電気的な構成要素ではない。ｎチャネル素子では、固有ダイオードはソースに接続されるアノードと、ドレインに接続されるカソードとを実効的に備えている。
【０００６】
図１Ｂは、図１Ａの従来技術の回路の実際の動作を解析するために本発明の特許出願の出願人が提供するものであり、アノードがソースに接続され、カソードがドレインに接続された固有ダイオード１ａを有するｎチャネルエンハンスメントＭＯＳＦＥＴ１を示す。固有ダイオード１ａは、ＭＯＳＦＥＴ用のシンボルとともに円で囲まれており、固有ダイオード１ａがＭＯＳＦＥＴ１の一部であって、個別の電気的な構成要素ではないことを示している。
【０００７】
図１Ａのエドランドの回路の理論的な動作を以下に記載する。より高い電圧がドレインに、次にソースにかかるとき、電圧比較器２の出力５はハイになり、ＭＯＳＦＥＴ１のゲートに入力される。従って、ＭＯＳＦＥＴ１は、より高い電圧の端子Ａからより低い電圧の端子Ｋに電流を流すように制御される。一方、理論的には、動作中に、端子Ｋの電圧が端子Ａより高いとき、電圧比較器２の出力５がローになり、ＭＯＳＦＥＴ１のゲートに入力され、ＭＯＳＦＥＴが電流を流すのを止めるように制御される。理論的には、端子Ａの電圧が端子Ｋより高いとき、ＭＯＳＦＥＴ１は端子Ａから端子Ｋに電流を流すであろう。さらに、理論的には、動作時に端子Ｋの電圧が端子Ａより高いとき、ＭＯＳＦＥＴ１は端子Ｋから端子Ａに電流を流さないであろう。従って、理論的には、エドランドの回路はダイオードの動作をシミュレーションする。
【０００８】
しかしながら、実際には、本発明の特許出願の出願人は、従来技術に問題点があるを見出した。エドランドの回路が実際のＭＯＳＦＥＴ１を用いて構成されるとき、その問題が発生する。図１Ｂは、図１Ａの従来技術の回路の実際の動作を解析するために提供される。より具体的には、端子Ａの電圧が端子Ｋの電圧より高いとき、電圧比較器２の出力５はハイになり、ＭＯＳＦＥＴ１のゲートに入力される。ゲートはＭＯＳＦＥＴを制御して、電流を端子Ａから端子Ｋに流す。一方、端子Ｋの電圧が端子Ａの電圧より高いとき、電圧比較器２は低出力電圧５を供給し、その電圧がＭＯＳＦＥＴ１を制御するために、ＭＯＳＦＥＴ１のゲートに入力され、電流が流れるのを止めて、端子Ｋから端子Ａへの電流を阻止する。実際には、ＭＯＳＦＥＴ１に内在する逆向きの固有ダイオード１ａに起因して、ＭＯＳＦＥＴ１は端子Ｋの高電圧から端子Ａの低電圧に電流を流す。従って、本発明の特許出願の出願人が確認しているように、ＭＯＳＦＥＴ１の固有ダイオード１ａの影響を考慮していないため、図１Ａに示されるエドランドの回路は、実際には、ダイオードの機能をシミュレーションするようには動作しない。
【０００９】
従って、一方向に電流を流し、逆方向への電流を阻止するという点でダイオードのように機能しつつ、低い順方向電圧降下を有する回路が依然として必要とされている。また、一方向に電流を流し、逆方向への電流を阻止するという点でダイオードのように機能し、電力損失を低減する回路が必要とされている。
【００１０】
［発明の概要］
本発明の目的は、一方向に電流を流し、逆方向への電流を阻止するという点で従来のダイオードのように機能する回路を提供することである。
【００１１】
本発明の別の目的は、低い順方向電圧降下を有する、ダイオードの機能をシミュレーションする回路を提供することである。
【００１２】
本発明のさらに別の目的は、ダイオードのように機能するが、従来のダイオードの順方向電圧降下の閾値電圧を排除する回路を提供することである。
【００１３】
本発明のさらに別の目的は、回路が誤動作しているか否かを検出する、ダイオードとして機能する回路を提供することである。
【００１４】
本発明のさらに別の目的は、誤動作の指示を与える、ダイオードとして機能する回路を提供することである。
【００１５】
本発明のさらに別の目的は、一方向に電流を流し、逆方向への電流を阻止し、閾値電圧を持たない回路を提供することである。
【００１６】
本発明のさらに別の目的は、一方向に電流を流し、逆方向への電流を阻止し、電力損失を低減する回路を提供することである。
【００１７】
本発明のこれらの目的及び他の目的は、端子Ａから端子Ｋまで一方向に電流を流し、端子Ｋから端子Ａに至る逆方向への電流を阻止する、２つの端子Ａ及びＫを備える回路を提供することにより達成され、その回路は、正入力、負入力及び出力を有する電圧比較器と、ソース、ドレイン及び電圧比較器の出力からの電圧により制御される制御端子とを有する、電流を切り替えるための３端子スイッチング手段とを備え、前記３端子スイッチング手段は、内部抵抗及びソース−ドレイン間の固有ダイオードとを有し、固有ダイオードの実効的なアノードが回路の端子Ａに接続され、固有ダイオードの実効的なカソードが回路の端子Ｋに接続され、ソースが電圧比較器の正入力に接続され、ドレインが電圧比較器の負入力に接続される。
【００１８】
好ましい実施形態では、スイッチング手段が誤動作しているか否かを検出するための手段が設けられる。
【００１９】
別の好ましい実施形態では、正入力と、負入力と、出力とを有する電圧比較器と、コレクタと、エミッタと、ベースとを有するバイポーラトランジスタとを備える回路が提供され、コレクタが電圧比較器の正入力に接続され、エミッタが電圧比較器の負入力に接続され、バイポーラトランジスタのベースが電圧比較器の出力に接続される。
【００２０】
本発明は、バイポーラトランジスタが誤動作しているか否かを判定するために検出手段を用いることを含む。
【００２１】
また端子Ａから端子Ｋまで第１の方向に電流を流し、端子Ｋから端子Ａまで第２の方向への電流を阻止する方法も開示され、この方法は、（ａ）比較器の正入力の電圧信号と比較器の負入力の電圧信号とを比較し、出力電圧を得るステップと、（ｂ）端子Ａと端子Ｋとの間に３端子スイッチを接続するステップであって、３端子スイッチが内部抵抗と、固有ダイオードと、ソース、ドレイン及び制御端子とを有する、該ステップと、（ｃ）出力電圧を前記３端子スイッチの制御端子に接続するステップと、（ｄ）前記固有ダイオードの実効的なアノードを端子Ａに接続するステップと、（ｅ）前記固有ダイオードの実効的なカソードを端子Ｋに接続するステップと、（ｆ）前記３端子スイッチのソースを前記比較器の正入力に接続し、かつ前記３端子スイッチのドレインを前記比較器の負入力に接続することにより、電圧信号を前記比較器に入力するステップとを備える。
【００２２】
本発明の上記及び他の目的、態様、特徴及び利点は、添付の図面とともに取り上げられる好ましい実施形態の説明、並びに添付の請求の範囲からより容易に明らかになるであろう。
【００２３】
本発明は実施例を用いて示されるが、添付の図面の図には制限されない。図面においては、同様の参照符号は同様の部品或いは対応する部品を示している。
【００２４】
［好ましい実施形態の説明］
図２を参照すると、本発明の第１の実施形態に従って、端子Ａから端子Ｋまで一方向に電流を流し、端子Ｋから端子Ａへの逆方向には電流を阻止するという点でダイオードのように機能するが、低い順方向電圧降下を有する回路が示される。端子Ａから端子Ｋへの一方向に電流を流し、端子Ｋから端子Ａへの逆方向には電流を阻止する回路は、ソースＳ、ドレインＤ及び制御端子Ｇを有し、電流を切り替えるための３端子スイッチング手段１０を備える。さらに、３端子スイッチング手段１０は、内部抵抗と、ソース−ドレイン間に固有ダイオードとを有する。固有ダイオード１１は、ＭＯＳＦＥＴのためのシンボルを有する円内に含まれて図示されており、固有ダイオード１１が、個別の電気的な構成要素ではなく、３端子スイッチング手段１０の一部であることを示している。スイッチング手段１０は、端子Ａ−Ｋ間に接続される。
【００２５】
図２の回路は、さらに、正入力１３、負入力１４及び出力１５を有する電圧比較器１２を備える。出力１５は、３端子スイッチング手段１０の制御端子Ｇに接続される。３端子スイッチング手段のソースＳは電圧比較器１２の正入力１３に接続され、３端子スイッチング手段のドレインＤは電圧比較器１２の負入力１４に接続される。固有ダイオード１１は、端子Ａに接続される実効的なアノードと、端子Ｋに接続される実効的なカソードとを有する。従って、動作時には、固有ダイオード１１は、端子Ａから端子Ｋへの導通を増強し、端子Ｋから端子Ａへの電流の流れを阻止する。３端子スイッチング手段の内部ダイオード１１は、全回路の機能を高め、端子Ａから端子Ｋへの一方向に電流を流し、逆方向では電流を阻止するように動作する。従って、３端子スイッチング手段１０の内部にある固有ダイオード１１は、図１Ａのエドランドの従来技術の回路のように、回路の動作を劣化させる、スイッチの不都合な副作用を及ぼす素子としてではなく、回路全体の動作を高めるための回路素子として用いられる。
【００２６】
図２では、３端子スイッチング手段は、ｎチャネルエンハンスメントモードＭＯＳＦＥＴである。従って、固有ダイオード１１は、ソースに接続される実効的なアノードと、ドレインに接続される実効的なカソードとを有する。上記のように、ソースは端子Ａに接続され、ドレインは端子Ｋに接続される。さらに、ソースは電圧比較器１２の正入力１３に接続され、ドレインは電圧比較器１２の負入力１４に接続される。
【００２７】
動作時には、実際のｎチャネルエンハンスメントＭＯＳＦＥＴを用いて、図２の回路は以下のように機能する。端子Ａの電圧が端子Ｋの電圧より高いとき、電圧比較器１２の出力１５はハイになり、ＭＯＳＦＥＴ１０がオンし、ソースの高電圧からドレインの低電圧へ電流が流れる。従って、端子Ａから端子Ｋに電流が流れる。典型的には、回路にｎチャネルエンハンスメントＭＯＳＦＥＴを用いてドレインからソースに電流を流す場合であっても、ｎチャネルエンハンスメントＭＯＳＦＥＴはソースからドレインに電流を流すであろう。
【００２８】
しかしながら、端子Ａの電圧と比べて、端子Ｋの電圧が高いときには、電圧比較器１２の出力１５がローになり、ＭＯＳＦＥＴ１０のゲートに入力され、端子Ｋから端子Ａへの電流をオフする。固有ダイオード１１のカソードが端子Ｋに接続され、固有ダイオード１１のアノードが端子Ａに接続されるため、端子Ｋから端子Ａへの電流を阻止することにより、固有ダイオード１１はＭＯＳＦＥＴ１０の動作を補助する。従って、図２の回路は、端子Ａから端子Ｋに電流を流し、端子Ｋから端子Ａへの電流を阻止するという点でダイオードとして動作する。ＭＯＳＦＥＴ１０の固有ダイオード１１は、図１Ａのエドランドの従来技術の回路のように、回路の動作を劣化させるのではなく、全回路の動作を高める。さらに、実際のダイオードの閾値電圧は排除され、順方向電圧降下は従来のダイオードの場合より低くなり、その値は、３端子スイッチング手段１０に関連する内部抵抗値及び３端子スイッチング回路１０を流れる電流値に依存する。
【００２９】
図２の回路は、図示されるｎチャネルエンハンスメントＭＯＳＦＥＴ１０ではなく、ｎチャネルディプリーションＭＯＳＦＥＴを用いるように変更することもできる。回路の動作は概ね同じである。
【００３０】
図３は、図２のｎチャネルエンハンスメントモードＭＯＳＦＥＴではなく、ｐチャネルエンハンスメントモードＭＯＳＦＥＴを用いる本発明の第２の実施形態である。
【００３１】
図３の回路は、正入力２３、負入力２４及び出力２５を有する電圧比較器２２を備える。出力２５は、３端子スイッチング手段２０の制御端子Ｇに接続される。３端子スイッチング手段のソースＳは電圧比較器２２の正入力２３に接続され、３端子スイッチング手段２０のドレインＤは電圧比較器２２の負入力２４に接続される。スイッチング手段２０の固有ダイオード２１は、端子Ａに接続される実効的なアノードと、端子Ｋに接続される実効的なカソードとを備える。従って動作時には、固有ダイオード２１は端子Ａから端子Ｋへの導通を増強し、端子Ｋから端子Ａへの電流の流れを阻止する。３端子スイッチング手段２０の固有ダイオード２１は、全回路の機能を高め、端子Ａから端子Ｋへの一方向に電流を流し、その逆方向への電流を阻止するように動作する。従って、３端子スイッチング手段２０の内部の固有ダイオード２１は、図１Ａのエドランドの従来技術の回路のように回路の動作を劣化させる、スイッチの不都合な副作用を及ぼす素子としてではなく、回路の動作を高めるための回路素子として用いられる。
【００３２】
図３では、３端子スイッチング手段２０は、ｐチャネルエンハンスメントモードＭＯＳＦＥＴである。従って、固有ダイオード２１はドレインに接続される実効的なアノードと、ソースに接続される実効的なカソードとを備える。ドレインは端子Ａに接続され、ソースは端子Ｋに接続される。さらに、ソースは電圧比較器２２の正入力２３に接続され、ドレインは電圧比較器２２の負入力２４に接続される。
【００３３】
動作時には、実際のｐチャネルエンハンスメントＭＯＳＦＥＴを用いて、図３の回路は以下のように機能する。端子Ａの電圧が端子Ｋより高いとき、電圧比較器２２の出力２５はローになり、ＭＯＳＦＥＴ２０がオンし、ドレインの高電圧からソースの低電圧に電流を流す。従って、端子Ａから端子Ｋに電流が流れる。典型的には、回路にｐチャネルエンハンスメントＭＯＳＦＥＴを用いてソースからドレインに電流を流す場合であっても、ｐチャネルエンハンスメントＭＯＳＦＥＴは、ドレインからソースに電流を流すであろう。
【００３４】
しかしながら、端子Ａの電圧と比べて、端子Ｋの電圧が高いとき、電圧比較器２２の出力２５はハイになり、ＭＯＳＦＥＴ２０の制御端子Ｇに入力され、端子Ｋから端子Ａへの電流がオフする。固有ダイオード２１のカソードが端子Ｋに接続され、固有ダイオード２１のアノードが端子Ａに接続されるため、固有ダイオード２１は、端子Ｋから端子Ａへの電流を阻止することによりＭＯＳＦＥＴ２０の動作を増強する。従って、図３の回路は、端子Ａから端子Ｋへ電流を流し、端子Ｋから端子Ａへの電流を阻止するという点でダイオードとして機能する。ＭＯＳＦＥＴ２０の固有ダイオード２１は、図１Ａのエドランドの従来技術の回路のように回路の動作を劣化させるのではなく、図３の全回路の動作を高める。さらに実際のダイオードの閾値電圧が排除され、順方向電圧降下が従来のダイオードの場合より低くなり、その値は、３端子スイッチング手段２０に関連する内部抵抗値と３端子スイッチング手段２０を流れる電流値に依存する。図３の回路は、図示されるｐチャネルエンハンスメントＭＯＳＦＥＴ２０ではなく、ｐチャネルディプリーションＭＯＳＦＥＴを用いるように変更することもできる。回路の動作は概ね同じである。
【００３５】
図３では、再びｐチャネルＭＯＳＦＥＴ２０が、端子Ａ及びＫに、かつそれぞれ電圧比較器２４の正入力２２及び負入力２３に接続され、固有ダイオード２１は、回路の動作を劣化させる不都合な副作用を及ぼす素子として動作するのではなく、図３の回路の動作を高めるために用いられる。
【００３６】
図４は本発明の別の実施形態を示しており、ｎチャネルエンハンスメントＭＯＳＦＥＴを用いる図２の回路が、３端子スイッチング手段１０が誤動作しているか否かを検出するための検出手段１６を備えるように変更される。図２及び図４の３端子スイッチング手段１０は、チャネルから分離された制御端子（ゲートＧ）を備え、ゲート電圧がチャネルを形成或いは制御することにより、チャネルの幅を低減してドレイン−ソース間抵抗を増減し、その結果ゲート電流を用いることなくドレイン電流を変化させるように、スイッチング素子が動作する。従って、ゲート電流（３端子スイッチング手段の制御端子における任意の電流）の存在は、３端子スイッチング手段が誤動作していることを示す。図４に示される、３端子スイッチング手段１０が誤動作しているか否かを検出するための検出手段１６は、ゲート電流が存在するかしないかを判定する。ゲート電流が存在する場合には、検出手段１６の出力はハイになり、インジケータ装置２６に高電圧が入力されて、３端子スイッチング手段１０が誤動作していることを表示する。インジケータ装置２６は、ランプ、或いはＬＥＤのような他の視覚的又は聴覚的な指示装置であってもよい。
【００３７】
３端子スイッチング手段１０が誤動作しているか否かを検出するための検出手段１６は、正入力と負入力とを有する比較器１７と、正極及び負極を有する閾値電圧発生器１８と、抵抗１９とを備える。抵抗１９は２つの端部を有し、電圧比較器１２の出力１５と、スイッチング手段１０の制御端子Ｇとの間に接続される。抵抗１９の第１の端部は電圧比較器１２の出力１５に接続される。抵抗１９の他の端部は３端子スイッチング手段１０の制御端子Ｇと、電圧比較器１７の負入力とに接続される。電圧比較器１２の出力１５は、さらに、閾値電圧発生器１８の正極に接続される。閾値電圧発生器１８の負極は、電圧比較器１７の正入力に接続される。
【００３８】
動作時に、ｎチャネルエンハンスメントＭＯＳＦＥＴ１０が正常に動作している場合には、ゲート電流はほぼ０であり、抵抗１９には電圧がかからないであろう。発生器１８により生成される小さな閾値電圧は、比較器１７の出力を、ＭＯＳＦＥＴ１０が正常であることを示す論理ローレベルの電圧に保持する。ＭＯＳＦＥＴ１０が誤動作している場合には、ＭＯＳＦＥＴ１０のゲートＧに電流が流れ、抵抗１９に電圧が生じるであろう。その電圧が発生器１８により生成される閾値電圧を越える場合には、比較器１７の出力が論理ハイレベルの電圧になり、ＭＯＳＦＥＴが誤動作していることを示すことになる。閾値電圧は、障害警告を発生するゲート電流の量を決定する。実際に、誤動作しているＭＯＳＦＥＴのゲート電流は、適切に動作しているＭＯＳＦＥＴのゲート電流の数百万倍になる場合もある。
【００３９】
ディプリーションＭＯＳＦＥＴを用いる図２及び図３の実施形態は、図４に示される実施形態と同様に、ＭＯＳＦＥＴが誤動作しているか否かを判定するための検出手段を備えるように変更することもできる。
【００４０】
誤動作しているＭＯＳＦＥＴは、ゲート−ソース間或いはゲート−ドレイン間で低インピーダンスを有するであろう。そのような低インピーダンスを判定するための任意の検出手段を、本発明の図２（ｎチャネル）或いは図３（ｐチャネル）のＭＯＳＦＥＴの実施形態のいずれかにおいても用いることができる。例えば、以下の図６に示される検出手段４０は、ＭＯＳＦＥＴのゲートとソースとの間に接続することもできる。ＭＯＳＦＥＴのゲートとドレインが短絡しているか否かを判定するために、類似の検出手段を用いることもできる。任意のタイプのＭＯＳＦＥＴ（すなわちｎチャネル或いはｐチャネル、エンハンスメント或いはデプレッション）に対して同様の回路を設けることができる。
【００４１】
図５Ａは本発明の別の実施形態を示す。より具体的には、バイポーラトランジスタ３０はコレクタＣ、エミッタＥ、ベースＢを備える。さらに、図５Ａの回路は、正入力３３と、負入力３４と、出力３５とを有する電圧比較器３２を備える。バイポーラトランジスタ３０のコレクタは、電圧比較器３２の正入力３３に接続される。バイポーラトランジスタ３０のエミッタは、電圧比較器３２の負入力３４に接続される。バイポーラトランジスタ３０のベースは、電圧比較器３２の出力３５に接続される。バイポーラトランジスタ３０は端子ＡとＫとの間に接続される。
【００４２】
動作時に、端子Ａの電圧が端子Ｋの電圧より高いとき、図５Ａの回路は端子Ａから端子Ｋに電流を流す。さらに、端子Ｋの電圧が端子Ａの電圧より高いとき、図５Ａの回路は、端子Ｋから端子Ａに至る電流の流れを阻止する。さらに、コレクタ−エミッタ間の内部抵抗及びコレクタからエミッタへの電流により、順方向電圧降下が決定される。従って、従来のダイオードに関連する閾値電圧は排除され、順方向電圧降下は低くなる。動作時に、端子ＡとＫとの間に小さな電圧が発生し、端子Ａの電圧が端子Ｋの電圧より高くなるとき、比較器３２はハイレベルの出力３５をバイポーラトランジスタ３０のベースに供給するであろう。従ってｎｐｎトランジスタとして示されるバイポーラトランジスタ３０は、端子Ａから端子Ｋに電流を流すであろう。しかしながら、端子Ｋの電圧が端子Ａの電圧より高い場合には、電圧比較器３２は、バイポーラトランジスタ３０のベースにローレベルの出力３５を供給し、端子Ｋから端子Ａへの電流を遮断するであろう。バイポーラトランジスタ３０の内部抵抗に起因する端子Ｋと端子Ａとの間の電圧が、比較器３２を用いてバイポーラトランジスタをスイッチオフに保持する。
【００４３】
図５Ｂは、ｐｎｐトランジスタを用いて、端子Ａから端子Ｋへの一方向に電流を流し、端子Ｋから端子Ａへの逆方向の電流を阻止し、低い順方向電圧降下を有するための本発明の別の実施形態を開示する。図５Ｂは図５Ａと同様であるが、ｎｐｎバイポーラトランジスタ３０がｐｎｐバイポーラトランジスタ３１に置き換えられている点が異なる。ｐｎｐバイポーラトランジスタ３１のコレクタは電圧比較器３２の正入力３３に接続され、ｐｎｐバイポーラトランジスタ３１のエミッタは電圧比較器３２の負入力３４に接続される。
【００４４】
動作時に、端子Ａと端子Ｋとの間に小さな電圧が発生するとき、比較器３２は、エミッタ電圧に比べて低いベース電圧でバイポーラトランジスタ３１をオンする。バイポーラトランジスタ３１は端子Ｋにコレクタ電流を供給し、端子Ａから電流を引き込む。コレクタ−エミッタ間の小さな電圧降下は、比較器３２を用いてバイポーラトランジスタ３１をオンに保持する。一方、端子Ｋの他の電圧が端子Ａの電圧より高い場合には、電圧比較器３２はバイポーラトランジスタ３１のベースにハイレベルの出力３５を供給する。端子Ａ及びエミッタの低電圧と比較して、バイポーラトランジスタ３１のベースが高電圧になることにより、バイポーラトランジスタ３１はオフするようになり、端子Ｋと端子Ａとの間に電流が流れない。従って、図５Ｂの回路は、端子Ａから端子Ｋに電流を流し、端子Ｋから端子Ａへの電流を阻止することによりダイオードとして機能する。さらにエミッタ−コレクタ間の閾値電圧及びトランジスタを流れる電流は、従来のダイオードの場合より小さい順方向電圧降下を判定する。
【００４５】
図６は、バイポーラトランジスタ３０が誤動作しているか否かを検出するための検出手段４０と、バイポーラトランジスタ３０の誤動作を表示するためのインジケータ装置４３とを加えることにより変更された、ｎｐｎバイポーラトランジスタ３０を含む図５Ａの回路である。
【００４６】
誤動作しているバイポーラトランジスタはベース−エミッタ間が低インピーダンスになるであろう。端子Ａから端子Ｋに電流が流れる場合には、電流経路内の抵抗に起因して、端子Ａ−Ｋ間に小さな正の電圧が生じる。その結果、比較器３２の出力電圧はハイレベルになる。バイポーラトランジスタ３０が正常に動作している場合には、ベース−エミッタ間の電圧は約０．７Ｖである。検出手段４０の発生器４１により生成される閾値電圧は０．７Ｖよりわずかに低く、比較器４２の出力を低電圧に保持し、トランジスタが正常であることを意味している。トランジスタ３０が誤動作している場合には、ベース−エミッタ間電圧は、ほぼ０であろう。発生器４１により生成される閾値電圧により、比較器４２の出力はハイレベルになり、トランジスタが誤動作していることを意味する。発生器４１により生成される閾値電圧は、障害警告を出すことになるベース−エミッタ間電圧を決定する。比較器４２の出力は、トランジスタの障害を表示するためのランプ４４、ＬＥＤ或いは他の視覚的又は聴覚的なインジケータであってもよいインジケータ装置４３に供給される。実際に、誤動作しているトランジスタのベース−エミッタ間電圧はわずか数ｍＶであるが、一方、正常に動作しているトランジスタのベース−エミッタ間電圧は約７００ｍＶである。
【００４７】
さらに、ｐｎｐバイポーラトランジスタが誤動作しているか否かを検出するための検出手段及びｐｎｐバイポーラトランジスタの誤動作を示すためのインジケータ装置を設けることもでき、その場合、図５Ａのｎｐｎトランジスタ３０が図５Ｂに示されるようなｐｎｐトランジスタ３１に置き換えられる。その場合には、図６の検出手段４０に類似の検出手段が、ｐｎｐトランジスタのエミッタ−ベース間に接続される。しかしながら、電圧発生器４１の極性は反転され、比較器４２からの論理ハイレベルの出力は、トランジスタが正常であることを示している。さらに、光を出すためのインジケータ装置４３の消灯が、トランジスタが誤動作していることを示す。
【００４８】
図７及び図８は、別の電圧比較器を用いて変更される図２の回路を示す。本発明の上記実施形態では、電圧比較器１２、２２及び３２は演算増幅器である。しかしながら、これらの電圧比較器は、図７及び図８に示される電圧比較器５２及び６２に置き換えることができる。
【００４９】
図７では、電圧比較器５２は、正入力５３と、負入力５４と、出力５５とを備える。電圧比較器５２は、エミッタｅ１、コレクタｃ１、ベースｂ１を有するバイポーラトランジスタ５６を備える。トランジスタ５６はｎｐｎバイポーラトランジスタとして示されるが、ｎｐｎバイポーラトランジスタ５６の代わりに、ｐｎｐトランジスタを用いるように回路を変更することもできる。電圧比較器５２はさらに、直列抵抗５７、５８及び実際のダイオード５９を備える。バイポーラトランジスタ５６のエミッタｅ１は、電圧比較器５２の正入力５３である。バイポーラトランジスタ５６のコレクタｃ１は、電圧比較器５２の出力５５である。直列抵抗５７、５８は、バイポーラトランジスタ５６のコレクタｃ１とベースｂ１との間に接続される。バイポーラトランジスタ５６のベースｂ１はさらにダイオード５９のアノードに接続され、ダイオード５９のカソードは電圧比較器５２の負入力５４である。ダイオード５９により、ダイオード間で約２５Ｖ〜１５０Ｖの範囲内の電圧を使用できるようになり、従って、電圧比較器５２は、この範囲内の電圧であっても、電圧比較器５２を構成する回路素子間で発生し得るようになる応用形態においても用いることができる。しかしながら、典型的には、正の電源レール電圧は、３．３Ｖ〜１２Ｖの範囲内にある。
【００５０】
図８は、電圧比較器のさらに別の実施形態を含むように変更された図２の回路を示す。図８では、図２の電圧比較器１２が電圧比較器６２により置き換えられている。電圧比較器６２は正入力６３と、負入力６４と、出力６５とを備える。電圧比較器６２は、２つの直列抵抗６６及び６７と、２つのトランジスタ６８及び６９とを備える。各トランジスタはエミッタ、コレクタ及びベースを有する。トランジスタ６８及び６９はｎｐｎバイポーラトランジスタとして示されている。しかしながら、ｎｐｎトランジスタ６８及び６９の代わりに、ｐｎｐトランジスタを用いるように回路を変更することもできる。
【００５１】
図８に示されるように、トランジスタ６８のエミッタは電圧比較器６２の正入力６３である。トランジスタ６９のエミッタは電圧比較器６２の負入力６４である。抵抗６６及び６７は、トランジスタ６８及び６９のコレクタ間に直列に接続される。トランジスタ６８のコレクタは電圧比較器６２の出力６５である。トランジスタ６８及び６９のベースは、トランジスタ６９のコレクタに接続され短絡される。バイポーラトランジスタ６９は、約５Ｖまでのベース−エミッタ間電圧にしか耐えることができない。従って、この電圧がそのレベルを越えるものと予想される場合には、図７に示される電圧比較器が代わりに用いられるべきである。典型的には、その回路用の正の電源レール電圧が３．３Ｖ〜１２Ｖの範囲内にあるとき、トランジスタ６９は十分に使用に耐え得る。
【００５２】
さらに本発明は、端子Ａから端子Ｋの第１の方向に電流を流し、端子Ｋから端子Ａの第２の方向の電流を阻止する方法を含む。この方法では、３端子スイッチの固有ダイオードは、固有ダイオードの実効的なアノードが端子Ａに接続され、固有ダイオードの実効的なカソードが端子Ｋに接続されるように接続される。さらに比較器の正入力の電圧信号が、比較器の負入力の電圧信号と比較され、出力電圧が得られる。電圧比較器の出力は、３端子スイッチの制御端子に接続され、３端子スイッチのソースの電圧が、電圧比較器の正入力に入力され、３端子スイッチのドレインの電圧が電圧比較器の負入力に入力される。
【００５３】
典型的には、ドレイン（或いはソース）をソース（或いはドレイン）より高い電圧に接続することにより、電流がドレイン（或いはソース）からソース（或いはドレイン）に流れるようにする３端子スイッチが用いられる。本発明の方法では、典型的には電流がドレイン（或いはソース）からソース（或いはドレイン）に流れるように、より高い電圧に接続されるドレイン（或いはソース）が、代わりに低電圧に接続され、その素子がソース（或いはドレイン）からドレイン（或いはソース）に電流を流すために用いられるようにする。従って、ＭＯＳＦＥＴ素子は、ＭＯＳＦＥＴ素子が従来動作しようとしている極性とは逆の極性で動作するように接続される。
【００５４】
本発明は、任意のタイプのトランジスタ（ＭＯＳＦＥＴ或いはバイポーラトランジスタ）のような電流を切り替えるためのスイッチング手段を、２つの端子ＡとＫとの間に接続して、端子Ａから端子Ｋに電流を流し、端子Ｋから端子Ａへの電流を阻止し、その場合に、端子Ａ及びＫに接続される２端子間を導通するために大きな閾値電圧が存在しないステップを含む。端子Ａ及びＫに接続される２つの端子間には、スイッチング手段に関連する内部抵抗が存在する。さらに、スイッチング手段の導通は、端子Ａ及びＫから信号を受信する電圧比較器のような装置により制御されるスイッチング手段の制御端子により制御される。スイッチング手段が固有ダイオードを有する場合には、ダイオードのアノードが端子Ａに接続され、ダイオードのカソードが端子Ｋに接続される。スイッチング手段により、端子Ａが端子Ｋより高い電圧であるとき、端子Ａから端子Ｋに電流を流すことができ、端子Ｋの電圧が端子Ａの電圧より高いときには、端子Ｋから端子Ａへの電流を阻止することができる。
【００５５】
本発明の方法は、比較器の正入力の電圧信号を比較器の負入力の電圧信号と比較して、出力を得るステップを含み、そのステップは、（ａ）端子Ａと端子Ｋとを３端子スイッチに接続するステップであって、３端子スイッチが関連する内部抵抗と、関連する固有ダイオードと、ソース、ドレイン及び制御端子とを有する、該接続ステップと、（ｂ）出力電圧を３端子スイッチの制御端子に接続するステップと、（ｃ）固有ダイオードの実効的なアノードを端子Ａに接続するステップと、（ｄ）固有ダイオードの実効的なカソードを端子Ｋに接続するステップと、（ｅ）３端子スイッチのソースを比較器の正入力に接続し、３端子スイッチのドレインを比較器の負入力に接続することにより、電圧信号を比較器に入力するステップとを有する。
【００５６】
本発明を好ましい実施形態を参照しつつ記載してきたが、変形形態及び変更形態も本発明の精神及び範囲内にあることは、当業者には明らかであろう。例えば、ｎｐｎトランジスタは、ｐｎｐトランジスタと（回路を全く変更せずに、或いは少しだけ変更して）置き換えたり、或いはその逆も可能であり、エンハンスメントＭＯＳＦＥＴをディプリーションＭＯＳＦＥＴに置き換えることもでき、その逆も可能である。さらに、回路を少しだけ変更して、ｎチャネルＭＯＳＦＥＴをｐチャネルＭＯＳＦＥＴに置き換えることもでき、またその逆も可能である。
【００５７】
バイポーラトランジスタ及びＭＯＳＦＥＴ、ディプリーションＭＯＳＦＥＴ及びエンハンスメントＭＯＳＦＥＴ、ｐチャネルＭＯＳＦＥＴ及びｎチャネルＭＯＳＦＥＴを用いる回路のための検出手段を用いることもできる。ここで開示された種々の電圧比較器は、図２、図３、図４、図５Ａ、図５Ｂ及び図６の任意の回路において用いることができる。さらに、僅かな変更を加えて、他のタイプのトランジスタのような他のスイッチング手段を用いることもでき、他のトランジスタを含む他のスイッチング手段が、本明細書で開示されたスイッチング手段と均等物であることは、当業者には理解されるものと考えられる。好ましい実施形態の図面及び説明は、本発明の範囲を制限するためではなく、実施例として行われており、全てのそのような変形及び変更は本発明の精神及び範囲に含まれるものである。
【図面の簡単な説明】
【図１Ａ】従来技術によるダイオードのシミュレーションを用いる一方向性の機械式装置の電気的モデルを示す図である。
【図１Ｂ】図１Ａの回路を解析するための、ＭＯＳＦＥＴに関連する固有ダイオードを示す図である。
【図２】ｎチャネルエンハンスメントＭＯＳＦＥＴを用いる、本発明によるダイオードをシミュレーションする回路を示す図である。
【図３】ｐチャネルエンハンスメントＭＯＳＦＥＴを用いる、本発明の別の実施形態によるダイオードをシミュレーションする回路を示す図である。
【図４】本発明の別の実施形態による、誤動作検出手段と誤動作インジケータとを付加した図２の回路を示す図である。
【図５Ａ】本発明の別の実施形態による、ｎｐｎバイポーラトランジスタを用いてダイオードの機能をシミュレーションする回路を示す図である。
【図５Ｂ】本発明の別の実施形態による、ｐｎｐバイポーラトランジスタを用いてダイオードの機能をシミュレーションする回路を示す図である。
【図６】本発明の別の実施形態による、誤動作検出手段と誤動作インジケータとを付加した図５Ａの回路を示す図である。
【図７】本発明の別の実施形態による、別の電圧比較器を用いるために変更された図２の回路を示す図である。
【図８】本発明のさらに別の実施形態による、さらに別の電圧比較器を用いるために変更された図２の回路を示す図である。

Claims

２つの端子Ａ及びＫを備え、前記端子Ａから前記端子Ｋへの一方向に電流を流し、前記端子Ｋから前記端子Ａへの逆方向の電流を阻止する回路であって、
正入力と、負入力と、出力とを備える電圧比較器と、
ソースと、ドレインと、前記電圧比較器の前記出力からの電圧により制御される制御端子とを有し、電流をスイッチングするための３端子スイッチング手段と、
を備え、
前記３端子スイッチング手段は、内部抵抗と、前記ソースと前記ドレインとの間に固有ダイオードとを有し、
前記固有ダイオードの実効的なアノードが前記回路の端子Ａに接続され、前記固有ダイオードの実効的なカソードが前記回路の端子Ｋに接続され、
前記ソースが前記電圧比較器の前記正入力に接続され、前記ドレインが前記電圧比較器の前記負入力に接続され、
前記電圧比較器は、エミッタと、コレクタと、ベースとを有するバイポーラトランジスタと、２つの直列抵抗と、ダイオードとを備え、前記バイポーラトランジスタの前記エミッタが前記電圧比較器の正入力であり、前記バイポーラトランジスタの前記コレクタが前記電圧比較器の出力であり、前記直列抵抗が前記バイポーラトランジスタの前記コレクタと前記ベースとの間に接続され、前記バイポーラトランジスタの前記ベースがさらに前記ダイオードのアノードに接続され、前記ダイオードのカソードが前記電圧比較器の負入力であることを特徴とする回路。
前記３端子スイッチング手段は、ｎチャネルＭＯＳＦＥＴを備えることを特徴とする請求項１に記載の回路。
前記３端子スイッチング手段は、ｐチャネルＭＯＳＦＥＴを備えることを特徴とする請求項１に記載の回路。
２つの端子Ａ及びＫを備え、前記端子Ａから前記端子Ｋへの一方向に電流を流し、前記端子Ｋから前記端子Ａへの逆方向の電流を阻止する回路であって、
正入力と、負入力と、出力とを備える電圧比較器と、
ソースと、ドレインと、前記電圧比較器の前記出力からの電圧により制御される制御端子とを有し、電流をスイッチングするための３端子スイッチング手段と、
を備え、
前記３端子スイッチング手段は、内部抵抗と、前記ソースと前記ドレインとの間に固有ダイオードとを有し、
前記固有ダイオードの実効的なアノードが前記回路の端子Ａに接続され、前記固有ダイオードの実効的なカソードが前記回路の端子Ｋに接続され、
前記ソースが前記電圧比較器の前記正入力に接続され、前記ドレインが前記電圧比較器の前記負入力に接続され、
前記電圧比較器は２つの抵抗と、それぞれエミッタと、コレクタと、ベースとを有する２つのトランジスタとを備え、第１のトランジスタのエミッタが前記電圧比較器の正入力であり、第２のトランジスタのエミッタが前記電圧比較器の負入力であり、前記２つの抵抗が前記第１及び前記第２のトランジスタのコレクタ間に直列に接続され、前記第１のトランジスタの前記コレクタが前記電圧比較器の出力であり、前記２つのトランジスタのベースが前記第２のトランジスタの前記コレクタに接続されて短絡されることを特徴とする回路。
前記３端子スイッチング手段は、ｎチャネルＭＯＳＦＥＴを備えることを特徴とする請求項４に記載の回路。
前記３端子スイッチング手段は、ｐチャネルＭＯＳＦＥＴを備えることを特徴とする請求項４に記載の回路。
２つの端子Ａ及びＫを備え、前記端子Ａから前記端子Ｋへの一方向に電流を流し、前記端子Ｋから前記端子Ａへの逆方向の電流を阻止する回路であって、
正入力と、負入力と、出力とを備える電圧比較器と、
ソースと、ドレインと、前記電圧比較器の前記出力からの電圧により制御される制御端子とを有し、電流をスイッチングするための３端子スイッチング手段と、
前記３端子スイッチング手段の前記制御端子と前記ソースとの間の低インピーダンスを検出することによって、前記３端子スイッチング手段が誤動作しているか否かを検出するための検出手段と、
を備え、
前記３端子スイッチング手段は、内部抵抗と、前記ソースと前記ドレインとの間に固有ダイオードとを有し、
前記固有ダイオードの実効的なアノードが前記回路の端子Ａに接続され、前記固有ダイオードの実効的なカソードが前記回路の端子Ｋに接続され、
前記ソースが前記電圧比較器の前記正入力に接続され、前記ドレインが前記電圧比較器の前記負入力に接続されることを特徴とする回路。
２つの端子Ａ及びＫを備え、前記端子Ａから前記端子Ｋへの一方向に電流を流し、前記端子Ｋから前記端子Ａへの逆方向の電流を阻止する回路であって、
正入力と、負入力と、出力とを備える電圧比較器と、
ソースと、ドレインと、前記電圧比較器の前記出力からの電圧により制御される制御端子とを有し、電流をスイッチングするための３端子スイッチング手段と、
前記３端子スイッチング手段の前記制御端子と前記ドレインとの間の低インピーダンスを検出することによって、前記３端子スイッチング手段が誤動作しているか否かを検出するための検出手段と、
を備え、
前記３端子スイッチング手段は、内部抵抗と、前記ソースと前記ドレインとの間に固有ダイオードとを有し、
前記固有ダイオードの実効的なアノードが前記回路の端子Ａに接続され、前記固有ダイオードの実効的なカソードが前記回路の端子Ｋに接続され、
前記ソースが前記電圧比較器の前記正入力に接続され、前記ドレインが前記電圧比較器の前記負入力に接続されることを特徴とする回路。
２つの端子Ａ及びＫを備え、前記端子Ａから前記端子Ｋへの一方向に電流を流し、前記端子Ｋから前記端子Ａへの逆方向の電流を阻止する回路であって、
正入力と、負入力と、出力とを備える電圧比較器と、
ソースと、ドレインと、前記電圧比較器の前記出力からの電圧により制御される制御端子とを有し、電流をスイッチングするための３端子スイッチング手段と、
前記３端子スイッチング手段の前記制御端子においてゼロ電流を検出することによって、前記３端子スイッチング手段が誤動作しているか否かを検出するための検出手段と、
を備え、
前記３端子スイッチング手段は、内部抵抗と、前記ソースと前記ドレインとの間に固有ダイオードとを有し、
前記固有ダイオードの実効的なアノードが前記回路の端子Ａに接続され、前記固有ダイオードの実効的なカソードが前記回路の端子Ｋに接続され、
前記ソースが前記電圧比較器の前記正入力に接続され、前記ドレインが前記電圧比較器の前記負入力に接続されることを特徴とする回路。
前記３端子スイッチング手段は、ｎチャネルＭＯＳＦＥＴを備えることを特徴とする請求項７〜９のいずれか一項に記載の回路。
前記３端子スイッチング手段は、ｐチャネルＭＯＳＦＥＴを備えることを特徴とする請求項７〜９のいずれか一項に記載の回路。
正入力と、負入力と、出力とを有する電圧比較器と、
ドレインと、ソースと、制御端子とを有する電流スイッチング手段と、
前記電流スイッチング手段の前記制御端子と前記ソースとの間の低インピーダンスを検出することによって、前記電流スイッチング手段が誤動作しているか否かを判定するための検出手段と、
を備え、
前記ドレインが前記電圧比較器の前記負入力に接続され、前記ソースが前記電圧比較器の正入力に接続され、前記制御端子が前記電圧比較器の前記出力に接続されることを特徴とする回路。
正入力と、負入力と、出力とを有する電圧比較器と、
ドレインと、ソースと、制御端子とを有する電流スイッチング手段と、
前記電流スイッチング手段の前記制御端子と前記ドレインとの間の低インピーダンスを検出することによって、前記電流スイッチング手段が誤動作しているか否かを判定するための検出手段と、
を備え、
前記ドレインが前記電圧比較器の前記負入力に接続され、前記ソースが前記電圧比較器の正入力に接続され、前記制御端子が前記電圧比較器の前記出力に接続されることを特徴とする回路。
正入力と、負入力と、出力とを有する電圧比較器と、
ドレインと、ソースと、制御端子とを有する電流スイッチング手段と、
前記電流スイッチング手段の前記制御端子においてゼロ電流を検出することによって、前記電流スイッチング手段が誤動作しているか否かを判定するための検出手段と、
を備え、
前記ドレインが前記電圧比較器の前記負入力に接続され、前記ソースが前記電圧比較器の正入力に接続され、前記制御端子が前記電圧比較器の前記出力に接続されることを特徴とする回路。
前記電流スイッチング手段はｎチャネル素子であることを特徴とする請求項１２〜１４のいずれか一項に記載の回路。
前記電流スイッチング手段はｐチャネル素子であることを特徴とする請求項１２〜１４のいずれか一項に記載の回路。
前記電流スイッチング手段はＭＯＳＦＥＴであることを特徴とする請求項１２〜１４のいずれか一項に記載の回路。
正入力と、負入力と、出力とを有する電圧比較器と、
コレクタと、エミッタと、ベースとを有するバイポーラトランジスタと、
前記バイポーラトランジスタの前記ベースと前記コレクタとの間の低インピーダンスを検出することによって、前記バイポーラトランジスタが誤動作しているか否かを判定するための検出手段と、
を備え、
前記コレクタが前記電圧比較器の前記正入力に接続され、前記エミッタが前記電圧比較器の負入力に接続され、前記ベースが前記電圧比較器の前記出力に接続されることを特徴とする回路。
端子Ａから端子Ｋへの第１の方向に電流を流し、前記端子Ｋから前記端子Ａへの第２の方向への電流を阻止する方法であって、
ｉ）比較器の正入力の電圧信号を前記比較器の負入力の電圧信号と比較して、出力電圧を得るステップと、
ｉｉ）前記端子Ａと前記端子Ｋとの間に３端子スイッチを接続するステップであって、前記３端子スイッチが、内部抵抗と、固有ダイオードと、ソースと、ドレインと、制御端子とを有する、該接続ステップと、
ｉｉｉ）前記出力電圧を前記３端子スイッチの前記制御端子に接続するステップと、
ｉｖ）前記固有ダイオードの実効的なアノードを前記端子Ａに接続するステップと、
ｖ）前記固有ダイオードの実効的なカソードを前記端子Ｋに接続するステップと、
ｖｉ）前記３端子スイッチの前記ソースを前記比較器の前記正入力に接続し、かつ前記３端子スイッチの前記ドレインを前記比較器の前記負入力に接続することにより電圧信号を前記比較器に入力するステップと、
ｖｉｉ）前記制御端子と、前記３端子スイッチの前記ソース及び前記ドレインのうちの一方との間の低インピーダンスを検出することにより、前記３端子スイッチが誤動作しているか否かを検出するステップと、
を有することを特徴とする方法。
端子Ａから端子Ｋへの第１の方向に電流を流し、前記端子Ｋから前記端子Ａへの第２の方向への電流を阻止する方法であって、
ｉ）比較器の正入力の電圧信号を前記比較器の負入力の電圧信号と比較して、出力電圧を得るステップと、
ｉｉ）前記端子Ａと前記端子Ｋとの間に３端子スイッチを接続するステップであって、前記３端子スイッチが、内部抵抗と、固有ダイオードと、ソースと、ドレインと、制御端子とを有する、該接続ステップと、
ｉｉｉ）前記出力電圧を前記３端子スイッチの前記制御端子に接続するステップと、
ｉｖ）前記固有ダイオードの実効的なアノードを前記端子Ａに接続するステップと、
ｖ）前記固有ダイオードの実効的なカソードを前記端子Ｋに接続するステップと、
ｖｉ）前記３端子スイッチの前記ソースを前記比較器の前記正入力に接続し、かつ前記３端子スイッチの前記ドレインを前記比較器の前記負入力に接続することにより電圧信号を前記比較器に入力するステップと、
ｖｉｉ）前記３端子スイッチの前記制御端子においてゼロ電流を検出することにより、前記３端子スイッチが誤動作しているか否かを検出するステップと、
を有することを特徴とする方法。