WO2020034446A1 - 一种超低损耗理想二极管 - Google Patents
一种超低损耗理想二极管 Download PDFInfo
- Publication number
- WO2020034446A1 WO2020034446A1 PCT/CN2018/114013 CN2018114013W WO2020034446A1 WO 2020034446 A1 WO2020034446 A1 WO 2020034446A1 CN 2018114013 W CN2018114013 W CN 2018114013W WO 2020034446 A1 WO2020034446 A1 WO 2020034446A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- channel mos
- mos tube
- tube
- loss
- drain
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
Abstract
本发明涉及二极管技术领域,尤其是一种超低损耗理想二极管,包括组合逻辑控制电路和第一P沟道MOS管,组合逻辑控制电路包括第二P沟道MOS管、第三P沟道MOS管、第一电阻和第二电阻,第一P沟道MOS管的漏极连接第二P沟道MOS管的源极,第一P沟道MOS管的源极电连接第三P沟道MOS管的源极,第一P沟道MOS管的栅极电连接第三P沟道MOS管的漏极,第二P沟道MOS管的栅极连接第二P沟道MOS管的漏极和第三P沟道MOS管的栅极,第二P沟道MOS管的漏极通过第一电阻接地,第三P沟道MOS管的漏极通过第二电阻接地。本发明有益效果:具有防止倒灌功能,可以保护前级电路;整个电路具有非常低的损耗,静态电流损耗小于100nA;使用组合逻辑控制电路,电路简单,成本很低,实用性强。
Description
本发明涉及功率二极管技术领域,尤其是一种超低损耗理想二极管。
二极管由于具有单向导通特性,具有防止倒灌功能,得到越来越多的应用,特别是肖特基二极管串接的电源上具有较小压降,正受到越来越多设计师的欢迎。由于肖特基二极管的压降还是大于MOS管压降,对于一些电压敏感的电路来说,更倾向于使用具有低阻抗特性的MOS管,提高产品的可靠性。现在有很多USB电源开关(配电开关),自带了防止倒灌的功能,如MP62055芯片。因为当外部设备连接到计算机的USB端口时,设备绝对不能将电流反向流入计算机的VBus,否则会烧坏计算机。目前Oring电路应用于很多场合,作用就是保证各个单体电源互相独立、不出现倒灌现象,最常见应用于均流电路中,满足不同功率需求。
因此需要一种理想二极管,超低损耗的理想二极管,进一步降低压降,并具有防倒灌,保护前级功能,使损耗降到最低,延长电池工作时间。
另外,与本发明最相近的技术实现方案如下,但都存在一定不足:
二极管方案:二极管由于本身具有单向导电性,所以是天然的Oring电路,最基本的Oring电路就是在输出端加一个二极管。使用二极管串接在电源上,电路简单,其缺陷是二极管大约有0.6V的压降,电压降会随着输入电流成比例的功率损耗。随着电流增大,压降也会变大,如用肖特基二极管取代可以降低功率,但是功率损耗比较大:以肖特基二极管SS54为例,电流0.1A、1A、10A、20A对应的压降分别为0.3V、0.4V、0.85V、1.4V,对应的损耗分别为0.03W、0.4W、8.5W、28W,意味着通过电流越大,损耗也越大。肖特基二极管缺点是压降,换算为电流损耗,其静态电流损耗至少为毫安级。
MCU+PMOS管方案:电路特点需要一个额外的辅助电压、微控制器(MCU),使用MCU的两路AD对PMOS管的漏极(D极)和源极(S极)进行电压采集,比较两者的电压大小,进而控制PMOS管的导通与截止,不足之处工作电流损耗至少为毫安级,电流损耗很大,且需要使用额外的辅助电压和MCU,方案成本高。
双NPN对管+NMOS管方案:电路特点需要一个额外的辅助电压,使用相同厂家同一批次的两个NPN管,这样就可以保证两个集电极电压是基本相等,或者优选封装在一起的两个NPN三极管对管,这样就几乎相等了,从而可以保证恰当的开关和防倒灌功能,不足之处三极管的偏置电阻为千欧姆级,静态工作电流损耗至少为毫安级,电流损耗很大,且需要使用额外的辅助电压。
双PNP对管+PMOS管方案:选用封装在一起的两个PNP三极管的器件,可以保证两个集电极就几乎相等了,从而可以保证恰当的开关和防倒灌功能,不足之处三极管的偏置电阻为千欧姆级,静态工作电流损耗至少为毫安级,电流损耗很大。
理想二极管方案:使用芯片LTC4413,凌特公司(Linear Technology)推出双通道理想二极管LTC4413,它特别针对减少热量、压降与占板面积及延长电池使用时间而设计。该器件非常适用于需要理想二极管"或"功能来实现负载共享或两个输入电源间自动切换的应用。LTC4413在500mA和2A时分别具有80mV和210mV的低正向电压,泄漏电流仅为1uA,较分立二极管"或"解决方案有极大改进。LTC4413含有两个100mOhm的P沟道MOSFET。每个MOSFET的最大正向电流限制在恒定2.6A,内部热限制电路在出现故障时可保护器件。不足之处:输出电流高大为1A,静态电流低于40μA,且存在低于1μA的反向倒灌电流将从输出端OUT流向输入端IN;9uA漏极开路STAT引脚指示所选通道的导通状态,并可用于驱动外部P沟道MOSFET以控制第三个备用电源;LTC4413价格高,以1000片为单位批量购买,每片起价为2.15美元。
因此,对于上述问题有必要提出一种超低损耗理想二极管。
发明内容
本发明目的是克服了现有技术中的不足,提供了一种超低损耗理想二极管。
为了解决上述技术问题,本发明是通过以下技术方案实现:
一种超低损耗理想二极管,包括组合逻辑控制电路和PMOS管,所述组合逻辑控制电路包括第二P沟道MOS管、第三P沟道MOS管、第一电阻和第二电阻,所述PMOS管的漏极连接第二P沟道MOS管的源极,所述PMOS管的源极电连接所述第三P沟道MOS管的源极,所述第二P沟道MOS管的栅极连接第三P沟道MOS管的栅极,所述第二P沟道MOS管的漏极通过第一电阻接地,所述第三P沟道MOS管的漏极通过第二电阻接地,当输入电压Vin不小于输出电压Vout时,PMOS管导通;反之PMOS管截止,防止Vout电流进行倒灌至Vin,保护Vin电源前级电路。
优选地,所述第一P沟道MOS管的栅极分别连接第三P沟道MOS管的漏极和第二电阻。
优选地,所述第二P沟道MOS管的栅极分别连接第二P沟道MOS管的漏极和第一电阻。
优选地,所述组合逻辑控制电路静态损耗很低,电流损耗为小于微安级,若2个电阻串接100MΩ电阻,静态电流损耗小于100nA。
优选地,所述电路具有防止倒灌的功能,且具有很低的正向电压。
优选地,所述第一P沟道MOS管可以使用不同导通电流大小的P沟道MOS管。对于大功率的电源控制,PMOS可以选择D极与S极之间的导通电阻为数毫欧、通过电流大的功率管器件组合逻辑控制电路由PMOS对管和电阻组成,通对PMOS管的漏极(D极)和源极(S极)之间的电压选择、比较后,输出不同的电平控制PMOS管的导通与截止选用D极与S极之间的导通电阻为数毫,欧的PMOS管,可以通过很大电流(百安培级),那么通过PMOS管的压降很小(百安培电流压降小),可以近似为一个理想二极管。
本发明有益效果:本发明具有防止倒灌功能,可以保护前级电路;具有非常低的损耗,静态电流损耗小于100nA;使用组合逻辑控制电路,电路简单,成本很低,实用性强。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明,以充分地了解本发明的目的、特征和效果。
图1是本发明的原理框图。
图2是本发明采用分立的PMOS管的电路原理图。
图3是本发明采用PMOS对管BSS84DW-7-F的电路原理图。
以下结合附图对本发明的实施例进行详细说明,但是本发明可以由权利要求限定和覆盖的多种不同方式实施。
如图1并结合图2和图3所示,图1为图2简化示意图,包括组合逻辑控制电路(D1)和PMOS管(V1),组合逻辑控制电路(D1)由2个同型号的P沟道MOS管(V2、V3)、2个串接电阻(R1、R2)组成。具有相同的参数、封装在一起的PMOS对管和串接2个电阻(R1、R2)组成电路控制PMOS管(V1)的导通与截止:当输入电压Vin不小于输出电压Vout时,PMOS管(V1)导通;反之PMOS管(V1)截止,防止Vout电流进行倒灌至Vin,保护Vin电源前级电路。由于MOS管属于电压器件,MOS管导通和截止时其电流非常小,串接大阻值电阻,可以忽略不计,导通时只损耗很小的电流(小于微安级),与传统肖特基二极管或PNP对管控制的PMOS管电路相比,损耗降低很大,PMOS对管组成的电路属于超低损耗控制器,理想二极管电路电流损耗低于微安级。
进一步的,所述MOS对管具有相同的参数、对称的双P沟道MOS对管(D2),可以保证温度变化时尽可能保持参数一致性,如图3所示。所述电路根据不同损耗需求调整PMOS对管(D2)两个漏极(D极)串接电阻的大小,满足损耗需求。所述电路静态损耗很低,电流损耗为小于微安级,若2个电阻串接 100MΩ电阻,静态电流损耗小于100nA,所述电路具有防止倒灌的功能,且具有很低的正向电压。
其中,所述组合逻辑控制电路(D1)由PMOS管(V1)、PMOS对管(V2、V3)、2个电阻(R1、R2)组成,所述PMOS管(V1)可以使用不同导通电流大小的P沟道MOS管,满足不同功率要求。本发明具有防止倒灌功能,可以保护前级电路;具有非常低的损耗,静态电流损耗小于100nA;使用组合逻辑控制电路,电路简单,成本很低,实用性强,特别适合于物联网NB-IoT超低损耗理想二极管电路应用,电路非常简单且具有很低成本。其中,
根据不同损耗需求选用D极与S极之间的导通电阻合适的PMOS管,满足损耗需求。对于大功率的电源控制,PMOS可以选择D极与S极之间的导通电阻为数毫欧、通过电流大的功率管器件组合逻辑控制电路由PMOS对管和电阻组成,通对PMOS管的漏极(D极)和源极(S极)之间的电压选择、比较后,输出不同的电平控制PMOS管的导通与截止,由于MOS管属于电压器件,MOS管导通和截止时其电流非常小,可以忽略不计,导通时只损耗很小的电流(小于微安级)。选用D极与S极之间的导通电阻为数毫欧的PMOS管,可以通过很大电流(百安培级),那么通过PMOS管的压降很小(百安培电流压降小),可以近似为一个理想二极管。
根据上述原理图设计PCB板进行测试,PMOS管(V1)使用AO3401A,组合逻辑控制电路采用两个独立的PMOS管AO3401A、PMOS对管BSS84DW-7-F,装配后分别测试。
PMOS管(V2、V3)采用两个独立的AO3401A,测试电路如图2所示,AO3401A管导通典型值VGS(th)=-0.9V(-0.5V~-1.3V),测试结果如表1所示:使用3.88V锂电池供电时(串接电阻均为10MΩ),VA=3.88V、VB=3.87V、VC=3.28V、VD=1.73V,电池静态输出损耗电流IL为0.6μA,V2、V3均处于可变电阻区,V1导通,接负载后可以通过数安培电流;VB接上4.36V电源后,VC=3.28V、VD=4.36V,V2均处于可变电阻区、V3导通,V1截止,电池静态输出损耗电 流IL为0.3μA(无倒灌电流流入电池)、VB接上4.36V电源的静态输出损耗电流IP为0.43μA。两个串接电阻分别焊接为100MΩ,1MΩ、100kΩ,测试的结果如表1所示,组合逻辑控制电路能够有效控制PMOS(V1)管导通与截止,接负载后可以通过数安培电流,即能够通过大电流和具有防倒灌功能,大大扩展了应用范围。
表1 两个独立的PMOS管AO3401A
序号 | R1(Ω) | R2(Ω) | VA(V) | VB(V) | VC(V) | VD(V) | IL(μA) | IP(μA) |
1 | 100M | 100M | 3.88 | 3.88 | 3.64 | 0.54 | 0.06 | 0.043 |
2 | 10M | 10M | 3.88 | 3.88 | 3.31 | 1.75 | 0.62 | 0.43 |
3 | 1M | 1M | 3.88 | 3.88 | 3.20 | 2.69 | 6.2 | 4.3 |
4 | 100k | 100k | 3.88 | 3.88 | 3.09 | 2.98 | 60.9 | 43.8 |
PMOS对管采用BSS84DW-7-F,测试电路如图3所示,PMOS对管导通典型值VGS(th)=-1.6V(-0.8V~-2.0V),使用3.88V锂电池供电时(串接电阻均为10MΩ),VA=3.88V、VB=3.88V、VC=2.74V、VD=1.40V,电池静态输出损耗电流为0.5μA,V2、V3均处于可变电阻区,V1导通;VB接上4.36V电源后,VC=2.72V、VD=4.36V,V2均处于可变电阻区、V3导通,V1截止,电池静态输出损耗电流为0.2μA(无倒灌电流流入电池)、VB接上4.36V电源的静态输出损耗电流为0.4μA。两个串接电阻分别焊接为100MΩ,1MΩ、100kΩ,得到的测试结果与图2无异,组合逻辑控制电路能够有效控制PMOS(V1)管导通与截止,即能够通过大电流和具有防倒灌功能。
本发明的有益效果是:与传统功率二极管或三极管控制电流损耗毫安级相比,静态电流损耗小两个数量级以上;与理想二极管(LTC4413)相比,静态损耗电流降低一个数量级以上,且不存倒灌电流。使用本发明电路大降低了设备的静态损耗,延长了电池的工作时间,设备维护成本,损耗降低大,适合于物联网NB-IoT超低损耗理想二极管电路应用,电路很简单且具有很低成本优势。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此,凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。
Claims (3)
- 一种超低损耗理想二极管,其特征在于:包括组合逻辑控制电路和第一P沟道MOS管,所述组合逻辑控制电路包括第二P沟道MOS管、第三P沟道MOS管、第一电阻和第二电阻,所述第一P沟道MOS管的漏极连接第二P沟道MOS管的源极,所述第一P沟道MOS管的源极电连接所述第三P沟道MOS管的源极,所述第一P沟道MOS管的栅极电连接第三P沟道MOS管的漏极,所述第二P沟道MOS管的栅极连接第二P沟道MOS管的漏极和第三P沟道MOS管的栅极,所述第二P沟道MOS管的漏极通过第一电阻接地,所述第三P沟道MOS管的漏极通过第二电阻接地,当输入电压Vin不小于输出电压Vout时,PMOS管导通;反之PMOS管截止,防止Vout电流进行倒灌至Vin,保护Vin电源前级电路。
- 如权利要求1所述的一种超低损耗理想二极管,其特征在于:所述组合逻辑控制电路静态电流损耗为小于微安级,若2个电阻串接100MΩ电阻,静态电流损耗小于100nA。
- 如权利要求2所述的一种超低损耗理想二极管,其特征在于:所述第一P沟道MOS管可使用不同导通电流大小的P沟道MOS管。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821304820.XU CN209017006U (zh) | 2018-08-14 | 2018-08-14 | 一种超低损耗理想二极管 |
CN201821304820.X | 2018-08-14 | ||
CN201810920906.3 | 2018-08-14 | ||
CN201810920906.3A CN108768358A (zh) | 2018-08-14 | 2018-08-14 | 一种超低损耗理想二极管 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020034446A1 true WO2020034446A1 (zh) | 2020-02-20 |
Family
ID=69525007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/CN2018/114013 WO2020034446A1 (zh) | 2018-08-14 | 2018-11-05 | 一种超低损耗理想二极管 |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2020034446A1 (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1297613A (zh) * | 1998-04-14 | 2001-05-30 | Nmb(美国)公司 | 模拟二极管的电路 |
TW200537799A (en) * | 2004-05-14 | 2005-11-16 | Quanta Comp Inc | One-way conduction device |
US20070103223A1 (en) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corporation | Semiconductor device |
CN101490922B (zh) * | 2006-07-27 | 2012-02-01 | 雅迪信科技有限公司 | 用于o形环场效应晶体管的改进控制器 |
CN206452153U (zh) * | 2017-02-14 | 2017-08-29 | 深圳市维创尼克科技有限公司 | 一种用单片机实现的防倒灌理想二极管 |
-
2018
- 2018-11-05 WO PCT/CN2018/114013 patent/WO2020034446A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1297613A (zh) * | 1998-04-14 | 2001-05-30 | Nmb(美国)公司 | 模拟二极管的电路 |
TW200537799A (en) * | 2004-05-14 | 2005-11-16 | Quanta Comp Inc | One-way conduction device |
US20070103223A1 (en) * | 2005-10-20 | 2007-05-10 | Nec Electronics Corporation | Semiconductor device |
CN101490922B (zh) * | 2006-07-27 | 2012-02-01 | 雅迪信科技有限公司 | 用于o形环场效应晶体管的改进控制器 |
CN206452153U (zh) * | 2017-02-14 | 2017-08-29 | 深圳市维创尼克科技有限公司 | 一种用单片机实现的防倒灌理想二极管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10361695B2 (en) | Current sensing and control for a transistor power switch | |
US11314273B2 (en) | Power supply switching circuit | |
US20110292556A1 (en) | Protection circuit and method for electronic devices | |
CN113703513B (zh) | 防倒灌保护模块、低压差线性稳压器、芯片及供电系统 | |
CN106020317B (zh) | 一种低压差线性稳压器的过流保护电路 | |
CN106160419B (zh) | 低压差稳压电源电路结构 | |
KR100355685B1 (ko) | 전력반도체스위치및자동전기시스템 | |
CN211557134U (zh) | 一种低损耗高端理想二极管 | |
CN114624485A (zh) | 应用于高压模拟集成电路的低压熔丝修调电路 | |
CN105929886A (zh) | 基准电压电路以及电子设备 | |
WO2020034446A1 (zh) | 一种超低损耗理想二极管 | |
CN106921371B (zh) | 低功耗上电复位电路 | |
CN112217178A (zh) | 反向输入保护电路、集成电路芯片和稳压电源 | |
CN109871060B (zh) | 线性稳压器电路 | |
CN209375240U (zh) | 一种超低损耗两路电源切换防倒灌电路 | |
CN208571700U (zh) | 一种超低损耗双路电源切换防倒灌电路 | |
CN109831020A (zh) | 一种超低损耗两路电源切换防倒灌电路 | |
CN108089627B (zh) | 参考电压缓冲电路 | |
CN111193387A (zh) | 一种超低损耗低端理想二极管 | |
CN110176856B (zh) | 一种零静态电流、带过流保护的功率开关电路及实现方法 | |
CN110058140B (zh) | 一种上电电压检测电路、电子器件以及物联网设备 | |
WO2020034447A1 (zh) | 一种超低损耗双路电源切换防倒灌电路 | |
TWI483502B (zh) | 過溫度保護電路 | |
CN209017006U (zh) | 一种超低损耗理想二极管 | |
CN108768358A (zh) | 一种超低损耗理想二极管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18930165 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18930165 Country of ref document: EP Kind code of ref document: A1 |