CN109756213B - 单向导通装置 - Google Patents

Abstract

本发明公开一种单向导通装置，包括第一晶体管与驱动电路。驱动电路包括第一电路、第二电路与检测电路。第一晶体管耦接于单向导通装置的输入端与输出端之间。于第一电路中，第一导通单元耦接于单向导通装置的输入端与第一电阻之间。于第二电路中，第二导通单元耦接于单向导通装置的输出端与第二电阻之间。驱动电路通过检测电路检测是否存在一电流由第一导通单元与第一电阻之间的节点流向第二导通单元与第二电阻之间的节点，以导通或关闭第一晶体管，进而控制单向导通装置的导通或关闭。本发明中，功率损失较小，检测电路的电路架构简单且足以灵敏地检测单向导通装置的输入端与输出端的电压变化，能实时地使单向导通装置导通或关闭。

Description

单向导通装置

技术领域

本发明乃涉及一种单向导通装置，特别涉及一种功率损失较小的单向导通装置。

背景技术

二极管为一种常用于电路设计中的电子组件。二极管具有能够单向传导电流的特性。在正常使用的电流范围内，当二极管被施以正向偏压时，其端电压几乎维持不变，而当二极管被施以逆向偏压时，二极管处于截止状态。举例来说，二极管可应用于电源供应电路的电源输入端，以避免受电装置内电池的电流向外流，另外，二极管也可应用于具有双电源输入的电源供应电路，其可防止来自一电源供应端的电流流向另一电源供应端，也可让一电源供应端的电流流向另一电源供应端。

然而，虽然二极管在被施以正向偏压时，其理想压降为0.6伏特，然而在实作上，其实际压降可能偏差至1伏特-1.2伏特。此时，假设流经二极管的电流大小为10安培，由此二极管造成功率损失便会达12瓦特。

除此之外，当二极管被施以逆向偏压时，虽然处于截止状态，但少数载子的漂移运动将形成由二极管的负极端流向二极管的正极端的反向电流，此反向电流一般称为漏电流。此漏电流会造成电路中不必要的功率损失，降低了电路整体的电源使用效率。

发明内容

为改善前述缺点，本发明提供了一种单向导通装置，具有一输入端与一输出端，这种单向导通装置包括第一晶体管与驱动电路。第一晶体管的第一端耦接于单向导通装置的输入端，且第一晶体管的第二端耦接于单向导通装置的输出端。驱动电路包括第一电路、第二电路与检测电路。第一电路包括第一导通单元与第一电阻。第一导通单元耦接于单向导通装置的输入端与第一电阻的一端之间，且第一电阻的另一端耦接参考电压。第二电路包括第二导通单元与第二电阻。第一导通单元耦接于单向导通装置的输出端与第二电阻的一端之间，且第二电阻的另一端耦接参考电压。检测电路耦接于第一导通单元与第一电阻之间的节点、第二导通单元与第二电阻之间的节点以及第一晶体管的第三端。驱动电路通过检测电路检测是否存在一电流由第一导通单元与第一电阻之间的节点流向第二导通单元与第二电阻之间的节点，以导通或关闭第一晶体管，进而控制单向导通装置的导通或关闭。

于此单向导通装置中，所述第一晶体管为一PMOS晶体管，所述第一晶体管的第一端为漏极，所述第一晶体管的第二端为源极且所述第一晶体管的第三端为栅极，且所述驱动电路还包括一开关电阻，所述开关电阻耦接于所述第一晶体管的第二端与第三端之间。若所述驱动电路通过所述检测电路检测到由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点的所述电流，则所述驱动电路导通所述第一晶体管，使得所述单向导通装置导通。若所述驱动电路通过所述检测电路无法检测到由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点的所述电流，则关闭所述第一晶体管，使得所述单向导通装置关闭。

于此单向导通装置中，所述第一晶体管为一NMOS晶体管，所述第一晶体管的第一端为源极，所述第一晶体管的第二端为漏极且所述第一晶体管的第三端为栅极。若所述驱动电路通过所述检测电路检测到由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点的所述电流，则所述驱动电路导通所述第一晶体管，使得所述单向导通装置导通。若所述驱动电路通过所述检测电路无法检测到由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点的所述电流，则关闭所述第一晶体管，使得所述单向导通装置关闭。

于此单向导通装置中，所述检测电路包括第三导通单元、第二晶体管与第三晶体管。第三导通单元耦接于所述第一导通单元与所述第一电阻之间的节点以及所述第二导通单元与所述第二电阻之间的节点之间。所述第二晶体管的第一端与第二端跨接于所述第三导通单元，且所述第二晶体管的第三端通过一第三电阻耦接所述参考电压。所述第三晶体管的第一端耦接于所述第一晶体管的第三端，所述第三晶体管的第二端耦接所述参考电压，且所述第三晶体管的第三端耦接于所述第二晶体管的第三端与所述第三电阻之间。所述第三导通单元为一二极管。

于此单向导通装置中，所述第二晶体管为一PNP型BJT晶体管，所述第二晶体管的第一端为射极，所述第二晶体管的第二端为基极，且所述第二晶体管的第三端为集电极。所述第三晶体管为一NMOS晶体管，所述第三晶体管的第一端为漏极，所述第三晶体管的第二端为源极，且所述第三晶体管的第三端为栅极。当所述第三导通单元导通，使得所述电流由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点时，所述第二晶体管与所述第三晶体管导通，使得所述驱动电路导通所述第一晶体管。当所述第三导通单元关闭，没有所述电流由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点时，所述第二晶体管与所述第三晶体管关闭，使得所述第一晶体管关闭。

于此单向导通装置中，所述第二晶体管为一NPN型BJT晶体管，所述第二晶体管的第一端为射极，所述第二晶体管的第二端为基极，且所述第二晶体管的第三端为集电极。所述第三晶体管为一PMOS晶体管，所述第三晶体管的第一端为漏极，所述第三晶体管的第二端为源极，且所述第三晶体管的第三端为栅极。当所述第三导通单元导通，使得所述电流由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点时，所述第二晶体管与所述第三晶体管导通，使得所述驱动电路导通所述第一晶体管。当所述第三导通单元关闭，没有所述电流由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点时，所述第二晶体管与所述第三晶体管关闭，使得所述第一晶体管关闭。

于此单向导通装置中，所述第一电路的所述第一导通单元与所述第二电路的所述第二导通单元为二极管，且一第四电阻耦接所述第二导通单元与所述第二电阻之间的节点以及所述第二导通单元之间。

于此单向导通装置中，所述第一电路的所述第一导通单元为二极管。所述第二电路的所述第二导通单元为一PNP型BJT晶体管，所述第二导通单元的射极耦接于所述输出端，所述第二导通单元的集电极通过所述第二电阻耦接所述参考电压，所述第二导通单元的基极通过一第五电阻耦接于所述第一导通单元与所述第一电阻之间的节点。一第六电阻耦接于所述输入端与所述第一导通单元之间。

于此单向导通装置中，所述第一电路的所述第一导通单元为一PNP型BJT晶体管。所述第一导通单元的射极通过一第六电阻耦接所述输入端，所述第一导通单元的基极通过一第七电阻耦接于所述第一导通单元的集电极，并进一步耦接于所述第一导通单元与所述第一电阻之间的节点。所述第二电路的所述第二导通单元为一PNP型BJT晶体管。所述第二导通单元的射极耦接于所述单向导通装置的所述输出端，所述第二导通单元的集电极通过一第四电阻耦接于所述第二电阻与所述第三导通单元，所述第二导通单元的基极通过一第五电阻耦接于所述第七电阻以及所述第一导通单元与所述第一电阻之间的节点。

于此单向导通装置中，所述第一电路的所述第一导通单元为一电阻，且所述第二电路的所述第二导通单元为一电阻。

本发明所提供的单向导通装置由于具有前述的电路架构，因此能够有效地减少电路中不必要的功率损失，以提升电路整体的电源使用效率。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是这些说明与附图说明书附图仅用来说明本发明，而非对本发明的权利要求作任何的限制。

附图说明

图1根据本发明一例示性实施例示出的单向导通装置的电路图。

图2为根据本发明另一例示性实施例示出的单向导通装置的电路图。

图3为根据本发明又一例示性实施例示出的单向导通装置的电路图。

图4为根据本发明又一例示性实施例示出的单向导通装置的电路图。

图5为根据本发明又一例示性实施例示出的单向导通装置的电路图。

具体实施方式

在下文将参看附图更充分地描述各种例示性实施例，在附图中展示一些例示性实施例。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。确切而言，提供这些例示性实施例使得本发明将为详尽且完整，且将向熟习此项技术者充分传达本发明概念的范围。在诸附图中，类似数字始终指示类似组件。

将理解的是，虽然第一、第二、第三等用语可使用于本文中用来描述各种组件或组件，但这些组件或组件不应被这些用语所限制。这些用语仅用以区分一个组件或组件与另一组件或组件。因此，下述讨论的第一组件或组件，在不脱离本发明的启示下，可被称为第二组件或第二组件。

[单向导通装置的一实施例]

请参照图1，图1为根据本发明一例示性实施例示出的单向导通装置的电路图。

如图1所示，本实施例所提供的单向导通装置包括第一晶体管Q1与驱动电路10。第一晶体管Q1的第一端耦接于单向导通装置的输入端，且第一晶体管Q1的第二端耦接于单向导通装置的输出端。为便于说明，于图1中，第一晶体管Q1的第一端以①标示，第一晶体管Q1的第二端以②标示，且第一晶体管Q1的第三端以③标示。

另外，驱动电路10包括第一电路12、第二电路14与检测电路16。第一电路12包括第一导通单元D1与第一电阻r1。第一导通单元D1耦接于单向导通装置的输入端与第一电阻r1的一端之间，且第一电阻r1的另一端耦接一参考电压(此参考电压是由电路设计者根据应用需求所设计，于图1中，此参考电压举例为一接地电压)。第二电路14包括第二导通单元D2与第二电阻r2。第二导通单元D2耦接于单向导通装置的输出端与第二电阻r2的一端之间，且第二电阻r2的另一端耦接所述参考电压(于图1中，此参考电压举例为一接地电压)。检测电路16耦接于第一导通单元D1与第一电阻r1之间的节点、第二导通单元D2与第二电阻r2之间的节点以及第一晶体管Q1的第三端。

大体而言，于本实施例中，是由驱动电路10通过检测电路16来检测是否有电流从第一导通单元D1与第一电阻r1之间的节点流向第二导通单元D2与第二电阻r2之间的节点，并据以产生一电压信号来导通或关闭第一晶体管Q1。当第一晶体管Q1被导通时，单向导通装置的输入端与输出端之间便是通路，然而当第一晶体管Q1被关闭时，单向导通装置的输入端与输出端之间便是断路。如此一来，驱动电路10便能控制单向导通装置的导通或关闭。

本实施例所提供的单向导通装置的特色之一是在于采用MOS晶体管来作为第一晶体管Q1。相较于二极管，MOS晶体管导通时的压降远小于二极管导通时的压降，故所造成的功率损失较小。再者，由于二极管仅具有两个引脚，当其应用于单向导通装置时，仅根据其两引脚的电压(即，单向导通装置的输入端的电压与输出端的电压)被控制导通与关闭。然而，MOS晶体管具有三个引脚，当其应用于单向导通装置时，可由驱动电路10产生一电压信号至MOS晶体管上作为控制端的引脚来控制MOS晶体管的导通与关闭。

于图1中，驱动电路10还包括一开关电阻r0。开关电阻r0耦接于第一晶体管Q1的第二端与第三端之间。再者，第一晶体管Q1为一PMOS晶体管，第一晶体管Q1的第一端为漏极，第一晶体管Q1的第二端为源极，且第一晶体管Q1的第三端为栅极。须说明地是，由于第一晶体管Q1为一PMOS晶体管，因此于图1中，单向导通装置的输入端以P标示，单向导通装置的输出端以N标示。

于本实施例中，由于第一晶体管Q1为一PMOS晶体管，当驱动电路10通过检测电路16检测到有电流由第一导通单元D1与第一电阻r1之间的节点流向第二导通单元D2与第二电阻r2之间的节点时，驱动电路10便会产生低电位的电压信号来导通第一晶体管Q1，让单向导通装置的输入端与输出端之间形成通路。相反地，当驱动电路10通过检测电路16未检测到有电流由第一导通单元D1与第一电阻r1之间的节点流向第二导通单元D2与第二电阻r2之间的节点时，驱动电路10便会通过开关电阻r0产生高电位的电压信号来关闭第一晶体管Q1，让单向导通装置的输入端与输出端之间形成断路。

接下来，将说明驱动电路10如何通过检测电路16来产生电压信号以导通或关闭第一晶体管Q1。

再如图1所示，检测电路16包括第三导通单元D3、第二晶体管Q2与第三晶体管Q3。第三导通单元D3耦接于第一电路12中第一导通单元D1与第一电阻r1之间的节点以及第二电路14中第二导通单元D2与第二电阻r2之间的节点之间。第二晶体管Q2的第一端与第二端跨接于第三导通单元D3，且第二晶体管Q2的第三端通过第三电阻r3耦接参考电压。第三晶体管Q3的第一端耦接于第一晶体管Q1的第三端，第三晶体管Q3的第二端耦接参考电压，且第三晶体管Q3的第三端耦接于第二晶体管Q2的第三端与第三电阻r3之间。为便于说明，于图1中，第二晶体管Q2与第三晶体管Q3的第一端以①标示，第二晶体管Q2与第三晶体管Q3的第二端以②标示，且第二晶体管Q2与第三晶体管Q3的第三端以③标示。

于本实施例中，第三导通单元D3为一二极管，且第四电阻r4耦接第二导通单元D2与第二电阻r2之间的节点以及第二导通单元D2之间。再者，第二晶体管Q2为一PNP型BJT晶体管(Bipolar Junction Transistor)，且第三晶体管Q3为一NMOS晶体管。第二晶体管Q2的第一端为射极，第二晶体管Q2的第二端为基极，且第二晶体管Q2的第三端为集电极。另外，第三晶体管Q3为一NMOS晶体管，第三晶体管Q3的第一端为漏极，第三晶体管Q3的第二端为源极，且第三晶体管Q3的第三端为栅极。

值得注意地是，于本实施例中，第一电阻r1、第二电阻r2、第三电阻r3与第四电阻r4的电阻值被设计以使得在单向导通装置的输入端与输出端之间形成通路的情况下，第一导通单元D1与第一电阻r1之间的节点的电压会比第二导通单元D2与第二电阻r2之间的节点的电压高约0.6V-0.7V。如此一来，只要第一导通单元D1与第一电阻r1之间的节点的电压比第二导通单元D2与第二电阻r2之间的节点的电压高约0.6V-0.7V(即，二极管的导通电压)，第三导通单元D3便可被导通。相反地，一旦第一导通单元D1与第一电阻r1之间的节点的电压比第二导通单元D2与第二电阻r2之间的节点的电压低于0.6V-0.7V，第三导通单元D3便无法被导通。

在第一导通单元D1与第一电阻r1之间的节点的电压比第二导通单元D2与第二电阻r2之间的节点的电压高约0.6V-0.7V的情况下，第三导通单元D3被导通，电流由第一导通单元D1与第一电阻r1之间的节点流向第二导通单元D2与第二电阻r2之间的节点，于是第二晶体管Q2的第一端被施予一个顺向偏压且第二晶体管Q2的第二端处于低电位，使得第二晶体管Q2导通。接着，由于电流流过第三电阻r3会形成一压降，于是第三晶体管Q3的第三端的电压便处于高电位，使得第三晶体管Q3也跟着导通。当第三晶体管Q3导通时，第一晶体管Q1的第三端的电压便会被下拉至低电位，使得第一晶体管Q1导通，让单向导通装置的输入端与输出端之间形成通路。

另一方面，在第一导通单元D1与第一电阻r1之间的节点的电压比第二导通单元D2与第二电阻r2之间的节点的电压低于0.6V-0.7V的情况下，第一导通单元D1与第一电阻r1之间的节点以及第二导通单元D2与第二电阻r2之间的节点之间未达第三导通单元D3的导通电压，于是第三导通单元D3无法被导通，使得第一导通单元D1与第一电阻r1之间的节点以及第二导通单元D2与第二电阻r2之间的节点之间没有电流通过形同断路。于此情况下，第二晶体管Q2与第三晶体管Q3便不会被导通，第一晶体管Q1的第三端的电压也就不会被下拉至低电位。此时，由于开关电阻r0的存在使得第一晶体管Q1的第三端的电压处于高电位，于是第一晶体管Q1被关闭，使得单向导通装置的输入端与输出端之间形成断路。

简言之，根据前述作动，当驱动电路10通过检测电路16检测到有电流由第一导通单元D1与第一电阻r1之间的节点流向第二导通单元D2与第二电阻r2之间的节点时，便会导通第一晶体管Q1；而当驱动电路10通过检测电路16未检测到有电流由第一导通单元D1与第一电阻r1之间的节点流向第二导通单元D2与第二电阻r2之间的节点时，便会关闭第一晶体管Q1。

须说明地是，考虑到二极管的电压电流特性，于本实施例中，可设置一校正电阻rc于第二晶体管Q2的第一端与第三导通单元D3之间，用以调整第二晶体管Q2的灵敏度。另外，此校正电阻rc也能被设置于第二晶体管Q2的第二端与第三导通单元D3之间，本发明于此并不限制。

[单向导通装置的另一实施例]

请参照图2，图2为根据本发明另一例示性实施例示出的单向导通装置的电路图。

本实施例所提供的单向导通装置与图1所示出的单向导通装置两者具有类似的电路架构与工作原理，因此于以下说明中将仅就两者差异之处作说明，其余于以下叙述中未经描述的细节请参照前述实施例的说明。

本实施例所提供的单向导通装置与图1所示出的单向导通装置之间的主要差异在于，如图2所示，第一电路12的第一导通单元D1为二极管，但第二电路14的第二导通单元D2为一PNP型BJT晶体管。第二导通单元D2的射极耦接于单向导通装置的输出端，第二导通单元D2的集电极通过第二电阻r2接地或耦接一参考电压，且第二导通单元D2的基极通过一第五电阻r5耦接于第一导通单元D1与第一电阻r1之间的节点。另外，一第六电阻r6耦接于单向导通装置的输入端与第一电路10的第一导通单元D1之间。须说明的是于本实施例中，电路设计者可根据实际需求选择不设置第六电阻r6，或是调整第六电阻r6的电阻值。

值得注意地是，于本实施例中，第一电阻r1、第二电阻r2、第三电阻r3、第五电阻r5与第六电阻r6的电阻值被设计以使得在单向导通装置的输入端与输出端之间形成通路的情况下，第一导通单元D1与第一电阻r1之间的节点的电压会比第二导通单元D2与第二电阻r2之间的节点的电压高约0.6V-0.7V。

[单向导通装置的又一实施例]

请参照图3，图3为根据本发明又一例示性实施例示出的单向导通装置的电路图。

本实施例所提供的单向导通装置和图1与图2所示出的单向导通装置之间具有类似的电路架构与工作原理，因此于以下说明中将仅就其差异之处作说明，其余于以下叙述中未经描述的细节请参照前述实施例的说明。

本实施例所提供的单向导通装置和图1与图2所示出的单向导通装置之间的主要差异在于，如图3所示，第一电路12的第一导通单元D1为一PNP型BJT晶体管，且第二电路14的第二导通单元D2也为一PNP型BJT晶体管。

第一导通单元D1的射极通过一第六电阻r6耦接单向导通装置的输入端，第一导通单元D1的基极通过一第七电阻r7耦接于第一导通单元D1的集电极，并进一步耦接于第一导通单元D1与第一电阻r1之间的节点。另外，第二导通单元D2的射极耦接于单向导通装置的所述输出端，第二导通单元D2的集电极通过一第四电阻r4耦接于第二电阻r2与第三导通单元D3，第二导通单元D2的基极通过一第五电阻r5耦接于第七电阻r7以及第一导通单元D1与第一电阻r1之间的节点。

值得注意地是，于本实施例中，第一电阻r1、第二电阻r2、第三电阻r3、第四电阻r4与第六电阻r6的电阻值被设计以使得在单向导通装置的输入端与输出端之间形成通路的情况下，第一导通单元D1与第一电阻r1之间的节点的电压会比第二导通单元D2与第二电阻r2之间的节点的电压高约0.6V-0.7V。

[单向导通装置的又一实施例]

请参照图4，图4为根据本发明又一例示性实施例示出的单向导通装置的电路图。

本实施例所提供的单向导通装置和图1-图3所示出的单向导通装置之间具有类似的电路架构与工作原理，因此于以下说明终将仅就其差异之处作说明，其余于以下叙述中未经描述的细节请参照前述实施例的说明。

本实施例所提供的单向导通装置和图1与图2所示出的单向导通装置之间的主要差异在于，如图4所示，第一电路12的第一导通单元D1为一电阻，且第二电路14的第二导通单元D2也为一电阻。

值得注意地是，于本实施例中，第一电阻r1、第二电阻r2、第三电阻r3以及第一导通单元D1与第二导通单元D2的电阻值被设计以使得在单向导通装置的输入端与输出端之间形成通路的情况下，第一导通单元D1与第一电阻r1之间的节点的电压会比第二导通单元D2与第二电阻r2之间的节点的电压高约0.6V-0.7V。

[单向导通装置的又一实施例]

请参照图5，图5为根据本发明又一例示性实施例示出的单向导通装置的电路图。

本实施例所提供的单向导通装置与图1-4所示出的单向导通装置之间具有类似的电路架构与工作原理，因此于以下说明中将仅就差异之处作说明，其余于以下叙述中未经描述的细节请参照前述实施例的说明。

本实施例所提供的单向导通装置与图1-4所示出的单向导通装置之间的主要差异在于，本实施例所提供的单向导通装置是操作于低于参考电压REF或是负电压下，举例来说，于图5中，单向导通装置的输入端与输出端均耦接于负电压，且参考电压REF为0伏特。举另一例来说，参考电压REF可为一正电压，甚至可为一高电压，只要单向导通装置的输入端与输出端均耦接于低于此高电压的正电压即可。

为了使单向导通装置操作于负电压下，如图5所示，第一晶体管Q1为一NMOS晶体管，第一晶体管Q1的第一端为源极，第一晶体管Q1的第二端为漏极，且第一晶体管Q1的第三端为栅极。再者，第二晶体管Q2为一NPN型BJT晶体管，且第三晶体管Q3为一PMOS晶体管。第二晶体管Q2的第一端为射极，第二晶体管Q2的第二端为基极，且第二晶体管Q2的第三端为集电极。第三晶体管的Q3第一端为漏极，第三晶体管Q3的第二端为源极，且第三晶体管Q3的第三端为栅极。另外，第三晶体管Q3的第一端通过一第八电阻r8耦接于第一晶体管Q1的第三端。

大致来说，本实施例的单向导通装置的工作原理为，当第三导通单元D3导通，有电流由第一导通单元D1与第一电阻r1之间的节点流向第二导通单元D2与第二电阻r2之间的节点时，第二晶体管Q2与第三晶体管Q3会被导通，使得驱动电路10导通第一晶体管Q1。另一方面，当第三导通单元D3关闭，没有电流由第一导通单元D1与第一电阻r1之间的节点流向第二导通单元D2与第二电阻r2之间的节点时，第二晶体管Q2与第三晶体管Q3关闭，使得第一晶体管Q1关闭。

由于本实施例所提供的单向导通装置与图1-4所示出的单向导通装置的差异仅在于以NMOS晶体管取代PMOS晶体管作为第一晶体管Q1，以NPN型BJT晶体管取代PNP型BJT晶体管作为第二晶体管Q2，以及以PMOS晶体管取代NMOS晶体管作为第三晶体管Q3，因此关于本实施例所提供的单向导通装置的工作原理的其他细节可参照前述关于图1-4所示出的单向导通装置的说明，于此便不另细述。

[实施例的可能技术效果]

根据前述说明，于本发明中，采用MOS晶体管来作为单向导通装置的输入端与输出端之间的开关组件，相较于二极管，MOS晶体管导通时的压降远小于二极管导通时的压降，故所造成的功率损失较小。

除此之外，于采用MOS晶体管来作为单向导通装置的输入端与输出端之间的开关组件的前提下，于本发明中，检测电路的电路架构简单不复杂，且足以灵敏地检测单向导通装置的输入端与输出端的电压变化，能实时地使单向导通装置导通或关闭。

最后须说明地是，于前述说明中，尽管已将本发明技术的概念以多个示例性实施例具体地示出与阐述，然而在此项技术的领域中技术人员将理解，在不背离由以下权利要求所界定的本发明技术的概念的范围的条件下，可对其作出形式及细节上的各种变化。

Claims (10)

1.一种单向导通装置，具有一输入端与一输出端，其特征在于，包括：

一第一晶体管，所述第一晶体管的第一端耦接于所述输入端，且所述第一晶体管的第二端耦接于所述输出端；以及

一驱动电路，包括：

一第一电路，包括一第一导通单元与一第一电阻，其中所述第一导通单元耦接于所述输入端与所述第一电阻的一端之间，且所述第一电阻的另一端耦接一参考电压；

一第二电路，包括一第二导通单元与一第二电阻，其中所述第二导通单元耦接于所述输出端与所述第二电阻的一端之间，且所述第二电阻的另一端耦接所述参考电压；以及

一检测电路，耦接于所述第一导通单元与所述第一电阻之间的节点、所述第二导通单元与所述第二电阻之间的节点以及所述第一晶体管的第三端；

其中，所述驱动电路通过所述检测电路检测是否存在一电流由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点，以导通或关闭所述第一晶体管，进而控制所述单向导通装置的导通或关闭；

其中，一第四电阻耦接所述第二导通单元与所述第二电阻之间的节点以及所述第二导通单元之间。

2.如权利要求1所述的单向导通装置，其特征在于，所述第一晶体管为一PMOS晶体管，所述第一晶体管的第一端为漏极，所述第一晶体管的第二端为源极且所述第一晶体管的第三端为栅极，且所述驱动电路还包括一开关电阻，所述开关电阻耦接于所述第一晶体管的第二端与第三端之间；

其中，若所述驱动电路通过所述检测电路检测到由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点的所述电流，则所述驱动电路导通所述第一晶体管，使得所述单向导通装置导通；

若所述驱动电路通过所述检测电路无法检测到由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点的所述电流，则关闭所述第一晶体管，使得所述单向导通装置关闭。

3.如权利要求1所述的单向导通装置，其特征在于，所述第一晶体管为一NMOS晶体管，所述第一晶体管的第一端为源极，所述第一晶体管的第二端为漏极且所述第一晶体管的第三端为栅极；

若所述驱动电路通过所述检测电路检测到由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点的所述电流，则所述驱动电路导通所述第一晶体管，使得所述单向导通装置导通；

若所述驱动电路通过所述检测电路无法检测到由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点的所述电流，则关闭所述第一晶体管，使得所述单向导通装置关闭。

4.如权利要求1所述的单向导通装置，其特征在于，所述检测电路包括：

一第三导通单元，耦接于所述第一导通单元与所述第一电阻之间的节点以及所述第二导通单元与所述第二电阻之间的节点之间；

一第二晶体管，所述第二晶体管的第一端与第二端跨接于所述第三导通单元，且所述第二晶体管的第三端通过一第三电阻耦接所述参考电压；以及

一第三晶体管，所述第三晶体管的第一端耦接于所述第一晶体管的第三端，所述第三晶体管的第二端耦接所述参考电压，且所述第三晶体管的第三端耦接于所述第二晶体管的第三端与所述第三电阻之间；

其中所述第三导通单元为一二极管。

5.如权利要求4所述的单向导通装置，其特征在于，

所述第二晶体管为一PNP型BJT晶体管，所述第二晶体管的第一端为射极，所述第二晶体管的第二端为基极，且所述第二晶体管的第三端为集电极，所述第三晶体管为一NMOS晶体管，所述第三晶体管的第一端为漏极，所述第三晶体管的第二端为源极，且所述第三晶体管的第三端为栅极；

当所述第三导通单元导通，使得所述电流由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点时，所述第二晶体管与所述第三晶体管导通，使得所述驱动电路导通所述第一晶体管；

当所述第三导通单元关闭，没有所述电流由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点时，所述第二晶体管与所述第三晶体管关闭，使得所述第一晶体管关闭。

6.如权利要求4所述的单向导通装置，其特征在于，

所述第二晶体管为一NPN型BJT晶体管，所述第二晶体管的第一端为射极，所述第二晶体管的第二端为基极，且所述第二晶体管的第三端为集电极，所述第三晶体管为一PMOS晶体管，所述第三晶体管的第一端为漏极，所述第三晶体管的第二端为源极，且所述第三晶体管的第三端为栅极；

当所述第三导通单元导通，使得所述电流由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点时，所述第二晶体管与所述第三晶体管导通，使得所述驱动电路导通所述第一晶体管；

当所述第三导通单元关闭，没有所述电流由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点时，所述第二晶体管与所述第三晶体管关闭，使得所述第一晶体管关闭。

7.如权利要求1所述的单向导通装置，其特征在于，所述第一电路的所述第一导通单元与所述第二电路的所述第二导通单元为二极管。

8.如权利要求1所述的单向导通装置，其特征在于，

所述第一电路的所述第一导通单元为二极管；

所述第二电路的所述第二导通单元为一PNP型BJT晶体管，所述第二导通单元的射极耦接于所述输出端，所述第二导通单元的集电极通过所述第二电阻耦接所述参考电压，所述第二导通单元的基极通过一第五电阻耦接于所述第一导通单元与所述第一电阻之间的节点；

一第六电阻耦接于所述输入端与所述第一导通单元之间。

9.如权利要求4所述的单向导通装置，其特征在于，

所述第一电路的所述第一导通单元为一PNP型BJT晶体管，所述第一导通单元的射极通过一第六电阻耦接所述输入端，所述第一导通单元的基极通过一第七电阻耦接于所述第一导通单元的集电极，并进一步耦接于所述第一导通单元与所述第一电阻之间的节点；

所述第二电路的所述第二导通单元为一PNP型BJT晶体管，所述第二导通单元的射极耦接于所述单向导通装置的所述输出端，所述第二导通单元的集电极通过一第四电阻耦接于所述第二电阻与所述第三导通单元，所述第二导通单元的基极通过一第五电阻耦接于所述第七电阻以及所述第一导通单元与所述第一电阻之间的节点。

10.一种单向导通装置，具有一输入端与一输出端，其特征在于，包括：

一第一晶体管，所述第一晶体管的第一端耦接于所述输入端，且所述第一晶体管的第二端耦接于所述输出端；以及

一驱动电路，包括：

一第一电路，包括一第一导通单元与一第一电阻，其中所述第一导通单元耦接于所述输入端与所述第一电阻的一端之间，且所述第一电阻的另一端耦接一参考电压；

一第二电路，包括一第二导通单元与一第二电阻，其中所述第二导通单元耦接于所述输出端与所述第二电阻的一端之间，且所述第二电阻的另一端耦接所述参考电压；以及

一检测电路，耦接于所述第一导通单元与所述第一电阻之间的节点、所述第二导通单元与所述第二电阻之间的节点以及所述第一晶体管的第三端；

其中，所述驱动电路通过所述检测电路检测是否存在一电流由所述第一导通单元与所述第一电阻之间的节点流向所述第二导通单元与所述第二电阻之间的节点，以导通或关闭所述第一晶体管，进而控制所述单向导通装置的导通或关闭；

其中，所述第一电路的所述第一导通单元为一电阻，且所述第二电路的所述第二导通单元为一电阻。

Images