JP4278805B2

JP4278805B2 - 媒体の回転を決定するための方法および装置

Info

Publication number: JP4278805B2
Application number: JP34981199A
Authority: JP
Inventors: ジョン・ジィ・マーク; ダニエル・エイ・タザーテス; デイビッド・アイ・タザーテス; ダニエル・ピィ・ウィーナー
Original assignee: Litton Systems Inc
Current assignee: Northrop Grumman Guidance and Electronics Co Inc
Priority date: 1999-02-22
Filing date: 1999-12-09
Publication date: 2009-06-17
Anticipated expiration: 2019-12-09
Also published as: US6317215B1; JP2000241168A; US6130755A; EP1031816B1; EP1031816A2; DE60044545D1; IL132254A0; EP1031816A3

Description

【０００１】
【発明の分野】
この発明は一般に光ファイバジャイロスコープに関し、特に、このような装置に用いられる擬似ランダムビットシーケンス発生器に関する。
【０００２】
【発明の背景】
光ファイバジャイロは、光ファイバの巻かれたコイルを通って互いに対向する方向に伝搬する光波間の位相差を決定することによって回転速度を測定する。回転方向にコイルを通って伝搬する光波は、回転方向と逆方向にコイルを通って伝搬する光波よりも長い時間を要する。この時間の差は、互いに対向して伝搬する光波の間の位相差として測定され、コイルの角速度に比例する。
【０００３】
図１に、光ファイバジャイロの典型的なブロック図が示される。光源２は、適度にコヒーレントな光ビームを光ファイバ干渉計４に供給する。光ファイバ干渉計４は、入力光ビームを２つの光ビームに分光し、これらの光ビームはコイルとして形成された光ファイバの両端に給送される。光ファイバの両端から射出する光ビームは、単一の出力光ビームへと再結合し、検出器６内へ給送される。
【０００４】
より詳細には、光源２からの光ビームＷ_iは方向性カプラ５２のポートＡからポートＣを通過し、その後方向性カプラ５４のポートＡからポートＣおよびＤを通過する。したがって、対向して伝搬する２つの光ビームＷ₁およびＷ₂がコイル５６に確立される。対向して伝搬する光ビームＷ₁およびＷ₂は変調器５８によって位相変調されその後方向性カプラ５４のポートＣおよびＤに送られ、ここで単一の光ビームＷ₀に合成され、ポートＡから出る。合成光ビームＷ₀は方向性カプラ５２のポートＣからポートＢを通過し、その後検出器６に送られる。
【０００５】
検出された光の強度Ｉ（すなわち検出器６の出力）は次の式によって表わされる。
【０００６】
【数１】

【０００７】
式中、Ｉ₀はピーク検出光強度であり、θ（ｔ）は時間の関数として表わされた２つのビームの間の位相差である。
【０００８】
典型的には位相差θ（ｔ）は次の式で表わされる。
【０００９】
【数２】

【００１０】
式中、Φ（ｔ）は位相変調生成関数であり、Φ（ｔ）ｍｏｄ２π（ただしｍｏｄ２πは下付きである）は干渉計４内の位相変調器によって導入される位相変調であり、τは光ファイバコイルを通る伝搬時間であり、（φ_S＋２πｎ）は光ファイバコイルの軸のまわりを回転することによって生じる、いわゆるサニャック位相である。整数ｎ（サニャック縞数または単に縞数と呼ばれる）は、正か負かのいずれかであり、サニャック残留位相φ_Sは−π≦φ_s＜πの範囲に拘束される。
【００１１】
検出器６の出力は直流成分を除去すようハイパスフィルタリングされ、その後アナログ・デジタル変換器８によってデジタル形式に変換され、最後にデジタルプロセッサ１０で処理され、干渉計４の回転の速度および角度の測定値を出力に与える。さらに、デジタルプロセッサ１０は位相変調生成関数Φ（ｔ）を生成し、このモジュロ２π部分はデジタル・アナログ変換器１２によってアナログ形式に変換され、干渉計４内の位相変調器に供給される。
【００１２】
典型的には、位相変調生成関数Φ（ｔ）は、Φ_SE（ｔ）およびΦ_M（ｔ）などを含む多数の位相変調成分からなる。位相変調成分Φ_SE（ｔ）は典型的には階段波形であって、その段の高さはτの間隔で−φ_SEだけ変化するが、ここでφ_SEはφ_Sの推定値である。したがって、Φ_SE（ｔ）変調はφ_Sを大部分キャンセルする。サニャック残留位相φ_Sのキャンセルされない部分の正確な測定は、サニャック位相の推定値をより正確にし、かつΦ_SE（ｔ）位相変調構成要件を生成するのに用いられるのは量であるという点で非常に重要である。
【００１３】
サニャック残留位相のキャンセルされない部分の正確な測定は、［Φ_M（ｔ）−Φ_M（ｔ−τ）］がｊφ_Mと等しく、ここでｊの許容値が−１および１の値であり、φ_Mがおよそπ／２ラジアン付近にあってコサイン関数の傾斜が最も急である予め定められた正位相角度であるような、Φ_M（ｔ）位相変調成分を選択することによって非常に容易になる。この効果は、たとえばΦ_M（ｔ）を振幅π／２で周期２τである方形波にすることによって達成され得る。
【００１４】
位相変調量ｊφ_Mの符号ｊを制御するために擬似ランダムビットシーケンスを用いる光ファイバジャイロ変調方法は、スパリンガー（Spahlinger）による米国特許第５，１２３，７４１号に開示されている。この擬似ランダム変調の方策は、クロスカップリングされた電子的誤差をキャンセルすることによりジャイロの偏りを改善し、これらの電子的誤差は従来の決定論的な変調機構において調整される。この方策がさらに発展したものがマークおよびタザーテス（Mark and Tazartes）による米国特許第５，６８２，２４１号に開示されており、ここではランダムな過変調（すなわちφ_Mが(／２より大きい）方法によって、（擬似ランダム変調によって）バイアス誤差が、かつ（過変調によって）ランダムウォークが、同時に軽減される（過変調については米国特許第５，５３０，５４５号を参照されたい）。
【００１５】
擬似ランダム変調の初期の開発段階では、短い反復期間のシーケンスは自己相関特性が比較的低いため不所望であるとされていた。光ファイバジャイロ変調には、（典型的には１秒のオーダの回転である）十分に長いシーケンスが用いられる。しかしながら、擬似ランダムシーケンスのランダムウォーク特性のために、これらのシーケンスにより大きな低周波数成分が生ずることがわかっている。これらの低周波数成分は、光ファイバジャイロに用いられる光検出器回路に通常見られるように交流結合回路を介して上手く伝達されないため、望ましくない。さらに、周波数が低いことは、より長い期間にわたってジャイロが１つの変調符号で主に動作し得ることを示唆している。これらの期間中、ジャイロ信号はオフセットドリフト、強度ドリフトまたはゲインドリフトの対象となり得る。
【００１６】
【発明の概要】
この発明は、ビットの擬似ランダムシーケンスにより光ビームを変調することにより、光ビームが伝搬する媒体の回転を決定するための方法および装置である。この方法は（１）１つまたはそれ以上の基準が満たされる場合、修飾された擬似ランダムビットシーケンスの次のビットとして「０」または「１」を選択するステップを含み、この基準は、修飾された擬似ランダムビットシーケンスの前の複数のビットの、測定された特性に基づき、この方法はさらに、（２）修飾された擬似ランダムビットシーケンスの次のビットとして初期擬似ランダムビットシーケンスの次のビットを選択するステップを含み、初期擬似ランダムビットシーケンスの次のビットは、初期擬似ランダムビットシーケンスの前の１つまたはそれ以上のビットの関数である。
【００１７】
【詳細な説明】
この発明は、擬似ランダムビットシーケンス発生器であって、比類する反復期間を有する先行技術の発生器と比較して高い自己相関性を維持しつつ、低周波数成分を低減するものである。図２に示される実施例１は、周知の最大長擬似ランダムビットシーケンス発生器に基づく。
【００１８】
図２に示されるこの発明の実施例１は、クロック１３によって与えられるクロック信号によって駆動される最大長擬似ランダムビットシーケンス発生器１１を含む。擬似ランダムビットシーケンス発生器１１は、入力線１７に現われるゲート処理されたクロック信号の予め定められた方向において遷移が起こるたびに、出力線１５に擬似ランダムビットを発生する。クロック制御線１９の電圧は通常高いため、クロック信号はＡＮＤゲート２１を通過し、擬似ランダムビットシーケンス発生器１１からのビットの流れは、実施例１の出力線１５からスイッチ２３を介して出力線２５に送られる。
【００１９】
スイッチ２３とＡＮＤゲート２１を介するクロック信号の経路とは、限界外検出器２７によって制御される。ＡＬＵ（演算論理装置）２９の出力はある正の限界値よりも高いか、またはある負の限界値よりも低く、限界外検出器２７の出力はハイになり、クロック信号がＡＮＤゲート２１を通過しないようにし、スイッチ２３が線２５をスイッチ３１に接続するようにする。スイッチ３１は、ＡＬＵ２９の出力が正であればスイッチ２３を「０」電圧源３３に接続し、ＡＬＵ２９の出力が負であれば「１」電圧源３５に接続する。アップダウンカウンタ３７はＡＬＵ２９およびレジスタ３９と組合せられて、限界外検出器２７の出力の状態を判断する。線２５上のビットが「１」である場合、予め定められた方向においてクロック信号の遷移が起こると、アップダウンカウンタ３７がそのカウントを１だけ増加させる。線２５上のビットが「０」である場合、特定的なクロック信号の遷移が起こると、アップダウンカウンタ３７がそのカウントを１だけ増加させる。
【００２０】
アップダウンカウンタ３７が維持するカウントは「１」が＋１に変換され、「０」が−１に変換される場合には、−２^Nから＋２^N−１の範囲であり得、パラメータＮは線形パラメータである。アップダウンカウンタ３７は最後に初期化されているため、このようにしてビットシーケンスの演算手段の測定値を維持する。演算平均の「測定値」は演算平均の値であるか、または演算平均の単調関数の値である。アップダウンカウンタによってモニタリングされる量は演算平均ではなく演算平均の単調関数である。なぜなら、カウント値はカウントされたサンプル数によって除算されないからである。
【００２１】
予め定められた方向にクロック信号が遷移するたびに、ＡＬＵ２９は、ＡＬＵ２９が発生しレジスタ３９に記憶されている前の値を、アップダウンカウンタ３７にある新しい値に加える。したがって、ＡＬＵとレジスタとの構成はデジタル積分器である。ＡＬＵの出力が限界外検出器２７の限界値の１つを超えると、限界外検出器２７はレジスタ３９をクリアし、ＡＬＵによる積分が再開する。積分時間Ｔ（ｎ）は（ｎ−１）番目の積分の終わりとｎ番目の積分の終わりとの間の間隔である。積分時間Ｔ（ｎ）は典型的にはｎによって変化する。限界外検出器２７の正の限界値および負の限界値は線形的に、積分時間Ｔ（ｎ）が多くのクロック信号サイクルにわたって継続するように設定される。
【００２２】
ｎ番目の積分の終わりにおける出力ＡＬＵ（ｎ）は、実施例１によってもたらされる、擬似ランダムビットシーケンスの演算平均の、平滑化された測定値であると解することができる。実施例１の動作は、実施例によってもたらされる擬似ランダムビットシーケンスの演算平均の平滑化された測定値が、ある特定の限界値を超えると、「０」または「１」がシーケンスに導入され、これにより演算平均がある限界値内に維持されるようになるものである。平均値が０に近似すると、Ｔ（ｎ）の増加が予期され、これにより平滑化時間が長くなり、平滑化された平均値の変動により「０」または「１」が不所望にも擬似ランダムビットシーケンスに導入されてしまう可能性が低くなる。
【００２３】
実施例１のアップダウンカウンタ３７、ＡＬＵ２９およびレジスタ３９の組合せは、出力擬似ランダムビットシーケンスの演算平均値の、平滑化された測定値を得るための特に簡単な方法である。この発明は同じ目的を達成するための他の多くの実施例を含む。
【００２４】
アップダウンカウンタ３７には擬似ランダムビットカウンタが設けられてもよい。ビットのカウント値によって除算されるアップダウンカウント値は、擬似ランダムビットシーケンスの演算平均の測定値として用いられ得る。演算平均の測定値はまた、擬似ランダムビットシーケンスの個々のビットの加重平均をとり、結果を合計することによっても得られ、プロセスはたとえば、デジタルフィルタに擬似ランダムビットシーケンスを通過させるか、またはＡＬＵとレジスタとの組合せにおいて疑似ランダムビットシーケンスを重み付けシーケンスで乗算して結果を合計することによって擬似ランダムビットシーケンスを乗算することによって行なうことができる。
【００２５】
ＡＬＵ２９およびレジスタ３９によって行なわれる平滑化の演算は、さまざまな方法で行なわれ得る。たとえば、演算平均の、連続した測定値は、デジタルフィルタに測定値を通過させるか、ＡＬＵとレジスタとの組合せにおいて演算平均の測定値のシーケンスを重み付けシーケンスで別個に乗算して結果を合計することにより、重み付けられ合計される。
【００２６】
この発明の焦点は、０に近い演算平均により擬似ランダムビットシーケンスを発生することであるが、より広義には、発生した擬似ランダムビットシーケンスの他の特性の制御を可能にするものであることを認識されたい。
【図面の簡単な説明】
【図１】光ファイバジャイロおよび関連の制御ループのブロック図である。
【図２】この発明の実施例を示すブロック図である。
【符号の説明】
１１最大長擬似ランダムビットシーケンス発生器、１３クロック、２７限界外検出器、３７アップダウンカウンタ、３９レジスタ。

Claims

擬似ランダムビットシーケンスによって光ビームを変調することにより前記光ビームが伝播する媒体の回転を決定するための方法であって、
（ａ）１つまたはそれ以上の基準が満たされる場合に、修飾された擬似ランダムビットシーケンスの次のビットとして「０」または「１」を選択するステップを含み、前記基準は、前記修飾された擬似ランダムビットシーケンスの前の複数のビットの、測定された特性に基づき、さもなければ、
（ｂ）前記修飾された擬似ランダムビットシーケンスの次のビットとして初期擬似ランダムビットシーケンスの次のビットを選択するステップを含み、前記初期擬似ランダムビットシーケンスの次のビットは、前記初期擬似ランダムビットシーケンスの前の１つまたはそれ以上のビットの関数であり、
（ｃ）前記光ビームが、予め定められたスペースを囲む媒体中を伝搬するようにするステップと、
（ｄ）前記修飾された擬似ランダムビットシーケンスによって前記光ビームを変調するステップと、
（ｅ）前記媒体の回転を決定するために、前記ステップ（ｄ）が施された光ビームを処理するステップとをさらに含む、方法。
前記ステップ（ａ）が、
前記１つまたはそれ以上の「０」選択基準が満たされる場合に、前記次のビットとして「０」を選択するステップを含む、請求項１に記載の方法。
前記１つまたはそれ以上の「０」選択基準が、前にある「１」の数が、特定の測定値だけ、前にある「０」の数を上回ることである、請求項２に記載の方法。
前記ステップ（ａ）が、
前記１つまたはそれ以上の「１」選択基準が満たされる場合に、前記次のビットとして「１」を選択するステップを含む、請求項１に記載の方法。
前記１つまたはそれ以上の「１」選択基準が、前にある「０」の数が、特定の測定値だけ、前にある「１」の数を上回ることである、請求項４に記載の方法。
前記ステップ（ａ）が、
前記１つまたはそれ以上の「０」選択基準が満たされる場合に、前記次のビットとして「０」を選択するステップと、
前記１つまたはそれ以上の「１」選択基準が満たされる場合に、前記次のビットとして「１」を選択するステップとを含む、請求項１に記載の方法。
前記ステップ（ａ）が、
前記修飾された擬似ランダムビットシーケンスより前にあるビットの演算平均の測定値を得るステップを含み、前記「０」選択基準および前記「１」選択基準は、前記演算平均の測定値に基づく、請求項６に記載の方法。
前記「０」選択基準が、前記演算平均の測定値が第１の値より大きいことである、請求項７に記載の方法。
前記「１」選択基準が、前記演算平均の測定値が第２の値未満であることである、請求項７に記載の方法。
前記演算平均の測定値が、前記演算平均の値、または前にある複数のビットに対して平滑化された、それに比例する量である、請求項７に記載の方法。
前記演算平均の測定値が、前にある複数のビットの個々のビットの重み付けされた演算平均、または前にある複数のビットに対して加算された、それに比例する量である、請求項７に記載の方法。
請求項１に記載の方法を実施するための装置。
擬似ランダムビットシーケンスによって光ビームを変調することにより前記光ビームが伝播する媒体の回転を決定するための装置であって、
（ａ）１つまたはそれ以上の基準が満たされる場合に、前記修飾された擬似ランダムビットシーケンスを次のビットとして「０」または「１」を選択するための手段を含み、前記基準は、前記修飾された擬似ランダムビットシーケンスの前の複数のビットの、測定された特性に基づき、
（ｂ）１つまたはそれ以上の基準が満たされない場合に、前記修飾された擬似ランダムビットシーケンスの次のビットとして初期擬似ランダムビットシーケンスの次のビットを選択するための手段を含み、前記初期擬似ランダムビットシーケンスの次のビットは、前記初期擬似ランダムビットシーケンスの前の１つまたはそれ以上のビットの関数であり、
前記装置は、さらに、
（ｃ）光源と、
（ｄ）光ファイバのコイルとを含み、前記光源によって発生する光は前記光ファイバ中を伝搬し、
前記装置は、さらに、
（ｅ）前記修飾された擬似ランダムビットシーケンスによって前記光ファイバ中を伝搬する光を変調するための変調器と、
（ｆ）前記光ファイバ中を進行した前記光から、前記コイルの回転を決定するためのプロセッサと含む、装置。
前記手段（ａ）が、
前記１つまたはそれ以上の「０」選択基準が満たされる場合に、前記次のビットとして「０」を選択するための手段を含む、請求項１３に記載の装置。
前記１つまたはそれ以上の「０」選択基準が、前にある「１」の数が、特定の測定値だけ、前にある「０」の数を上回ることである、請求項１４に記載の装置。
前記手段（ａ）が、
前記１つまたはそれ以上の「１」選択基準が満たされる場合に、前記次のビットとして「１」を選択するための手段を含む、請求項１３に記載の装置。
前記１つまたはそれ以上の「１」選択基準が、前にある「０」の数が、特定の測定値だけ、前にある「１」の数を上回ることである、請求項１６に記載の装置。
前記手段（ａ）が、
前記１つまたはそれ以上の「０」選択基準が満たされる場合に、前記次のビットとして「０」を選択するための手段と、
前記１つまたはそれ以上の「１」選択基準が満たされる場合に、前記次のビットとして「１」を選択するための手段とを含む、請求項１３に記載の装置。
前記手段（ａ）が、
前記修飾された擬似ランダムビットシーケンスの前のビットの演算平均の測定値を得るための手段をさらに含み、前記「０」選択基準および前記「１」選択基準は、前記演算平均の測定値に基づく、請求項１８に記載の装置。
前記「０」選択基準が、前記演算平均の測定値が第１の値より大きいことである、請求項１９に記載の装置。
前記「１」選択基準が、前記演算平均の測定値が第２の値未満であることである、請求項１９に記載の装置。
前記修飾された擬似ランダムビットシーケンスの最後のビットが、前記装置の出力ポートに現われ、前記手段（ａ）は、
出力ポートにクロック信号を与えるクロックと、
スイッチ制御装置とを含み、前記スイッチ制御装置は、クロック信号入力ポートと、擬似ランダムビット入力ポートと、ビット選択出力ポートと、ソース選択出力ポートとを有し、前記クロックの出力ポートは、前記スイッチ制御装置の前記クロック信号入力ポートに接続され、前記装置の出力ポートは前記擬似ランダムビット入力ポートに接続され、前記スイッチ制御装置は、前記装置によって発生された、前の複数の擬似ランダムビットに基づいて、ビット選択信号およびソース選択信号を発生し、予め定められた方向におけるクロック信号遷移により、前記ビット選択信号が「０」選択状態または「１」選択状態になり、前記予め定められた方向におけるクロック信号遷移により、ソース選択信号がビット選択スイッチ状態またはビット発生器状態になり、前記ビット選択信号およびソース選択信号は、前記スイッチ制御装置の、対応する出力ポートにおいて利用でき、前記手段（ａ）は、
ビット選択スイッチをさらに含み、前記ビット選択スイッチは、「０」入力ポートと、「１」入力ポートと、ビット選択入力ポートと、出力ポートとを有し、「０」に関連した電圧が前記「０」入力ポートに給送され、「１」に関連した電圧が前記「１」入力ポートに給送され、前記スイッチ制御装置のビット選択出力ポートは、前記ビット選択スイッチのビット選択入力ポートに接続され、前記ビット選択スイッチは、前記ビット選択信号が「０」選択状態であるときに前記出力ポートに前記「０」入力ポートを接続し、前記ビット選択スイッチは、前記ビット選択信号が前記「１」選択状態であるときに、前記出力ポートに前記「１」入力ポートを接続し、さらに
ソース選択スイッチを含み、ソース選択スイッチは、ビット選択スイッチ入力ポートと、ビット発生器入力ポートと、ソース選択入力ポートと、出力ポートとを有し、前記ビット選択スイッチの出力ポートは、前記ビット選択スイッチ入力ポートに接続され、前記スイッチ制御装置の前記ソース選択出力ポートは、前記ソース選択入力ポートに接続され、前記ソース選択スイッチは、前記ソース選択信号がビット選択スイッチ状態であるときに前記出力ポートに前記ビット選択スイッチ入力ポートを接続し、前記ソース選択スイッチの出力ポートは、前記装置の出力ポートである、請求項１３に記載の装置。
前記スイッチ制御装置が、
アップダウンカウンタを含み、前記予め定められた方向においてクロック信号の遷移が起こるときに、前記擬似ランダムビット入力ポートにおけるビットが「１」または「０」であればそれぞれ、前記カウンタのカウント値が１だけ増加または減少し、前記スイッチ制御装置はさらに
演算論理装置を含み、前記演算論理装置は、クロック信号入力ポート、第１のデータ入力ポートと、第２のデータ入力ポートと、データ出力ポートとを有し、前記クロック信号は前記クロック信号入力ポートに給送され、前記アップダウンカウンタのカウント値は前記第１のデータ入力ポートに給送され、前記スイッチ制御装置はさらに
レジスタを含み、前記レジスタは、クロック信号入力ポートと、データ入力ポートと、
クリアデータ入力ポートと、データ出力ポートとを有し、前記演算論理装置のデータ出力ポートは前記データ入力ポートに接続され、前記レジスタのデータ出力ポートは前記演算論理装置の前記第２のデータ入力ポートに接続され、前記演算論理装置は、前記予め定められた方向において前記クロック信号の遷移が起こるときに、前記レジスタの内容と前記アップダウンカウンタのカウント値との和がそのデータ出力ポートに利用できるようにし、和が正であれば前記ビット選択信号が「０」選択状態になり、和が負であれば前記ビット選択信号が前記「１」選択状態になり、前記演算論理装置のデータ出力ポートにおけるデータは、前記予め定められた方向に前記クロック信号の遷移が起こるときに前記レジスタに格納され、前記ソース選択出力ポートは、前記クリアデータ入力ポートに接続され、前記レジスタは、前記ソース選択信号が前記ビット選択スイッチ状態であるときにクリアされる、請求項２２に記載の装置。
前記スイッチ制御装置が、データ入力ポートと出力ポートとを有する限界外検出器をさらに含み、前記データ入力ポートは、前記演算論理装置のデータ出力ポートに接続され、前記限界外検出器の出力ポートは、前記スイッチ制御装置のソース選択出力ポートであり、前記限界外検出器は、前記データ入力ポートにおけるデータが第１の値より大きく第２の値未満である場合に前記ソース選択信号をビット発生器状態にし、前記第２の値は前記第１の値より大きく、さもなければ、前記限界外検出器は、前記ソース選択信号を前記ビット選択スイッチ状態にする、請求項２３に記載の装置。
前記手段（ｂ）が、
初期擬似ランダムビットシーケンス発生器を含み、前記初期擬似ランダムビットシーケンス発生器は、クロック信号入力ポートと、動作制御ポートと、出力ポートとを有し、前記クロックの出力ポートは前記クロック信号入力ポートに接続され、予め定められた方向におけるクロック信号の遷移により、前記初期擬似ランダムビットシーケンス発生器の動作が能動化されたときに、新しい擬似ランダムビットが前記出力ポートに現われるようになり、前記初期擬似ランダムビットシーケンス発生器の出力ポートは、前記ソース選択スイッチのビット発生器入力ポートに接続され、前記ソース選択スイッチは、前記ソース選択信号が前記ビット発生器状態であるときに前記出力ポートに前記ビット発生器入力ポートを接続し、前記スイッチ制御装置のソース選択出力ポートは、前記初期擬似ランダムビットシーケンス発生器の前記動作制御ポートに接続され、前記初期擬似ランダムビットシーケンス発生器の動作は、前記ソース選択信号が前記ビット発生器状態にあるときに能動化され、前記擬似ランダムビット発生器の動作は、前記ソース選択信号が前記ビット選択スイッチ状態であるときに阻止される、請求項２２に記載の装置。