JP2000241168A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000241168A5 JP2000241168A5 JP1999349811A JP34981199A JP2000241168A5 JP 2000241168 A5 JP2000241168 A5 JP 2000241168A5 JP 1999349811 A JP1999349811 A JP 1999349811A JP 34981199 A JP34981199 A JP 34981199A JP 2000241168 A5 JP2000241168 A5 JP 2000241168A5
- Authority
- JP
- Japan
- Prior art keywords
- bit
- selection
- input port
- output port
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 description 8
- 239000003365 glass fiber Substances 0.000 description 4
- 230000000051 modifying Effects 0.000 description 3
- 230000000875 corresponding Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001902 propagating Effects 0.000 description 1
Description
【特許請求の範囲】
【請求項1】 擬似ランダムビットシーケンスを発生させるための装置であって、
(a) 1つまたはそれ以上の基準が満たされる場合に、修飾された擬似ランダムビットシーケンスの次のビットとして「0」または「1」を選択するステップを含み、前記基準は、前記修飾された擬似ランダムビットシーケンスの前の複数のビットの、測定された特性に基づき、さもなければ、
(b) 前記修飾された擬似ランダムビットシーケンスの次のビットとして初期擬似ランダムビットシーケンスの次のビットを選択するステップを含み、前記初期擬似ランダムビットシーケンスの次のビットは、前記初期擬似ランダムビットシーケンスの前の1つまたはそれ以上のビットの関数である、方法。
【請求項2】 前記ステップ(a)が、
前記1つまたはそれ以上の「0」選択基準が満たされる場合に、前記次のビットとして「0」を選択するステップを含む、請求項1に記載の方法。
【請求項3】 前記1つまたはそれ以上の「0」選択基準が、前にある「1」の数が、特定の測定値だけ、前にある「0」の数を上回ることである、請求項2に記載の方法。
【請求項4】 前記ステップ(a)が、
前記1つまたはそれ以上の「1」選択基準が満たされる場合に、前記次のビットとして「1」を選択するステップを含む、請求項1に記載の方法。
【請求項5】 前記1つまたはそれ以上の「1」選択基準が、前にある「0」の数が、特定の測定値だけ、前にある「1」の数を上回ることである、請求項4に記載の方法。
【請求項6】 前記ステップ(a)が、
前記1つまたはそれ以上の「0」選択基準が満たされる場合に、前記次のビットとして「0」を選択するステップと、
前記1つまたはそれ以上の「1」選択基準が満たされる場合に、前記次のビットとして「1」を選択するステップとを含む、請求項1に記載の方法。
【請求項7】 前記ステップ(a)が、
前記修飾された擬似ランダムビットシーケンスより前にあるビットの演算平均の測定値を得るステップを含み、前記「0」選択基準および前記「1」選択基準は、前記演算平均の測定値に基づく、請求項6に記載の方法。
【請求項8】 前記「0」選択基準が、前記演算平均の測定値が第1の値より大きいことである、請求項7に記載の方法。
【請求項9】 前記「1」選択基準が、前記演算平均の測定値が第2の値未満であることである、請求項7に記載の方法。
【請求項10】 前記演算平均の測定値が、前記演算平均の値、または前にある複数のビットに対して平滑化された、それに比例する量である、請求項7に記載の方法。
【請求項11】 前記演算平均の測定値が、重み付けされた演算平均、または前にある複数のビットに対して加算された、それに比例する量である、請求項7に記載の方法。
【請求項12】 前記演算平均の測定値が、前記演算平均の和、またはビットnからビット(n+m−1)に対する、それに比例する量であり、(n+m)番目のビットは前記次のビットであり、nは、前記ステップ(a)を行なった結果として選択された最後のビットの数であり、mは1以上の整数値である、請求項7に記載の方法。
【請求項13】 (c) 前記光ビームが、予め定められたスペースを囲む媒体中を伝搬するようにするステップと、
(d) 前記修飾された擬似ランダムビットシーケンスによって前記光ビームを変調するステップと、
(e) 前記媒体の回転を決定するために、前記ステップ(d)が施された光ビームを処理するステップとをさらに含む、請求項1に記載の方法。
【請求項14】 請求項1に記載の方法を実施するための装置。
【請求項15】 擬似ランダムビットシーケンスを発生させるための装置であって、
(a) 1つまたはそれ以上の基準が満たされる場合に、前記修飾された擬似ランダムビットシーケンスを次のビットとして「0」または「1」を選択するための手段を含み、前記基準は、前記修飾された擬似ランダムビットシーケンスの前の複数のビットの、測定された特性に基づき、
(b) 1つまたはそれ以上の基準が満たされない場合に、前記修飾された擬似ランダムビットシーケンスの次のビットとして初期擬似ランダムビットシーケンスの次のビットを選択するための手段を含み、前記初期擬似ランダムビットシーケンスの次のビットは、前記初期擬似ランダムビットシーケンスの前の1つまたはそれ以上のビットの関数である、装置。
【請求項16】 前記手段(a)が、
前記1つまたはそれ以上の「0」選択基準が満たされる場合に、前記次のビットとして「0」を選択するための手段を含む、請求項15に記載の装置。
【請求項17】 前記1つまたはそれ以上の「0」選択基準が、前にある「1」の数が、特定の測定値だけ、前にある「0」の数を上回ることである、請求項16に記載の装置。
【請求項18】 前記手段(a)が、
前記1つまたはそれ以上の「1」選択基準が満たされる場合に、前記次のビットとして「1」を選択するための手段を含む、請求項15に記載の装置。
【請求項19】 前記1つまたはそれ以上の「1」選択基準が、前にある「0」の数が、特定の測定値だけ、前にある「1」の数を上回ることである、請求項18に記載の装置。
【請求項20】 前記手段(a)が、
前記1つまたはそれ以上の「0」選択基準が満たされる場合に、前記次のビットとして「0」を選択するための手段と、
前記1つまたはそれ以上の「1」選択基準が満たされる場合に、前記次のビットとして「1」を選択するための手段とを含む、請求項15に記載の装置。
【請求項21】 前記手段(a)が、
前記修飾された擬似ランダムビットシーケンスの前のビットの演算平均の測定値を得るための手段をさらに含み、前記「0」選択基準および前記「1」選択基準は、前記演算平均の測定値に基づく、請求項20に記載の装置。
【請求項22】 前記「0」選択基準が、前記演算平均の測定値が第1の値より大きいことである、請求項21に記載の装置。
【請求項23】 前記「1」選択基準が、前記演算平均の測定値が第2の値未満であることである、請求項21に記載の装置。
【請求項24】 前記修飾された擬似ランダムビットシーケンスの最後のビットが、前記装置の出力ポートに現われ、前記手段(a)は、
出力ポートにクロック信号を与えるクロックと、
スイッチ制御装置とを含み、前記スイッチ制御装置は、クロック信号入力ポートと、擬似ランダムビット入力ポートと、ビット選択出力ポートと、ソース選択出力ポートとを有し、前記クロックの出力ポートは、前記スイッチ制御装置の前記クロック信号入力ポートに接続され、前記装置の出力ポートは前記擬似ランダムビット入力ポートに接続され、前記スイッチ制御装置は、前記装置によって発生された、前の複数の擬似ランダムビットに基づいて、ビット選択信号およびソース選択信号を発生し、予め定められた方向におけるクロック信号遷移により、前記ビット選択信号が「0」選択状態または「1」選択状態になり、前記予め定められた方向におけるクロック信号遷移により、ソース選択信号がビット選択スイッチ状態またはビット発生器状態になり、前記ビット選択信号およびソース選択信号は、前記スイッチ制御装置の、対応する出力ポートにおいて利用でき、前記手段(a)は、
ビット選択スイッチをさらに含み、前記ビット選択スイッチは、「0」入力ポートと、「1」入力ポートと、ビット選択入力ポートと、出力ポートとを有し、「0」に関連した電圧が前記「0」入力ポートに給送され、「1」に関連した電圧が前記「1」入力ポートに給送され、前記スイッチ制御装置のビット選択出力ポートは、前記ビット選択スイッチのビット選択入力ポートに接続され、前記ビット選択スイッチは、前記ビット選択信号が「0」選択状態であるときに前記出力ポートに前記「0」入力ポートを接続し、前記ビット選択スイッチは、前記ビット選択信号が前記「1」選択状態であるときに、前記出力ポートに前記「1」入力ポートを接続し、さらに
ソース選択スイッチを含み、ソース選択スイッチは、ビット選択スイッチ入力ポートと、ビット発生器入力ポートと、ソース選択入力ポートと、出力ポートとを有し、前記ビット選択スイッチの出力ポートは、前記ビット選択スイッチ入力ポートに接続され、前記スイッチ制御装置の前記ソース選択出力ポートは、前記ソース選択入力ポートに接続され、前記ソース選択スイッチは、前記ソース選択信号がビット選択スイッチ状態であるときに前記出力ポートに前記ビット選択スイッチ入力ポートを接続し、前記ソース選択スイッチの出力ポートは、前記装置の出力ポートである、請求項15に記載の装置。
【請求項25】 前記スイッチ制御装置が、
アップダウンカウンタを含み、前記予め定められた方向においてクロック信号の遷移が起こるときに、前記擬似ランダムビット入力ポートにおけるビットが「1」または「0」であればそれぞれ、前記カウンタのカウント値が1だけ増加または減少し、前記スイッチ制御装置はさらに
演算論理装置を含み、前記演算論理装置は、クロック信号入力ポート、第1のデータ入力ポートと、第2のデータ入力ポートと、データ出力ポートとを有し、前記クロック信号は前記クロック信号入力ポートに給送され、前記アップダウンカウンタのカウント値は前記第1のデータ入力ポートに給送され、前記スイッチ制御装置はさらに
レジスタを含み、前記レジスタは、クロック信号入力ポートと、データ入力ポートと、クリアデータ入力ポートと、データ出力ポートとを有し、前記演算論理装置のデータ出力ポートは前記データ入力ポートに接続され、前記レジスタのデータ出力ポートは前記演算論理装置の前記第2のデータ入力ポートに接続され、前記演算論理装置は、前記予め定められた方向において前記クロック信号の遷移が起こるときに、前記レジスタの内容と前記アップダウンカウンタのカウント値との和がそのデータ出力ポートに利用できるようにし、和が正であれば前記ビット選択信号が「0」選択状態になり、和が負であれば前記ビット選択信号が前記「1」選択状態になり、前記演算論理装置のデータ出力ポートにおけるデータは、前記予め定められた方向に前記クロック信号の遷移が起こるときに前記レジスタに格納され、前記ソース選択出力ポートは、前記クリアデータ入力ポートに接続され、
前記レジスタは、前記ソース選択信号が前記ビット選択スイッチ状態であるときにクリアされる、請求項24に記載の装置。
【請求項26】 前記スイッチ制御装置が、データ入力ポートと出力ポートとを有する限界外検出器をさらに含み、前記データ入力ポートは、前記演算論理装置のデータ出力ポートに接続され、前記限界外検出器の出力ポートは、前記スイッチ制御装置のソース選択出力ポートであり、前記限界外検出器は、前記データ入力ポートにおけるデータが第1の値より大きく第2の値未満である場合に前記ソース選択信号をビット発生器状態にし、前記第2の値は前記第1の値より大きく、さもなければ、前記限界外検出器は、前記ソース選択信号を前記ビット選択スイッチ状態にする、請求項25に記載の装置。
【請求項27】 前記手段(b)が、
初期擬似ランダムビットシーケンス発生器を含み、前記初期擬似ランダムビットシーケンス発生器は、クロック信号入力ポートと、動作制御ポートと、出力ポートとを有し、前記クロックの出力ポートは前記クロック信号入力ポートに接続され、予め定められた方向におけるクロック信号の遷移により、前記初期擬似ランダムビットシーケンス発生器の動作が能動化されたときに、新しい擬似ランダムビットが前記出力ポートに現われるようになり、前記初期擬似ランダムビットシーケンス発生器の出力ポートは、前記ソース選択スイッチのビット発生器入力ポートに接続され、前記ソース選択スイッチは、前記ソース選択信号が前記ビット発生器状態であるときに前記出力ポートに前記ビット発生器入力ポートを接続し、前記スイッチ制御装置のソース選択出力ポートは、前記初期擬似ランダムビットシーケンス発生器の前記動作制御ポートに接続され、前記初期擬似ランダムビットシーケンス発生器の動作は、前記ソース選択信号が前記ビット発生器状態にあるときに能動化され、前記擬似ランダムビット発生器の動作は、前記ソース選択信号が前記ビット選択スイッチ状態であるときに阻止される、請求項24に記載の装置。
【請求項28】 光源と、
光ファイバのコイルとをさらに含み、前記光源によって発生する光は前記光ファイバ中を伝搬し、さらに
前記修飾された擬似ランダムビットシーケンスによって前記光ファイバ中を伝搬する光を変調するための変調器と、
前記光ファイバ中を進行した前記光から、前記コイルの回転を決定するためのプロセッサとをさらに含む、請求項15に記載の装置。
【請求項1】 擬似ランダムビットシーケンスを発生させるための装置であって、
(a) 1つまたはそれ以上の基準が満たされる場合に、修飾された擬似ランダムビットシーケンスの次のビットとして「0」または「1」を選択するステップを含み、前記基準は、前記修飾された擬似ランダムビットシーケンスの前の複数のビットの、測定された特性に基づき、さもなければ、
(b) 前記修飾された擬似ランダムビットシーケンスの次のビットとして初期擬似ランダムビットシーケンスの次のビットを選択するステップを含み、前記初期擬似ランダムビットシーケンスの次のビットは、前記初期擬似ランダムビットシーケンスの前の1つまたはそれ以上のビットの関数である、方法。
【請求項2】 前記ステップ(a)が、
前記1つまたはそれ以上の「0」選択基準が満たされる場合に、前記次のビットとして「0」を選択するステップを含む、請求項1に記載の方法。
【請求項3】 前記1つまたはそれ以上の「0」選択基準が、前にある「1」の数が、特定の測定値だけ、前にある「0」の数を上回ることである、請求項2に記載の方法。
【請求項4】 前記ステップ(a)が、
前記1つまたはそれ以上の「1」選択基準が満たされる場合に、前記次のビットとして「1」を選択するステップを含む、請求項1に記載の方法。
【請求項5】 前記1つまたはそれ以上の「1」選択基準が、前にある「0」の数が、特定の測定値だけ、前にある「1」の数を上回ることである、請求項4に記載の方法。
【請求項6】 前記ステップ(a)が、
前記1つまたはそれ以上の「0」選択基準が満たされる場合に、前記次のビットとして「0」を選択するステップと、
前記1つまたはそれ以上の「1」選択基準が満たされる場合に、前記次のビットとして「1」を選択するステップとを含む、請求項1に記載の方法。
【請求項7】 前記ステップ(a)が、
前記修飾された擬似ランダムビットシーケンスより前にあるビットの演算平均の測定値を得るステップを含み、前記「0」選択基準および前記「1」選択基準は、前記演算平均の測定値に基づく、請求項6に記載の方法。
【請求項8】 前記「0」選択基準が、前記演算平均の測定値が第1の値より大きいことである、請求項7に記載の方法。
【請求項9】 前記「1」選択基準が、前記演算平均の測定値が第2の値未満であることである、請求項7に記載の方法。
【請求項10】 前記演算平均の測定値が、前記演算平均の値、または前にある複数のビットに対して平滑化された、それに比例する量である、請求項7に記載の方法。
【請求項11】 前記演算平均の測定値が、重み付けされた演算平均、または前にある複数のビットに対して加算された、それに比例する量である、請求項7に記載の方法。
【請求項12】 前記演算平均の測定値が、前記演算平均の和、またはビットnからビット(n+m−1)に対する、それに比例する量であり、(n+m)番目のビットは前記次のビットであり、nは、前記ステップ(a)を行なった結果として選択された最後のビットの数であり、mは1以上の整数値である、請求項7に記載の方法。
【請求項13】 (c) 前記光ビームが、予め定められたスペースを囲む媒体中を伝搬するようにするステップと、
(d) 前記修飾された擬似ランダムビットシーケンスによって前記光ビームを変調するステップと、
(e) 前記媒体の回転を決定するために、前記ステップ(d)が施された光ビームを処理するステップとをさらに含む、請求項1に記載の方法。
【請求項14】 請求項1に記載の方法を実施するための装置。
【請求項15】 擬似ランダムビットシーケンスを発生させるための装置であって、
(a) 1つまたはそれ以上の基準が満たされる場合に、前記修飾された擬似ランダムビットシーケンスを次のビットとして「0」または「1」を選択するための手段を含み、前記基準は、前記修飾された擬似ランダムビットシーケンスの前の複数のビットの、測定された特性に基づき、
(b) 1つまたはそれ以上の基準が満たされない場合に、前記修飾された擬似ランダムビットシーケンスの次のビットとして初期擬似ランダムビットシーケンスの次のビットを選択するための手段を含み、前記初期擬似ランダムビットシーケンスの次のビットは、前記初期擬似ランダムビットシーケンスの前の1つまたはそれ以上のビットの関数である、装置。
【請求項16】 前記手段(a)が、
前記1つまたはそれ以上の「0」選択基準が満たされる場合に、前記次のビットとして「0」を選択するための手段を含む、請求項15に記載の装置。
【請求項17】 前記1つまたはそれ以上の「0」選択基準が、前にある「1」の数が、特定の測定値だけ、前にある「0」の数を上回ることである、請求項16に記載の装置。
【請求項18】 前記手段(a)が、
前記1つまたはそれ以上の「1」選択基準が満たされる場合に、前記次のビットとして「1」を選択するための手段を含む、請求項15に記載の装置。
【請求項19】 前記1つまたはそれ以上の「1」選択基準が、前にある「0」の数が、特定の測定値だけ、前にある「1」の数を上回ることである、請求項18に記載の装置。
【請求項20】 前記手段(a)が、
前記1つまたはそれ以上の「0」選択基準が満たされる場合に、前記次のビットとして「0」を選択するための手段と、
前記1つまたはそれ以上の「1」選択基準が満たされる場合に、前記次のビットとして「1」を選択するための手段とを含む、請求項15に記載の装置。
【請求項21】 前記手段(a)が、
前記修飾された擬似ランダムビットシーケンスの前のビットの演算平均の測定値を得るための手段をさらに含み、前記「0」選択基準および前記「1」選択基準は、前記演算平均の測定値に基づく、請求項20に記載の装置。
【請求項22】 前記「0」選択基準が、前記演算平均の測定値が第1の値より大きいことである、請求項21に記載の装置。
【請求項23】 前記「1」選択基準が、前記演算平均の測定値が第2の値未満であることである、請求項21に記載の装置。
【請求項24】 前記修飾された擬似ランダムビットシーケンスの最後のビットが、前記装置の出力ポートに現われ、前記手段(a)は、
出力ポートにクロック信号を与えるクロックと、
スイッチ制御装置とを含み、前記スイッチ制御装置は、クロック信号入力ポートと、擬似ランダムビット入力ポートと、ビット選択出力ポートと、ソース選択出力ポートとを有し、前記クロックの出力ポートは、前記スイッチ制御装置の前記クロック信号入力ポートに接続され、前記装置の出力ポートは前記擬似ランダムビット入力ポートに接続され、前記スイッチ制御装置は、前記装置によって発生された、前の複数の擬似ランダムビットに基づいて、ビット選択信号およびソース選択信号を発生し、予め定められた方向におけるクロック信号遷移により、前記ビット選択信号が「0」選択状態または「1」選択状態になり、前記予め定められた方向におけるクロック信号遷移により、ソース選択信号がビット選択スイッチ状態またはビット発生器状態になり、前記ビット選択信号およびソース選択信号は、前記スイッチ制御装置の、対応する出力ポートにおいて利用でき、前記手段(a)は、
ビット選択スイッチをさらに含み、前記ビット選択スイッチは、「0」入力ポートと、「1」入力ポートと、ビット選択入力ポートと、出力ポートとを有し、「0」に関連した電圧が前記「0」入力ポートに給送され、「1」に関連した電圧が前記「1」入力ポートに給送され、前記スイッチ制御装置のビット選択出力ポートは、前記ビット選択スイッチのビット選択入力ポートに接続され、前記ビット選択スイッチは、前記ビット選択信号が「0」選択状態であるときに前記出力ポートに前記「0」入力ポートを接続し、前記ビット選択スイッチは、前記ビット選択信号が前記「1」選択状態であるときに、前記出力ポートに前記「1」入力ポートを接続し、さらに
ソース選択スイッチを含み、ソース選択スイッチは、ビット選択スイッチ入力ポートと、ビット発生器入力ポートと、ソース選択入力ポートと、出力ポートとを有し、前記ビット選択スイッチの出力ポートは、前記ビット選択スイッチ入力ポートに接続され、前記スイッチ制御装置の前記ソース選択出力ポートは、前記ソース選択入力ポートに接続され、前記ソース選択スイッチは、前記ソース選択信号がビット選択スイッチ状態であるときに前記出力ポートに前記ビット選択スイッチ入力ポートを接続し、前記ソース選択スイッチの出力ポートは、前記装置の出力ポートである、請求項15に記載の装置。
【請求項25】 前記スイッチ制御装置が、
アップダウンカウンタを含み、前記予め定められた方向においてクロック信号の遷移が起こるときに、前記擬似ランダムビット入力ポートにおけるビットが「1」または「0」であればそれぞれ、前記カウンタのカウント値が1だけ増加または減少し、前記スイッチ制御装置はさらに
演算論理装置を含み、前記演算論理装置は、クロック信号入力ポート、第1のデータ入力ポートと、第2のデータ入力ポートと、データ出力ポートとを有し、前記クロック信号は前記クロック信号入力ポートに給送され、前記アップダウンカウンタのカウント値は前記第1のデータ入力ポートに給送され、前記スイッチ制御装置はさらに
レジスタを含み、前記レジスタは、クロック信号入力ポートと、データ入力ポートと、クリアデータ入力ポートと、データ出力ポートとを有し、前記演算論理装置のデータ出力ポートは前記データ入力ポートに接続され、前記レジスタのデータ出力ポートは前記演算論理装置の前記第2のデータ入力ポートに接続され、前記演算論理装置は、前記予め定められた方向において前記クロック信号の遷移が起こるときに、前記レジスタの内容と前記アップダウンカウンタのカウント値との和がそのデータ出力ポートに利用できるようにし、和が正であれば前記ビット選択信号が「0」選択状態になり、和が負であれば前記ビット選択信号が前記「1」選択状態になり、前記演算論理装置のデータ出力ポートにおけるデータは、前記予め定められた方向に前記クロック信号の遷移が起こるときに前記レジスタに格納され、前記ソース選択出力ポートは、前記クリアデータ入力ポートに接続され、
前記レジスタは、前記ソース選択信号が前記ビット選択スイッチ状態であるときにクリアされる、請求項24に記載の装置。
【請求項26】 前記スイッチ制御装置が、データ入力ポートと出力ポートとを有する限界外検出器をさらに含み、前記データ入力ポートは、前記演算論理装置のデータ出力ポートに接続され、前記限界外検出器の出力ポートは、前記スイッチ制御装置のソース選択出力ポートであり、前記限界外検出器は、前記データ入力ポートにおけるデータが第1の値より大きく第2の値未満である場合に前記ソース選択信号をビット発生器状態にし、前記第2の値は前記第1の値より大きく、さもなければ、前記限界外検出器は、前記ソース選択信号を前記ビット選択スイッチ状態にする、請求項25に記載の装置。
【請求項27】 前記手段(b)が、
初期擬似ランダムビットシーケンス発生器を含み、前記初期擬似ランダムビットシーケンス発生器は、クロック信号入力ポートと、動作制御ポートと、出力ポートとを有し、前記クロックの出力ポートは前記クロック信号入力ポートに接続され、予め定められた方向におけるクロック信号の遷移により、前記初期擬似ランダムビットシーケンス発生器の動作が能動化されたときに、新しい擬似ランダムビットが前記出力ポートに現われるようになり、前記初期擬似ランダムビットシーケンス発生器の出力ポートは、前記ソース選択スイッチのビット発生器入力ポートに接続され、前記ソース選択スイッチは、前記ソース選択信号が前記ビット発生器状態であるときに前記出力ポートに前記ビット発生器入力ポートを接続し、前記スイッチ制御装置のソース選択出力ポートは、前記初期擬似ランダムビットシーケンス発生器の前記動作制御ポートに接続され、前記初期擬似ランダムビットシーケンス発生器の動作は、前記ソース選択信号が前記ビット発生器状態にあるときに能動化され、前記擬似ランダムビット発生器の動作は、前記ソース選択信号が前記ビット選択スイッチ状態であるときに阻止される、請求項24に記載の装置。
【請求項28】 光源と、
光ファイバのコイルとをさらに含み、前記光源によって発生する光は前記光ファイバ中を伝搬し、さらに
前記修飾された擬似ランダムビットシーケンスによって前記光ファイバ中を伝搬する光を変調するための変調器と、
前記光ファイバ中を進行した前記光から、前記コイルの回転を決定するためのプロセッサとをさらに含む、請求項15に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/255,377 US6130755A (en) | 1999-02-22 | 1999-02-22 | Fiber-optic gyro utilizing pseudorandom-bit-sequence light modulation |
US09/255377 | 1999-02-22 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000241168A JP2000241168A (ja) | 2000-09-08 |
JP2000241168A5 true JP2000241168A5 (ja) | 2006-09-14 |
JP4278805B2 JP4278805B2 (ja) | 2009-06-17 |
Family
ID=22968050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34981199A Expired - Fee Related JP4278805B2 (ja) | 1999-02-22 | 1999-12-09 | 媒体の回転を決定するための方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6130755A (ja) |
EP (1) | EP1031816B1 (ja) |
JP (1) | JP4278805B2 (ja) |
DE (1) | DE60044545D1 (ja) |
IL (1) | IL132254A0 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104950169B (zh) * | 2015-06-19 | 2017-08-15 | 浙江大学 | 一种高速光纤陀螺频率特性的测试方法与系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE380696B (sv) * | 1974-03-20 | 1975-11-10 | Philips Svenska Ab | Sett att alstra en pseudoslumpbitfoljd och anordning for utforande av settet. |
US4291386A (en) * | 1978-11-30 | 1981-09-22 | Sperry Corporation | Pseudorandom number generator |
GB8423024D0 (en) * | 1983-09-19 | 2013-09-18 | Martin Marietta Corp | Measuring angular rotation rates |
US4748579A (en) * | 1985-08-14 | 1988-05-31 | Gte Laboratories Incorporated | Method and circuit for performing discrete transforms |
US5020912A (en) * | 1989-02-03 | 1991-06-04 | Litton Systems, Inc. | Fiber optic rotation sensing system and method for basing a feedback signal outside of a legion of instability |
EP0441998B1 (de) * | 1990-02-12 | 1993-06-02 | LITEF GmbH | Faseroptisches Sagnac-Interferometer mit digitaler Phasenrampenrückstellung zur Drehratenmessung |
EP0620518B1 (en) * | 1993-04-06 | 1999-10-06 | Hewlett-Packard Company | Methods and apparatus for generating linear-feedback-shift-register sequences |
US5682241A (en) * | 1996-03-11 | 1997-10-28 | Litton Systems, Inc. | Method and apparatus for overcoming cross-coupling in a fiber optic gyroscope employing overmodulation |
DE19730522C1 (de) * | 1997-07-16 | 1999-05-12 | Litef Gmbh | Verfahren zur Erhöhung der Stabilität eines faseroptischen Kreises und damit stabilisierter faseroptischer Kreisel |
-
1999
- 1999-02-22 US US09/255,377 patent/US6130755A/en not_active Expired - Lifetime
- 1999-10-06 IL IL13225499A patent/IL132254A0/xx not_active IP Right Cessation
- 1999-12-09 JP JP34981199A patent/JP4278805B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-04 DE DE60044545T patent/DE60044545D1/de not_active Expired - Lifetime
- 2000-01-04 EP EP00100030A patent/EP1031816B1/en not_active Expired - Lifetime
- 2000-07-07 US US09/611,754 patent/US6317215B1/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101027855B1 (ko) | Crc 에러 검출 방법, 장치, 시스템 및 crc 에러 검출방법을 수행하는인스트럭션 세트를 포함하는 머신판독가능한 매체 | |
DE50108011D1 (de) | Kryptographisches verfahren und kryptographische vorrichtung | |
JPH0366679B2 (ja) | ||
EP0678807B1 (fr) | Dispositif de calcul arithmétique et logique et procédé de commande | |
JP2000241168A5 (ja) | ||
JP4970287B2 (ja) | 擬似ランダム・データ・シーケンスを発生するための方法、システム及び装置 | |
FR2847402A1 (fr) | Procede de division entiere securise contre les attaques a canaux caches | |
US5867413A (en) | Fast method of floating-point multiplication and accumulation | |
JP2000241169A5 (ja) | ||
US4269101A (en) | Apparatus for generating the complement of a floating point binary number | |
Sauerbrey et al. | Resource requirements for the application of addition chains in modulo exponentiation | |
KR970016936A (ko) | 최상위 디지트를 결정하는 장치 및 방법 | |
KR930009280A (ko) | 동기식 다중장치의 tu 포인터 조정지터 감소회로 | |
US5204831A (en) | Circuit configuration for digital bit-serial signal processing | |
JP4278805B2 (ja) | 媒体の回転を決定するための方法および装置 | |
KR20040055523A (ko) | GF(p)와 GF(2^m)의 유한체 곱셈 연산 장치 | |
US20040187101A1 (en) | Compiler, compiler program, recording medium, and compiling method | |
SU894720A1 (ru) | Устройство дл вычислени функций | |
RU2743326C1 (ru) | Способ генерации случайных чисел | |
CN114008585A (zh) | 使用多个具有盐处理的初始状态的生成器并行生成伪随机数序列 | |
JPH08249273A (ja) | 転送速度切り替え機能付き非同期転送回路 | |
KR101918741B1 (ko) | 안전소수 판별 방법 | |
Dichtl et al. | NESSIE Document NES/DOC/SAG/WP3/019/2 y About the NESSIE Submission\Using the general next bit predictor like an evaluation criteria | |
SU1023326A1 (ru) | Генератор псевдослучайных последовательностей | |
KR100237760B1 (ko) | 고속 데이타 증감장치 |