JP2021081334A - 光ファイバジャイロ並びにその制御方法及び制御装置 - Google Patents

Abstract

【課題】精度のよい干渉型光ファイバジャイロを実現する。【解決手段】デジタルクローズドループ方式を用いた干渉型光ファイバジャイロの制御方法は、それぞれ独立した位相差制御ループを実行する第１の制御回路と第２の制御回路とを交互に動作させることと、前記第１の制御回路で実行される位相差制御ループに第１の電気的ディザ信号を印加することと、前記第２の制御回路で実行される位相差制御ループに前記第１の電気的ディザ信号と逆相の第２の電気的ディザ信号を印加することと、前記第１の制御回路により算出される角速度に係る第１の値と前記第２の制御回路により算出される角速度に係る第２の値とを加算平均することで角速度に係る値を算出することとを含む。【選択図】図１

Description

本発明は、デジタルクローズドループ方式を用いた干渉型光ファイバジャイロ、並びに、光ファイバジャイロのための制御方法及び制御装置に関する。

高性能なジャイロスコープの一つとして、干渉型光ファイバジャイロがある。干渉型光ファイバジャイロの制御方式として、クローズドループ方式が知られている。クローズドループ方式の干渉型光ファイバジャイロでは、ジャイロ出力のゼロ点近傍において不感帯が生じることがある。不感帯除去手法として、制御ループにおいて、電気的ディザ信号を印加する方法が知られている。例えば非特許文献１には、位相差制御ループ内の積分器の入力部に、制御ループの応答帯域内の周波数で、正負２値の電気的ディザ信号を印加し、一定期間の取得データを平均化することで不感帯を除去する方法が開示されている。不感帯を除去するための同様の方法として、位相差制御ループ内のランプ発生器の入力又は出力に電気的ディザを印加する方法、変調波形をランダムに変化させる方法などが知られている。例えば特許文献１には、ランプ発生器の出力にディザ信号に相当する位相ジャンプ振幅信号を加えることで信号全体を不感帯領域の外へ移動させる技術に関して開示されている。

特許４４４７４４９号公報

Pavlath,G.A.,"Closed-Loop Fiber Optic Gyros," Fiber Optic Gyros: 20th Anniversary Conference, SPIE Proceedings, Vol.2837, 1996, pp.46-60.

本発明は、精度のよい干渉型光ファイバジャイロを実現することを目的とする。

本発明の一態様によれば、デジタルクローズドループ方式を用いた干渉型光ファイバジャイロの制御方法は、それぞれ独立した位相差制御ループを実行する第１の制御回路と第２の制御回路とを交互に動作させることと、前記第１の制御回路で実行される位相差制御ループに第１の電気的ディザ信号を印加することと、前記第２の制御回路で実行される位相差制御ループに前記第１の電気的ディザ信号と逆相の第２の電気的ディザ信号を印加することと、前記第１の制御回路による角速度出力に係る第１の値と前記第２の制御回路による角速度出力に係る第２の値とを加算平均することで角速度に係る値を算出することとを含む。

本発明によれば、精度のよい干渉型光ファイバジャイロを実現できる。

図１は、本実施形態に係るデジタルクローズドループ方式の干渉型光ファイバジャイロ（ＦＯＧ）の構成例の概略を示す図である。 図２は、重ね合わされた２光波間の位相差と観測される干渉強度との関係を表す干渉パターンを示す図である。 図３は、光波に与えられるバイアス変調と、そのときに観測されるバイアス位相差及び干渉パターンとについて説明するための図である。 図４は、４値バイアス変調によるサニャック位相差の検出について説明するための図である。 図５は、デジタルセロダイン波によるフィードバック位相差について説明するための図である。 図６は、４値バイアス変調によるＶπ振幅変動検出について説明するための図である。 図７は、ディザ信号の波形の一例を示す図である。 図８は、バイアス変調のみが与えられたときの受光器の出力を模式的に示し、位相差誤差検出及び振幅誤差検出について説明するための図である。 図９は、第１の変形例に係る、光波に与えられるバイアス変調と、そのときに観測されるバイアス位相差及び干渉パターンとについて説明するための図である。 図１０は、第１の変形例におけるバイアス変調のみが与えられたときの受光器の出力を模式的に示し、位相差誤差検出及び振幅誤差検出について説明するための図である。 図１１は、第２の変形例に係るデジタルクローズドループ方式ＦＯＧの構成例の概略を示す図である。

一実施形態について図面を参照して説明する。本実施形態は、干渉型の光ファイバジャイロ（Fiber Optic Gyro：以下「ＦＯＧ」と称す）に関する。このＦＯＧでは、回転角速度により生じる対向伝搬する２光波間の位相差が測定されるサニャック干渉計が用いられている。また、このＦＯＧでは、高精度を実現するためにデジタル演算回路によるデジタルクローズドループ方式が用いられている。本実施形態のＦＯＧは、特に、ゼロ点近傍に現れ得る不感帯を除去する機能を有している。ＦＯＧは、航空機、船舶等の移動体において、慣性空間に対する回転角速度を計測するセンサ等として使用され得る。

［装置構成］
図１は、本実施形態に係るデジタルクローズドループ方式のＦＯＧ１の構成例の概略を示す図である。ＦＯＧ１は、ＦＯＧ光学系１０と、クローズドループ制御回路２０とを備える。

ＦＯＧ光学系１０は、ファイバコイル１１と、多機能光集積回路１２と、光カプラ１３と、光源１４と、受光器（ＰＤ）１５と、各素子を連結するための光ファイバとを有する。

ファイバコイル１１は、例えば、数百ｍあるいは数ｋｍ以上のシングルモード光ファイバ又は偏波保持光ファイバなどの光ファイバを、例えば直径50 mmから200 mm程度といったように直径数十ｍｍから数百ｍｍ程度のコイル状に巻いたファイバコイルである。

多機能光集積回路１２は、ＩＯＣ（Integrated Optics Circuit）とも呼ばれる。多機能光集積回路１２は、電気光学係数の高いニオブ酸リチウム（LiNbO₃）を用いて形成され、アニールドプロトン交換法（ＡＰＥ）により作製され得る。多機能光集積回路１２は、高消光比の偏光子とＹ分岐と高速な位相変調器１２ａとを備えている。そのため、多機能光集積回路１２は、ファイバコイル１１での偏波変動成分が抑制されることによる高いバイアス安定性を達成できる。また、多機能光集積回路１２は、セロダイン変調による広いダイナミックレンジを実現できる。

光源１４は、低コヒーレンス特性を有した広帯域光源である。光源１４には、例えば、増幅自然放出光（ＡＳＥ）を出力するエルビウムドープファイバ（ＥＤＦ）光源、スーパー・ルミネッセント・ダイオード（ＳＬＤ）などが用いられ得る。

光源１４から放射された光は、光カプラ１３及び多機能光集積回路１２を介して、ファイバコイル１１へと入射する。このとき、多機能光集積回路１２は、入射光を、２光路に分波し、ファイバコイル１１へ時計回りと反時計回りとの両回りに入射させる。ファイバコイル１１を時計回りに進行した光波と反時計回りに進行した光波とは、多機能光集積回路１２で再結合され、光カプラ１３を介して受光器１５で検出される。

ＦＯＧ光学系１０は、サニャック干渉計を形成している。ファイバコイル１１が回転角速度を有していると、対向伝搬する２光波間にサニャック位相差が生じる。その結果、ファイバコイル１１の回転角速度に応じた帰還光量が受光器１５で検出される。

クローズドループ制御回路２０は、ゲインアンプ２１と、ＡＤコンバータ（ＡＤＣ）２２と、デジタル演算回路１００と、ＤＡコンバータ（ＤＡＣ）２３と、変調ドライバ２４とを有する。

デジタル演算回路１００は、ＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）等のプログラマブル・ロジックデバイス、ＡＳＩＣ（特定用途向け集積回路）など各種マイクロプロセッサを用いて構成され得る。デジタル演算回路１００は、例えばワンチップのＦＰＧＡを用いて構築されている。

受光器１５の出力は、ゲインアンプ２１で増幅された後、ＡＤコンバータ２２でＡＤ変換される。ＡＤコンバータ２２は、デジタル演算回路と同期して動作する。デジタル演算回路１００は、遷移状態のスパイクを避けて安定なデータをサンプルし、各種演算処理を行う。

デジタル演算回路１００は、多機能光集積回路１２の位相変調器１２ａに入力するための変調信号を生成し出力する。デジタル演算回路１００から出力された変調信号は、ＤＡコンバータ２３でアナログ信号に変換され、変調ドライバ２４に入力される。変調ドライバ２４は、入力信号に基づいて位相変調器１２ａを動作させる。位相変調器１２ａは、ファイバコイル１１を通過する光波を変調する。

デジタル演算回路１００には、クローズドループ制御回路が２系統設けられている。すなわち、デジタル演算回路１００は、第１の制御回路として機能する制御回路（Ａ系統）１１０と、第２の制御回路として機能する制御回路（Ｂ系統）１３０とを有する。制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とは、同様の構成を有している。光波がファイバコイル１１を伝搬する時間をτとしたときに、制御回路（Ａ系統）１１０及び制御回路（Ｂ系統）１３０は、τ／４の演算周期で交互に独立に動作する。制御回路（Ａ系統）１１０及び制御回路（Ｂ系統）１３０は、位相変調器１２ａを用いて、τ／４周期の時間的に離散したデジタルセロダイン方式による位相変調を行う。

制御回路（Ａ系統）１１０及び制御回路（Ｂ系統）１３０の各々は、次のようなクローズドループ方式の制御を行う。すなわち、制御回路（Ａ系統）１１０及び制御回路（Ｂ系統）１３０の各々は、位相差制御ループに係る処理と、振幅制御ループに係る処理とを実行する。位相差制御ループは、ファイバコイル１１の回転角速度により生じた時計回りの光と反時計回りの光との位相差に基づいて回転角速度を検出し、ＦＯＧ光学系１０にフィードバックするための制御ループである。振幅制御ループは、位相変調器１２ａにおける入力電圧と位相変調量（変調深度）との関係の変動をフィードバックにより適正値に調整するための制御ループである。

位相差制御ループについて説明する。本実施形態の位相差制御ループでは、ファイバコイル１１の回転角速度により生じた時計回りの光と反時計回りの光との位相差を高感度で捉えるために、２光波間に一定周期のバイアス変調が与えられ、このときの干渉強度が周期的に受光器１５で観測される。受光器１５で観測される干渉強度の周期的変化に基づいて、ファイバコイル１１の角速度が検出される。クローズドループ方式では、角速度に関わらず観測される位相差が常にゼロとなるように、振幅２π_p-pを有するランプ状のセロダイン波によるフィードバック位相差が与えられ、このフィードバックの制御量が角速度を表すジャイロ出力とされる。この方式によれば、計測できる角速度範囲を広く取ることができる。また、この方式によれば、入力に対する出力の直線性が優れ、ゼロ点の安定性が優れる。さらに本実施形態では、ゼロ点近傍に現れる不感帯を除去するために、電気的ディザ信号が位相差制御ループ内に加算されている。このディザ信号によって、ゼロ点近傍の感度が上昇する。このように、位相差制御ループでは、一定周期のバイアス変調波形と、ランプ状のセロダイン波と、電気的ディザ信号とが加算されている。

制御回路（Ａ系統）１１０は、位相差制御ループを形成するための、位相差同期検出回路１１１と、加算器１１２と、積分器１１３と、ランプ発生器１１４と、４値バイアス変調波形発生器１１５と、加算器１１６とを備える。

後に詳述するように、ランプ発生器１１４は、振幅２π_p-pを有するデジタルセロダイン波を出力する。この出力には、加算器１１２で加算されたディザ信号が重畳している。４値バイアス変調波形発生器１１５は、τ／２毎に変化する［＋π／４，＋３π／４，−π／４，−３π／４］の繰り返しバイアス変調波形を出力する。加算器１１６は、ランプ発生器１１４から出力されたデジタルセロダイン波に、４値バイアス変調波形発生器１１５から出力されたバイアス変調波形を加算して出力する。

この出力と制御回路（Ｂ系統）１３０による同様の出力とによって、多機能光集積回路１２の位相変調器１２ａが動作する。セロダイン波は位相差をゼロにするフィードバックであるので、簡略化のためにディザ信号の影響を考慮しないことにすると、受光器１５に入射する２光波間では、バイアス変調に由来する、τ／２毎に変化する［＋π／２，＋３π／２，−π／２，−３π／２］の繰り返しとなる位相差が発生する。受光器１５による検出結果に基づいて、位相差同期検出回路１１１は、干渉パターン上の４点をサンプルする。ファイバコイル１１が静止しているときには、受光器１５の出力は一定値となる。ファイバコイル１１が回転しているときは、角速度に対応した位相差信号が２τ周期で現れるので、受光器１５の出力には角速度変化に対応した２τ周期の位相差誤差が含まれる。積分器１１３は受光器１５の出力に含まれる位相差誤差を積分する。ランプ発生器１１４は、この積分値に基づいてデジタルセロダイン波のステップ１段の高さを決定する。このようなフィードバック機構により、サニャック位相差に対する位相差制御ループが形成される。位相差制御ループは、位相差信号がゼロとなるように動作し、制御ループ内の積分器１１３の出力がファイバコイル１１の角速度を示す値となる。バイアス変調と位相差同期検出の周期（周波数）は、２τ周期、すなわち固有周波数（Eigen frequency）ｆ_e = １／２τに設定されており、これにより位相変調器１２ａにおける強度変調の影響が低減される。

振幅制御ループについて説明する。制御回路（Ａ系統）１１０は、振幅制御ループを形成するための、振幅誤差同期検出回路１２１と、積分器１２２と、２π基準値発生器１２３と、加算器１２４とを備える。

後に詳述するように、位相変調器１２ａにおける入力電圧と位相変調量（変調深度）との関係の変動である、Ｖπ振幅の変動は、上述のバイアス変調によって、τ周期で現れるので、受光器１５の出力にはＶπ振幅の変動に対応したτ周期の振幅誤差信号が含まれる。このため、振幅誤差同期検出回路１２１は、干渉パターン上の４点をサンプリングする。積分器１２２は受光器１５の出力に含まれる振幅誤差を積分する。加算器１２４は、２π基準値発生器１２３で生成した基準値に積分値を加算する。乗算器１１９は、位相差制御ループの変調振幅にこの信号を乗算して出力する。このような振幅制御ループのフィードバックにより、出力信号は、適正値に追従する。

以上のようにして、ディザ信号の影響を考慮しないと、受光器１５で検出される干渉パターン上の４点での位相差が常に［＋π／２，＋３π／２，−π／２，−３π／２］となるように制御される、安定な２重ループが形成される。

本実施形態に係る制御回路（Ａ系統）１１０では、ゼロ点近傍に現れる不感帯を除去するために、電気的ディザ信号が積分器１１３の前に印加されている。すなわち、デジタル演算回路１００は、ディザ信号発生器１６１を備える。位相差同期検出回路１１１からの出力信号には、加算器１１２によってディザ信号発生器１６１から出力された矩形波のディザ信号が加算されて、積分器１１３に入力される。このディザ信号によって、ゼロ点近傍の感度が上昇する。受光器１５で取得される信号には、上述の位相差に係る干渉パターンの信号に加えて、実際にはディザ信号に由来するノイズが含まれることになる。

本実施形態に係るデジタル演算回路１００は、実質的に上述の制御回路（Ａ系統）１１０と同等な、制御回路（Ｂ系統）１３０を備える。制御回路（Ｂ系統）１３０は、制御回路（Ａ系統）１１０の位相差同期検出回路１１１、加算器１１２、積分器１１３、ランプ発生器１１４、４値バイアス変調波形発生器１１５、加算器１１６、乗算器１１９、振幅誤差同期検出回路１２１、積分器１２２、２π基準値発生器１２３、及び加算器１２４にそれぞれ対応する、位相差同期検出回路１３１、加算器１３２、積分器１３３、ランプ発生器１３４、４値バイアス変調波形発生器１３５、加算器１３６、乗算器１３９、振幅誤差同期検出回路１４１、積分器１４２、２π基準値発生器１４３、及び加算器１４４を備える。

制御回路（Ｂ系統）１３０では、加算器１３２で位相差同期検出回路１３１の出力信号に加算されるディザ信号が、ディザ信号発生器１６１から出力されたディザ信号が反転器１６２で反転された信号となっている。このように、制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とでは、加えられる電気的ディザ信号が逆相関係になっている。

このように、本実施形態に係るデジタル演算回路１００は、ディザ信号発生器１６１と反転器１６２とを含むディザ信号出力部１６０を備える。ディザ信号出力部１６０は、制御回路（Ａ系統）１１０で実行される位相差制御ループに第１の電気的ディザ信号を印加し、制御回路（Ｂ系統）１３０で実行される位相差制御ループに第１の電気的ディザ信号と逆相の第２の電気的ディザ信号を印加するように構成されている。

ジャイロ出力を表す位相差制御ループの積分器１１３，１３３の出力には、電気的ディザ信号に伴う擾乱ノイズが含まれる。ここで、制御回路（Ａ系統）１１０の積分器１１３の出力に含まれるノイズと、制御回路（Ｂ系統）１３０の積分器１３３の出力に含まれるノイズとは逆相関係となる。このため、これらの出力を加算平均器１７０で加算平均することで、このようなノイズが除去される。加算平均された加算平均器１７０の出力が、電気的ディザ信号の影響を受けることなく、不感帯が除去された、ファイバコイル１１の角速度を表すジャイロ出力として得られる。

本実施形態のデジタル演算回路１００では、τ／４毎に制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とが交互に動作する。すなわち、τ／２周期で行われる位相変調周期の前半と後半とで交互に制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とが動作する。これにより、独立したクローズドループ動作を行う制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とがそれぞれの演算周期をτ／２として実質的に並列に動作する。

このような並列動作のために、デジタル演算回路１００は、動作タイミング生成器１５１及びマルチプレクサ（ＭＵＸ）１５２を更に備える。動作タイミング生成器１５１は、制御回路（Ａ系統）１１０を動作させるための制御信号（Ａ）と制御回路（Ｂ系統）１３０動作させるため制御信号（Ｂ）とを、τ／４間隔で交互に生成する。制御信号が「Ａ」のとき、ＡＤコンバータ２２から取得した受光器１５の出力を使用して制御回路（Ａ系統）１１０による１フレーム分の一連のデジタル演算動作が行われる。このとき、マルチプレクサ１５２により制御回路（Ａ系統）１１０が選択されて制御回路（Ａ系統）１１０で生成された位相変調信号が、ＤＡコンバータ２３を介して出力される。制御信号が「Ｂ」のとき、ＡＤコンバータ２２から取得した受光器１５の出力を使用して制御回路（Ｂ系統）１３０による１フレーム分の一連のデジタル演算動作が行われる。このとき、マルチプレクサ１５２により制御回路（Ｂ系統）１３０が選択されて制御回路（Ｂ系統）１３０で生成された位相変調信号が、ＤＡコンバータ２３を介して出力される。その結果、位相変調器１２ａは、制御回路（Ａ系統）１１０による位相変調信号に基づく位相変調と、制御回路（Ｂ系統）１３０による位相変調信号に基づく位相変調とをτ／４間隔で交互に行うことになる。

［動作］
本実施形態に係るＦＯＧ１の動作について具体的に説明する。

ファイバコイル１１で形成された円形光路を時計回りと反時計回りとに周回する２光波間には、サニャック効果により、角速度Ωに比例したサニャック位相差φ_Sが、（１）式の関係で発生する。
φ_S = (２πＬＤ/ｃλ)Ω (1)
ここで、Ｌはファイバ長、Ｄはコイル径、ｃは光速、λは光源の発振波長をそれぞれ表す。

図２は、重ね合わされた２光波間の位相差と、受光器１５を用いて観測される干渉強度との関係を表す干渉パターンを示す。ＦＯＧ１は、２光波を重ね合わせた際の干渉強度を受光器１５で観測し、この値を用いた制御を行って角速度を取得する。

デジタル演算回路１００による演算周期は、光波がファイバコイル１１を伝搬する時間τの１／４としている。制御回路（Ａ系統）１１０による位相変調信号に基づく位相変調と、制御回路（Ｂ系統）１３０による位相変調信号に基づく位相変調とは、τ／４間隔で交互に行われる。交互に動作する制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とを含むデジタル演算回路１００の制御下で、多機能光集積回路１２の位相変調器１２ａは、τ／４毎に時間的に離散化した位相変調を行う。任意の変調信号φ(t)で表される位相変調が行われると、ファイバコイル１１では２光波間に（２）式の関係で合成位相差φ_SYN(t)が生じる。
φ_SYN(t) = φ(t)−φ(t−τ) (2)

本実施形態のデジタルクローズドループ方式での位相変調では、角速度検出に用いられるバイアス変調と、角速度によるサニャック位相差に対してフィードバック位相差を与えるデジタルセロダイン変調と、ゼロ点近傍の不感帯を除去するための電気的ディザ信号の加算とが同時に行われる。

初めに、説明を簡略化するためにディザ信号の影響を除いて説明を行う。図３は、時計回り及び反時計回りの光波に与えられるバイアス変調と、そのときに観測されるバイアス位相差及び干渉パターンとについて説明するための図である。本実施形態のバイアス変調には、τ／２間隔で変化する「４値バイアス変調（4-state modulation）」が適用される。４値バイアス変調波形発生器１１５，１３５で生成された４値バイアス変調波形は、加算器１１６，１３６においてランプ発生器１１４，１３４で生成されたデジタルセロダイン波に加算されて位相変調器１２ａに入力される。本実施形態では、マルチプレクサ１５２によって、τ／２周期の前半は、制御回路（Ａ系統）１１０による変調信号が用いられ、τ／２周期の後半は、制御回路（Ｂ系統）１３０による変調信号が用いられる。

図３（ａ）に示すように、時計回り及び反時計回りの光波に、［＋π／４，＋３π／４，−π／４，−３π／４］の繰り返しとなる位相変化が、バイアス変調φ_B(t)として与えられる。このとき、上記（２）式により、次の（３）式で表されるバイアス位相差φ_BI(t)が発生する。
φ_BI(t) = φ_B(t)−φ_B(t−τ) (3)

すなわち、２光波間には、図３（ｂ）に示すように、［＋π／２，＋３π／２，−π／２，−３π／２］の繰り返しとなるバイアス位相差φ_BIが発生する。その結果、受光器１５で観測されるのは、図３（ｃ）に示す干渉パターンにおける（I、II、III、IV）で示す４点となる。

なお、本実施形態では、光波に与えられる位相変化を、［＋π／４，＋３π／４，−π／４，−３π／４］としたが、これに限らず、［＋ａ，＋ｂ，−ａ，−ｂ］の繰り返し（ただしａ≠ｂとする）であってもよい。このとき、２光波間に発生するバイアス位相差φ_BIは、［＋２ａ，＋２ｂ，−２ａ，−２ｂ］の繰り返しとなる。

まず、位相差制御ループについて説明する。図４は、４値バイアス変調によるサニャック位相差の検出について説明するための図である。時計回り及び反時計回りの光波に［＋π／４，＋３π／４，−π／４，−３π／４］の繰り返しのバイアス変調φ_B(t)を与えると、ファイバコイル１１が静止しているときには、図４（ｂ）に示すように、［＋π／２，＋３π／２，−π／２，−３π／２］の繰り返しとなるバイアス位相差φ_BI(t)が発生する。

このとき、（I、II、III、IV）で示す４点を観測するので、受光器１５の出力は、ファイバコイル１１が静止してるときには、図４（ａ）の黒丸の点が観測されて、受光器１５の出力は図４（ｄ）に示すようになり、スパイクを除いてサンプルすると一定値が得られる。

これに対して、ファイバコイル１１に角速度が入力されたときには、角速度Ωに比例したサニャック位相差φ_Sが発生し、図４（ｃ）に示すように位相差はシフトする。このとき、図４（ａ）の白丸の点が観測されて、受光器１５の出力は図４（ｅ）に示すようになり、スパイクを除いてサンプルすると、２τ周期で現れる位相差誤差信号が得られる。

位相差制御ループにおいては、図４（ａ）の黒丸の点を制御の動作点として位相差信号がゼロとなるようにデジタルセロダイン変調が行われているので、受光器１５の出力から得られる位相差誤差信号は、角速度変化によって生じるフィードバックの誤差を表す。

位相差同期検出回路１１１，１３１は、干渉パターン上の観測点４点について同期検出して、（４）式を満たす位相差誤差ＰＤを取得する。
ＰＤ = Ｓ_{II or III}−Ｓ_{I or IV} (4)
ここでＳ_{II or III}は観測点II又はIIIでの観測値を示し、Ｓ_{I or IV}は観測点I又はIVでの観測値を示す。

積分器１１３，１３３は、位相差誤差ＰＤを積分し、ランプ発生器１１４，１３４に発生させるデジタルセロダイン波のステップ１段の高さを示す値を生成する。

図５は、デジタルセロダイン波によるフィードバック位相差を示す図である。デジタルセロダイン変調は、図５（ａ）に示すような、振幅２π_p-pを有する階段状のデジタルセロダイン波による位相変調φ_DS(t)である。光波にφ_DS(t)による位相変調が行われると、ファイバコイル１１では２光波間に（２）式の関係に従って、（５）式のようにフィードバック位相差φ_FBが発生する。
φ_FB(t) = φ_DS(t)−φ_DS(t−τ) (5)

図５（ｂ）は、発生するフィードバック位相差φ_FBを示す。

位相差制御ループは、位相差誤差ＰＤがゼロになるように、すなわち、φ_S = φ_FBとなるように動作し、サニャック位相差φ_Sに対する位相差制御ループを形成する。このとき、位相差制御ループ内の積分器１１３，１３３の出力が、角速度を示す値として取得される。

次に、振幅制御ループについて説明する。図６は、４値バイアス変調によるＶπ振幅変動検出について説明するための図である。光波にバイアス変調φ_B(t)を与えると、Ｖπ振幅が適正値であるときには、図６（ｂ）に示すように、［＋π／２，＋３π／２，−π／２，−３π／２］の繰り返しとなるバイアス位相差φ_BI(t)が発生する。このとき、（I、II、III、IV）で示す４点を観測するので、受光器１５の出力は、Ｖπ振幅が適正値であるときには、図６（ａ）の黒丸の点が観測されて、図６（ｄ）に示すようになり、スパイクを除いてサンプルすると一定値が得られる。

これに対して、Ｖπ振幅が適正値と異なるとき、例えば適正値よりも大きいときには、位相差は図６（ｃ）に示すようになる。このとき、図６（ａ）の白丸の点が観測されるので、受光器１５の出力は図６（ｅ）に示すようになり、スパイクを除いてサンプルすると、τ周期で現れる振幅誤差信号が得られる。振幅制御ループにおいては、図６（ａ）の黒丸の点を制御の動作点として振幅誤差がゼロとなるように制御されているので、受光器１５の出力から得られる振幅誤差信号は、Ｖπ振幅の変動を表す。

振幅誤差同期検出回路１２１，１４１は、干渉パターン上の観測点４点について同期検出して、（６）式を満たす振幅誤差ＡＥを取得する。
ＡＥ = Ｓ_{II or IV}−Ｓ_{I or III} (6)
ここでＳ_{II or IV}は観測点II又はIVでの観測値を示し、Ｓ_{I or III}は観測点I又はIIIでの観測値を示す。

積分器１２２，１４２は、振幅誤差ＡＥを積分し、乗算器１１９，１３９で変調振幅にフィードバックする。このようにして、振幅を適正値に追従させる振幅制御ループが形成される。

以上のような、位相差制御ループと振幅制御ループとによって、ファイバコイル１１を進む２光波間の位相差ＰＤ_cw-ccwには、入力角速度によらず、（７）式が成り立つ。
ＰＤ_cw-ccw = φ_S + φ_BI−φ_FB = φ_BI (7)

その結果、受光器１５で観測される干渉パターン上の４点（I、II、III、IV）での位相差は、常に［＋π／２，＋３π／２，−π／２，−３π／２］となるように制御され、安定な２重ループが形成される。位相差制御ループ内の積分器１１３，１３３の出力は、ファイバコイル１１の角速度によるサニャック位相差に対応した値となっており、この値に基づいて、ファイバコイル１１の角速度が得られる。

一般に、クローズドループ方式のＦＯＧでは、位相変調信号のＰＤ受光系統への回り込み、位相変調の非線形性等により、ジャイロ出力のゼロ点近傍において数deg/h幅の不感帯（Deadband）が発生することが知られている。そこで、本実施形態では、位相差制御ループに、上記説明では省略した、矩形波の電気的ディザ信号が印加されている。本実施形態では、制御回路（Ａ系統）１１０に印加する第１の電気的ディザ信号と制御回路（Ｂ系統）１３０に印加する第２の電気的ディザ信号とは、逆相関係となるようにされている。このため、デジタル演算回路１００のディザ信号出力部１６０は、ディザ信号発生器１６１と、反転器１６２とを備える。

図７は、ディザ信号の波形を示す。ディザ信号発生器１６１から出力された、図７（ａ）に示すような第１の電気的ディザ信号は、制御回路（Ａ系統）１１０の加算器１１２で位相差同期検出回路１１１の出力に加算される。ディザ信号が加算された位相差同期検出回路１１１の出力が積分器１１３に入力される。また、ディザ信号発生器１６１から出力され反転器１６２で反転された、図７（ｂ）に示すような第２の電気的ディザ信号は、制御回路（Ｂ系統）１３０の加算器１３２で位相差同期検出回路１３１の出力に加算される。ディザ信号が加算された位相差同期検出回路１３１の出力が積分器１３３に入力される。なお、ディザ信号は、積分器１１３，１３３への入力に限らず、ランプ発生器１１４，１３４、加算器１１６，１３６などへの入力であってもよい。ディザ信号の入力位置などに応じて、ディザ信号の周波数、振幅などは、適宜に変更され得る。

積分器１１３，１３３の入力に電気的ディザ信号を与える場合、電気的ディザ信号の周波数ｆ_Dは、位相差制御ループが応答できる周波数ｆ_closeより低く設定される。また、電気的ディザ信号の振幅は、それによる位相差制御ループの出力変化が、不感帯領域の大きさより十分大きくなるように設定されている。制御ループがディザ信号に応答することで、ゼロ点近傍で発生する不感帯が除去される。一般的に位相差制御ループが応答できる周波数ｆ_closeは、数百Ｈｚ程度に設定される。位相差制御ループが応答できる周波数ｆ_closeと、電気的ディザの周波数ｆ_Dと、デジタル演算回路の動作周波数ｆ_pとの間には、（８）式の関係が成り立つ。
ｆ_D ＜ ｆ_close ≪ ｆ_p (8)

バイアス安定性0.01 deg/h以下の高精度なＦＯＧでは、一般に数百ｍから数千ｍ程度のファイバ長を有しており、ファイバコイル伝搬時間は演算処理を時分割して行うのに十分な時間幅がある。例えば、ファイバ長Ｌが1000 mのとき、ファイバの屈折率ｎ≒1.5及び光速ｃに基づくと、光波がファイバコイル１１を伝搬する時間τは、τ = ｎＬ／ｃ≒5μsとなる。デジタル演算回路１００の演算周期をτ／４とした場合、演算周期は1.25μsとなる。すなわち、動作周波数ｆ_pは、ｆ_p = 800 kHzとなる。

制御回路（Ａ系統）１１０の積分器１１３の出力には、図７（ａ）に示すような第１の電気的ディザ信号に由来するノイズが含まれる。制御回路（Ｂ系統）１３０の積分器１３３の出力には、図７（ｂ）に示すような第２の電気的ディザ信号に由来するノイズが含まれる。本実施形態では、ジャイロ出力（角速度）を取得するにあたって、このようなディザ信号に由来するノイズをキャンセルするために、加算平均器１７０によって、制御回路（Ａ系統）１１０の積分器１１３の出力と制御回路（Ｂ系統）１３０の積分器１３３の出力との加算平均が用いられる。制御回路（Ａ系統）１１０に入力されたディザ信号と制御回路（Ｂ系統）１３０に入力されたディザ信号とは逆相であるため、加算平均することで、ノイズは互いにキャンセルされる。このようにして、ジャイロ出力について、電気的ディザの影響を受けることなく不感帯除去が実現される。

上述のとおり４値バイアス変調は、τ／２毎に位相が変化するように行われる。不感帯除去のために電気的ディザ信号を印加している本実施形態のデジタル演算回路１００では、この電気的ディザ信号による擾乱ノイズをキャンセルするために制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０との２系統の制御回路が設けられている。そして、上述のτ／２の期間は前半と後半とに時分割され、一方で制御回路（Ａ系統）１１０が動作し、他方で制御回路（Ｂ系統）１３０が動作する。このように、２つの動作系統はτ／４毎に交互に切り替えられるように、デジタル演算回路１００は動作する。言い換えると、制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とのそれぞれは、τ／２毎に演算を行う。制御回路（Ａ系統）１１０の出力と制御回路（Ｂ系統）１３０の出力とは、マルチプレクサ１５２によってτ／４毎に交互に選択されて、選択されたバイアス変調とデジタルセロダイン変調とディザ信号とを加算した位相変調波形は、ＤＡコンバータ２３を介して変調ドライバ２４へと入力され、それに応じて位相変調器１２ａが動作する。

本実施形態の位相変調では、バイアス変調と、デジタルセロダイン変調と、ディザ信号加算とが行われるが、説明を簡略化するために、図３（ａ）に示すようなバイアス変調のみが光波に与えられた場合を想定して図８について説明する。図３（ａ）に動作系統を示すように、前半で制御回路（Ａ系統）１１０が動作し、後半で制御回路（Ｂ系統）１３０が動作する。図３（ａ）に示すようなバイアス変調が与えられたとき、ファイバコイル１１が静止しているときには、受光器１５の出力は、図８（ａ）に示すようにスパイクを除いて一定になる。一方、ファイバコイル１１が角速度を有しているときには、受光器１５の出力には、図８（ｂ）に示すように位相差誤差信号が現れる。

制御回路（Ａ系統）１１０により、干渉パターン上の４つの観測点（I，II，III，IV）で得られるデータを、それぞれＤ_AI，Ｄ_AII，Ｄ_AIII，Ｄ_AIVとする。すなわち、Ｄ_AI，Ｄ_AII，Ｄ_AIII，Ｄ_AIVは、それぞれ図８（ａ）（ｂ）に示したＤ_AI，Ｄ_AII，Ｄ_AIII，Ｄ_AIVを付した期間のスパイクを除いてサンプルされた値となる。制御回路（Ａ系統）１１０は、Ｄ_AII又はＤ_AIIIから、Ｄ_AI又はＤ_AIVを減算することで、Ａ系統の位相差誤差の検出を行う。

同様に、制御回路（Ｂ系統）１３０により、干渉パターン上の４つの観測点（I，II，III，IV）で得られるデータを、それぞれＤ_BI，Ｄ_BII，Ｄ_BIII，Ｄ_BIVとする。すなわち、Ｄ_BI，Ｄ_BII，Ｄ_BIII，Ｄ_BIVは、それぞれ図８（ａ）（ｂ）に示したＤ_BI，Ｄ_BII，Ｄ_BIII，Ｄ_BIVを付した期間のスパイクを除いてサンプルされた値となる。制御回路（Ｂ系統）１３０は、Ｄ_BII又はＤ_BIIIから、Ｄ_BI又はＤ_BIVを減算することで、Ｂ系統の位相差誤差の検出を行う。

また、Ｖπ振幅が適正値と異なるとき、例えば適正値より大きい場合、受光器１５の出力には、図８（ｃ）に示すように振幅誤差信号が現れる。このときに、制御回路（Ａ系統）１１０により、干渉パターン上の４つの観測点（I，II，III，IV）で得られるデータを、それぞれＤ_aI，Ｄ_aII，Ｄ_aIII，Ｄ_aIVとする。すなわち、Ｄ_aI，Ｄ_aII，Ｄ_aIII，Ｄ_aIVは、それぞれ図８（ｃ）に示したＤ_aI，Ｄ_aII，Ｄ_aIII，Ｄ_aIVを付した期間のスパイクを除いてサンプルされた値となる。制御回路（Ａ系統）１１０は、Ｄ_aII又はＤ_aIVから、Ｄ_aI又はＤ_aIIIを減算することで、Ａ系統の振幅誤差の検出を行う。

同様に、制御回路（Ｂ系統）１３０により、干渉パターン上の４つの観測点（I，II，III，IV）で得られるデータを、それぞれＤ_bI，Ｄ_bII，Ｄ_bIII，Ｄ_bIVとする。すなわち、Ｄ_bI，Ｄ_bII，Ｄ_bIII，Ｄ_bIVは、それぞれ図８（ｃ）に示したＤ_bI，Ｄ_bII，Ｄ_bIII，Ｄ_bIVを付した期間のスパイクを除いてサンプルされた値となる。制御回路（Ｂ系統）１３０は、Ｄ_bII又はＤ_bIVから、Ｄ_bI又はＤ_bIIIを減算することで、Ｂ系統の振幅誤差の検出を行う。

制御回路（Ａ系統）１１０は、Ａ系統の動作タイミングでサンプルしたデータを用いて、上述のように位相差誤差検出及び振幅誤差検出を行ってＡ系統のループ制御を行う。制御回路（Ｂ系統）１３０は、Ｂ系統の動作タイミングでサンプルしたデータを用いて、上述のように位相差誤差検出及び振幅誤差検出を行ってＢ系統のループ制御を行う。このようにして、制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とは、完全に分離独立したクローズドループ制御を行う。

ＤＡコンバータ２３を介して出力される信号は、制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とのそれぞれの動作タイミングに応じた信号が、マルチプレクサ１５２で選択されたものとなる。したがって、制御回路（Ａ系統）１１０で生成された位相変調波形と制御回路（Ｂ系統）１３０で生成された位相変調波形とが交互に出力される。

不感帯を除去するために、位相差制御ループ内の積分器の入力部に、制御ループの応答帯域内の周波数で、正負２値の電気的ディザ信号を加算し、平均化することは知られている（例えば、非特許文献１）。電気的ディザ信号を加算すると、電気的ディザ信号による擾乱ノイズのためにセンサ性能が低下してしまう。電気的ディザ信号による擾乱ノイズを取り除いてセンサ性能の低下を防ぐために、これまでに知られている方法では、後段でカットオフ周波数が低いローパスフィルタを用いたフィルタリングが行われたり、ディザ信号周期の半周期分遅延させた角速度出力が角速度出力に加算されたりする。しかしながら、これらの方法では、高速が要求される応答性能が低下してしまう。

本実施形態によれば、デジタルクローズドループ方式のＦＯＧ１において、不感帯が除去されると共に、ディザ信号の周波数によらずに制御回路の動作周波数に応じて角速度出力が得られるので、角速度出力に関する高速応答性能が低下することがなく、電気的ディザ信号による影響は除去される。したがって、高いジャイロ性能を有したデジタルクローズドループ方式のＦＯＧ１が実現される。

［第１の変形例］
上述の実施形態の第１の変形例について説明する。ここでは、上述の実施形態との相違点について説明し、同一の部分については、その説明を省略する。クローズドループの制御回路（Ａ系統）１１０とクローズドループの制御回路（Ｂ系統）１３０とで各々独立に動作する。このため、制御回路（Ａ系統）１１０に用いるバイアス変調と、制御回路（Ｂ系統）１３０に用いるバイアス変調とは、異なるパターンとすることができる。

図９は、本変形例に係る光波に与えられるバイアス変調とそのときに観測されるバイアス位相差及び干渉パターンとについて説明するための図であり、上述の実施形態の図３に対応する図である。本変形例においても、位相変調では、バイアス変調と、デジタルセロダイン変調と、ディザ信号加算とが行われるが、説明を簡略化するために、図９（ａ）に示すようなバイアス変調のみが光波に与えられた場合を想定して説明する。本変形例の４値バイアス変調ついて、制御回路（Ａ系統）１１０では、光波に［＋π／４，＋３π／４，−π／４，−３π／４］の繰り返しのバイアス変調が与えられる。一方、制御回路（Ｂ系統）１３０では、光波に、制御回路（Ａ系統）１１０におけるバイアス変調パターンとは反転したバイアス変調、すなわち、［−π／４，−３π／４，＋π／４，＋３π／４］の繰り返しのバイアス変調が与えられる。

その結果、Ａ系統では、２光波間に［＋π／２，＋３π／２，−π／２，−３π／２］の繰り返しとなるバイアス位相差が発生し、Ｂ系統では、２光波間に［−π／２，−３π／２，＋π／２，＋３π／２］の繰り返しとなるバイアス位相差が発生し、互いに逆相関係となる。

Ａ系統とＢ系統とでは、発生するバイアス位相差が互いに逆相関係となるので、制御ループ内においてランダムに発生する電気的又は光学的なノイズの影響が低減する。

図９（ａ）に示すようなバイアス変調が与えられたとき、受光器１５の出力は、ファイバコイル１１が静止しているときには、図１０（ａ）に示すようにスパイクを除いて一定になり、ファイバコイル１１が角速度を有しているときには、図１０（ｂ）に示すように位相差誤差信号が現れる。上述の実施形態と同様に、制御回路（Ａ系統）１１０は、図１０（ａ）（ｂ）に示したＤ_AI，Ｄ_AII，Ｄ_AIII，Ｄ_AIVを付した期間のスパイクを除いてサンプルされた値を用いて、Ｄ_AII又はＤ_AIIIからＤ_AI又はＤ_AIVを減算することで、Ａ系統の位相差誤差の検出を行う。制御回路（Ｂ系統）１３０は、図１０（ａ）（ｂ）に示したＤ_BI，Ｄ_BII，Ｄ_BIII，Ｄ_BIVを付した期間のスパイクを除いてサンプルされた値を用いて、Ｄ_BII又はＤ_BIIIからＤ_BI又はＤ_BIVを減算することで、Ｂ系統の位相差誤差の検出を行う。

また、Ｖπ振幅が適正値と異なるとき、例えば適正値より大きい場合、受光器１５の出力には、図１０（ｃ）に示すように振幅誤差信号が現れる。上述の実施形態と同様に、制御回路（Ａ系統）１１０は、図１０（ｃ）に示したＤ_aI，Ｄ_aII，Ｄ_aIII，Ｄ_aIVを付した期間のスパイクを除いてサンプルされた値を用いて、Ｄ_aII又はＤ_aIVからＤ_aI又はＤ_aIIIを減算することで、Ａ系統の振幅誤差検出を行う。制御回路（Ｂ系統）１３０は、図１０（ｃ）に示したＤ_bI，Ｄ_bII，Ｄ_bIII，Ｄ_bIVを付した期間のスパイクを除いてサンプルされた値を用いて、Ｄ_bII又はＤ_bIVからＤ_bI又はＤ_bIIIを減算することで、Ｂ系統の振幅誤差の検出を行う。

このような例によれば、上述の実施形態の場合よりもさらに精度のよいＦＯＧ１が実現され得る。

［第２の変形例］
上述の実施形態の第２の変形例について説明する。ここでは、上述の実施形態との相違点について説明し、同一の部分については、その説明を省略する。上述の実施形態では、制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とは同様の構成を有している。振幅制御ループの動作は、制御回路（Ａ系統）１１０と制御回路（Ｂ系統）１３０とで、制御対象が位相変調器１２ａに関するものであり共通である。このため、振幅制御ループについては、制御ループが共用され得る。

図１１は、第２の変形例に係るデジタルクローズドループ方式ＦＯＧ１の構成例の概略を示す図である。この例では、制御回路（Ｂ系統）１３０の振幅制御ループは省略されている。すなわち、上述の実施形態における振幅誤差同期検出回路１４１、積分器１４２、２π基準値発生器１４３、加算器１４４は省略されている。そして、制御回路（Ａ系統）１１０の振幅制御ループの出力、すなわち、加算器１２４の出力が、制御回路（Ｂ系統）１３０の乗算器１３９にも入力される。

このような例によっても、ＦＯＧ１は、上述の実施形態の場合と同様に動作し、同様の効果が得られる。なお、当然に、第１の変形例と第２の変形例とは組み合わせて採用され得る。

また、振幅制御ループをＡ系統とＢ系統で共用する場合、振幅制御をデジタル演算回路１００内の乗算器１１９，１３９を用いて行うことに限らない。例えば、第２のＤＡコンバータにより振幅制御出力が外部に出力され、第１のＤＡコンバータで出力された位相差制御の電圧基準に入力されることにより、デジタル演算回路１００の外部で振幅制御が実施され得る。

以上、本発明について、好ましい実施形態を示して説明したが、本発明は、前述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることはいうまでもない。例えば、デジタルクローズドループ方式のＦＯＧ１では、バイアス変調を固有周波数ｆ_e = １／２τを有した矩形波で行う場合や、各制御回路の演算周期をτで行う場合など、バイアス変調のパターンや固有周波数、制御回路の演算周期等について様々な形態が採用され得るし、それに伴って必要となる種々の変形等が行われ得る。

１ 光ファイバジャイロ（ＦＯＧ）
１０ ＦＯＧ光学系
１１ ファイバコイル
１２ 多機能光集積回路
１２ａ 位相変調器
１３ 光カプラ
１４ 光源
１５ 受光器（ＰＤ）
２０ クローズドループ制御回路
２１ ゲインアンプ
２２ ＡＤコンバータ（ＡＤＣ）
２３ ＤＡコンバータ（ＤＡＣ）
２４ 変調ドライバ
１００ デジタル演算回路
１１０ 制御回路（Ａ系統）
１１１ 位相差同期検出回路
１１２ 加算器
１１３ 積分器
１１４ ランプ発生器
１１５ ４値バイアス変調波形発生器
１１６ 加算器
１１９ 乗算器
１２１ 振幅誤差同期検出回路
１２２ 積分器
１２３ 基準値発生器
１２４ 加算器
１３０ 制御回路（Ｂ系統）
１３１ 位相差同期検出回路
１３２ 加算器
１３３ 積分器
１３４ ランプ発生器
１３５ ４値バイアス変調波形発生器
１３６ 加算器
１３９ 乗算器
１４１ 振幅誤差同期検出回路
１４２ 積分器
１４３ 基準値発生器
１４４ 加算器
１５１ 動作タイミング生成器
１５２ マルチプレクサ（ＭＵＸ）
１６０ ディザ信号出力部
１６１ ディザ信号発生器
１６２ 反転器
１７０ 加算平均器

Claims (5)

1. デジタルクローズドループ方式を用いた干渉型光ファイバジャイロの制御方法であって、
   それぞれ独立した位相差制御ループを実行する第１の制御回路と第２の制御回路とを交互に動作させることと、
   前記第１の制御回路で実行される位相差制御ループに第１の電気的ディザ信号を印加することと、
   前記第２の制御回路で実行される位相差制御ループに前記第１の電気的ディザ信号と逆相の第２の電気的ディザ信号を印加することと、
   前記第１の制御回路により算出される角速度に係る第１の値と前記第２の制御回路により算出される角速度に係る第２の値とを加算平均することで角速度に係る値を算出することと
   を含む制御方法。
2. デジタルクローズドループ方式を用いた干渉型光ファイバジャイロの制御装置であって、
   位相差制御ループを実行する第１の制御回路と、
   前記第１の制御回路と独立した位相差制御ループを実行し、前記第１の制御回路と交互に動作する第２の制御回路と、
   前記第１の制御回路で実行される位相差制御ループに第１の電気的ディザ信号を印加し、前記第２の制御回路で実行される位相差制御ループに前記第１の電気的ディザ信号と逆相の第２の電気的ディザ信号を印加するように構成されたディザ信号出力部と、
   前記第１の制御回路により算出された角速度に係る第１の値と前記第２の制御回路により算出された角速度に係る第２の値とを加算平均することで角速度に係る値を算出する加算平均器と
   を備える制御装置。
3. 前記制御装置の演算周期は、ファイバコイル伝搬時間τの１／４であり、
   前記第１の制御回路と前記第２の制御回路とは、τ／４間隔で交互に動作して各々の演算周期はτ／２となっており、
   前記第１の制御回路と前記第２の制御回路とは、それぞれ光波に［＋π／４，＋３π／４，−π／４，−３π／４］の位相変化を繰り返し与える４値バイアス変調により、２光波間に［＋π／２，＋３π／２，−π／２，−３π／２］の繰り返しバイアス位相差を発生させる、
   請求項２に記載の制御装置。
4. 前記制御装置の演算周期は、ファイバコイル伝搬時間τの１／４であり、
   前記第１の制御回路と前記第２の制御回路とは、τ／４間隔で交互に動作して各々の演算周期はτ／２となっており、
   前記第１の制御回路は、光波に［＋π／４，＋３π／４，−π／４，−３π／４］の位相変化を繰り返し与える４値バイアス変調により、２光波間に［＋π／２，＋３π／２，−π／２，−３π／２］の繰り返しバイアス位相差を発生させ、
   前記第２の制御回路は、光波に［−π／４，−３π／４，＋π／４，＋３π／４］の位相変化を繰り返し与える４値バイアス変調により、２光波間に［−π／２，−３π／２，＋π／２，＋３π／２］の繰り返しバイアス位相差を発生させる、
   請求項２に記載の制御装置。
5. 干渉型光ファイバジャイロを構成する、光源と、ファイバコイルと、位相変調器と、受光器とを有する光ファイバジャイロ光学系と、
   前記受光器により検出された光強度を取得して、前記位相変調器の動作を制御して前記角速度に係る値を算出するように構成された、請求項２〜４のいずれかに記載の制御装置と
   を備える光ファイバジャイロ。
   
   

Images