JP4261440B2 - 伝送回路基板 - Google Patents

伝送回路基板 Download PDF

Info

Publication number
JP4261440B2
JP4261440B2 JP2004249442A JP2004249442A JP4261440B2 JP 4261440 B2 JP4261440 B2 JP 4261440B2 JP 2004249442 A JP2004249442 A JP 2004249442A JP 2004249442 A JP2004249442 A JP 2004249442A JP 4261440 B2 JP4261440 B2 JP 4261440B2
Authority
JP
Japan
Prior art keywords
signal
row
layer
terminal
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004249442A
Other languages
English (en)
Other versions
JP2006066753A (ja
Inventor
勉 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hirose Electric Co Ltd
Original Assignee
Hirose Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hirose Electric Co Ltd filed Critical Hirose Electric Co Ltd
Priority to JP2004249442A priority Critical patent/JP4261440B2/ja
Priority to US11/201,104 priority patent/US7329818B2/en
Priority to EP05018486A priority patent/EP1631130A3/en
Publication of JP2006066753A publication Critical patent/JP2006066753A/ja
Application granted granted Critical
Publication of JP4261440B2 publication Critical patent/JP4261440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Description

本発明は、伝送回路基板、特に高速伝送に好適な回路基板の構造、及びこの伝送回路基板に接続されたコネクタを有するコネクタ装置に関する。
IT製品の高機能化が進み、より大量のデータを短時間に処理するために、一度に送るデータのビットを増やす方向、動作クロック周波数を高速化で進化して、近年では、パラレル伝送から、シリアル伝送(1対1伝送)への変りつつある。
そこで、シリアル伝送においては、より高速化となり、Gbps帯域となり、伝送方法も、従前のシングルエンドからディファレンシャル伝送へと、移行している。本発明は、そこで、ディファレンシャル伝送における最適な伝送回路基板の構造を提案するものである。
このような用途に好適な、回路基板面にランドとして形成された一群の端子部(通称、フットパターン)の形態が非特許文献1そして特許文献1に提案されている。
非特許文献1にあっては、添付図面の図8(A)に見られるように、多層信号層を有する伝送回路基板において、或る一つの信号層で、2行9列の端子部を有し、行方向でのペア端子部51で、それを一つめの行と次の行とで互い違いに配置することで、P/Nをなすペア端子部の配線部(パターン)52の路長を等路長として引き出すことにより効果が得られると説明している。
特許文献1の原理構成は、添付図面の図8(B)に見られるように、7行9列の端子群を第1層から第3層までの三つの信号層に分けて形成している。この特許文献1の構成は、特にディファレンシャル伝送に限定されたものではないが、図8(B)のごとくディファレンシャル伝送用としたときには、互い違いにずらして配線部を引き出すことによって、多層基板において、信号層の数を低減させるための端子部と配線部の引き回しを可能としている。
又、上記非特許文献1と特許文献1の方式を組み合わせると、図9のごとく、例えば8行の端子部を行方向でディファレンシャルペアとし、列方向に配列部を設けたとき、信号層を4層とすることができる。
米国、ALTERA社技術資料(2000年7月)「Board Design Guidelines for LVDS Systems」 特開平11−74399
非特許文献1そして特許文献1の方式で伝送回路基板のパターンを構成するときには、ディファレンシャルペアに適用可能な多層の信号層を得られるが、信号層の数が多くなって、製造上コスト高、製品として基板が厚くなるという点で、さらに改善の余地がある。
本発明は、シングルエンドにもディファレンシャル対にも適用でき、信号層の数をさらに低減できる伝送回路基板を提供すること、さらには、この伝送回路基板にコネクタが接続されたコネクタ装置を提供することを目的とする。
本発明に係る伝送回路基板は絶縁板中に設けられた複数の信号回路層と各信号回路層を覆うグランド層とを絶縁層を介して有し、板厚方向にこれらの層の少なくとも一層を貫通して延びる導電性の端子部が基板面で複数の行及び列をなす位置に設けられ、端子部は両端列に位置する一部の数の端子部がグランド用端子部として、そして他の端子部の少なくとも一部は信号用端子部としてそれぞれ形成され、信号回路層は、層同士間で重ならない行列位置で、信号用端子部の周面から延出せる信号用接続部と該信号用接続部から発して基板の端部へ列方向に延びて形成された配線部とを有し、グランド層は上記信号用端子部の外周面と間隔をもって基板面に平行な面状に形成されかつグランド端子部と導通している。
かかる伝送回路基板において、本発明では、グランド用端子部は両端列にて二行毎に設けられ、各信号回路層は、信号回路層同士で異なる列方向又は行方向で、隣接する少なくとも一対をなす信号用接続部が平行な一対の配線部と導通しており、各グランド層は両端列でそれぞれ少なくとも一つのグランド用端子部と導通していることを特徴としている。
このような構成の本発明によれば、一つの信号回路層に対し、一端列にグランド用端子部が設けられた二行の信号用端子部について、一つおきの列間に、該列間を形成する一つの行での一対の信号用端部からの配線部とその両側に他の行での一対の信号用端子からの配線部とを配することができる。また、他の一つおきの列間には、一列だけずれた、他端側にグランド用端子部が設けられた他の二行の信号用端子について、他の一つおきの列間に各行での対の信号用端子部からの配線部を同様に配することができる。
すなわち、一つの層で、一つおきの列間に二行の信号用端子部からの配線部を、そして他の一つおきの列間で他の二行の信号用端子部からの配線部を配せる。したがって、一つの層で合計、最大四行の信号用端子部からの配線部を引き出せることとなる。したがって、多くの信号用端子部について、少ない数の信号回路層で伝送回路基板を形成できる。しかも、両端列には、それぞれグランド用端子部が配されており、グランドの対処が各行について十分になされている。
本発明では、伝送回路基板の全領域で上記のごとく最大で四行の信号用端子部が一層に収めることができ、二行同士が隣接してこの四行を形成することも、あるいは上記四行が伝送回路基板の全領域に存在していることも、必ずしも要せず、部分的であってもよい。例えば、信号回路層は伝送基板の少なくとも一部の領域で四行毎に一層をなし、少なくとも該一層にて、一対をなす信号用接続部が列方向で隣接しているようにすることができる。この場合、行方向で隣接する信号用接続部の対は、そのための配線部の長さを等しくすれば、良好にディファレンシャル対をなす。
本発明において、一層内に存在する四行の信号用接続部は、例えば、第一行及び第二行で列位置が同一で、第三行及び第四行とで上記第一行及び第二行での列位置に対して一列ずれた位置にあり、各行で列方向に隣接して対をなす信号用接続部から発する一対の配線部が列方向に延びており、第一行と第二行の配線部と第三行と第四行の配線部とが異なる列間に配されているようにすることができる。
信号回路層は、設計上の要請によっては、一対をなす信号用接続部が列方向で隣接する信号用接続以外の信号用接続部は行方向で隣接するもの同士が対をなしているようにすることができる。この場合、列方向で隣接する信号端子部の対は、そのための配線部の長さが等しくなるように該配線部の出力端の位置を信号端子部間の距離だけずらせば、良好なディファレンシャル対が得られる。
又、本発明では、信号回路層は四行毎で二つの層の組を構成する層を有し、各組は一つおきの二つの行で第一層、他の一つおきの二つの行で第二層を形成しており、各行では対をなす信号用接続部同士が行方向で隣接しているようにすることもできる。
さらに、本発明では、信号回路層は、伝送基板の一部の領域で四行毎に一層をなし、少なくとも該一層にて、一対をなす信号用接続部が行方向で隣接しており、他の一部の領域で四行毎で一つの層の組を構成する層を有し、各組は一つおきの二つの行で第一層、他の一つおきの二つの行で第二層を形成しており、各行では対をなす信号用接続部同士が行方向で隣接しているようにすることも可能である。
さらに本発明では、上記のいずれかの伝送回路板にコネクタを接続してコネクタ装置を得る。その場合、伝送回路基板は、グランド用端子部が両端列にて二行毎に設けられ、各信号回路層は、信号回路層同士で異なる列方向又は行方向で、隣接する少なくとも一対をなす信号用接続部が平行な一対の配線部と導通しており、各グランド層は両端列でそれぞれ少なくとも一つのグランド用端子部と導通しており、コネクタのグランド端子と信号端子が上記伝送用回路基板のそれぞれ対応するグランド用端子部と信号用端子とに接続されている。
本発明は、以上のごとく、複数の信号回路層を有し、複数の行及び列をなす位置に端子部を設けた伝達回路基板において、両端列の端子部を二行毎にグランド端子用部として用い、他を信号用端子部とすることによって、各列間で最大四つの配線部を設けることができるので、一層に四行の信号端子部を収めることが可能となり、従来のものに比し、層数が減少し、コストの低減化を図れ、又、基板も薄く形成できるようになる。したがって、かかる伝送回路基板にコネクタを接続した場合、全体として小型化されたコネクタ装置を得る。
以下、添付図面の図1ないし図7にもとづき、本発明の実施形態を説明する。
<第一実施形態>
本実施形態の伝送回路基板における端子部の配列の様子を図1に示す。この配列は本発明の基本であり、以降の他の実施形態においても共通である。
この配列位置で、多層をなして信号回路層とグランド層とを有している伝送回路基板を貫通して上記端子部が設けられている。
図1において、横方向を行方向といい、縦方向を列方向ということとする。すなわち、この例では、端子部は8行9列をなして設けられている。勿論これよりも少ないあるいは多い行あるいは列を形成するように配列することも可能である。
図1では、白丸印を信号用端子部そして黒丸印をグランド用端子部として示しており、本発明において、グランド用端子部10は、両端側、すなわち、第一列と第九列で二行毎交互に、すなわち、第一行と第二行では右端の第九列にそして第三行と第四行では左端の第一列に設けられている。このような第一ないし四行のパターンを4行毎に繰り返しており、第五ないし八行も第一ないし四行と同様に形成されている。グランド用端子は、両端側、すなわち第一列と第九列で必須であることが非特許文献1にも記載されている。
かかる図1のパターンにおいて、上記グランド用端子部10以外は、すべて信号用端子部20として使用できるようになっている。
図2には、本実施形態による各層の端子部の様子が示されている。図2では、図1での配列にもとづき、8行9列をなして端子部が設けられ、黒丸印で示されている、第一、二行の第九列、第三、四行第一列、第五、六行第九列そして第七、八行第一列の端子部がグランド用端子部10をなし、それ以外はすべて信号用端子部20をなしている。
回路基板は第一ないし四行を第一層、第五ないし八行を第二層として形成されている。
信号用端子部20は、第一層では、第一と第二が、そして第三と第四が、第二層では、第五と第六が、そして第七と第八がそれぞれ対をなしており、各対の配線部21,22が対応信号用端子部20に接続され列方向に延びている。この配線部21,22は伝送回路基板の端部近傍まで延び表層の出力部(図示せず)と接続されている。第二行の配線部22は第一行の配線部21よりも長く配線されている。この場合、一対をなす二つの配線部の出力部までの長さが若干異なってしまうが、この程度の違いは高周波でなければ特性に影響ない。高周波の場合は、出力部を上記違いの分だけずらすことで全長を等しくすることができる。
上記第一行と第二行では、グランド用端子部10が右端の第九列に設けられていたが、第三行と第四行では左端の第一列にグランド用端子部10が設けられている。したがって、第三行と第四行では、信号用端子部20は第一行と第二行の信号用端部とは1列だけ行方向にずれたもの同士で対をなし、配線部も同様にずれて、第一行と第二行の信号用端子部20のための配線部21,22が存在していない列間に位置している。
このようにして、第一層には4行9列の信号用端子部20について配線部21,22が接続されている。
次に第二層は、上記第一層と全く同じ形態を繰り返している。
図3には、図2の基板の一部についての断面を示している。図3(A)は図2における第一、二行について第七ないし九列の部分での第一層を横断面(基板面に平行な面での断面)で示し、図3(B)は縦断面(基板の厚み方向での断面)を示し、互いの断面位置関係をA−A,B−Bで示している。
端子部、すなわち、グランド用端子部10と信号用端子部20は、図3(A),(B)に見られるごとく、絶縁材からなる板状の基材30を板厚方向に貫通して管状に形成されている。この貫通せる端子部は基板の上下面で管状の張出部10B,20Bをそれぞれ有し、ここで、対応コネクタの端子と、例えば、半田接続される。
信号用端子部20には、各信号回路層で信号用接続部20Aが設けられている。この信号用接続部20Aは、管状の信号用端子部20の周囲にフランジ状に設けられており、列方向で対をなす二つの信号用接続部20Aから、配線部21,22がそれぞれ延出している。図2では、フランジ状の上記信号用接続部の図示を省略して配線部が信号用端子部に直接接続されている形で描かれている。
図3(B)に見られるように、基板の上下の外面、上記第一層と第二層の信号回路層の間にグランド層11,12が設けられている。グランド層11,12は信号用端子部20との間に若干の間隔を形成しつつほぼ全域にわたりひろがっていて、かつ上記グランド用端子部10に導通している。
図3(A)における左側の配線部(図3(B)の第一層の配線部)は、図2に示されている第一、二行第七、八列の信号用端子部20から延びる配線部21,22であり、図3(A)で右側の配線部は図2での第三、四行第八、九列の信号用端部(図3(A)には図示されず)から延びてくる配線部21,22を示している。
このように、図2そして図3(A),(B)に示される本実施形態の伝送用回路基板では、すべての信号用端子部について、列方向に隣接するもの同士を対として列方向に配線部を列間で引き出すことにより、4行毎に一層を形成し、図示の例では、8行の信号用端子部を僅か2層にまとめることができる。
<第二実施形態>
図4に示す第二実施形態では、伝送回路基板が8行の信号用端子部を2層に収めている点では、第一実施形態と同じであるが、第一層における信号用端子部が対をなしていない点で相違している。第二層については、第一実施形態と同じである。
図4において、第一層では、配線部23,24,25,26のそれぞれをシングルエンドとして使用することができる。
列方向で隣接した二つの信号用端子部が対をなしているとき、例えば、図4にて、第二層における列方向の対の配線部25,26はその長さが互いに等しくなるように出力部の位置をずらすことにより、ディファレンシャル伝送に対し良好に対応できる。
<第三実施形態>
図5に示した第三実施形態では、信号用端子部20は隣接せる二つの奇数行、そして隣接せる二つの偶数行で、それぞれ信号回路層をなしている点に特徴がある。
例えば、図5では、第一、三行が第一層、第二、四行が第二層、第五、七行が第三層、そして第六,八行が第四層を形成している。各層では、数の少ない方の行では右端列に、そして数の多い方の行では左端列にグランド用端子部10が設けられている。したがって各層では、二つの行の信号用端子部は、行方向で隣接する二つ信号用端子が対をなしているが、その際、この対は互いに一つの列だけずれており、各列間で対をなす配線部21,22のそれぞれが二つの行について交互に配置されている。
<第四実施形態>
図6に示される第四実施形態では、図2の第一実施形態のパターンと図5の第三実施形態のパターンとが組み合されている点に特徴がある。すなわち、図6では、信号回路層は第一ないし第三層から成っていて、第一層が図2の第一層や第二層と同じパターンであり、図6の第二層と第三層が図5における第一層と第二層と同じパターンとなっている。
<第五実施形態>
図7に示される第五実施形態は、第四実施形態よりもさらに複雑に各種パターンが組み合されている。図7では、信号回路層は、第一ないし第三層から成っている。第一層は左半分の第一列ないし第五列(ただし、第五列は第三、四行のみ)が図4の第二実施形態の第一層の第一列ないし第五列(ただし、第五列は第三、四行のみ)と同じ、そして右半分の第五列(第一、二行)ないし第九列が図2の第一実施形態の第一層の第五列(第一、二行)ないし第九列と同じパターンである。
次に、図7の第二層は右半分の第五列(第一、二行)ないし第九列が、上記図2の第一層の第五列(第五、六行)ないし第九列と同じで、この図7の第二層の残りの左半部と第三層とが相俟って第一ないし五列の範囲で図5の第三実施形態における第三層と第四層の第一ないし五列と同じになっている。
本発明では、各実施形態に示すように、回路の使用目的によって、種々のパターンを選択できる。その際、対をなす信号端子部はディファレンシャル伝送に好適なディファレンシャル対として説明したが、勿論、各端子部をシングルエンドとして使用することも可能である。
又、本発明では、各実施形態の伝送回路基板に、対応端子をもったコネクタを接続してコネクタ装置を構成できる。
本発明の伝送回路基板の端子部配列の基本パターンを示す図である。 第一実施形態のパターンを示す図である。 図2のパターンを有する伝送回路基板の一部を示す断面図で、(A)は横断面図、(B)は縦断面であり、図中のA−A、B−Bは、(A),(B)の互いの断面位置関係を示している。 第二実施形態のパターンを示す図である。 第三実施形態のパターンを示す図である。 第四実施形態のパターンを示す図である。 第五実施形態のパターンを示す図である。 従来のパターンを示し、(A)はその一例、(B)は他の例である。 図8(A),(B)の従来パターンの考え得る組み合わせパターンの図である。
符号の説明
10 グランド用端子部
20 信号用端子部
20A 信号用接続部
21,22 配線部


Claims (4)

  1. 絶縁板中に設けられた複数の信号回路層と各信号回路層を覆うグランド層とを絶縁層を介して有し、板厚方向にこれらの層の少なくとも一層を貫通して延びる導電性の端子部が基板面で複数の行及び列をなす位置に設けられ、端子部は両端列に位置する一部の数の端子部がグランド用端子部として、そして他の端子部の少なくとも一部は信号用端子部としてそれぞれ形成され、信号回路層は、層同士間で重ならない行列位置で、信号用端子部の周面から延出せる信号用接続部と該信号用接続部から発して基板の端部へ列方向に延びて形成された配線部とを有し、グランド層は上記信号用端子部の外周面と間隔をもって基板面に平行な面状に形成されかつグランド端子部と導通している伝送回路基板において、グランド用端子部は両端列にて二行毎に設けられ、各信号回路層は、信号回路層同士で異なる列方向又は行方向で、隣接する少なくとも一対をなす信号用接続部が平行な一対の配線部と導通しており、各グランド層は両端列でそれぞれ少なくとも一つのグランド用端子部と導通していることを特徴とする伝送回路基板。
  2. 信号回路層は伝送基板の少なくとも一部の領域で四行毎に一層をなし、少なくとも該一層にて、一対をなす信号用接続部が列方向で隣接していることとする請求項1に記載の伝送回路基板。
  3. 一層内に存在する四行の信号用接続部は、第一行及び第二行で列位置が同一で、第三行及び第四行とで上記第一行及び第二行での列位置に対して一列ずれた位置にあり、各行で列方向に隣接して対をなす信号用接続部から発する一対の配線部が列方向に延びており、第一行と第二行の配線部と第三行と第四行の配線部とが異なる列間に配されていることとする請求項2に記載の伝送回路基板。
  4. 絶縁板中に設けられた複数の信号回路層と各信号回路層を覆うグランド層とを絶縁層を介して有し、板厚方向にこれらの層の少なくとも一層を貫通して延びる導電性の端子部が基板面で複数の行及び列をなす位置に設けられ、端子部は両端列に位置する一部の数の端子部がグランド用端子部として、そして他の端子部の少なくとも一部は信号用端子部としてそれぞれ形成され、信号回路層は、層同士間で重ならない行列位置で、信号用端子部の周面から延出せる信号用接続部と該信号用接続部から発して基板の端部へ列方向に延びて形成された配線部とを有し、グランド層は上記信号用端子部の外周面と間隔をもって基板面に平行な面状に形成されかつグランド端子部と導通している伝送回路基板と、該伝送回路基板に接続されたコネクタとを有するコネクタ装置において、伝送回路基板は、グランド用端子部が両端列にて二行毎に設けられ、各信号回路層は、信号回路層同士で異なる列方向又は行方向で、隣接する少なくとも一対をなす信号用接続部が平行な一対の配線部と導通しており、各グランド層は両端列でそれぞれ少なくとも一つのグランド用端子部と導通しており、コネクタのグランド端子と信号端子が上記伝送用回路基板のそれぞれ対応するグランド用端子部と信号用端子とに接続されていることを特徴とする伝送回路基板付コネクタ装置。
JP2004249442A 2004-08-30 2004-08-30 伝送回路基板 Expired - Fee Related JP4261440B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004249442A JP4261440B2 (ja) 2004-08-30 2004-08-30 伝送回路基板
US11/201,104 US7329818B2 (en) 2004-08-30 2005-08-11 Transmission circuit board
EP05018486A EP1631130A3 (en) 2004-08-30 2005-08-25 Transmission circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004249442A JP4261440B2 (ja) 2004-08-30 2004-08-30 伝送回路基板

Publications (2)

Publication Number Publication Date
JP2006066753A JP2006066753A (ja) 2006-03-09
JP4261440B2 true JP4261440B2 (ja) 2009-04-30

Family

ID=35431046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004249442A Expired - Fee Related JP4261440B2 (ja) 2004-08-30 2004-08-30 伝送回路基板

Country Status (3)

Country Link
US (1) US7329818B2 (ja)
EP (1) EP1631130A3 (ja)
JP (1) JP4261440B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4354489B2 (ja) * 2004-02-13 2009-10-28 モレックス インコーポレイテド 回路基板及び高速ビアシステム
US7441222B2 (en) * 2006-09-29 2008-10-21 Nokia Corporation Differential pair connection arrangement, and method and computer program product for making same
JP5107270B2 (ja) * 2007-02-07 2012-12-26 ローム株式会社 実装基板および電子機器
JP2009043786A (ja) * 2007-08-06 2009-02-26 Rohm Co Ltd 実装基板および電子部品
FR2950219A1 (fr) * 2009-09-11 2011-03-18 Thales Sa Interconnexion pour circuit imprime haute frequence
JP2011239040A (ja) * 2010-05-06 2011-11-24 Canon Inc 撮像装置
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
KR102310198B1 (ko) * 2018-07-16 2021-10-08 엘에스엠트론 주식회사 광커넥터 및 이를 포함하는 전자장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
JPH1174399A (ja) 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
JP3784188B2 (ja) * 1999-01-21 2006-06-07 京セラ株式会社 電子部品搭載用配線基板
JP3425898B2 (ja) * 1999-07-09 2003-07-14 Necエレクトロニクス株式会社 エリアアレイ型半導体装置
US7069650B2 (en) * 2000-06-19 2006-07-04 Nortel Networks Limited Method for reducing the number of layers in a multilayer signal routing device
US6744130B1 (en) * 2003-07-08 2004-06-01 Lsi Logic Corporation Isolated stripline structure

Also Published As

Publication number Publication date
JP2006066753A (ja) 2006-03-09
EP1631130A3 (en) 2007-08-08
US7329818B2 (en) 2008-02-12
EP1631130A2 (en) 2006-03-01
US20060042828A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
JP4439540B2 (ja) コネクタ
US7872852B2 (en) Conductive structure having capacitor
US7329818B2 (en) Transmission circuit board
CN101836336B (zh) 板安装型电连接器
JP5204895B2 (ja) 信号伝送ラインの周りのボンディングシートを除去した印刷回路基板
KR101478938B1 (ko) 커넥터
CN105487719A (zh) 集成触控显示面板和包含其的集成触控显示装置
JP2016508675A (ja) 差動信号ルーティングを偏倚したプリント回路基板(pcb)
CN104956776A (zh) 具有正交信号通路的印刷电路板
KR19990062589A (ko) 다층 회로 기판
CN105788466A (zh) 一种显示面板、其制作方法及显示装置
CN101112135A (zh) 改进的匹配阻抗表面贴装技术基底面
JP6692455B2 (ja) 差動コネクタおよびその差動対配置構造ならびに差動コネクタプラグ
JP2013080628A (ja) 配線板、コネクタおよび電子装置
JP2013172017A (ja) 多層配線基板及び電子機器
TW201419101A (zh) 觸控面板
EP1075026A2 (en) Multilayer circuit board layout
KR20040087876A (ko) 다층 신호라우팅 디바이스에서 층수를 줄이는 기술
JP2005101082A (ja) ランドパターン構造
CN209914166U (zh) 一种阵列焊盘差分布线结构及连接器封装
TWI661245B (zh) 顯示面板
JP2007294768A (ja) 半導体装置
JP5006640B2 (ja) 半導体装置の製造方法
KR102135886B1 (ko) 터치 패널 및 터치 패널의 생산 방법
JP6133024B2 (ja) 光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4261440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees