JP4256944B2 - 電圧検出器回路 - Google Patents
電圧検出器回路 Download PDFInfo
- Publication number
- JP4256944B2 JP4256944B2 JP14871497A JP14871497A JP4256944B2 JP 4256944 B2 JP4256944 B2 JP 4256944B2 JP 14871497 A JP14871497 A JP 14871497A JP 14871497 A JP14871497 A JP 14871497A JP 4256944 B2 JP4256944 B2 JP 4256944B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- peak
- detector circuit
- differential amplifier
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧検出器回路に関するが、特に電圧検出器回路のみに関するものではない。
【０００２】
【従来の技術】
無線受信機の復調出力に存在するような、ビットストリームにおける振幅変調データは、典型的に、データ比較器によって解釈(interprete)が行われる。データ比較器は、ビットストリームにおける論理１値および論理０値間の区別を行う。
【０００３】
論理１値および論理０値に相当する正確な電圧は、前もって正しくは分からない。いずれの場合も、変調の深さ(modulation depth)およびその他のファクタによってかなりのばらつきがある。データ比較器は、論理１電圧値および論理０電圧値の中間に基準電圧を有し、この基準電圧より高い電圧を論理１値として解釈し、またこのレベルより下の電圧を論理０値として解釈する必要がある。
【０００４】
従来の手法では、抵抗−コンデンサ（ＲＣ）積分回路網を用いて、ビットストリームの平均電圧レベルを決定し、この平均電圧レベルを比較器の基準電圧として用いる。ビットストリームのこのレベルより高い部分を論理１値として解釈し、このレベルより下の部分を論理０値として解釈する。
【０００５】
【発明が解決しようとする課題】
この構成の問題は、波形の「サグ(sag) 」を最少限に抑え、ノイズ耐性(noise immunity)を改良するためには、データ周波数に対応する典型的な周期よりもＲＣ積分回路網の時定数をかなり長くしなければならないことである。その結果、基準電圧の整定時間が長くなる。
【０００６】
また別の問題は、データが論理１値または論理０値の長いストリングを含む場合、平均レベルが真の中間点レベルから幾分外れることである。このため、ノイズ耐性が悪化し、感度が不良となり、および／または応答時間が長くなる。これは、無線出力の過剰な消費となる可能性がある。
【０００７】
本発明は、上述の欠点を軽減する電圧検出器回路を提供しようとするものである。
【０００８】
【課題を解決するための手段】
本発明によれば、デジタル・データ・ビットストリームの電圧レベルを検出するための電圧検出器回路が提供される。この検出器回路は、デジタル・データ・ビットストリームを受信するように結合された入力端子、入力端子に結合した第１ピーク検出器回路であって、入力端子における正のピーク電圧を検出し、かつ第１ピーク信号を供給する第１ピーク検出器回路、入力端子に結合され、更に第１ピーク信号を受信するように結合され、第１差信号を供給する第１差動増幅器、および第１差動増幅器からの第１差信号を受信するように結合され、第１差信号におけるピーク電圧を検出し、かつ第２ピーク信号を供給する第２ピーク検出器回路から成り、第１ピーク信号は、ビットストリームにおける論理１レベルの値を示し、第２ピーク信号は、ビットストリームにおける、論理１レベルに対する論理０レベルの相対的な値を示す。
【０００９】
この電圧検出器回路は、好ましくは、第１信号および第２ピーク信号を受信するように結合された、論理１レベルと論理０レベルとの中間点の電圧レベルを示す値を供給する第２差動増幅器を更に含む。好ましくは、電圧バイアス信号を用いて、第１差動増幅器にバイアスをかける。
【００１０】
好ましくは、第１ピーク信号を用いて第２差動増幅器にバイアスをかける。また好ましくは、第２差動増幅器は、電圧バイアス信号を受信するように結合された非反転入力、および第２ピーク信号を受信するように結合された反転入力を含む。
【００１１】
第２差動増幅器は、好ましくは、ほぼ０．５の利得を有する。第１差動増幅器は、好ましくは、ほぼ１の利得を有する。
【００１２】
このようにして、データが論理１値または論理０値の長いストリングを含む場合でも、論理０レベルおよび論理１レベルの中間点からあまり外れない電圧レベルが得られる。したがって、ノイズ耐性が改善され、しかも無線出力消費の効率化が図られる。
【００１３】
【発明の実施の形態】
以下、本発明による電圧検出器回路の好適実施例を示す唯一の図面を参照しながら、本発明の一例としての実施例を説明する。
【００１４】
図１に、データ入力端子２０，バイアス電圧入力端子２５，第１および第２差動増幅器３０および５０，第１および第２ピーク検出器回路４０および６０，ならびに第１，第２および第３データ出力端子６５，７０，７５を有する電圧検出器回路１０を示す。
【００１５】
データ入力端子２０は、典型的に、復調データ・ビットストリームの形態で、デジタル・データを受信するように結合される。第１データ出力端子６５は、データ入力端子２０に結合されて、オリジナルのデータ・バイトストリームを供給する。
【００１６】
第１差動増幅器３０は、反転入力，非反転入力，バイアス入力および出力を備えている。反転入力は入力端子２０に結合され、バイアス入力は電圧バイアス入力端子２５に結合されている。
【００１７】
第１ピーク検出器回路４０は、入力端子２０に結合され、そこからの信号を受信するようにバイアスされた第１ダイオード４２を有する。第１抵抗４４が、第１ダイオード４２と第１差動増幅器３０の非反転入力との間に結合されている。第１コンデンサ４６および第２抵抗４８はいずれも、第１差動増幅器３０の非反転入力と接地との間に結合される。非反転入力は、第３データ出力端子７５にも結合されている。
【００１８】
第２差動増幅器５０は、反転入力，非反転入力，バイアス入力および出力を備えている。非反転入力は電圧バイアス入力端子２５に結合され、バイアス入力は第１差動増幅器３０の非反転入力に結合され、また出力は第２データ出力端子７０に結合されている。
【００１９】
第２ピーク検出回路６０は、第１差動増幅器３０の出力に結合され、そこからの信号を受信するようにバイアスされた第２ダイオード６２を備えている。第３抵抗６４が、第２ダイオード６２と、第２差動増幅器５０の反転入力との間に結合されている。第２コンデンサ６６および第４抵抗６８はいずれも、第２差動増幅器５０の反転入力と接地との間に結合されている。
【００２０】
第３ダイオード５５は、電圧バイアス入力端子２５と、第２差動増幅器５０の反転入力との間に結合され、電圧バイアス入力端子２５から、第２差動増幅器５０の反転入力に電流が流れるなるようにバイアスされる。
【００２１】
動作時、データ・ビットストリームはデータ入力端子２０で受信され、バイアス電圧（Ｖbias）は電圧バイアス入力端子２５で受信される。
【００２２】
データ・ビットストリームにおける電圧ピークは、第１電圧検出器回路４０における第１および第２抵抗４４，４８ならびに第１コンデンサ４６から成るＲＣ構造によって検出される。この電圧ピークは、正の電圧レベルを有し、ビットストリーム内の論理１値に相当する。
第１差動増幅器３０は、バイアス電圧をＶbiasおよび利得を１(unity) として、電圧ピークのレベルからデータ・ビットストリームの電圧レベルを減ずる。
【００２３】
したがって、第１差動増幅器３０の出力Ｖ１は以下によって求められる。
【００２４】
【数１】
Ｖ１＝１（Ｖp −Ｖin）＋Ｖbias 式１
ここで、Ｖp は論理１の電圧レベル、Ｖinはデータ・ビットストリームの電圧レベルである。
【００２５】
次いで、第２ピーク検出器６０が、Ｖ１におけるピークを検出する。ピークは以下に等しい。
【００２６】
【数２】
（Ｖp −Ｖn ）＋Ｖbias 式２
ここで、Ｖn はＶinの最小値であり、論理０に相当する。
【００２７】
第２差動増幅器５０は、利得を０．５およびバイアス電圧をＶp として、Ｖbiasから式２の値を減ずる。
【００２８】
したがって、第２差動増幅器の出力Ｖ２は以下によって求められる。
【００２９】
【数３】
したがって、第２差動増幅器の出力Ｖ２は、論理０データおよび論理１データの発生の相対的な割合に関係なく、論理０レベルと論理１レベルとの間の正確な中間点の電圧に等しい。
【００３０】
第３ダイオード５５は、第２差動増幅器５０の反転入力が、Ｖbiasのレベルよりも低くなるのを防ぐことにより、データの存在しないときに、第２データ出力７０がＶp を超過しないようにする。
【００３１】
上述の実施例に代わる代替実施例も可能であることは理解されよう。例えば、ピーク検出器回路４０および６０を用いて、上述の抵抗−コンデンサおよびダイオードから成る精確な構造以外の個別素子を用いることが可能である。
【図面の簡単な説明】
【図１】本発明による電圧検出器回路の好適実施例を示す回路構成図。
【符号の説明】
１０ 電圧検出器回路
２０ データ入力端子
２５ バイアス電圧入力端子
３０ 第１差動増幅器
４０ 第１ピーク検出器回路
４２ 第１ダイオード
４４ 第１抵抗
４６ 第１コンデンサ
４８ 第２抵抗
５０ 第２差動増幅器
５５ 第３ダイオード
６０ 第２ピーク検出器回路
６２ 第２ダイオード
６４ 第３抵抗
６５ 第１データ出力端子
６６ 第２コンデンサ
６８ 第４抵抗
７０ 第２データ出力端子
７５ 第３データ出力端子
【発明の属する技術分野】
本発明は、電圧検出器回路に関するが、特に電圧検出器回路のみに関するものではない。
【０００２】
【従来の技術】
無線受信機の復調出力に存在するような、ビットストリームにおける振幅変調データは、典型的に、データ比較器によって解釈(interprete)が行われる。データ比較器は、ビットストリームにおける論理１値および論理０値間の区別を行う。
【０００３】
論理１値および論理０値に相当する正確な電圧は、前もって正しくは分からない。いずれの場合も、変調の深さ(modulation depth)およびその他のファクタによってかなりのばらつきがある。データ比較器は、論理１電圧値および論理０電圧値の中間に基準電圧を有し、この基準電圧より高い電圧を論理１値として解釈し、またこのレベルより下の電圧を論理０値として解釈する必要がある。
【０００４】
従来の手法では、抵抗−コンデンサ（ＲＣ）積分回路網を用いて、ビットストリームの平均電圧レベルを決定し、この平均電圧レベルを比較器の基準電圧として用いる。ビットストリームのこのレベルより高い部分を論理１値として解釈し、このレベルより下の部分を論理０値として解釈する。
【０００５】
【発明が解決しようとする課題】
この構成の問題は、波形の「サグ(sag) 」を最少限に抑え、ノイズ耐性(noise immunity)を改良するためには、データ周波数に対応する典型的な周期よりもＲＣ積分回路網の時定数をかなり長くしなければならないことである。その結果、基準電圧の整定時間が長くなる。
【０００６】
また別の問題は、データが論理１値または論理０値の長いストリングを含む場合、平均レベルが真の中間点レベルから幾分外れることである。このため、ノイズ耐性が悪化し、感度が不良となり、および／または応答時間が長くなる。これは、無線出力の過剰な消費となる可能性がある。
【０００７】
本発明は、上述の欠点を軽減する電圧検出器回路を提供しようとするものである。
【０００８】
【課題を解決するための手段】
本発明によれば、デジタル・データ・ビットストリームの電圧レベルを検出するための電圧検出器回路が提供される。この検出器回路は、デジタル・データ・ビットストリームを受信するように結合された入力端子、入力端子に結合した第１ピーク検出器回路であって、入力端子における正のピーク電圧を検出し、かつ第１ピーク信号を供給する第１ピーク検出器回路、入力端子に結合され、更に第１ピーク信号を受信するように結合され、第１差信号を供給する第１差動増幅器、および第１差動増幅器からの第１差信号を受信するように結合され、第１差信号におけるピーク電圧を検出し、かつ第２ピーク信号を供給する第２ピーク検出器回路から成り、第１ピーク信号は、ビットストリームにおける論理１レベルの値を示し、第２ピーク信号は、ビットストリームにおける、論理１レベルに対する論理０レベルの相対的な値を示す。
【０００９】
この電圧検出器回路は、好ましくは、第１信号および第２ピーク信号を受信するように結合された、論理１レベルと論理０レベルとの中間点の電圧レベルを示す値を供給する第２差動増幅器を更に含む。好ましくは、電圧バイアス信号を用いて、第１差動増幅器にバイアスをかける。
【００１０】
好ましくは、第１ピーク信号を用いて第２差動増幅器にバイアスをかける。また好ましくは、第２差動増幅器は、電圧バイアス信号を受信するように結合された非反転入力、および第２ピーク信号を受信するように結合された反転入力を含む。
【００１１】
第２差動増幅器は、好ましくは、ほぼ０．５の利得を有する。第１差動増幅器は、好ましくは、ほぼ１の利得を有する。
【００１２】
このようにして、データが論理１値または論理０値の長いストリングを含む場合でも、論理０レベルおよび論理１レベルの中間点からあまり外れない電圧レベルが得られる。したがって、ノイズ耐性が改善され、しかも無線出力消費の効率化が図られる。
【００１３】
【発明の実施の形態】
以下、本発明による電圧検出器回路の好適実施例を示す唯一の図面を参照しながら、本発明の一例としての実施例を説明する。
【００１４】
図１に、データ入力端子２０，バイアス電圧入力端子２５，第１および第２差動増幅器３０および５０，第１および第２ピーク検出器回路４０および６０，ならびに第１，第２および第３データ出力端子６５，７０，７５を有する電圧検出器回路１０を示す。
【００１５】
データ入力端子２０は、典型的に、復調データ・ビットストリームの形態で、デジタル・データを受信するように結合される。第１データ出力端子６５は、データ入力端子２０に結合されて、オリジナルのデータ・バイトストリームを供給する。
【００１６】
第１差動増幅器３０は、反転入力，非反転入力，バイアス入力および出力を備えている。反転入力は入力端子２０に結合され、バイアス入力は電圧バイアス入力端子２５に結合されている。
【００１７】
第１ピーク検出器回路４０は、入力端子２０に結合され、そこからの信号を受信するようにバイアスされた第１ダイオード４２を有する。第１抵抗４４が、第１ダイオード４２と第１差動増幅器３０の非反転入力との間に結合されている。第１コンデンサ４６および第２抵抗４８はいずれも、第１差動増幅器３０の非反転入力と接地との間に結合される。非反転入力は、第３データ出力端子７５にも結合されている。
【００１８】
第２差動増幅器５０は、反転入力，非反転入力，バイアス入力および出力を備えている。非反転入力は電圧バイアス入力端子２５に結合され、バイアス入力は第１差動増幅器３０の非反転入力に結合され、また出力は第２データ出力端子７０に結合されている。
【００１９】
第２ピーク検出回路６０は、第１差動増幅器３０の出力に結合され、そこからの信号を受信するようにバイアスされた第２ダイオード６２を備えている。第３抵抗６４が、第２ダイオード６２と、第２差動増幅器５０の反転入力との間に結合されている。第２コンデンサ６６および第４抵抗６８はいずれも、第２差動増幅器５０の反転入力と接地との間に結合されている。
【００２０】
第３ダイオード５５は、電圧バイアス入力端子２５と、第２差動増幅器５０の反転入力との間に結合され、電圧バイアス入力端子２５から、第２差動増幅器５０の反転入力に電流が流れるなるようにバイアスされる。
【００２１】
動作時、データ・ビットストリームはデータ入力端子２０で受信され、バイアス電圧（Ｖbias）は電圧バイアス入力端子２５で受信される。
【００２２】
データ・ビットストリームにおける電圧ピークは、第１電圧検出器回路４０における第１および第２抵抗４４，４８ならびに第１コンデンサ４６から成るＲＣ構造によって検出される。この電圧ピークは、正の電圧レベルを有し、ビットストリーム内の論理１値に相当する。
第１差動増幅器３０は、バイアス電圧をＶbiasおよび利得を１(unity) として、電圧ピークのレベルからデータ・ビットストリームの電圧レベルを減ずる。
【００２３】
したがって、第１差動増幅器３０の出力Ｖ１は以下によって求められる。
【００２４】
【数１】
Ｖ１＝１（Ｖp −Ｖin）＋Ｖbias 式１
ここで、Ｖp は論理１の電圧レベル、Ｖinはデータ・ビットストリームの電圧レベルである。
【００２５】
次いで、第２ピーク検出器６０が、Ｖ１におけるピークを検出する。ピークは以下に等しい。
【００２６】
【数２】
（Ｖp −Ｖn ）＋Ｖbias 式２
ここで、Ｖn はＶinの最小値であり、論理０に相当する。
【００２７】
第２差動増幅器５０は、利得を０．５およびバイアス電圧をＶp として、Ｖbiasから式２の値を減ずる。
【００２８】
したがって、第２差動増幅器の出力Ｖ２は以下によって求められる。
【００２９】
【数３】
【００３０】
第３ダイオード５５は、第２差動増幅器５０の反転入力が、Ｖbiasのレベルよりも低くなるのを防ぐことにより、データの存在しないときに、第２データ出力７０がＶp を超過しないようにする。
【００３１】
上述の実施例に代わる代替実施例も可能であることは理解されよう。例えば、ピーク検出器回路４０および６０を用いて、上述の抵抗−コンデンサおよびダイオードから成る精確な構造以外の個別素子を用いることが可能である。
【図面の簡単な説明】
【図１】本発明による電圧検出器回路の好適実施例を示す回路構成図。
【符号の説明】
１０ 電圧検出器回路
２０ データ入力端子
２５ バイアス電圧入力端子
３０ 第１差動増幅器
４０ 第１ピーク検出器回路
４２ 第１ダイオード
４４ 第１抵抗
４６ 第１コンデンサ
４８ 第２抵抗
５０ 第２差動増幅器
５５ 第３ダイオード
６０ 第２ピーク検出器回路
６２ 第２ダイオード
６４ 第３抵抗
６５ 第１データ出力端子
６６ 第２コンデンサ
６８ 第４抵抗
７０ 第２データ出力端子
７５ 第３データ出力端子
Claims (4)
- デジタル・データ・ビットストリームの電圧レベルを検出するための電圧検出器回路であって：
デジタル・データ・ビットストリームを受信するように結合された入力端子と、
前記入力端子に結合され、該入力端子における正のピーク電圧を検出し、第１ピーク信号を供給する第１ピーク検出器回路と、
前記入力端子に結合され、更に前記第１ピーク信号を受信するように結合され、第１差信号を供給する第１差動増幅器と、
前記第１差動増幅器からの前記第１差信号を受信するように結合され、前記第１差信号におけるピーク電圧を検出し、第２ピーク信号を供給するための第２ピーク検出器回路であって、前記第１ピーク信号は、前記ビットストリームにおける論理１レベルの値を示し、前記第２ピーク信号は、前記ビットストリームにおける、前記論理１レベルに対する論理０レベルの相対的な値を示す、前記第２ピーク検出器回路と、
電圧バイアス信号を受信するように結合された非反転入力と、前記第２ピーク信号を受信するように結合された反転入力とを有し、前記論理１レベルと前記論理０レベルとの中間点における電圧レベルを示す値を供給する第２差動増幅器と
を備え、前記第１ピーク信号を用いて前記第２差動増幅器にバイアスを印加することを特徴とする電圧検出器回路。 - 前記電圧バイアス信号を用いて前記第１差動増幅器にバイアスを印加することを特徴とする請求項１記載の電圧検出器回路。
- 前記第２差動増幅器は、ほぼ０．５の利得を有することを特徴とする請求項１記載の電圧検出器回路。
- 前記第１差動増幅器は、ほぼ１の利得を有することを特徴とする請求項１記載の電圧検出器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9611283.4 | 1996-05-30 | ||
| GB9611283A GB2313724B (en) | 1996-05-30 | 1996-05-30 | Voltage detector circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10104284A JPH10104284A (ja) | 1998-04-24 |
| JP4256944B2 true JP4256944B2 (ja) | 2009-04-22 |
Family
ID=10794513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14871497A Expired - Lifetime JP4256944B2 (ja) | 1996-05-30 | 1997-05-21 | 電圧検出器回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5801552A (ja) |
| JP (1) | JP4256944B2 (ja) |
| GB (1) | GB2313724B (ja) |
| HK (1) | HK1004707A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037762A (en) * | 1997-12-19 | 2000-03-14 | Texas Instruments Incorporated | Voltage detector having improved characteristics |
| JPH11220412A (ja) * | 1998-02-02 | 1999-08-10 | Alps Electric Co Ltd | 送信機の出力電力検出回路 |
| DE19927320A1 (de) * | 1999-06-15 | 2000-12-21 | Mannesmann Vdo Ag | Verfahren zur drahtlosen elektromagnetischen Übertragung von Daten |
| JP2002185257A (ja) * | 2000-12-12 | 2002-06-28 | Fujitsu Ltd | ダイオード検波回路 |
| US7541845B2 (en) * | 2001-08-31 | 2009-06-02 | Samsung Electronics Co., Ltd. | Signal receiver apparatus and method for detecting logic state represented by an input signal and semiconductor integrated circuit device having the same |
| US6762627B1 (en) * | 2003-03-31 | 2004-07-13 | Micrel, Incorporated | Switched capacitor peak detector with variable time constant asymmetrical filtering |
| US6933769B2 (en) * | 2003-08-26 | 2005-08-23 | Micron Technology, Inc. | Bandgap reference circuit |
| DE102004017863B4 (de) * | 2004-04-13 | 2014-09-25 | Qimonda Ag | Schaltung und Verfahren zum Ermitteln eines Referenzpegels für eine solche Schaltung |
| US7161392B2 (en) * | 2004-06-23 | 2007-01-09 | Teradyne, Inc. | Comparator feedback peak detector |
| US20080136490A1 (en) * | 2005-01-28 | 2008-06-12 | Koninklijke Philips Electronics, N.V. | Voltage Integrator And Transformer Provided With Such An Integrator |
| JP5057894B2 (ja) * | 2007-08-31 | 2012-10-24 | セイコーインスツル株式会社 | 電圧検出回路及びそれを用いた発振器 |
| JP5395929B2 (ja) | 2012-06-05 | 2014-01-22 | カヤバ工業株式会社 | 電圧検出回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4219152A (en) * | 1979-02-21 | 1980-08-26 | International Business Machines Corporation | Dual threshold comparator circuit |
| JPS6012826B2 (ja) * | 1980-01-07 | 1985-04-03 | 株式会社日立製作所 | 受信回路 |
| US4631737A (en) * | 1984-12-06 | 1986-12-23 | Motorola, Inc. | Self biasing direct coupled data limiter |
| JPH01265718A (ja) * | 1988-04-18 | 1989-10-23 | Toshiba Corp | シュミットトリガ回路 |
| US5159340A (en) * | 1990-08-31 | 1992-10-27 | Hewlett-Packard Company | Signal digitizer for bar code readers |
-
1996
- 1996-05-30 GB GB9611283A patent/GB2313724B/en not_active Expired - Fee Related
-
1997
- 1997-04-30 US US08/841,705 patent/US5801552A/en not_active Expired - Lifetime
- 1997-05-21 JP JP14871497A patent/JP4256944B2/ja not_active Expired - Lifetime
-
1998
- 1998-05-07 HK HK98103923A patent/HK1004707A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB9611283D0 (en) | 1996-07-31 |
| GB2313724A (en) | 1997-12-03 |
| US5801552A (en) | 1998-09-01 |
| HK1004707A1 (en) | 1998-12-04 |
| JPH10104284A (ja) | 1998-04-24 |
| GB2313724B (en) | 2000-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4256944B2 (ja) | 電圧検出器回路 | |
| US6348816B1 (en) | Tracking percent overload signal as indicator of output signal magnitude | |
| JPH0356486B2 (ja) | ||
| US6335948B1 (en) | Amplitude detector and equalizer | |
| JPH07135453A (ja) | 信号変換装置 | |
| US4795919A (en) | Zero signal state detecting circuit | |
| EP1322082A1 (en) | DC bias control circuit for an optical receiver | |
| JP2856787B2 (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JP2674110B2 (ja) | アバランシエホトダイオードのバイアス回路の温度補償回路 | |
| JP3700989B2 (ja) | 信号処理装置 | |
| JPS6248839A (ja) | 光受信回路 | |
| JP3270221B2 (ja) | 光信号受信回路 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| JP3423150B2 (ja) | レベル検出回路 | |
| JPH07231307A (ja) | 光パルス受信回路 | |
| WO2004068702A1 (ja) | 前置増幅回路及びそれを用いた光受信器 | |
| JPS6258717A (ja) | 光２値信号の受信回路 | |
| JP3301889B2 (ja) | バースト光受信回路 | |
| JPH0449739A (ja) | 光受信装置 | |
| JP3421710B2 (ja) | Ｆｓｋ受信信号振幅検波回路 | |
| JP2987458B2 (ja) | Ｐｗｍパルス復調器 | |
| JPH0114732B2 (ja) | ||
| JP3936471B2 (ja) | Ｉｃカード用リーダ・ライタにおける２値化回路 | |
| JPH08125697A (ja) | Ａｓｋ変調における復調回路 | |
| JP2574356Y2 (ja) | Ｆｍ受信機のｆｍ復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040213 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |