JP3936471B2 - Ｉｃカード用リーダ・ライタにおける２値化回路 - Google Patents
Ｉｃカード用リーダ・ライタにおける２値化回路 Download PDFInfo
- Publication number
- JP3936471B2 JP3936471B2 JP15950198A JP15950198A JP3936471B2 JP 3936471 B2 JP3936471 B2 JP 3936471B2 JP 15950198 A JP15950198 A JP 15950198A JP 15950198 A JP15950198 A JP 15950198A JP 3936471 B2 JP3936471 B2 JP 3936471B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- input signal
- circuit
- writer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣカード用リーダ・ライタにおける信号処理回路、詳しくは非接触型のＩＣカードにおける入力信号の２値化回路に関する。
【０００２】
【従来の技術】
ＩＣカードに記録されているカード情報をリーダ・ライタによって読み取るためには、リーダ・ライタに内蔵の発振器のキャリア周波数により変調されたＩＣカード情報を受信し、受信信号を復調して波形整形した信号波形を正確に２値化処理し、ディジタル信号に変換させなくてはならない。
【０００３】
従来技術による２値化回路の構成を図４に示す。
図４において、復調された入力信号（アナログ）はアンプ２０に入力して増幅され、フィルタ２１によってノイズを除去されたうえでコンパレータ２２に入力する。
コンパレータ２２の非反転入力端子におけるＡ点の信号波形は図５（ａ）における〔Ａ〕に示す通りであり、基準値Ｖｒｅｆを入力するコンパレータ２２の反転入力端子におけるＢ点の信号波形は、図５（ａ）における〔Ｂ〕に示す通りである。また、コンパレータ２２の出力端子におけるＣ点の信号波形は、図５（ａ）に示すディジタル信号波形〔Ｃ〕となる。
【０００４】
【発明が解決しようとする課題】
図５（ａ）は、コンパレータに正常な入力信号が入力した場合における信号波形を示しており、コンパレータへの入力信号波形〔Ａ〕と基準値Ｖｒｅｆによる〔Ｂ〕とによってディジタル信号〔Ｃ〕が生成される状態を示している。
図５（ｂ）と図５（ｃ）は入力信号レベルが異常の場合であって、入力信号レベルが基準値Ｖｒｅｆレベルより著しく相違するために、入力信号が基準値Ｖｒｅｆによって２値化されない状態を示している。
図５（ｂ）においては入力信号レベルが高すぎるので基準値レベルＶｒｅｆも高く設定する必要があり、図５（ｃ）においては入力信号レベルが低すぎるので基準値レベルＶｒｅｆも低く設定させなくてはならないが、従来技術においては基準値レベルＶｒｅｆは一定であるので入力信号が２値化されない事態も発生していた。
【０００５】
本発明は、上述した従来技術の欠点を解消するためになされたものであって、入力信号レベルの変動に対応して基準信号レベルを変化させるオートスレッシュ回路を備えた２値化回路を提供し、受信データを正確に２値化させようとするものである。
【０００６】
【課題を解決するための手段】
本発明は、ＩＣカード用リーダ・ライタからのキャリア周波数により変調したＩＣカード情報をリーダ・ライタにおいて受信し、この受信信号を復調したうえでアンプとフィルタを介して波形整形してコンパレータに入力させ、コンパレータに予め設定してある基準値と入力信号レベルとを比較することにより入力信号をディジタル信号に変換するＩＣカード用リーダ・ライタにおける２値化回路において、バッファと逆並列接続した２つのダイオードより成る並列回路とを直列接続した回路と、一端を接地したコンデンサの他端とをコンパレータの非反転入力端子に接続すると共に、非反転入力端子と出力端子との間に抵抗を接続して構成した正帰還回路を設け、コンパレータへの入力信号レベル変動に対応して非反転入力端子における基準値レベルを自動的に変化させるオートスレッシュ回路をコンパレータに設け、入力信号の立上り時点と立下り時点とにおける入力信号レベルと基準値レベルとを比較して入力信号をディジタル信号に変換させるようにしたものである。また、ＩＣカード用リーダ・ライタからのキャリア周波数により変調したＩＣカード情報をリーダ・ライタにおいて受信し、この受信信号を復調したうえでアンプとフィルタを介して波形整形してコンパレータに入力させ、コンパレータに予め設定してある基準値と入力信号レベルとを比較することにより入力信号をディジタル信号に変換するＩＣカード用リーダ・ライタにおける２値化回路において、バッファと逆並列接続した２つのダイオードより成る並列回路とを直列接続した回路と、一端を接地したコンデンサの他端とをコンパレータの非反転入力端子に接続すると共に、非反転入力端子と出力端子との間に極性の異なるダイオードと抵抗値の異なる抵抗より成る２つの直列回路を並列接続して構成した正帰還回路を設け、コンパレータへの入力信号レベル変動に対応して非反転入力端子における基準値レベルを自動的に変化させるオートスレッシュ回路をコンパレータに設け、入力信号の立上り時点と立下り時点とにおける入力信号レベルと基準値レベルとを比較して入力信号をディジタル信号に変換させるようにしたものである。
【０００７】
【発明の実施の形態】
以下、本発明の好適な実施例を図１〜図３を参照しながら説明する。
図１は、本発明によるＩＣカード用リーダ・ライタにおける２値化回路の構成を示す第１の実施例である。
図１において、復調された入力信号（アナログ）はアンプ１に入力して増幅され、フィルタ２に入力して波形整形され、コンパレータ４における反転入力端子と非反転入力端子に入力する。
コンパレータ４の非反転入力端子には、フィルタ２の出力端子に接続したバッファ３と、バッファ３の出力端子に直列接続したダイオード５と６を逆並列接続した並列回路とを直列接続した回路、および一端を接地したコンデンサ７の他端とが接続してある。
また、コンパレータ４の出力端子と非反転入力端子との間には抵抗８が接続してあって正帰還回路を構成している。
【０００８】
フィルタ２からコンパレータ４の反転入力端子に直接入力する信号波形は、図３における〔Ａ〕に示すアナログ信号である。
一方、コンパレータ４の非反転入力端子のＢ点における信号波形は図３における〔Ｂ〕の信号波形であって、バッファ３、２つのダイオード５と６を逆並列接続した回路、一端を接地したコンデンサ７、抵抗８を備えた正帰還回路より成るオートスレッシュ回路によって入力信号〔Ａ〕から生成された基準信号（アナログ）である。
【０００９】
コンパレータ４の出力端子のＣ点における信号波形は、図３の〔Ｃ〕に示すディジタル信号であって、コンパレータ４の反転入力端子における信号波形〔Ａ〕の信号レベルと、非反転入力端子における基準信号〔Ｂ〕の信号レベルとを比較して生成されたディジタル信号である。
図３（ｂ）は図３（ａ）におけるＤ部分の拡大図であって、信号波形〔Ａ〕と〔Ｂ〕における信号立上り部分と信号立下り部分の信号レベルが比較され、ディジタル信号〔Ｃ〕が生成される状態を示しており、信号立上り部分と立下り部分における信号波形〔Ａ〕と〔Ｂ〕の信号レベルにはＶＦの差が存在する。
【００１０】
図１におけるコンパレータ４の出力信号〔Ｃ〕がＬのときは、信号波形〔Ａ〕の信号レベルが信号波形〔Ｂ〕の信号レベルよりも高い場合であって、バッファ３からの電流はダイオード６と帰還抵抗８を通ってコンパレータ４の出力端子に流れる。この時、ダイオード６による電圧降下により信号〔Ｂ〕のレベルはＶＦだけ信号〔Ａ〕のレベルより低く、ピークホールド回路を形成する。
【００１１】
次に、図１におけるコンパレータ４の出力信号〔Ｃ〕がＨのときは、信号波形〔Ａ〕の信号レベルが信号波形〔Ｂ〕の信号レベルより低い場合であって、コンパレータ４の出力端子から帰還抵抗８、ダイオード５を通ってバッファ３へ電流が流れる。この時、ダイオード５による電圧降下ＶＦだけ信号〔Ｂ〕のレベルは信号〔Ａ〕のレベルよりも高くなり、ボトムホールド回路を形成する。
【００１２】
上述したように入力信号レベル〔Ａ〕の変動に伴って基準信号レベル〔Ｂ〕も変化し、信号立上り部分と立下り部分における信号レベル差は常にＶＦであるので、コンパレータ４からはディジタル信号〔Ｃ〕が確実に出力される。
【００１３】
図２は、本発明による第２の実施例を示すブロック図であって、コンパレータ４における正帰還回路が実施例１と異なっている。
即ち、ダイオード１０と抵抗１２より成る直列回路、およびダイオード１１と抵抗１３より成る直列回路とが夫々の直列回路の両端において並列接続してあって、正帰還回路を構成している。
なお、ダイオード１１と１２の極性は互いに反対となるように接続してあり、抵抗１０と１１の抵抗値も異なったものを用いている。
【００１４】
第１の実施例におけるコンパレータ４のオートスレッシュ回路において、ピークホールド時もしくはボトムホールド時におけるコンデンサ７の充電電圧は、抵抗８を経由して一部放電している。
従って、抵抗からの放電がない場合に比べて、信号〔Ｂ〕におけるピーク部分とボトム部分の波形は放電によって変歪されるので、完全なピークホールド、ボトムホールドとはならず、このために正確な２値化処理が行われなくなる。
【００１５】
ＩＣカードからの受信信号が微弱であってノイズを含んでおり、かつ時間的に受信信号レベルが徐々に上昇するような場合においては、抵抗を備えた正帰還回路によって構成したオートスレッシュ回路では充分に対応できず、信号立上り部分と立下り部分における信号〔Ａ〕と〔Ｂ〕の波形からは、ディジタル信号〔Ｃ〕を正確に検出できないなどの不具合が考えられる。
この不具合を解決するために、ピークホールド時の放電特性とボトムホールド時の放電特性を夫々別個に設定する方法として、コンパレータ４の正帰還回路に極性の異なるダイオードと抵抗値の異なる抵抗より成る２つの直列回路を並列接続した。この方法によって、ピークホールド時（コンパレータ出力がＬの時）およびボトムホールド時（コンパレータ出力がＨの時）におけるコンデンサの放電特性を調整することが可能となる。
【００１６】
【発明の効果】
以上説明したように、本発明によるＩＣカード用リーダ・ライタにおける２値化回路では、２値化回路を構成するコンパレータへの入力信号レベル変動に対応して基準値レベルを自動的に変化させるオートスレッシュ回路を設け、入力信号の立上り時点と立下り時点における入力信号レベルと基準値レベルとを比較してディジタル信号を生成させるようにした。
さらに、コンパレータにおける正帰還回路を、極性が異なるダイオードと抵抗値が異なる抵抗より成る２つの直列回路によって構成し、ピークホールド時点とボトムホールド時点における放電特性を調整できるようにして、微弱な入力信号に対しても正確に２値化でき、ノイズにも強い２値化回路を実現できる。
【図面の簡単な説明】
【図１】本発明による２値化回路の構成を示す第１の実施例。
【図２】本発明による２値化回路の構成を示す第２の実施例。
【図３】波形図。
【図４】従来技術による２値化回路の構成を示すブロック図。
【図５】波形図。
【符号の説明】
１ アンプ
２ フィルタ
３ バッファ
４ コンパレータ
５，６，１０，１１ ダイオード
７ コンデンサ
８，１２，１３ 抵抗
【発明の属する技術分野】
本発明は、ＩＣカード用リーダ・ライタにおける信号処理回路、詳しくは非接触型のＩＣカードにおける入力信号の２値化回路に関する。
【０００２】
【従来の技術】
ＩＣカードに記録されているカード情報をリーダ・ライタによって読み取るためには、リーダ・ライタに内蔵の発振器のキャリア周波数により変調されたＩＣカード情報を受信し、受信信号を復調して波形整形した信号波形を正確に２値化処理し、ディジタル信号に変換させなくてはならない。
【０００３】
従来技術による２値化回路の構成を図４に示す。
図４において、復調された入力信号（アナログ）はアンプ２０に入力して増幅され、フィルタ２１によってノイズを除去されたうえでコンパレータ２２に入力する。
コンパレータ２２の非反転入力端子におけるＡ点の信号波形は図５（ａ）における〔Ａ〕に示す通りであり、基準値Ｖｒｅｆを入力するコンパレータ２２の反転入力端子におけるＢ点の信号波形は、図５（ａ）における〔Ｂ〕に示す通りである。また、コンパレータ２２の出力端子におけるＣ点の信号波形は、図５（ａ）に示すディジタル信号波形〔Ｃ〕となる。
【０００４】
【発明が解決しようとする課題】
図５（ａ）は、コンパレータに正常な入力信号が入力した場合における信号波形を示しており、コンパレータへの入力信号波形〔Ａ〕と基準値Ｖｒｅｆによる〔Ｂ〕とによってディジタル信号〔Ｃ〕が生成される状態を示している。
図５（ｂ）と図５（ｃ）は入力信号レベルが異常の場合であって、入力信号レベルが基準値Ｖｒｅｆレベルより著しく相違するために、入力信号が基準値Ｖｒｅｆによって２値化されない状態を示している。
図５（ｂ）においては入力信号レベルが高すぎるので基準値レベルＶｒｅｆも高く設定する必要があり、図５（ｃ）においては入力信号レベルが低すぎるので基準値レベルＶｒｅｆも低く設定させなくてはならないが、従来技術においては基準値レベルＶｒｅｆは一定であるので入力信号が２値化されない事態も発生していた。
【０００５】
本発明は、上述した従来技術の欠点を解消するためになされたものであって、入力信号レベルの変動に対応して基準信号レベルを変化させるオートスレッシュ回路を備えた２値化回路を提供し、受信データを正確に２値化させようとするものである。
【０００６】
【課題を解決するための手段】
本発明は、ＩＣカード用リーダ・ライタからのキャリア周波数により変調したＩＣカード情報をリーダ・ライタにおいて受信し、この受信信号を復調したうえでアンプとフィルタを介して波形整形してコンパレータに入力させ、コンパレータに予め設定してある基準値と入力信号レベルとを比較することにより入力信号をディジタル信号に変換するＩＣカード用リーダ・ライタにおける２値化回路において、バッファと逆並列接続した２つのダイオードより成る並列回路とを直列接続した回路と、一端を接地したコンデンサの他端とをコンパレータの非反転入力端子に接続すると共に、非反転入力端子と出力端子との間に抵抗を接続して構成した正帰還回路を設け、コンパレータへの入力信号レベル変動に対応して非反転入力端子における基準値レベルを自動的に変化させるオートスレッシュ回路をコンパレータに設け、入力信号の立上り時点と立下り時点とにおける入力信号レベルと基準値レベルとを比較して入力信号をディジタル信号に変換させるようにしたものである。また、ＩＣカード用リーダ・ライタからのキャリア周波数により変調したＩＣカード情報をリーダ・ライタにおいて受信し、この受信信号を復調したうえでアンプとフィルタを介して波形整形してコンパレータに入力させ、コンパレータに予め設定してある基準値と入力信号レベルとを比較することにより入力信号をディジタル信号に変換するＩＣカード用リーダ・ライタにおける２値化回路において、バッファと逆並列接続した２つのダイオードより成る並列回路とを直列接続した回路と、一端を接地したコンデンサの他端とをコンパレータの非反転入力端子に接続すると共に、非反転入力端子と出力端子との間に極性の異なるダイオードと抵抗値の異なる抵抗より成る２つの直列回路を並列接続して構成した正帰還回路を設け、コンパレータへの入力信号レベル変動に対応して非反転入力端子における基準値レベルを自動的に変化させるオートスレッシュ回路をコンパレータに設け、入力信号の立上り時点と立下り時点とにおける入力信号レベルと基準値レベルとを比較して入力信号をディジタル信号に変換させるようにしたものである。
【０００７】
【発明の実施の形態】
以下、本発明の好適な実施例を図１〜図３を参照しながら説明する。
図１は、本発明によるＩＣカード用リーダ・ライタにおける２値化回路の構成を示す第１の実施例である。
図１において、復調された入力信号（アナログ）はアンプ１に入力して増幅され、フィルタ２に入力して波形整形され、コンパレータ４における反転入力端子と非反転入力端子に入力する。
コンパレータ４の非反転入力端子には、フィルタ２の出力端子に接続したバッファ３と、バッファ３の出力端子に直列接続したダイオード５と６を逆並列接続した並列回路とを直列接続した回路、および一端を接地したコンデンサ７の他端とが接続してある。
また、コンパレータ４の出力端子と非反転入力端子との間には抵抗８が接続してあって正帰還回路を構成している。
【０００８】
フィルタ２からコンパレータ４の反転入力端子に直接入力する信号波形は、図３における〔Ａ〕に示すアナログ信号である。
一方、コンパレータ４の非反転入力端子のＢ点における信号波形は図３における〔Ｂ〕の信号波形であって、バッファ３、２つのダイオード５と６を逆並列接続した回路、一端を接地したコンデンサ７、抵抗８を備えた正帰還回路より成るオートスレッシュ回路によって入力信号〔Ａ〕から生成された基準信号（アナログ）である。
【０００９】
コンパレータ４の出力端子のＣ点における信号波形は、図３の〔Ｃ〕に示すディジタル信号であって、コンパレータ４の反転入力端子における信号波形〔Ａ〕の信号レベルと、非反転入力端子における基準信号〔Ｂ〕の信号レベルとを比較して生成されたディジタル信号である。
図３（ｂ）は図３（ａ）におけるＤ部分の拡大図であって、信号波形〔Ａ〕と〔Ｂ〕における信号立上り部分と信号立下り部分の信号レベルが比較され、ディジタル信号〔Ｃ〕が生成される状態を示しており、信号立上り部分と立下り部分における信号波形〔Ａ〕と〔Ｂ〕の信号レベルにはＶＦの差が存在する。
【００１０】
図１におけるコンパレータ４の出力信号〔Ｃ〕がＬのときは、信号波形〔Ａ〕の信号レベルが信号波形〔Ｂ〕の信号レベルよりも高い場合であって、バッファ３からの電流はダイオード６と帰還抵抗８を通ってコンパレータ４の出力端子に流れる。この時、ダイオード６による電圧降下により信号〔Ｂ〕のレベルはＶＦだけ信号〔Ａ〕のレベルより低く、ピークホールド回路を形成する。
【００１１】
次に、図１におけるコンパレータ４の出力信号〔Ｃ〕がＨのときは、信号波形〔Ａ〕の信号レベルが信号波形〔Ｂ〕の信号レベルより低い場合であって、コンパレータ４の出力端子から帰還抵抗８、ダイオード５を通ってバッファ３へ電流が流れる。この時、ダイオード５による電圧降下ＶＦだけ信号〔Ｂ〕のレベルは信号〔Ａ〕のレベルよりも高くなり、ボトムホールド回路を形成する。
【００１２】
上述したように入力信号レベル〔Ａ〕の変動に伴って基準信号レベル〔Ｂ〕も変化し、信号立上り部分と立下り部分における信号レベル差は常にＶＦであるので、コンパレータ４からはディジタル信号〔Ｃ〕が確実に出力される。
【００１３】
図２は、本発明による第２の実施例を示すブロック図であって、コンパレータ４における正帰還回路が実施例１と異なっている。
即ち、ダイオード１０と抵抗１２より成る直列回路、およびダイオード１１と抵抗１３より成る直列回路とが夫々の直列回路の両端において並列接続してあって、正帰還回路を構成している。
なお、ダイオード１１と１２の極性は互いに反対となるように接続してあり、抵抗１０と１１の抵抗値も異なったものを用いている。
【００１４】
第１の実施例におけるコンパレータ４のオートスレッシュ回路において、ピークホールド時もしくはボトムホールド時におけるコンデンサ７の充電電圧は、抵抗８を経由して一部放電している。
従って、抵抗からの放電がない場合に比べて、信号〔Ｂ〕におけるピーク部分とボトム部分の波形は放電によって変歪されるので、完全なピークホールド、ボトムホールドとはならず、このために正確な２値化処理が行われなくなる。
【００１５】
ＩＣカードからの受信信号が微弱であってノイズを含んでおり、かつ時間的に受信信号レベルが徐々に上昇するような場合においては、抵抗を備えた正帰還回路によって構成したオートスレッシュ回路では充分に対応できず、信号立上り部分と立下り部分における信号〔Ａ〕と〔Ｂ〕の波形からは、ディジタル信号〔Ｃ〕を正確に検出できないなどの不具合が考えられる。
この不具合を解決するために、ピークホールド時の放電特性とボトムホールド時の放電特性を夫々別個に設定する方法として、コンパレータ４の正帰還回路に極性の異なるダイオードと抵抗値の異なる抵抗より成る２つの直列回路を並列接続した。この方法によって、ピークホールド時（コンパレータ出力がＬの時）およびボトムホールド時（コンパレータ出力がＨの時）におけるコンデンサの放電特性を調整することが可能となる。
【００１６】
【発明の効果】
以上説明したように、本発明によるＩＣカード用リーダ・ライタにおける２値化回路では、２値化回路を構成するコンパレータへの入力信号レベル変動に対応して基準値レベルを自動的に変化させるオートスレッシュ回路を設け、入力信号の立上り時点と立下り時点における入力信号レベルと基準値レベルとを比較してディジタル信号を生成させるようにした。
さらに、コンパレータにおける正帰還回路を、極性が異なるダイオードと抵抗値が異なる抵抗より成る２つの直列回路によって構成し、ピークホールド時点とボトムホールド時点における放電特性を調整できるようにして、微弱な入力信号に対しても正確に２値化でき、ノイズにも強い２値化回路を実現できる。
【図面の簡単な説明】
【図１】本発明による２値化回路の構成を示す第１の実施例。
【図２】本発明による２値化回路の構成を示す第２の実施例。
【図３】波形図。
【図４】従来技術による２値化回路の構成を示すブロック図。
【図５】波形図。
【符号の説明】
１ アンプ
２ フィルタ
３ バッファ
４ コンパレータ
５，６，１０，１１ ダイオード
７ コンデンサ
８，１２，１３ 抵抗
Claims (2)
- ＩＣカード用リーダ・ライタからのキャリア周波数により変調したＩＣカード情報をリーダ・ライタにおいて受信し、この受信信号を復調したうえでアンプとフィルタを介して波形整形してコンパレータに入力させ、コンパレータに予め設定してある基準値と入力信号レベルとを比較することにより入力信号をディジタル信号に変換するＩＣカード用リーダ・ライタにおける２値化回路において、
バッファと逆並列接続した２つのダイオードより成る並列回路とを直列接続した回路と、一端を接地したコンデンサの他端とをコンパレータの非反転入力端子に接続すると共に、非反転入力端子と出力端子との間に抵抗を接続して構成した正帰還回路を設け、
コンパレータへの入力信号レベル変動に対応して非反転入力端子における基準値レベルを自動的に変化させるオートスレッシュ回路をコンパレータに設け、入力信号の立上り時点と立下り時点とにおける入力信号レベルと基準値レベルとを比較して入力信号をディジタル信号に変換させるようにしたことを特徴とするＩＣカード用リーダ・ライタにおける２値化回路。 - ＩＣカード用リーダ・ライタからのキャリア周波数により変調したＩＣカード情報をリーダ・ライタにおいて受信し、この受信信号を復調したうえでアンプとフィルタを介して波形整形してコンパレータに入力させ、コンパレータに予め設定してある基準値と入力信号レベルとを比較することにより入力信号をディジタル信号に変換するＩＣカード用リーダ・ライタにおける２値化回路において、
バッファと逆並列接続した２つのダイオードより成る並列回路とを直列接続した回路と、一端を接地したコンデンサの他端とをコンパレータの非反転入力端子に接続すると共に、非反転入力端子と出力端子との間に極性の異なるダイオードと抵抗値の異なる抵抗より成る２つの直列回路を並列接続して構成した正帰還回路を設け、
コンパレータへの入力信号レベル変動に対応して非反転入力端子における基準値レベルを自動的に変化させるオートスレッシュ回路をコンパレータに設け、入力信号の立上り時点と立下り時点とにおける入力信号レベルと基準値レベルとを比較して入力信号をディジタル信号に変換させるようにしたことを特徴とするＩＣカード用リーダ・ライタにおける２値化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15950198A JP3936471B2 (ja) | 1998-06-08 | 1998-06-08 | Ｉｃカード用リーダ・ライタにおける２値化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15950198A JP3936471B2 (ja) | 1998-06-08 | 1998-06-08 | Ｉｃカード用リーダ・ライタにおける２値化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11355360A JPH11355360A (ja) | 1999-12-24 |
| JP3936471B2 true JP3936471B2 (ja) | 2007-06-27 |
Family
ID=15695157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15950198A Expired - Fee Related JP3936471B2 (ja) | 1998-06-08 | 1998-06-08 | Ｉｃカード用リーダ・ライタにおける２値化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3936471B2 (ja) |
-
1998
- 1998-06-08 JP JP15950198A patent/JP3936471B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11355360A (ja) | 1999-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497111A (en) | Peak detection circuit for suppressing magnetoresistive thermal asperity transients in a data channel | |
| US8044686B2 (en) | Comparator circuit for generating binarized data | |
| KR100310595B1 (ko) | 저장 장치로부터 데이타를 검색하기 위한 장치 | |
| US5142554A (en) | Data separator with noise-tolerant adaptive threshold | |
| CN109714283B (zh) | 一种ask调幅信号解调电路及解调方法 | |
| JP4256944B2 (ja) | 電圧検出器回路 | |
| JP3936471B2 (ja) | Ｉｃカード用リーダ・ライタにおける２値化回路 | |
| JPH0677371B2 (ja) | 記憶情報読出回路 | |
| JP2001515602A (ja) | ピーク検出装置 | |
| JPH0356486B2 (ja) | ||
| US3993894A (en) | Dual edge detector for bar codes | |
| US4686586A (en) | Read back circuit for recovering data from magnetic storage medium | |
| US6188060B1 (en) | Optical disk signal conversion with peaking compensation | |
| US7289413B2 (en) | Data slicer and data slicing method for optical disc system | |
| EP1322082A1 (en) | DC bias control circuit for an optical receiver | |
| JP2002530797A (ja) | 記録キャリアからの情報読取り装置 | |
| JP2694371B2 (ja) | 磁気記録媒体の読取り回路 | |
| JPS61255478A (ja) | 信号識別回路 | |
| JP2856787B2 (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JPH10162095A (ja) | スライスレシオ制御回路 | |
| KR0178749B1 (ko) | 자기기록/재생장치의 엔벨로프 검출회로 | |
| JP2878960B2 (ja) | バーコードリーダの信号処理回路 | |
| JPS6151662A (ja) | 信号検出回路 | |
| JP3019913B2 (ja) | 情報再生回路 | |
| JPH0740697B2 (ja) | 識別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |