JP4228527B2

JP4228527B2 - 発振器

Info

Publication number: JP4228527B2
Application number: JP2000231675A
Authority: JP
Inventors: 祥宏小林; 高志遠藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-07-31
Filing date: 2000-07-31
Publication date: 2009-02-25
Anticipated expiration: 2020-07-31
Also published as: DE60123347T8; DE60123347T2; HK1044863A1; CN1341995A; EP1179886A2; DE60123347D1; US20020017961A1; JP2002043845A; EP1179886B1; EP1179886A3; US6670860B2

Description

【０００１】
【発明の属する技術分野】
本発明は、発振器及び発振器の制御方法に関し、特に省電力化を図った携帯電話などの電子機器に用いられる発振器に関する。
【０００２】
【従来の技術】
近年の電子機器は省電力化を図るために電源電圧や回路の駆動電圧が低くなっているため、この種の電子機器に使用される発振器は、従来に比して低い電力で駆動されることが多くなってきている。
【０００３】
【発明が解決しようとする課題】
しかし、発振器においては、発振器を駆動する電圧が低いと、ノイズ環境、電源環境、温度環境、振動環境などの周辺環境や部品のばらつきなどの影響を受けやすくなるため、非常に低い確率ではあるが、発振起動時における発振振幅が成長せず発振を開始できなかったり、発振が安定しない問題がある。
このような場合には、この発振器を内蔵する電子機器が正常に動作しないことがある。
特に、携帯電話のように、省電力化を図るためにさらに受信動作を間欠的に繰り返すような電子機器の場合は、発振器の起動回数が多くなり、不発振が生じる確率が高くなってしまう問題があり、発振器側でも対策を講じることが望ましい。
【０００４】
そこで本発明の目的は、低電力で駆動した場合でも確実に発振することができる発振器を提供することを目的とする。
【０００５】
【課題を解決する手段】
上記課題を解決するため、本発明において、請求項１記載の構成は、発振手段と、前記発振手段の電源供給ラインに設けられたスイッチ手段及びスイッチ制御用発振回路を有し、前記スイッチ制御用発振回路の出力信号を前記スイッチ手段に入力することにより前記発振手段を駆動するための電源電力の供給を断続的に行い、前記発振手段の駆動制御と駆動停止制御とを繰り返し行って、発振起動を促す駆動手段と、前記発振手段が発振していない場合は、前記駆動手段により前記発振手段の発振起動を促す一方、前記発振手段が発振した場合は、前記発振手段を駆動状態に保持する制御手段と、を備えることを特徴とする。
請求項２記載の構成は、請求項１記載の発振器において、前記制御手段は、前記駆動手段により前記発振手段の発振起動を促す場合に、前記駆動手段が駆動制御中の間に前記発振手段から出力されるパルス信号のパルス数をカウントし、そのカウント数が設定値に達しなかった場合は、前記発振手段が発振していないものとして、前記駆動手段により継続して前記発振手段の発振起動を促し、前記カウント数が設定値に達した場合は、前記発振手段が発振したものとして、前記発振手段を駆動状態に保持することを特徴としている。
【０００６】
請求項３記載の構成は、請求項１記載の発振器において、前記制御手段は、前記発振手段から出力されるパルス信号が検出されなかった場合は、前記駆動手段により継続して前記発振手段の発振起動を促し、前記パルス信号が検出された場合は、前記駆動手段により前記発振手段を駆動状態に保持することを特徴としている。
請求項４記載の構成は、請求項１ないし３のいずれかに記載の発振器において、前記駆動手段は、前記発振手段のいずれかの電源供給ラインに設けられたスイッチ手段と、前記スイッチ手段を前記発振手段のパルス信号の周期より長い周期でオンオフ制御するスイッチ制御手段とを有することを特徴としている。
請求項５記載の構成は、発振回路を備えた発振器の制御方法において、前記発振回路が発振していない場合は、前記発振手段を駆動する電源電圧の供給を制御することにより、当該発振手段の駆動制御と駆動停止制御とを繰り返し行い、前記発振回路の発振起動を促す工程と、前記発振回路が発振している場合は、前記発振回路を駆動状態に保持する工程と、を備えることを特徴としている。
【０００７】
請求項６記載の構成は、請求項５記載の発振器の制御方法において、前記発振回路の発振起動を促す工程において、前記発振回路の駆動制御中に前記発振回路から出力されるパルス信号のパルス数をカウントし、そのカウント数が設定値に達しなかった場合は、前記発振回路が発振していないものとして、継続して前記発振回路の駆動制御と駆動停止制御とを繰り返し行う工程と、前記カウント数が設定値に達した場合は、前記発振回路が発振したものとして、前記発振回路を駆動状態に保持する工程と、を具備することを特徴としている。
請求項７記載の構成は、請求項５記載の発振器の制御方法において、前記発振回路の発振起動を促す工程において、前記発振回路から出力されるパルス信号が検出されなかった場合は、継続して前記発振回路の駆動制御と駆動停止制御とを繰り返し行う工程と、
前記パルス信号が検出された場合は、前記発振回路を駆動状態に保持する工程と、を具備することを特徴としている。
【０００８】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施形態について説明する。
【０００９】
（１）実施形態
（１．１）実施形態の概要
図１は、本発明の発振器の概要構成を示すブロック図である。
この発振器１は、圧電発振回路２と、圧電発振回路２を繰り返し起動させる起動回路（駆動手段）３と、起動回路３を制御する制御回路４とを備えて構成される。
この発振器１においては、発振器１に電源が投入されたり、発振の待機が解除されると、起動回路３により圧電発振回路２を起動させるべく圧電発振回路２に電力が供給される。
この場合、制御回路４により圧電発振回路２から出力されるパルス信号ＳＰが検出されるまでは、起動回路３により圧電発振回路２に断続的に電力が供給されることにより、圧電発振回路２の起動と起動停止とを繰り返すようになされている。
【００１０】
そして、この発振器１においては、制御回路４により圧電発振回路２から出力されるパルス信号ＳＰが検出されると、起動回路３により圧電発振回路２が駆動状態に保持されるようになされている。
すなわち、この発振器１においては、圧電発振回路２が起動しなかった場合は圧電発振回路２の起動動作を繰り返すことにより、起動し易い状態、つまり、発振振幅が成長する過渡応答の機会を多く発生させて確実に発振させることができるようになされている。
【００１１】
従って、この発振器１は、ノイズ環境、電源環境、温度環境、振動環境などの周辺環境や部品のばらつきなどの影響を受けて圧電発振回路２が起動しにくい状態が発生した場合でも確実に発振できるようになされている。
また、この発振器１においては、上述したような起動時にのみ確実に発振させる場合に限らず、制御回路４により圧電発振回路２から出力されるパルス信号ＳＰを継続的に監視して発振停止状態が生じたことを検出するようにし、発振停止状態が生じた場合に圧電発振回路２の起動し易い状態を発生させ、確実に発振状態に復帰させることもできるようになされている。
以下、この発振器の具体的な実施形態を以下に説明する。
【００１２】
（１．２）第１実施形態
図２は、第１実施形態に係る発振器の構成を示すブロック図である。
この発振器１０において、図１に示した起動回路３は、圧電発振回路２の電源供給ラインに設けられたスイッチ（ＰチャネルＦＥＴ）３１と、シュミットトリガ発振回路３２及びインバータ３３から構成される起動ドライブ回路３４とを備えて構成される。
また、図１に示した制御回路４は、アンド回路４１及びカウンタ４２から構成される発振起動検出回路４３と、圧電発振回路２に電源電力ＶＤＤ２が供給されるとカウンタ４２をリセットするリセット回路４４とを備えて構成される。ここで、カウンタ４２は、カウント値が設定値に達すると反転出力端子/ＱをＨレベルからＬレベルに立ち下げるようになされている。
【００１３】
以下、この発振器１０の動作を図３に示すタイミングチャートを用いて説明する。
この発振器１０においては、図３（ａ）に示すように、時刻ｔ１において電源電圧ＶＤＤ１が供給されると、シュミットトリガ発振回路３２の図２に示すＡ点はＬレベルなので、図３（ｂ）に示すように、シュミットトリガ発振回路３２の出力信号Ｓ１はＨレベルとなり、図３（ｃ）に示すように、起動ドライブ回路３４からＬレベルのスイッチ制御信号Ｓ２が出力される。
従って、発振器１０においては、電源電圧ＶＤＤ１が供給されると、スイッチ制御信号Ｓ２によりスイッチ３１がオン状態に制御され、図３（ｄ）に示すように、圧電発振回路２を起動させるべく圧電発振回路２に電源電圧ＶＤＤ２が供給される。
【００１４】
また、スイッチ３１がオン状態に切り替わると、図３（ｅ）に示すように、時刻ｔ２においてリセット回路４４からリセット信号Ｓ３が出力され、図３（ｇ）に示すように、発振起動検出回路４３のカウンタ４２がリセットされて反転出力端子/Ｑの出力レベルＳ４がＨレベルに切り替わる。
これにより、起動ドライブ回路３４のシュミットトリガ発振回路３２の発振が開始されると共に、発振起動検出回路４３のアンド回路４１の一方の入力端子がＨレベルにされ、圧電発振回路２からパルス信号ＳＰが出力された場合は、このパルス信号ＳＰのパルス数がカウンタ４２により０からカウントされるようになされている。
【００１５】
ここで、何らかの原因により圧電発振回路２が起動しなかった場合や、図３（ｆ）に示すように、圧電発振回路２の動作が不安定で電源電圧ＶＤＤ２が供給されてからすぐに起動しなかった場合は、図３（ｂ）に示すように、カウンタ４２のカウント値が設定値に達する前にシュミットトリガ発振回路３２の出力信号Ｓ１がＬレベルに切り替わるようになされている（時刻ｔ３）。なお、図３の「Ｘ」は、パルス信号ＳＰが出力されていないことを示す。
この結果、図３（ｃ）に示すように、時刻ｔ３においてスイッチ制御信号Ｓ２がＨレベルに切り替わり、スイッチ３１がオフ状態に制御されて圧電発振回路２の起動を中止させるべく圧電発振回路２への電源電圧ＶＤＤ２の供給が停止される（図３（ｄ））。
すなわち、圧電発振回路２を駆動している間に、カウント値が設定値に達しなかった場合は、圧電発振回路２が発振していないものとして圧電発振回路２への電源電圧ＶＤＤ２の供給を停止して駆動を一端停止する。
【００１６】
そして、図３（ｇ）に示すように、カウンタ４２の反転出力端子/Ｑの出力レベルＳ４はＨレベルに維持されているので、シュミットトリガ発振回路３２の発振が継続され、時刻ｔ４において再び出力信号Ｓ１がＨレベルに切り替わり（図３（ｂ））、スイッチ制御信号Ｓ２がＬレベルに切り替わる（図３（ｃ））。
これにより、スイッチ３１がオフ状態に制御された後、シュミットトリガ発振回路３２の半周期の時間が経過すると、スイッチ３１がオン状態に制御され、再び圧電発振回路２を再び起動させるべく圧電発振回路２に電源電圧ＶＤＤ２が供給される（図３（ｄ））。
また、このとき、図３（ｅ）に示すように、時刻ｔ５においてリセット回路４４からリセット信号Ｓ３が出力され、発振起動検出回路４３のカウンタ４２がリセットされることにより、圧電発振回路２からパルス信号ＳＰが出力された場合は、パルス信号ＳＰがカウンタ４２により０からカウントされるようになされている。
【００１７】
このようにして、この発振器１０においては、シュミットトリガ発振回路３２の出力信号Ｓ１を基準にして圧電発振回路２を起動させた後、出力信号Ｓ１の信号レベルが反転するまで（半周期の間）に圧電発振回路２から出力されるパルス信号ＳＰの数が設定値に達しない場合は、圧電発振回路２を起動停止させ、再び出力信号Ｓ１の信号レベルが反転したときに圧電発振回路２を再び起動するという動作を繰り返すようになされている。
すなわち、この発振器１０は、圧電発振回路２が正常に発振しなかったために圧電発振回路２を駆動している間にカウント値が設定値に達しなかった場合は、シュミットトリガ発振回路３２の半周期間隔で圧電発振回路２の起動と起動停止を繰り返して発振起動を促すようになされている。
これにより、この発振器１０は、圧電発振回路２が正常に発振するまで起動し易い状態、つまり、発振振幅が成長する過渡応答の機会を多く発生させることができ、この発振器１０を低電力で駆動した場合でも確実に発振させることができる。
【００１８】
そして、この発振器１０において、時刻ｔ６において圧電発振回路２を再び起動した後、時刻ｔ７において圧電発振回路２が正常に起動し、カウンタ４２により圧電発振回路２のパルス信号ＳＰのパルス数が設定値になるまでカウントされた場合は（時刻ｔ８）、カウンタ４２の反転出力端子/Ｑの出力信号Ｓ４がＬレベルに切り替わり（図３（ｇ））、シュミットトリガ発振回路３２の発振が停止され、スイッチ３１の接続状態がオン状態に維持される。
この結果、圧電発振回路２に電源電圧ＶＤＤ２が継続的に供給されて駆動状態に維持され、圧電発振回路２がパルス信号ＳＰを継続して出力できるようになされている。
【００１９】
（１．３）第２実施形態
図４は、第２実施形態に係る発振器の構成を示すブロック図である。
この発振器２０は、制御回路４の回路構成が異なる点と起動ドライブ回路３４Ａの信号入力側にインバータ３５が追加されている点を除いて第１実施形態に係る発振器１０と同様の構成であるので、同様の部分は同一の符号を付して示し重複した説明は省略する。
この発振器２０において、制御回路４（発振停止検出回路５０）は、アンド回路４１とシュミット・インバータ５１との間にコンデンサＣ１とプルアップ抵抗Ｒ１とダイオードＤ１とを備え、シュミット・インバータ５１の出力信号Ｓ３をインバータ５２を介してアンド回路４１の一方の入力端子に入力すると共に、さらにシュミット・インバータ５１の出力信号Ｓ３を積分するためのＣＲ積分回路５３を備えて構成される。
【００２０】
以下、この発振器２０の動作を図５に示すタイミングチャートを用いて説明する。
この発振器２０においては、図５（ａ）に示すように、時刻ｔ１において電源電圧ＶＤＤ１が供給されると、第１実施形態と同様に、シュミットトリガ発振回路３２の出力信号Ｓ１はＨレベルとなり（図５（ａ））、起動ドライブ回路３４ＡよりＬレベルのスイッチ制御信号Ｓ２が出力されることにより（図５（ｆ））、スイッチ３１がオン状態に制御され、圧電発振回路２を起動させるべく圧電発振回路２に電源電圧ＶＤＤ２が供給される（図５（ｇ））。
このとき、図５（ｂ）に示すように、発振停止検出回路５０においては、シュミット・インバータ５１の入力信号ＳＩＮがプルアップ抵抗Ｒ１を介してＨレベルにプルアップされているので、図５（ｃ）に示すように、ＣＲ積分回路５３を介してＬレベルの出力信号ＳＯＵＴが起動ドライブ回路３４Ａのインバータ３５に供給され、これにより、シュミットトリガ発振回路３２の発振が開始される。
【００２１】
従って、何らかの原因により圧電発振回路２が起動しなかった場合は、図５（ｇ）に示すように、時刻ｔ２においてシュミットトリガ発振回路３２の帰還信号Ｓ４が所定レベルを越えると（実質的にＨレベルとなると）、図５（ｆ）に示すように、起動ドライブ回路３４ＡよりＨレベルのスイッチ制御信号Ｓ２が出力され、スイッチ３１がオフ状態に制御されて圧電発振回路２への電源電圧ＶＤＤ２の供給が停止される（図５（ｇ））。
そして、図５（ｊ）に示すように、時刻ｔ３においてシュミットトリガ発振回路３２の出力信号Ｓ１がＨレベルに切り替わると、図５（ｆ）に示すように、起動ドライブ回路３４ＡよりＬレベルのスイッチ制御信号Ｓ２が出力され、スイッチ３１がオン状態に制御されて圧電発振回路２を起動させるべく圧電発振回路２に電源電圧ＶＤＤ２が供給される（図５（ｇ））。
【００２２】
次に、発振器２０においては、図５（ｈ）に示すように、時刻ｔ４（時刻ｔ５）において圧電発振回路２が正常に起動してパルス信号ＳＰを出力した場合は、そのパルス信号ＳＰの立ち下がりエッジでシュミット・インバータ５１の入力信号ＳＩＮが一端Ｌレベルになり、図５（ｂ）に示すように、コンデンサＣ１とプルアップ抵抗Ｒ１の時定数のワンショットパルスがシュミット・インバータ５１に入力されるようになされている。
この場合、図５（ｃ）に示すように、このワンショットパルスの反転信号がＣＲ積分回路５３により平滑化（積分）され、Ｈレベルの出力信号ＳＯＵＴが起動ドライブ回路３４Ａに供給される。
従って、ワンショットパルスが出力されている間はシュミットトリガ発振回路３２の発振が停止されてスイッチ３１の接続状態がオン状態に維持され、これにより、圧電発振回路２に電源電圧ＶＤＤが継続的に供給されて圧電発振回路２が継続してパルス信号ＳＰを出力できるようになされている。
【００２３】
このようにして、この発振器２０においては、圧電発振回路２からパルス信号ＳＰが出力されるまでは、シュミットトリガ発振回路３２の出力信号Ｓ１を基準にして圧電発振回路２の起動制御と起動停止制御とを繰り返すことにより、第１実施形態と同様に、圧電発振回路２が発振するまで起動し易い状態、つまり、発振振幅が成長する過渡応答の機会を多く発生させることができ、この発振器１０を低電力で駆動した場合でも確実に発振させることができる。
また、この発振器２０は、圧電発振回路２のパルス信号ＳＰを基準にして出力されるワンショットパルスが出力されている間だけスイッチ３１の接続状態をオン状態に維持することにより、パルス信号ＳＰの発振後に発振停止状態が生じた場合も圧電発振回路２を迅速かつ確実に発振させることができる。
【００２４】
（２）変形例
（２．１）第１変形例
上述の実施形態においては、圧電発振回路を繰り返し起動する間隔がシュミットトリガ発振回路３２の発振周期に依存することとなるが、例えば、図６に示すように、シュミットトリガ発振回路３２の後段に分周回路６０を配置することにより、圧電発振回路２を繰り返し起動する間隔を所望の時間に簡易に調整することができる。
また、上述の実施形態においては、スイッチ３１にＭＯＳトランジスタを使用する場合について述べたが、図６に示すようにバイポーラトランジスタなどのスイッチ素子を広く適用することができる。
【００２５】
（２．２）第２変形例
上述の第１実施形態においては、圧電発振回路２を起動制御した際にカウンタ４２をリセットするリセット回路４４を設ける場合について述べたが、本発明はこれに加えて、図７に示すように、第１実施形態に係る発振器１０に対し、第２実施形態に係る発振器２０の発振停止検出回路５０を追加し、リセット信号Ｓ３と、発振停止検出回路５０の出力信号ＳＯＵＴと発振起動検出回路４３の出力信号Ｓ４の論理和信号ＳＯＲとの論理積信号ＳＡＮＤによってカウンタ４２をリセットする構成にすることにより、電源投入時だけでなく、発振後に発振停止状態が生じた場合でも圧電発振回路２を再び発振させることができる。
すなわち、この発振器は、発振起動を確実に行う第１実施形態に係る発振器１０の動作に加えて、発振起動後に発振停止状態が生じた場合に発振させる第２実施形態に係る発振器２０の動作を行うことができるようになされている。
なお、この発振器の動作を示すタイミングチャートを図８に示すが、上述したようにこの発振器は、第１実施形態に係る発振器１０の動作と、第２実施形態に係る発振器２０の動作を組み合わせたものであるため、上述した各実施形態の説明を援用する。
【００２６】
（２．３）第３変形例
上述の実施形態においては、非発振状態が生じた場合や安定して発振しなかった場合にのみ圧電発振回路２を繰り返し起動制御して発振させる場合について述べたが、本発明はこれに限らず、例えば、圧電発振回路が１次の振動モードで発振すべきところが３次の振動モードで発振してしまったような異常発振が生じた場合にも圧電発振回路２を繰り返し起動制御して通常の発振状態に復帰させるようにしてもよい。
この場合、例えば、第１実施形態においては、カウンタ４２のカウント数が所定値または所定範囲内になかった場合に圧電発振回路２を再発振させる方法や、圧電発振回路２のパルス信号ＳＰの周波数を周波数−電圧変換し、変換後の電圧値が所定範囲内になかった場合に圧電発振回路２を再発振させる方法などを広く適用することができる。
【００２７】
【発明の効果】
上述したように本発明によれば、発振器を低電力で駆動した場合でも確実に発振させることができる。
【図面の簡単な説明】
【図１】本発明の発振器の概要構成を示すブロック図である。
【図２】第１実施形態に係る発振器の構成を示すブロック図である。
【図３】前記発振器のタイミングチャートである。
【図４】第２実施形態に係る発振器の構成を示すブロック図である。
【図５】前記発振器のタイミングチャートである。
【図６】第１変形例に係る発振器の構成の一例を示すブロック図である。
【図７】第２変形例に係る発振器の構成の一例を示すブロック図である。
【図８】前記発振器のタイミングチャートである。
【符号の説明】
１、１０、２０……発振器、
２……圧電発振回路、
３……起動回路（駆動手段）、
４……制御回路、
３１……スイッチ、
３２……シュミットトリガ発振回路、
３３……インバータ、
３４、３４Ａ……起動ドライブ回路、
４１……アンド回路、
４２……カウンタ、
４３……発振起動検出回路、
４４……リセット回路、
５０……発振停止検出回路、
ＶＤＤ……電源電圧、
ＳＰ……パルス信号。

Claims

発振手段と、
前記発振手段の電源供給ラインに設けられたスイッチ手段及びスイッチ制御用発振回路を有し、前記スイッチ制御用発振回路の出力信号を前記スイッチ手段に入力することにより前記発振手段を駆動するための電源電力の供給を断続的に行い、前記発振手段の駆動制御と駆動停止制御とを繰り返し行って、発振起動を促す駆動手段と、
前記発振手段が発振していない場合は、前記駆動手段により前記発振手段の発振起動を促す一方、前記発振手段が発振した場合は、前記発振手段を駆動状態に保持する制御手段と、を備える
ことを特徴とする発振器。
請求項１記載の発振器において、
前記制御手段は、前記駆動手段により前記発振手段の発振起動を促す場合に、前記駆動手段が駆動制御中の間に前記発振手段から出力されるパルス信号のパルス数をカウントし、
そのカウント数が設定値に達しなかった場合は、前記発振手段が発振していないものとして、前記駆動手段により継続して前記発振手段の発振起動を促し、前記カウント数が設定値に達した場合は、前記発振手段が発振したものとして、前記発振手段を駆動状態に保持する
ことを特徴とする発振器。
請求項１記載の発振器において、
前記制御手段は、前記発振手段から出力されるパルス信号が検出されなかった場合は、前記駆動手段により継続して前記発振手段の発振起動を促し、前記パルス信号が検出された場合は、前記駆動手段により前記発振手段を駆動状態に保持する
ことを特徴とする発振器。