JP2002043845A - 発振器及び発振器の制御方法 - Google Patents
発振器及び発振器の制御方法Info
- Publication number
- JP2002043845A JP2002043845A JP2000231675A JP2000231675A JP2002043845A JP 2002043845 A JP2002043845 A JP 2002043845A JP 2000231675 A JP2000231675 A JP 2000231675A JP 2000231675 A JP2000231675 A JP 2000231675A JP 2002043845 A JP2002043845 A JP 2002043845A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- oscillation
- oscillating
- oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/06—Modifications of generator to ensure starting of oscillations
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Apparatuses For Generation Of Mechanical Vibrations (AREA)
Abstract
(57)【要約】
【課題】 低電力で駆動した場合でも確実に発振するこ
とができる発振器及び発振器の制御方法を提供する。 【解決手段】 発振器１０は、圧電発振回路２が正常に
発振するまでは、シュミットトリガ発振回路３２の半周
期間隔でスイッチ３１をオンオフして圧電発振回路２の
起動と起動停止を繰り返すことにより、圧電発振回路２
の発振振幅が成長する過渡応答の機会を多く発生させて
確実に発振させることができる。
とができる発振器及び発振器の制御方法を提供する。 【解決手段】 発振器１０は、圧電発振回路２が正常に
発振するまでは、シュミットトリガ発振回路３２の半周
期間隔でスイッチ３１をオンオフして圧電発振回路２の
起動と起動停止を繰り返すことにより、圧電発振回路２
の発振振幅が成長する過渡応答の機会を多く発生させて
確実に発振させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、発振器及び発振器
の制御方法に関し、特に省電力化を図った携帯電話など
の電子機器に用いられる発振器及び発振器の制御方法に
関する。
の制御方法に関し、特に省電力化を図った携帯電話など
の電子機器に用いられる発振器及び発振器の制御方法に
関する。
【０００２】
【従来の技術】近年の電子機器は省電力化を図るために
電源電圧や回路の駆動電圧が低くなっているため、この
種の電子機器に使用される発振器は、従来に比して低い
電力で駆動されることが多くなってきている。
電源電圧や回路の駆動電圧が低くなっているため、この
種の電子機器に使用される発振器は、従来に比して低い
電力で駆動されることが多くなってきている。
【０００３】
【発明が解決しようとする課題】しかし、発振器におい
ては、発振器を駆動する電圧が低いと、ノイズ環境、電
源環境、温度環境、振動環境などの周辺環境や部品のば
らつきなどの影響を受けやすくなるため、非常に低い確
率ではあるが、発振起動時における発振振幅が成長せず
発振を開始できなかったり、発振が安定しない問題があ
る。このような場合には、この発振器を内蔵する電子機
器が正常に動作しないことがある。特に、携帯電話のよ
うに、省電力化を図るためにさらに受信動作を間欠的に
繰り返すような電子機器の場合は、発振器の起動回数が
多くなり、不発振が生じる確率が高くなってしまう問題
があり、発振器側でも対策を講じることが望ましい。
ては、発振器を駆動する電圧が低いと、ノイズ環境、電
源環境、温度環境、振動環境などの周辺環境や部品のば
らつきなどの影響を受けやすくなるため、非常に低い確
率ではあるが、発振起動時における発振振幅が成長せず
発振を開始できなかったり、発振が安定しない問題があ
る。このような場合には、この発振器を内蔵する電子機
器が正常に動作しないことがある。特に、携帯電話のよ
うに、省電力化を図るためにさらに受信動作を間欠的に
繰り返すような電子機器の場合は、発振器の起動回数が
多くなり、不発振が生じる確率が高くなってしまう問題
があり、発振器側でも対策を講じることが望ましい。
【０００４】そこで本発明の目的は、低電力で駆動した
場合でも確実に発振することができる発振器及び発振器
の制御方法を提供することを目的とする。
場合でも確実に発振することができる発振器及び発振器
の制御方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
本発明において、請求項１記載の構成は、発振器におい
て、発振手段と、前記発振手段の駆動制御と駆動停止制
御とを繰り返し行い、発振起動を促す駆動手段と、前記
発振手段が発振していない場合は、前記駆動手段により
前記発振手段の発振起動を促す一方、前記発振手段が発
振した場合は、前記発振手段を駆動状態に保持する制御
手段とを備えることを特徴としている。請求項２記載の
構成は、請求項１記載の発振器において、前記制御手段
は、前記駆動手段により前記発振手段の発振起動を促す
場合に、前記駆動手段が駆動制御中の間に前記発振手段
から出力されるパルス信号のパルス数をカウントし、そ
のカウント数が設定値に達しなかった場合は、前記発振
手段が発振していないものとして、前記駆動手段により
継続して前記発振手段の発振起動を促し、前記カウント
数が設定値に達した場合は、前記発振手段が発振したも
のとして、前記発振手段を駆動状態に保持することを特
徴としている。
本発明において、請求項１記載の構成は、発振器におい
て、発振手段と、前記発振手段の駆動制御と駆動停止制
御とを繰り返し行い、発振起動を促す駆動手段と、前記
発振手段が発振していない場合は、前記駆動手段により
前記発振手段の発振起動を促す一方、前記発振手段が発
振した場合は、前記発振手段を駆動状態に保持する制御
手段とを備えることを特徴としている。請求項２記載の
構成は、請求項１記載の発振器において、前記制御手段
は、前記駆動手段により前記発振手段の発振起動を促す
場合に、前記駆動手段が駆動制御中の間に前記発振手段
から出力されるパルス信号のパルス数をカウントし、そ
のカウント数が設定値に達しなかった場合は、前記発振
手段が発振していないものとして、前記駆動手段により
継続して前記発振手段の発振起動を促し、前記カウント
数が設定値に達した場合は、前記発振手段が発振したも
のとして、前記発振手段を駆動状態に保持することを特
徴としている。
【０００６】請求項３記載の構成は、請求項１記載の発
振器において、前記制御手段は、前記発振手段から出力
されるパルス信号を検出しなかった場合は、前記駆動手
段により継続して前記発振手段の発振起動を促し、前記
パルス信号を検出した場合は、前記検出する毎に所定期
間だけ前記駆動手段により前記発振手段を駆動状態に保
持することを特徴としている。請求項４記載の構成は、
請求項１ないし３のいずれかに記載の発振器において、
前記駆動手段は、前記発振手段のいずれかの電源供給ラ
インに設けられたスイッチ手段と、前記スイッチ手段を
前記発振手段のパルス信号の周期より長い周期でオンオ
フ制御するスイッチ制御手段とを有することを特徴とし
ている。請求項５記載の構成は、発振回路を備えた発振
器の制御方法において、発振回路が発振していない場合
は、前記発振回路の駆動制御と駆動停止制御とを繰り返
し行い、前記発振回路の発振起動を促す工程と、前記発
振回路が発振している場合は、前記発振回路を駆動状態
に保持する工程とを備えることを特徴としている。
振器において、前記制御手段は、前記発振手段から出力
されるパルス信号を検出しなかった場合は、前記駆動手
段により継続して前記発振手段の発振起動を促し、前記
パルス信号を検出した場合は、前記検出する毎に所定期
間だけ前記駆動手段により前記発振手段を駆動状態に保
持することを特徴としている。請求項４記載の構成は、
請求項１ないし３のいずれかに記載の発振器において、
前記駆動手段は、前記発振手段のいずれかの電源供給ラ
インに設けられたスイッチ手段と、前記スイッチ手段を
前記発振手段のパルス信号の周期より長い周期でオンオ
フ制御するスイッチ制御手段とを有することを特徴とし
ている。請求項５記載の構成は、発振回路を備えた発振
器の制御方法において、発振回路が発振していない場合
は、前記発振回路の駆動制御と駆動停止制御とを繰り返
し行い、前記発振回路の発振起動を促す工程と、前記発
振回路が発振している場合は、前記発振回路を駆動状態
に保持する工程とを備えることを特徴としている。
【０００７】請求項６記載の構成は、請求項５記載の発
振器の制御方法において、前記発振回路の発振起動を促
す工程において、前記発振回路の駆動制御中に前記発振
回路から出力されるパルス信号のパルス数をカウント
し、そのカウント数が設定値に達しなかった場合は、前
記発振回路が発振していないものとして、継続して前記
発振回路の駆動制御と駆動停止制御とを繰り返し行う工
程と、前記カウント数が設定値に達した場合は、前記発
振回路が発振したものとして、前記発振回路を駆動状態
に保持する工程とを具備することを特徴としている。請
求項７記載の構成は、請求項５記載の発振器の制御方法
において、前記発振回路の発振起動を促す工程におい
て、前記パルス信号を検出しなかった場合は、継続して
前記発振回路の駆動制御と駆動停止制御とを繰り返し行
う工程と、前記パルス信号を検出した場合は、前記検出
する毎に所定期間だけ前記発振回路を駆動状態に保持す
る工程とを具備することを特徴としている。
振器の制御方法において、前記発振回路の発振起動を促
す工程において、前記発振回路の駆動制御中に前記発振
回路から出力されるパルス信号のパルス数をカウント
し、そのカウント数が設定値に達しなかった場合は、前
記発振回路が発振していないものとして、継続して前記
発振回路の駆動制御と駆動停止制御とを繰り返し行う工
程と、前記カウント数が設定値に達した場合は、前記発
振回路が発振したものとして、前記発振回路を駆動状態
に保持する工程とを具備することを特徴としている。請
求項７記載の構成は、請求項５記載の発振器の制御方法
において、前記発振回路の発振起動を促す工程におい
て、前記パルス信号を検出しなかった場合は、継続して
前記発振回路の駆動制御と駆動停止制御とを繰り返し行
う工程と、前記パルス信号を検出した場合は、前記検出
する毎に所定期間だけ前記発振回路を駆動状態に保持す
る工程とを具備することを特徴としている。
【０００８】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施形態について説明する。
発明の実施形態について説明する。
【０００９】（１） 実施形態 （１．１） 実施形態の概要 図１は、本発明の発振器の概要構成を示すブロック図で
ある。この発振器１は、圧電発振回路２と、圧電発振回
路２を繰り返し起動させる起動回路（駆動手段）３と、
起動回路３を制御する制御回路４とを備えて構成され
る。この発振器１においては、発振器１に電源が投入さ
れたり、発振の待機が解除されると、起動回路３により
圧電発振回路２を起動させるべく圧電発振回路２に電力
が供給される。この場合、制御回路４により圧電発振回
路２から出力されるパルス信号ＳＰが検出されるまで
は、起動回路３により圧電発振回路２に断続的に電力が
供給されることにより、圧電発振回路２の起動と起動停
止とを繰り返すようになされている。
ある。この発振器１は、圧電発振回路２と、圧電発振回
路２を繰り返し起動させる起動回路（駆動手段）３と、
起動回路３を制御する制御回路４とを備えて構成され
る。この発振器１においては、発振器１に電源が投入さ
れたり、発振の待機が解除されると、起動回路３により
圧電発振回路２を起動させるべく圧電発振回路２に電力
が供給される。この場合、制御回路４により圧電発振回
路２から出力されるパルス信号ＳＰが検出されるまで
は、起動回路３により圧電発振回路２に断続的に電力が
供給されることにより、圧電発振回路２の起動と起動停
止とを繰り返すようになされている。
【００１０】そして、この発振器１においては、制御回
路４により圧電発振回路２から出力されるパルス信号Ｓ
Ｐが検出されると、起動回路３により圧電発振回路２が
駆動状態に保持されるようになされている。すなわち、
この発振器１においては、圧電発振回路２が起動しなか
った場合は圧電発振回路２の起動動作を繰り返すことに
より、起動し易い状態、つまり、発振振幅が成長する過
渡応答の機会を多く発生させて確実に発振させることが
できるようになされている。
路４により圧電発振回路２から出力されるパルス信号Ｓ
Ｐが検出されると、起動回路３により圧電発振回路２が
駆動状態に保持されるようになされている。すなわち、
この発振器１においては、圧電発振回路２が起動しなか
った場合は圧電発振回路２の起動動作を繰り返すことに
より、起動し易い状態、つまり、発振振幅が成長する過
渡応答の機会を多く発生させて確実に発振させることが
できるようになされている。
【００１１】従って、この発振器１は、ノイズ環境、電
源環境、温度環境、振動環境などの周辺環境や部品のば
らつきなどの影響を受けて圧電発振回路２が起動しにく
い状態が発生した場合でも確実に発振できるようになさ
れている。また、この発振器１においては、上述したよ
うな起動時にのみ確実に発振させる場合に限らず、制御
回路４により圧電発振回路２から出力されるパルス信号
ＳＰを継続的に監視して発振停止状態が生じたことを検
出するようにし、発振停止状態が生じた場合に圧電発振
回路２の起動し易い状態を発生させ、確実に発振状態に
復帰させることもできるようになされている。以下、こ
の発振器の具体的な実施形態を以下に説明する。
源環境、温度環境、振動環境などの周辺環境や部品のば
らつきなどの影響を受けて圧電発振回路２が起動しにく
い状態が発生した場合でも確実に発振できるようになさ
れている。また、この発振器１においては、上述したよ
うな起動時にのみ確実に発振させる場合に限らず、制御
回路４により圧電発振回路２から出力されるパルス信号
ＳＰを継続的に監視して発振停止状態が生じたことを検
出するようにし、発振停止状態が生じた場合に圧電発振
回路２の起動し易い状態を発生させ、確実に発振状態に
復帰させることもできるようになされている。以下、こ
の発振器の具体的な実施形態を以下に説明する。
【００１２】（１．２） 第１実施形態 図２は、第１実施形態に係る発振器の構成を示すブロッ
ク図である。この発振器１０において、図１に示した起
動回路３は、圧電発振回路２の電源供給ラインに設けら
れたスイッチ（ＰチャネルＦＥＴ）３１と、シュミット
トリガ発振回路３２及びインバータ３３から構成される
起動ドライブ回路３４とを備えて構成される。また、図
１に示した制御回路４は、アンド回路４１及びカウンタ
４２から構成される発振起動検出回路４３と、圧電発振
回路２に電源電力ＶＤＤ２が供給されるとカウンタ４２
をリセットするリセット回路４４とを備えて構成され
る。ここで、カウンタ４２は、カウント値が設定値に達
すると反転出力端子/ＱをＨレベルからＬレベルに立ち
下げるようになされている。
ク図である。この発振器１０において、図１に示した起
動回路３は、圧電発振回路２の電源供給ラインに設けら
れたスイッチ（ＰチャネルＦＥＴ）３１と、シュミット
トリガ発振回路３２及びインバータ３３から構成される
起動ドライブ回路３４とを備えて構成される。また、図
１に示した制御回路４は、アンド回路４１及びカウンタ
４２から構成される発振起動検出回路４３と、圧電発振
回路２に電源電力ＶＤＤ２が供給されるとカウンタ４２
をリセットするリセット回路４４とを備えて構成され
る。ここで、カウンタ４２は、カウント値が設定値に達
すると反転出力端子/ＱをＨレベルからＬレベルに立ち
下げるようになされている。
【００１３】以下、この発振器１０の動作を図３に示す
タイミングチャートを用いて説明する。この発振器１０
においては、図３（ａ）に示すように、時刻ｔ１におい
て電源電圧ＶＤＤ１が供給されると、シュミットトリガ
発振回路３２の図２に示すＡ点はＬレベルなので、図３
（ｂ）に示すように、シュミットトリガ発振回路３２の
出力信号Ｓ１はＨレベルとなり、図３（ｃ）に示すよう
に、起動ドライブ回路３４からＬレベルのスイッチ制御
信号Ｓ２が出力される。従って、発振器１０において
は、電源電圧ＶＤＤ１が供給されると、スイッチ制御信
号Ｓ２によりスイッチ３１がオン状態に制御され、図３
（ｄ）に示すように、圧電発振回路２を起動させるべく
圧電発振回路２に電源電圧ＶＤＤ２が供給される。
タイミングチャートを用いて説明する。この発振器１０
においては、図３（ａ）に示すように、時刻ｔ１におい
て電源電圧ＶＤＤ１が供給されると、シュミットトリガ
発振回路３２の図２に示すＡ点はＬレベルなので、図３
（ｂ）に示すように、シュミットトリガ発振回路３２の
出力信号Ｓ１はＨレベルとなり、図３（ｃ）に示すよう
に、起動ドライブ回路３４からＬレベルのスイッチ制御
信号Ｓ２が出力される。従って、発振器１０において
は、電源電圧ＶＤＤ１が供給されると、スイッチ制御信
号Ｓ２によりスイッチ３１がオン状態に制御され、図３
（ｄ）に示すように、圧電発振回路２を起動させるべく
圧電発振回路２に電源電圧ＶＤＤ２が供給される。
【００１４】また、スイッチ３１がオン状態に切り替わ
ると、図３（ｅ）に示すように、時刻ｔ２においてリセ
ット回路４４からリセット信号Ｓ３が出力され、図３
（ｇ）に示すように、発振起動検出回路４３のカウンタ
４２がリセットされて反転出力端子/Ｑの出力レベルＳ
４がＨレベルに切り替わる。これにより、起動ドライブ
回路３４のシュミットトリガ発振回路３２の発振が開始
されると共に、発振起動検出回路４３のアンド回路４１
の一方の入力端子がＨレベルにされ、圧電発振回路２か
らパルス信号ＳＰが出力された場合は、このパルス信号
ＳＰのパルス数がカウンタ４２により０からカウントさ
れるようになされている。
ると、図３（ｅ）に示すように、時刻ｔ２においてリセ
ット回路４４からリセット信号Ｓ３が出力され、図３
（ｇ）に示すように、発振起動検出回路４３のカウンタ
４２がリセットされて反転出力端子/Ｑの出力レベルＳ
４がＨレベルに切り替わる。これにより、起動ドライブ
回路３４のシュミットトリガ発振回路３２の発振が開始
されると共に、発振起動検出回路４３のアンド回路４１
の一方の入力端子がＨレベルにされ、圧電発振回路２か
らパルス信号ＳＰが出力された場合は、このパルス信号
ＳＰのパルス数がカウンタ４２により０からカウントさ
れるようになされている。
【００１５】ここで、何らかの原因により圧電発振回路
２が起動しなかった場合や、図３（ｆ）に示すように、
圧電発振回路２の動作が不安定で電源電圧ＶＤＤ２が供
給されてからすぐに起動しなかった場合は、図３（ｂ）
に示すように、カウンタ４２のカウント値が設定値に達
する前にシュミットトリガ発振回路３２の出力信号Ｓ１
がＬレベルに切り替わるようになされている（時刻ｔ
３）。なお、図３の「Ｘ」は、パルス信号ＳＰが出力さ
れていないことを示す。この結果、図３（ｃ）に示すよ
うに、時刻ｔ３においてスイッチ制御信号Ｓ２がＨレベ
ルに切り替わり、スイッチ３１がオフ状態に制御されて
圧電発振回路２の起動を中止させるべく圧電発振回路２
への電源電圧ＶＤＤ２の供給が停止される（図３
（ｄ））。すなわち、圧電発振回路２を駆動している間
に、カウント値が設定値に達しなかった場合は、圧電発
振回路２が発振していないものとして圧電発振回路２へ
の電源電圧ＶＤＤ２の供給を停止して駆動を一端停止す
る。
２が起動しなかった場合や、図３（ｆ）に示すように、
圧電発振回路２の動作が不安定で電源電圧ＶＤＤ２が供
給されてからすぐに起動しなかった場合は、図３（ｂ）
に示すように、カウンタ４２のカウント値が設定値に達
する前にシュミットトリガ発振回路３２の出力信号Ｓ１
がＬレベルに切り替わるようになされている（時刻ｔ
３）。なお、図３の「Ｘ」は、パルス信号ＳＰが出力さ
れていないことを示す。この結果、図３（ｃ）に示すよ
うに、時刻ｔ３においてスイッチ制御信号Ｓ２がＨレベ
ルに切り替わり、スイッチ３１がオフ状態に制御されて
圧電発振回路２の起動を中止させるべく圧電発振回路２
への電源電圧ＶＤＤ２の供給が停止される（図３
（ｄ））。すなわち、圧電発振回路２を駆動している間
に、カウント値が設定値に達しなかった場合は、圧電発
振回路２が発振していないものとして圧電発振回路２へ
の電源電圧ＶＤＤ２の供給を停止して駆動を一端停止す
る。
【００１６】そして、図３（ｇ）に示すように、カウン
タ４２の反転出力端子/Ｑの出力レベルＳ４はＨレベル
に維持されているので、シュミットトリガ発振回路３２
の発振が継続され、時刻ｔ４において再び出力信号Ｓ１
がＨレベルに切り替わり（図３（ｂ））、スイッチ制御
信号Ｓ２がＬレベルに切り替わる（図３（ｃ））。これ
により、スイッチ３１がオフ状態に制御された後、シュ
ミットトリガ発振回路３２の半周期の時間が経過する
と、スイッチ３１がオン状態に制御され、再び圧電発振
回路２を再び起動させるべく圧電発振回路２に電源電圧
ＶＤＤ２が供給される（図３（ｄ））。また、このと
き、図３（ｅ）に示すように、時刻ｔ５においてリセッ
ト回路４４からリセット信号Ｓ３が出力され、発振起動
検出回路４３のカウンタ４２がリセットされることによ
り、圧電発振回路２からパルス信号ＳＰが出力された場
合は、パルス信号ＳＰがカウンタ４２により０からカウ
ントされるようになされている。
タ４２の反転出力端子/Ｑの出力レベルＳ４はＨレベル
に維持されているので、シュミットトリガ発振回路３２
の発振が継続され、時刻ｔ４において再び出力信号Ｓ１
がＨレベルに切り替わり（図３（ｂ））、スイッチ制御
信号Ｓ２がＬレベルに切り替わる（図３（ｃ））。これ
により、スイッチ３１がオフ状態に制御された後、シュ
ミットトリガ発振回路３２の半周期の時間が経過する
と、スイッチ３１がオン状態に制御され、再び圧電発振
回路２を再び起動させるべく圧電発振回路２に電源電圧
ＶＤＤ２が供給される（図３（ｄ））。また、このと
き、図３（ｅ）に示すように、時刻ｔ５においてリセッ
ト回路４４からリセット信号Ｓ３が出力され、発振起動
検出回路４３のカウンタ４２がリセットされることによ
り、圧電発振回路２からパルス信号ＳＰが出力された場
合は、パルス信号ＳＰがカウンタ４２により０からカウ
ントされるようになされている。
【００１７】このようにして、この発振器１０において
は、シュミットトリガ発振回路３２の出力信号Ｓ１を基
準にして圧電発振回路２を起動させた後、出力信号Ｓ１
の信号レベルが反転するまで（半周期の間）に圧電発振
回路２から出力されるパルス信号ＳＰの数が設定値に達
しない場合は、圧電発振回路２を起動停止させ、再び出
力信号Ｓ１の信号レベルが反転したときに圧電発振回路
２を再び起動するという動作を繰り返すようになされて
いる。すなわち、この発振器１０は、圧電発振回路２が
正常に発振しなかったために圧電発振回路２を駆動して
いる間にカウント値が設定値に達しなかった場合は、シ
ュミットトリガ発振回路３２の半周期間隔で圧電発振回
路２の起動と起動停止を繰り返して発振起動を促すよう
になされている。これにより、この発振器１０は、圧電
発振回路２が正常に発振するまで起動し易い状態、つま
り、発振振幅が成長する過渡応答の機会を多く発生させ
ることができ、この発振器１０を低電力で駆動した場合
でも確実に発振させることができる。
は、シュミットトリガ発振回路３２の出力信号Ｓ１を基
準にして圧電発振回路２を起動させた後、出力信号Ｓ１
の信号レベルが反転するまで（半周期の間）に圧電発振
回路２から出力されるパルス信号ＳＰの数が設定値に達
しない場合は、圧電発振回路２を起動停止させ、再び出
力信号Ｓ１の信号レベルが反転したときに圧電発振回路
２を再び起動するという動作を繰り返すようになされて
いる。すなわち、この発振器１０は、圧電発振回路２が
正常に発振しなかったために圧電発振回路２を駆動して
いる間にカウント値が設定値に達しなかった場合は、シ
ュミットトリガ発振回路３２の半周期間隔で圧電発振回
路２の起動と起動停止を繰り返して発振起動を促すよう
になされている。これにより、この発振器１０は、圧電
発振回路２が正常に発振するまで起動し易い状態、つま
り、発振振幅が成長する過渡応答の機会を多く発生させ
ることができ、この発振器１０を低電力で駆動した場合
でも確実に発振させることができる。
【００１８】そして、この発振器１０において、時刻ｔ
６において圧電発振回路２を再び起動した後、時刻ｔ７
において圧電発振回路２が正常に起動し、カウンタ４２
により圧電発振回路２のパルス信号ＳＰのパルス数が設
定値になるまでカウントされた場合は（時刻ｔ８）、カ
ウンタ４２の反転出力端子/Ｑの出力信号Ｓ４がＬレベ
ルに切り替わり（図３（ｇ））、シュミットトリガ発振
回路３２の発振が停止され、スイッチ３１の接続状態が
オン状態に維持される。この結果、圧電発振回路２に電
源電圧ＶＤＤ２が継続的に供給されて駆動状態に維持さ
れ、圧電発振回路２がパルス信号ＳＰを継続して出力で
きるようになされている。
６において圧電発振回路２を再び起動した後、時刻ｔ７
において圧電発振回路２が正常に起動し、カウンタ４２
により圧電発振回路２のパルス信号ＳＰのパルス数が設
定値になるまでカウントされた場合は（時刻ｔ８）、カ
ウンタ４２の反転出力端子/Ｑの出力信号Ｓ４がＬレベ
ルに切り替わり（図３（ｇ））、シュミットトリガ発振
回路３２の発振が停止され、スイッチ３１の接続状態が
オン状態に維持される。この結果、圧電発振回路２に電
源電圧ＶＤＤ２が継続的に供給されて駆動状態に維持さ
れ、圧電発振回路２がパルス信号ＳＰを継続して出力で
きるようになされている。
【００１９】（１．３） 第２実施形態 図４は、第２実施形態に係る発振器の構成を示すブロッ
ク図である。この発振器２０は、制御回路４の回路構成
が異なる点と起動ドライブ回路３４Ａの信号入力側にイ
ンバータ３５が追加されている点を除いて第１実施形態
に係る発振器１０と同様の構成であるので、同様の部分
は同一の符号を付して示し重複した説明は省略する。こ
の発振器２０において、制御回路４（発振停止検出回路
５０）は、アンド回路４１とシュミット・インバータ５
１との間にコンデンサＣ１とプルアップ抵抗Ｒ１とダイ
オードＤ１とを備え、シュミット・インバータ５１の出
力信号Ｓ３をインバータ５２を介してアンド回路４１の
一方の入力端子に入力すると共に、さらにシュミット・
インバータ５１の出力信号Ｓ３を積分するためのＣＲ積
分回路５３を備えて構成される。
ク図である。この発振器２０は、制御回路４の回路構成
が異なる点と起動ドライブ回路３４Ａの信号入力側にイ
ンバータ３５が追加されている点を除いて第１実施形態
に係る発振器１０と同様の構成であるので、同様の部分
は同一の符号を付して示し重複した説明は省略する。こ
の発振器２０において、制御回路４（発振停止検出回路
５０）は、アンド回路４１とシュミット・インバータ５
１との間にコンデンサＣ１とプルアップ抵抗Ｒ１とダイ
オードＤ１とを備え、シュミット・インバータ５１の出
力信号Ｓ３をインバータ５２を介してアンド回路４１の
一方の入力端子に入力すると共に、さらにシュミット・
インバータ５１の出力信号Ｓ３を積分するためのＣＲ積
分回路５３を備えて構成される。
【００２０】以下、この発振器２０の動作を図５に示す
タイミングチャートを用いて説明する。この発振器２０
においては、図５（ａ）に示すように、時刻ｔ１におい
て電源電圧ＶＤＤ１が供給されると、第１実施形態と同
様に、シュミットトリガ発振回路３２の出力信号Ｓ１は
Ｈレベルとなり（図５（ａ））、起動ドライブ回路３４
ＡよりＬレベルのスイッチ制御信号Ｓ２が出力されるこ
とにより（図５（ｆ））、スイッチ３１がオン状態に制
御され、圧電発振回路２を起動させるべく圧電発振回路
２に電源電圧ＶＤＤ２が供給される（図５（ｇ））。こ
のとき、図５（ｂ）に示すように、発振停止検出回路５
０においては、シュミット・インバータ５１の入力信号
ＳＩＮがプルアップ抵抗Ｒ１を介してＨレベルにプルア
ップされているので、図５（ｃ）に示すように、ＣＲ積
分回路５３を介してＬレベルの出力信号ＳＯＵＴが起動
ドライブ回路３４Ａのインバータ３５に供給され、これ
により、シュミットトリガ発振回路３２の発振が開始さ
れる。
タイミングチャートを用いて説明する。この発振器２０
においては、図５（ａ）に示すように、時刻ｔ１におい
て電源電圧ＶＤＤ１が供給されると、第１実施形態と同
様に、シュミットトリガ発振回路３２の出力信号Ｓ１は
Ｈレベルとなり（図５（ａ））、起動ドライブ回路３４
ＡよりＬレベルのスイッチ制御信号Ｓ２が出力されるこ
とにより（図５（ｆ））、スイッチ３１がオン状態に制
御され、圧電発振回路２を起動させるべく圧電発振回路
２に電源電圧ＶＤＤ２が供給される（図５（ｇ））。こ
のとき、図５（ｂ）に示すように、発振停止検出回路５
０においては、シュミット・インバータ５１の入力信号
ＳＩＮがプルアップ抵抗Ｒ１を介してＨレベルにプルア
ップされているので、図５（ｃ）に示すように、ＣＲ積
分回路５３を介してＬレベルの出力信号ＳＯＵＴが起動
ドライブ回路３４Ａのインバータ３５に供給され、これ
により、シュミットトリガ発振回路３２の発振が開始さ
れる。
【００２１】従って、何らかの原因により圧電発振回路
２が起動しなかった場合は、図５（ｇ）に示すように、
時刻ｔ２においてシュミットトリガ発振回路３２の帰還
信号Ｓ４が所定レベルを越えると（実質的にＨレベルと
なると）、図５（ｆ）に示すように、起動ドライブ回路
３４ＡよりＨレベルのスイッチ制御信号Ｓ２が出力さ
れ、スイッチ３１がオフ状態に制御されて圧電発振回路
２への電源電圧ＶＤＤ２の供給が停止される（図５
（ｇ））。そして、図５（ｊ）に示すように、時刻ｔ３
においてシュミットトリガ発振回路３２の出力信号Ｓ１
がＨレベルに切り替わると、図５（ｆ）に示すように、
起動ドライブ回路３４ＡよりＬレベルのスイッチ制御信
号Ｓ２が出力され、スイッチ３１がオン状態に制御され
て圧電発振回路２を起動させるべく圧電発振回路２に電
源電圧ＶＤＤ２が供給される（図５（ｇ））。
２が起動しなかった場合は、図５（ｇ）に示すように、
時刻ｔ２においてシュミットトリガ発振回路３２の帰還
信号Ｓ４が所定レベルを越えると（実質的にＨレベルと
なると）、図５（ｆ）に示すように、起動ドライブ回路
３４ＡよりＨレベルのスイッチ制御信号Ｓ２が出力さ
れ、スイッチ３１がオフ状態に制御されて圧電発振回路
２への電源電圧ＶＤＤ２の供給が停止される（図５
（ｇ））。そして、図５（ｊ）に示すように、時刻ｔ３
においてシュミットトリガ発振回路３２の出力信号Ｓ１
がＨレベルに切り替わると、図５（ｆ）に示すように、
起動ドライブ回路３４ＡよりＬレベルのスイッチ制御信
号Ｓ２が出力され、スイッチ３１がオン状態に制御され
て圧電発振回路２を起動させるべく圧電発振回路２に電
源電圧ＶＤＤ２が供給される（図５（ｇ））。
【００２２】次に、発振器２０においては、図５（ｈ）
に示すように、時刻ｔ４（時刻ｔ５）において圧電発振
回路２が正常に起動してパルス信号ＳＰを出力した場合
は、そのパルス信号ＳＰの立ち下がりエッジでシュミッ
ト・インバータ５１の入力信号ＳＩＮが一端Ｌレベルに
なり、図５（ｂ）に示すように、コンデンサＣ１とプル
アップ抵抗Ｒ１の時定数のワンショットパルスがシュミ
ット・インバータ５１に入力されるようになされてい
る。この場合、図５（ｃ）に示すように、このワンショ
ットパルスの反転信号がＣＲ積分回路５３により平滑化
（積分）され、Ｈレベルの出力信号ＳＯＵＴが起動ドラ
イブ回路３４Ａに供給される。従って、ワンショットパ
ルスが出力されている間はシュミットトリガ発振回路３
２の発振が停止されてスイッチ３１の接続状態がオン状
態に維持され、これにより、圧電発振回路２に電源電圧
ＶＤＤが継続的に供給されて圧電発振回路２が継続して
パルス信号ＳＰを出力できるようになされている。
に示すように、時刻ｔ４（時刻ｔ５）において圧電発振
回路２が正常に起動してパルス信号ＳＰを出力した場合
は、そのパルス信号ＳＰの立ち下がりエッジでシュミッ
ト・インバータ５１の入力信号ＳＩＮが一端Ｌレベルに
なり、図５（ｂ）に示すように、コンデンサＣ１とプル
アップ抵抗Ｒ１の時定数のワンショットパルスがシュミ
ット・インバータ５１に入力されるようになされてい
る。この場合、図５（ｃ）に示すように、このワンショ
ットパルスの反転信号がＣＲ積分回路５３により平滑化
（積分）され、Ｈレベルの出力信号ＳＯＵＴが起動ドラ
イブ回路３４Ａに供給される。従って、ワンショットパ
ルスが出力されている間はシュミットトリガ発振回路３
２の発振が停止されてスイッチ３１の接続状態がオン状
態に維持され、これにより、圧電発振回路２に電源電圧
ＶＤＤが継続的に供給されて圧電発振回路２が継続して
パルス信号ＳＰを出力できるようになされている。
【００２３】このようにして、この発振器２０において
は、圧電発振回路２からパルス信号ＳＰが出力されるま
では、シュミットトリガ発振回路３２の出力信号Ｓ１を
基準にして圧電発振回路２の起動制御と起動停止制御と
を繰り返すことにより、第１実施形態と同様に、圧電発
振回路２が発振するまで起動し易い状態、つまり、発振
振幅が成長する過渡応答の機会を多く発生させることが
でき、この発振器１０を低電力で駆動した場合でも確実
に発振させることができる。また、この発振器２０は、
圧電発振回路２のパルス信号ＳＰを基準にして出力され
るワンショットパルスが出力されている間だけスイッチ
３１の接続状態をオン状態に維持することにより、パル
ス信号ＳＰの発振後に発振停止状態が生じた場合も圧電
発振回路２を迅速かつ確実に発振させることができる。
は、圧電発振回路２からパルス信号ＳＰが出力されるま
では、シュミットトリガ発振回路３２の出力信号Ｓ１を
基準にして圧電発振回路２の起動制御と起動停止制御と
を繰り返すことにより、第１実施形態と同様に、圧電発
振回路２が発振するまで起動し易い状態、つまり、発振
振幅が成長する過渡応答の機会を多く発生させることが
でき、この発振器１０を低電力で駆動した場合でも確実
に発振させることができる。また、この発振器２０は、
圧電発振回路２のパルス信号ＳＰを基準にして出力され
るワンショットパルスが出力されている間だけスイッチ
３１の接続状態をオン状態に維持することにより、パル
ス信号ＳＰの発振後に発振停止状態が生じた場合も圧電
発振回路２を迅速かつ確実に発振させることができる。
【００２４】（２） 変形例 （２．１） 第１変形例 上述の実施形態においては、圧電発振回路を繰り返し起
動する間隔がシュミットトリガ発振回路３２の発振周期
に依存することとなるが、例えば、図６に示すように、
シュミットトリガ発振回路３２の後段に分周回路６０を
配置することにより、圧電発振回路２を繰り返し起動す
る間隔を所望の時間に簡易に調整することができる。ま
た、上述の実施形態においては、スイッチ３１にＭＯＳ
トランジスタを使用する場合について述べたが、図６に
示すようにバイポーラトランジスタなどのスイッチ素子
を広く適用することができる。
動する間隔がシュミットトリガ発振回路３２の発振周期
に依存することとなるが、例えば、図６に示すように、
シュミットトリガ発振回路３２の後段に分周回路６０を
配置することにより、圧電発振回路２を繰り返し起動す
る間隔を所望の時間に簡易に調整することができる。ま
た、上述の実施形態においては、スイッチ３１にＭＯＳ
トランジスタを使用する場合について述べたが、図６に
示すようにバイポーラトランジスタなどのスイッチ素子
を広く適用することができる。
【００２５】（２．２） 第２変形例 上述の第１実施形態においては、圧電発振回路２を起動
制御した際にカウンタ４２をリセットするリセット回路
４４を設ける場合について述べたが、本発明はこれに加
えて、図７に示すように、第１実施形態に係る発振器１
０に対し、第２実施形態に係る発振器２０の発振停止検
出回路５０を追加し、リセット信号Ｓ３と、発振停止検
出回路５０の出力信号ＳＯＵＴと発振起動検出回路４３
の出力信号Ｓ４の論理和信号ＳＯＲとの論理積信号ＳＡ
ＮＤによってカウント３２をリセットする構成にするこ
とにより、電源投入時だけでなく、発振後に発振停止状
態が生じた場合でも圧電発振回路２を再び発振させるこ
とができる。すなわち、この発振器は、発振起動を確実
に行う第１実施形態に係る発振器１０の動作に加えて、
発振起動後に発振停止状態が生じた場合に発振させる第
２実施形態に係る発振器２０の動作を行うことができる
ようになされている。なお、この発振器の動作を示すタ
イミングチャートを図８に示すが、上述したようにこの
発振器は、第１実施形態に係る発振器１０の動作と、第
２実施形態に係る発振器２０の動作を組み合わせたもの
であるため、上述した各実施形態の説明を援用する。
制御した際にカウンタ４２をリセットするリセット回路
４４を設ける場合について述べたが、本発明はこれに加
えて、図７に示すように、第１実施形態に係る発振器１
０に対し、第２実施形態に係る発振器２０の発振停止検
出回路５０を追加し、リセット信号Ｓ３と、発振停止検
出回路５０の出力信号ＳＯＵＴと発振起動検出回路４３
の出力信号Ｓ４の論理和信号ＳＯＲとの論理積信号ＳＡ
ＮＤによってカウント３２をリセットする構成にするこ
とにより、電源投入時だけでなく、発振後に発振停止状
態が生じた場合でも圧電発振回路２を再び発振させるこ
とができる。すなわち、この発振器は、発振起動を確実
に行う第１実施形態に係る発振器１０の動作に加えて、
発振起動後に発振停止状態が生じた場合に発振させる第
２実施形態に係る発振器２０の動作を行うことができる
ようになされている。なお、この発振器の動作を示すタ
イミングチャートを図８に示すが、上述したようにこの
発振器は、第１実施形態に係る発振器１０の動作と、第
２実施形態に係る発振器２０の動作を組み合わせたもの
であるため、上述した各実施形態の説明を援用する。
【００２６】（２．３） 第３変形例 上述の実施形態においては、非発振状態が生じた場合や
安定して発振しなかった場合にのみ圧電発振回路２を繰
り返し起動制御して発振させる場合について述べたが、
本発明はこれに限らず、例えば、圧電発振回路が１次の
振動モードで発振すべきところが３次の振動モードで発
振してしまったような異常発振が生じた場合にも圧電発
振回路２を繰り返し起動制御して通常の発振状態に復帰
させるようにしてもよい。この場合、例えば、第１実施
形態においては、カウンタ４２のカウント数が所定値ま
たは所定範囲内になかった場合に圧電発振回路２を再発
振させる方法や、圧電発振回路２のパルス信号ＳＰの周
波数を周波数−電圧変換し、変換後の電圧値が所定範囲
内になかった場合に圧電発振回路２を再発振させる方法
などを広く適用することができる。
安定して発振しなかった場合にのみ圧電発振回路２を繰
り返し起動制御して発振させる場合について述べたが、
本発明はこれに限らず、例えば、圧電発振回路が１次の
振動モードで発振すべきところが３次の振動モードで発
振してしまったような異常発振が生じた場合にも圧電発
振回路２を繰り返し起動制御して通常の発振状態に復帰
させるようにしてもよい。この場合、例えば、第１実施
形態においては、カウンタ４２のカウント数が所定値ま
たは所定範囲内になかった場合に圧電発振回路２を再発
振させる方法や、圧電発振回路２のパルス信号ＳＰの周
波数を周波数−電圧変換し、変換後の電圧値が所定範囲
内になかった場合に圧電発振回路２を再発振させる方法
などを広く適用することができる。
【００２７】
【発明の効果】上述したように本発明によれば、発振器
を低電力で駆動した場合でも確実に発振させることがで
きる。
を低電力で駆動した場合でも確実に発振させることがで
きる。
【図１】 本発明の発振器の概要構成を示すブロック図
である。
である。
【図２】 第１実施形態に係る発振器の構成を示すブロ
ック図である。
ック図である。
【図３】 前記発振器のタイミングチャートである。
【図４】 第２実施形態に係る発振器の構成を示すブロ
ック図である。
ック図である。
【図５】 前記発振器のタイミングチャートである。
【図６】 第１変形例に係る発振器の構成の一例を示す
ブロック図である。
ブロック図である。
【図７】 第２変形例に係る発振器の構成の一例を示す
ブロック図である。
ブロック図である。
【図８】 前記発振器のタイミングチャートである。
１、１０、２０……発振器、 ２……圧電発振回路、 ３……起動回路（駆動手段）、 ４……制御回路、 ３１……スイッチ、 ３２……シュミットトリガ発振回路、 ３３……インバータ、 ３４、３４Ａ……起動ドライブ回路、 ４１……アンド回路、 ４２……カウンタ、 ４３……発振起動検出回路、 ４４……リセット回路、 ５０……発振停止検出回路、 ＶＤＤ……電源電圧、 ＳＰ……パルス信号。
Claims (7)
- 【請求項１】 発振手段と、 前記発振手段の駆動制御と駆動停止制御とを繰り返し行
い、発振起動を促す駆動手段と、 前記発振手段が発振していない場合は、前記駆動手段に
より前記発振手段の発振起動を促す一方、前記発振手段
が発振した場合は、前記発振手段を駆動状態に保持する
制御手段とを備えることを特徴とする発振器。 - 【請求項２】 請求項１記載の発振器において、 前記制御手段は、 前記駆動手段により前記発振手段の発振起動を促す場合
に、前記駆動手段が駆動制御中の間に前記発振手段から
出力されるパルス信号のパルス数をカウントし、そのカ
ウント数が設定値に達しなかった場合は、前記発振手段
が発振していないものとして、前記駆動手段により継続
して前記発振手段の発振起動を促し、 前記カウント数が設定値に達した場合は、前記発振手段
が発振したものとして、前記発振手段を駆動状態に保持
することを特徴とする発振器。 - 【請求項３】 請求項１記載の発振器において、 前記制御手段は、 前記発振手段から出力されるパルス信号を検出しなかっ
た場合は、前記駆動手段により継続して前記発振手段の
発振起動を促し、 前記パルス信号を検出した場合は、前記検出する毎に所
定期間だけ前記駆動手段により前記発振手段を駆動状態
に保持することを特徴とする発振器。 - 【請求項４】 請求項１ないし３のいずれかに記載の発
振器において、 前記駆動手段は、 前記発振手段のいずれかの電源供給ラインに設けられた
スイッチ手段と、 前記スイッチ手段を前記発振手段のパルス信号の周期よ
り長い周期でオンオフ制御するスイッチ制御手段とを有
することを特徴とする発振器。 - 【請求項５】 発振回路を備えた発振器の制御方法にお
いて、発振回路が発振していない場合は、前記発振回路
の駆動制御と駆動停止制御とを繰り返し行い、前記発振
回路の発振起動を促す工程と、 前記発振回路が発振している場合は、前記発振回路を駆
動状態に保持する工程とを備えることを特徴とする発振
器の制御方法。 - 【請求項６】 請求項５記載の発振器の制御方法におい
て、 前記発振回路の発振起動を促す工程において、 前記発振回路の駆動制御中に前記発振回路から出力され
るパルス信号のパルス数をカウントし、そのカウント数
が設定値に達しなかった場合は、前記発振回路が発振し
ていないものとして、継続して前記発振回路の駆動制御
と駆動停止制御とを繰り返し行う工程と、 前記カウント数が設定値に達した場合は、前記発振回路
が発振したものとして、前記発振回路を駆動状態に保持
する工程とを具備することを特徴とする発振器の制御方
法。 - 【請求項７】 請求項５記載の発振器の制御方法におい
て、 前記発振回路の発振起動を促す工程において、 前記パルス信号を検出しなかった場合は、継続して前記
発振回路の駆動制御と駆動停止制御とを繰り返し行う工
程と、 前記パルス信号を検出した場合は、前記検出する毎に所
定期間だけ前記発振回路を駆動状態に保持する工程とを
具備することを特徴とする発振器の制御方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231675A JP4228527B2 (ja) | 2000-07-31 | 2000-07-31 | 発振器 |
| US09/871,902 US6670860B2 (en) | 2000-07-31 | 2001-06-04 | Oscillator and control method for controlling the oscillator |
| EP01115175A EP1179886B1 (en) | 2000-07-31 | 2001-06-22 | Oscillator and method of controlling it |
| DE60123347T DE60123347T8 (de) | 2000-07-31 | 2001-06-22 | Oszillator und Steuerverfahren dafür |
| CN01124634A CN1341995A (zh) | 2000-07-31 | 2001-07-30 | 振荡器和振荡器的控制方法 |
| HK02106285.9A HK1044863A1 (zh) | 2000-07-31 | 2002-08-26 | 振蕩器和振蕩器的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231675A JP4228527B2 (ja) | 2000-07-31 | 2000-07-31 | 発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043845A true JP2002043845A (ja) | 2002-02-08 |
| JP4228527B2 JP4228527B2 (ja) | 2009-02-25 |
Family
ID=18724478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231675A Expired - Fee Related JP4228527B2 (ja) | 2000-07-31 | 2000-07-31 | 発振器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6670860B2 (ja) |
| EP (1) | EP1179886B1 (ja) |
| JP (1) | JP4228527B2 (ja) |
| CN (1) | CN1341995A (ja) |
| DE (1) | DE60123347T8 (ja) |
| HK (1) | HK1044863A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7212240B1 (en) * | 2001-05-25 | 2007-05-01 | Dalsa, Inc. | Imager with a row of photodiodes or pinned photo diodes |
| DE10314557A1 (de) * | 2003-03-31 | 2004-10-28 | Siemens Ag | Kompakter Mikrowellen-Anstandsensor mit geringer Leistungsaufnahme durch Leistungsmessung an einem stimulierten Empfangsoszillator |
| US7162115B2 (en) * | 2003-05-31 | 2007-01-09 | Jds Uniphase Corporation | Multiport wavelength-selective optical switch |
| US6903616B2 (en) * | 2003-06-24 | 2005-06-07 | Stmicroelectronics, Inc. | Startup circuit and method for starting an oscillator after power-off |
| US7123109B2 (en) * | 2004-12-15 | 2006-10-17 | Intel Corporation | Crystal oscillator with variable bias generator and variable loop filter |
| DE102007004817A1 (de) * | 2007-01-31 | 2008-08-07 | Siemens Ag | Vorrichtung |
| US8061443B2 (en) * | 2008-04-24 | 2011-11-22 | Schlumberger Technology Corporation | Downhole sample rate system |
| TWI385925B (zh) * | 2009-04-16 | 2013-02-11 | Phison Electronics Corp | 振盪電路及其驅動電路與驅動方法 |
| US9515604B2 (en) | 2014-05-19 | 2016-12-06 | Texas Instruments Incorporated | Driving crystal oscillator startup at above, below and operating frequency |
| KR102571572B1 (ko) * | 2018-12-05 | 2023-08-29 | 에스케이하이닉스 주식회사 | 전압 강하 레벨을 검출하기 위한 반도체 장치 및 반도체 시스템 |
| CN111999643B (zh) * | 2020-08-07 | 2022-07-19 | 国网浙江省电力有限公司电力科学研究院 | 一种基于发电机功率信号的低频振荡判别方法及系统 |
| CN113328735A (zh) * | 2021-05-24 | 2021-08-31 | 成都锐成芯微科技股份有限公司 | 晶体驱动电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53143152A (en) | 1977-05-20 | 1978-12-13 | Ricoh Watch | Crystal oscillator |
| JPS5528680A (en) | 1978-08-22 | 1980-02-29 | Nec Corp | Oscillation circuit |
| US4282496A (en) * | 1979-08-29 | 1981-08-04 | Rca Corporation | Starting circuit for low power oscillator circuit |
| US4613829A (en) * | 1985-10-31 | 1986-09-23 | Rca Corporation | Switchable oscillator circuit |
| US5369377A (en) * | 1993-10-13 | 1994-11-29 | Zilog, Inc. | Circuit for automatically detecting off-chip, crystal or on-chip, RC oscillator option |
| JP3048921B2 (ja) * | 1996-04-23 | 2000-06-05 | 静岡日本電気株式会社 | 水晶発振回路 |
| JP2990171B1 (ja) | 1998-08-24 | 1999-12-13 | 日本電気アイシーマイコンシステム株式会社 | Ｐｌｌ回路とその制御方法 |
| US6011445A (en) * | 1998-09-01 | 2000-01-04 | Admtek Incorporated | Method for oscillating and start up circuit for oscillator |
-
2000
- 2000-07-31 JP JP2000231675A patent/JP4228527B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-04 US US09/871,902 patent/US6670860B2/en not_active Expired - Fee Related
- 2001-06-22 DE DE60123347T patent/DE60123347T8/de active Active
- 2001-06-22 EP EP01115175A patent/EP1179886B1/en not_active Expired - Lifetime
- 2001-07-30 CN CN01124634A patent/CN1341995A/zh active Pending
-
2002
- 2002-08-26 HK HK02106285.9A patent/HK1044863A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP4228527B2 (ja) | 2009-02-25 |
| EP1179886A3 (en) | 2003-01-02 |
| US20020017961A1 (en) | 2002-02-14 |
| HK1044863A1 (zh) | 2002-11-01 |
| DE60123347T2 (de) | 2007-08-09 |
| DE60123347T8 (de) | 2007-12-06 |
| US6670860B2 (en) | 2003-12-30 |
| EP1179886B1 (en) | 2006-09-27 |
| EP1179886A2 (en) | 2002-02-13 |
| DE60123347D1 (de) | 2006-11-09 |
| CN1341995A (zh) | 2002-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030709B2 (en) | Oscillator circuit with an inverter amplifier having reduced consumption | |
| JP2002043845A (ja) | 発振器及び発振器の制御方法 | |
| US8115562B2 (en) | Oscillation circuit and method of controlling same | |
| JPH09289416A (ja) | 水晶発振回路 | |
| US7009458B2 (en) | Method and system for fast wake-up of oscillators | |
| US6903616B2 (en) | Startup circuit and method for starting an oscillator after power-off | |
| US6891409B2 (en) | Semiconductor device | |
| JPH09146653A (ja) | 情報処理装置 | |
| JP2008099257A (ja) | 発振回路 | |
| JP4547226B2 (ja) | 発振器及び半導体装置 | |
| JP2716386B2 (ja) | クロック出力回路 | |
| JPS6148726B2 (ja) | ||
| US6888418B2 (en) | Control circuit and method for a crystal oscillator using a timer | |
| JP2006246367A (ja) | 半導体集積回路及び半導体集積回路のリセット解除方法 | |
| KR20050075377A (ko) | 마이크로제어기를 위한 회로 배열과 리모트 제어 수신기를동작시키는 방법 | |
| JP2004187004A (ja) | 発振振幅検出回路、発振回路及び発振用集積回路 | |
| JP4788269B2 (ja) | 圧電発振器 | |
| JPH06301452A (ja) | リセット回路 | |
| JPH1022819A (ja) | 半導体装置 | |
| JP3177139B2 (ja) | 発振再起動制御装置 | |
| KR200161966Y1 (ko) | 음향 제어회로 | |
| JPS63217823A (ja) | リセツト信号発生回路 | |
| JPH09148844A (ja) | 発振回路 | |
| JPH1068763A (ja) | タイミング信号発生回路 | |
| JPH0267002A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050523 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081124 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |