KR200161966Y1 - 음향 제어회로 - Google Patents

음향 제어회로 Download PDF

Info

Publication number
KR200161966Y1
KR200161966Y1 KR2019970019616U KR19970019616U KR200161966Y1 KR 200161966 Y1 KR200161966 Y1 KR 200161966Y1 KR 2019970019616 U KR2019970019616 U KR 2019970019616U KR 19970019616 U KR19970019616 U KR 19970019616U KR 200161966 Y1 KR200161966 Y1 KR 200161966Y1
Authority
KR
South Korea
Prior art keywords
terminal
encoder
signal
predetermined
control circuit
Prior art date
Application number
KR2019970019616U
Other languages
English (en)
Other versions
KR19990006179U (ko
Inventor
김광수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR2019970019616U priority Critical patent/KR200161966Y1/ko
Publication of KR19990006179U publication Critical patent/KR19990006179U/ko
Application granted granted Critical
Publication of KR200161966Y1 publication Critical patent/KR200161966Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/06Volume compression or expansion in amplifiers having semiconductor devices

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

본 고안은 단안정 발진기를 사용하여 선택적인 신호가 음량제어 집적소자에 입력되도록 하는 음향 제어 회로에 관한 것으로, 엔코더와, 상기 엔코더의 회전방향에 따라 소정 레벨의 신호를 선택적으로 공급받는 음량제어 집적소자를 갖는 음향 제어 회로에 있어서, 상기 엔코더의 복수의 출력에 대한 위상차를 검출하고, 이 검출된 위상차에 따라 소정의 제어 신호를 출력하며, 상기 선택적인 소정 레벨의 신호를 출력하는 발진수단과, 상기 엔코더의 복수의 출력에 연결되고, 상기 소정의 제어 신호에 의해 온/오프 되는 제어수단을 포함한다. 이와 같은 장치에 의해서, 고가의 마이컴 및 수정 발진자 대신 상대적으로 저가인 단안정 발진기를 사용함으로써 생산 단가를 줄일 수 있고, 음량제어 집적소자에 로우레벨 신호 및 하이레벨 신호가 선택적으로 공급되도록 할 수 있다.

Description

음향 제어 회로(A Sound Control Circuit)
본 고안은 음향 제어 회로에 관한 것으로, 좀 더 구체적으로는 단안정 발진기를 사용하여 엔코더의 회전 방향에 따른 출력파의 위상차를 감지하고, 음량제어 집적소자가 요구하는 입력 파형을 발생시키는 음향 제어 회로에 관한 것이다.
도 1은 종래의 음향 제어 회로도이다.
도 1을 참조하면, 종래의 음향 제어 회로는 엔코더(2)와, 마이컴(4)과, 수정 발진자(6)와, 음량제어 집적소자(8)를 포함하여 구성된다.
상기 마이컴(4)은 주제어 장치로서, 상기 엔코더(2)의 회전 방향에 따라 출력되는 파형의 위상차를 판별하고, 상기 파형을 상기 수정 발진자(6)를 사용하여 상기 음량제어 집적소자(8)에 필요한 입력 파형으로 변환시킨다.
이와 같이, 종래 음향 제어 회로는 상기 엔코더(2)의 출력파형을 상기 음량제어 집적소자(8)에 필요한 파형으로 변환하기 위해서 상기 마이컴(4) 및 수정 발진자(6)를 사용하고 있으나, 이들의 가격이 상당히 높기 때문에 생산 단가가 높은 문제점이 있다.
본 고안은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 고가의 마이컴 및 수정 발진자 대신 상대적으로 저가인 단안정 멀티바이브레이터 및 트랜지스터를 사용하여 음량제어 집적소자에 필요한 입력 파형을 발생시키는 음향 제어 회로를 제공함에 그 목적이 있다.
도 1은 종래의 음향 제어 회로도;
도 2는 본 고안의 실시예에 따른 음향 제어 회로도;
도 3은 도 2의 상세 회로도;
도 4는 도 3의 출력 파형도.
* 도면의 주요 부분에 대한 부호의 설명
2, 10 : 엔코더 4 : 마이컴
6 : 수정 발진자 8, 18 : 음량제어 집적소자
12, 14 : 제어수단 16 : 단안정 발진기
(구성)
상술한 목적을 달성하기 위해 제안된 본 고안의 특징에 의하면, 음향 제어 회로는, 엔코더와, 상기 엔코더의 회전방향에 따라 소정 레벨의 신호를 선택적으로 공급받는 음량제어 집적소자를 갖는 음향 제어 회로에 있어서, 상기 엔코더의 복수의 출력에 대한 위상차를 검출하고, 이 검출된 위상차에 따라 소정의 제어 신호를 출력하며, 상기 선택적인 소정 레벨의 신호를 출력하는 발진수단과; 상기 엔코더의 복수의 출력에 연결되고, 상기 소정의 제어 신호에 의해 온/오프 되는 제어수단을 포함한다.
이 장치의 바람직한 실시예에 있어서, 상기 발진수단은 단안정 발진기이다.
(작용)
본 고안에 의한 음향 제어 회로는 고가의 마이컴과 수정 발진자 대신 상대적으로 저가인 단안정 발진기를 사용하여 음향 집적 소자가 요구하는 소정 레벨의 신호가 공급되도록 한다.
(실시예)
이하, 도 2 내지 도 4를 참조하여 본 고안의 실시예를 상세히 설명한다.
도 2는 본 고안의 실시예에 따른 음향 제어 회로도이다.
도 2를 참조하면, 본 고안의 실시예에 따른 음향 제어 회로는, 엔코더(10)와, 복수의 제어수단(12, 14)과, 단안정 발진기(16)와, 음량제어 집적소자(18)를 포함한다.
상기 음량제어 집적소자(18)는 상기 엔코더(10)의 회전 방향에 따라 상기 단안정 발진기(16)로부터 하이레벨 신호 또는 로우레벨 신호를 선택적으로 공급받는다.
상기 단안정 발진기(16)는 상기 엔코더(10)로부터 출력된 복수의 출력파형에 대한 위상차를 검출하고, 이 검출된 위상차에 따라 상기 복수의 제어수단(12, 14)을 온/오프(on/off) 시키는 신호를 출력한다.
이 때, 상기 엔코더(10) 회전시 발생되는 펄스에 의해 상기 단안정 발진기(16)가 동작할 때, 상기 단안정 발진기(16)의 출력이 상기 복수의 제어수단(12, 14)에 피드백 되어 상기 복수의 제어수단(12, 14)은 오프 상태가 된다. 따라서, 상기 엔코더(10)가 회전하여도 상기 엔코더(10)로부터 펄스가 발생되지 않게 된다.
도 3은 도 2의 상세 회로도이다.
도 3을 참조하면, 본 고안의 실시예에 따른 음향 제어 회로는 다음과 같다.
먼저, 상기 복수의 제어수단(12, 14)은 각각 에미터 단자가 상기 엔코더(10)에 연결된 제 1 및 제 2 트랜지스터(TR1, TR2)이다.
상기 단안정 발진기(16)는 전원단자 16(+B) 및 접지단자 8(GND)을 갖는다. 그리고, 상기 음량제어 집적소자(18)에 각각 연결된 단자 6(Q1) 및 단자 10(Q2), 상기 제 1 및 제 2 트랜지스터(12, 14) 각각의 베이스 단자에 저항 R0을 사이에 두고 연결된 단자 7(Q1 bar) 및 단자 9(Q2 bar)를 포함한다.
단자 3(CD1) 및 단자 12(A2)는 상기 제 1 트랜지스터(TR1)의 콜렉터 단자에 연결되어 있고, 단자 4(A1) 및 단자 13(CD2)은 상기 제 2 트랜지스터(TR2)의 콜렉터 단자에 연결되어 있다.
이 때, 상기 제 1 및 제 2 트랜지스터(TR1, TR2) 각각의 콜렉터 단자에 저항 R0을 사이에 두고 외부전원단자(Vcc)가 연결되어 있다.
단자 11(B2)이 상기 전원단자 16(+B)과 함께 상기 외부전원단자(Vcc)에 연결되어 있다.
단자 1(1T1) 및 단자 2(1T2) 사이에 캐패시터 C1이 연결되고, 상기 단자 2(1T2)와 단자 5(B1) 사이에 저항 R1이 연결되어 있다. 그리고, 단자 14(2T2) 및 단자 15(2T1) 사이에 캐패시터 C2가 연결되어 있다.
또한, 상기 단자 14(2T2)와 상기 외부전원단자(Vcc) 사이에 저항 R2가 연결되어 있다.
상기 음향 제어 회로는, 상기 음량제어 집적소자(18)가 요구하는 두 입력 조건이 상기 엔코더(10)의 회전 방향에 따라 예를 들어, 상기 단자 N1은 'L'을 유지하고, 상기 단자 N2는 상기 엔코더(10)가 회전하는 동안 'H'를 유지하도록 한다.
그리고, 상기 엔코더(10)가 상기 회전 방향과 반대 방향으로 회전하면 상기 단자 N1 및 단자 N2가 각각 'H' 및 'L'이 되도록 하여 상기 음량제어 집적소자(18)가 요구하는 파형 조건을 만족시킨다.
도 4는 도 3의 출력 파형도이다.
도 4를 참조하면, 순차적으로 도시된 제 1 내지 제 8 출력파형 가운데 제 1 및 제 2 출력파형은, 상기 제 1 및 제 2 트랜지스터(TR1, TR2)가 온(on) 상태를 유지할 때 각각 단자 N1 및 단자 N2의 출력파형을 나타낸다.
그리고, 제 3 및 제 4 출력파형은, 상기 단자 7(Q1 bar) 및 단자 9(Q2 bar)의 신호가 각각 상기 제 1 및 제 2 트랜지스터(12, 14)로 피드백 될 때 각각 상기 단자 N1 및 단자 N2의 출력파형을 나타낸다.
먼저, 상기 제 1 및 제 2 출력파형을 참조하면, 상기 엔코더(10)를 회전시키지 않으면 상기 단안정 발진기(16)에 입력되는 신호가 없기 때문에 상기 단자 6(Q1) 및 단자 10(Q2)은 'L'(로우 상태)이 되고, 상기 단자 7(Q1 bar) 및 단자 9(Q2 bar)는 'H'(하이 상태)가 된다.
이 때, 상기 'H' 상태인 단자 7(Q1 bar) 및 단자 9(Q2 bar)는 상기 제 1 및 제 2 트랜지스터(TR1, TR2)의 베이스 단자에 각각 연결되어 있으므로, 상기 제 1 및 제 2 트랜지스터(TR1, TR2)는 도통되어 있다.
사용자가 상기 엔코더(10)를 시계방향으로 회전시키면, 단자 N1 및 단자 N2에서 각각 상기 제 1 및 제 2 출력파형이 상기 단안정 발진기(16)에 인가된다.
그러면, 상기 단안정 발진기(16)의 단자 5(B1) 및 단자 11(B2)에 전원전압이 인가되는 외부전원단자(Vcc)가 연결되어 있으므로, 단자 3(CD1) 내지 단자 13(CD2)이 'H'일 때 상기 단자 4(A1) 내지 단자 12(A2)가 'L' 에서 'H'로 변경되는 순간, 상기 단자 6(Q1) 및 단자 7(Q1 bar) 내지 단자 10(Q2) 및 단자 9(Q2 bar)의 출력이 변화된다.
다음은 상기 단자 A1, B1, CD1 내지 단자 A2, B2, CD2 의 입력에 따른 단자 Q1, Q1 bar 내지 단자 Q2, Q2 bar의 출력을 나타낸 진리표이다.
입 력 출 력
A B CD Q
L → H H H
L → H L H L H
H H → L H L H
L H → L H
L L H
단, 출력되는 펄스의 폭은 R1C1 및 R2C2에 의해 각각 결정되고, 상기 엔코더(10)의 펄스 주기보다 상대적으로 길게 설정된다.
표 1을 참조하면, 상기 단자 CD가 'L'인 경우 상기 단자 A 및 단자 B에 관계없이 상기 단자 Q 및 단자 Q bar의 출력은 각각 'L' 및 'H'가 된다.
그리고, 상기 단자 3(CD1) 및 단자 4(A1)에 각각 상기 제 1 및 제 2 출력파형이 인가되고, 상기 단자 3(CD1)이 'H' 구간에서 상기 단자 4(A1)가 'L'에서 'H'로 변화되는 구간이 존재하므로, 상기 단자 6(Q1) 및 단자 7(Q1 bar)의 출력파형은 제 5 및 제 6 출력파형과 같이 변화된다.
이 때, 상기 단자 7(Q1 bar)이 'L'이 되므로 상기 제 1 트랜지스터(TR1)는 오프 상태가 된다. 그리고, 단자 3(CD1)에 인가되는 파형은 상기 제 3 출력파형과 같이 변화된다.
따라서, 상기 음량제어 집적소자(18)가 요구하는 'H' 신호를 상기 음량제어 집적소자(18)에 공급할 수 있다.
그러나, 상기 단자 13(CD2) 및 단자 12(A2)에 각각 제 2 및 제 1 출력파형이 인가되고, 상기 단자 13(CD2)이 'H' 구간에서 상기 단자 12(A2)가 'L'에서 'H'로 변화되는 구간이 없으므로 단자 10(Q2) 및 단자 9(Q bar)는 각각 제 7 및 제 8 출력파형으로 도시된 바와 같이, 'L' 및 'H'가 유지된다.
한편, 상기 엔코더(10)를 반시계 방향으로 회전하는 경우 상기 엔코더(10)를 시계 방향으로 회전하는 경우와 같은 원리에 의해서 상기 단자 10(Q2)의 출력 및 상기 단자 6(Q1)의 출력은 각각 'H' 및 'L'이 된다.
본 고안은 고가의 마이컴 및 수정 발진자 대신 상대적으로 저가인 단안정 발진기를 사용함으로써 생산 단가를 줄일 수 있고, 음량제어 집적소자에 로우레벨 신호 및 하이레벨 신호가 선택적으로 공급되도록 할 수 있는 효과가 있다.

Claims (2)

  1. 엔코더(10)와, 상기 엔코더(10)의 회전방향에 따라 소정 레벨의 신호를 선택적으로 공급받는 음량제어 집적소자(18)를 갖는 음향 제어 회로에 있어서,
    상기 엔코더(10)의 복수의 출력에 대한 위상차를 검출하고, 이 검출된 위상차에 따라 소정의 제어 신호를 출력하며, 상기 선택적인 소정 레벨의 신호를 출력하는 발진수단(16)과;
    상기 엔코더(10)의 복수의 출력에 연결되고, 상기 소정의 제어 신호에 의해 온/오프 되는 제어수단(12, 14)을 포함하는 것을 특징으로 하는 음향 제어 회로.
  2. 제 1 항에 있어서,
    상기 발진수단(16)은 단안정 발진기임을 특징으로 하는 음향 제어 회로.
KR2019970019616U 1997-07-24 1997-07-24 음향 제어회로 KR200161966Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970019616U KR200161966Y1 (ko) 1997-07-24 1997-07-24 음향 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970019616U KR200161966Y1 (ko) 1997-07-24 1997-07-24 음향 제어회로

Publications (2)

Publication Number Publication Date
KR19990006179U KR19990006179U (ko) 1999-02-18
KR200161966Y1 true KR200161966Y1 (ko) 1999-12-01

Family

ID=19506456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970019616U KR200161966Y1 (ko) 1997-07-24 1997-07-24 음향 제어회로

Country Status (1)

Country Link
KR (1) KR200161966Y1 (ko)

Also Published As

Publication number Publication date
KR19990006179U (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
KR950022038A (ko) 공진 소자와 외부 클락 신호에 대한 응답으로 발진 신호를 생성하는 발진기 회로
KR200161966Y1 (ko) 음향 제어회로
US5933036A (en) Power-on reset signal generating circuit
US20060226919A1 (en) Applied voltage control circuit for voltage controlled oscillation circuit
US6340919B1 (en) Random number generating circuit
US5555225A (en) Clock generating circuit and microcomputer incorporating same
GB2168560A (en) Cmos crystal oscillator
KR970076821A (ko) 래치회로
KR100323370B1 (ko) 클럭 출력 회로를 갖는 장치
JPH0548440A (ja) 半導体集積回路
US5982248A (en) Integrated circuit replacement operating clock signal generator having a crystal oscillator
JPH04273602A (ja) 発振制御回路
JP2001228936A (ja) 内部リセット信号生成回路を備えるマイクロコンピュータ
JPH01191064A (ja) 電圧検出回路
JPH10107621A (ja) 発振器起動回路
KR100310822B1 (ko) 옵션제어회로
KR930002226Y1 (ko) 워치독 회로
JP4277645B2 (ja) 発振開始検出回路及びそれを内蔵した半導体集積回路
JPH05291932A (ja) 電子回路
KR970014449A (ko) 원격 제어기
KR19990015505A (ko) 발진제어기능을 구비한 발진회로
JPH0426221A (ja) 発振回路
JPH09148844A (ja) 発振回路
JPH02308491A (ja) 半導体集積回路
JPH04281605A (ja) 発振制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee